JP5522561B2

JP5522561B2 - マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法

Info

Publication number: JP5522561B2
Application number: JP2008528182A
Authority: JP
Inventors: キムダルソンイエ，セン; ホイチョン，チン
Original assignee: マイクロンテクノロジー，インク．
Priority date: 2005-08-31
Filing date: 2006-08-25
Publication date: 2014-06-18
Anticipated expiration: 2026-08-25
Also published as: JP2009506553A

Description

本発明は、マイクロ電子デバイスパッケージ（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｄｅｖｉｃｅｐａｃｋａｇｅ）、積重ね型マイクロ電子デバイスパッケージ（ｓｔａｃｋｅｄｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｄｅｖｉｃｅｐａｃｋａｇｅ）、およびマイクロ電子デバイスを製造する方法に関する。

マイクロ電子デバイスは一般に、高密度の微小構成要素を有する集積回路を含むダイ（すなわちチップ）を有する。典型的なプロセスでは、多数のダイが、様々な段階（例えば、注入、ドーピング、フォトリソグラフィ、化学気相成長、プラズマ気相成長、めっき、平坦化、エッチングなど）で繰り返すことができる様々なプロセスを用いて、単一ウェハ上に製造される。ダイは一般に、集積回路に電気的に結合される微小ボンドパッドの配列を含む。ボンドパッドは、供給電圧、信号などが、それを通って集積回路に往復伝送される、ダイ上の外部電気コンタクトである。次に、ダイは、ウェハをダイシングし個々のダイを裏面研削することによって、互いに分離される（すなわち個片化される）。ダイは一般に、個片化された後、ボンドパッドを、様々な電源線、信号線、および接地線により容易に結合されうるより大きな配列の電気端子に結合させるために、「パッケージ化」される。

個々のダイは、ダイ上のボンドパッドをピン、ボールパッドまたは他のタイプの電気端子の配列に電気的に結合し、次いでダイをモールドコンパウンド内に封止して、ダイを環境因子（例えば、湿気、粒子、静電気、および物理的衝撃）から保護し、ならびにマイクロ電子デバイスパッケージを形成することによって、パッケージ化されうる。１つの応用例では、ボンドパッドは、ボールパッド配列を有するインタポーザ基板上のコンタクトに電気的に接続される。

電子製品は、非常に限られた空間に極めて高密度の構成要素を有するために、パッケージ化したマイクロ電子デバイスを必要とする。例えば、記憶装置、プロセッサ、表示装置、および他のマイクロ電子構成要素のために使用可能な空間は、携帯電話、ＰＤＡ、携帯用コンピュータ、および他の多くの製品内で極めて限定される。したがって、プリント回路板上のマイクロ電子デバイスの表面積すなわち「フットプリント」を縮小するために、強力な動因がある。マイクロ電子デバイスのサイズを縮小するのは、困難となりうる。というのは、高性能のマイクロ電子デバイスは一般に、より多くのボンドパッドを有し、それによってボールグリッドアレイが大きくなり、したがってフットプリントが大きくなるからである。所与のフットプリント内のマイクロ電子デバイスの密度を増大させるために用いられる１つの技法は、１つのマイクロ電子デバイスパッケージを他のパッケージの上に積み重ねることである。しかし、こうした既存の積重ね設計にはいくつかの欠点がありうる。例えば、それらは、相互接続のために基板上に余分な空間を必要としたり、デバイスの個別の品質管理試験を妨げたり、あるいは他の欠点を有する可能性がある。

マイクロ電子パッケージは、単一パッケージ内に２つのチップまたはダイを有利に含む。これは、場所を取らない設計を可能にする。ある設計では、より薄いパッケージを実現することもできる。パッケージは、ダイが積重ねアセンブリに配置される前に個別に試験
されうるように、設計することができる。ダイは、共平面性の欠点をよりうまく回避するために、任意で背中合わせに配置することもできる。一実施形態では、マイクロ電子パッケージは、第１の基板と電気的に接続する第１のマイクロ電子ダイと、第１の基板と電気的に接続する第２の基板と、第２の基板と電気的に接続する第２のマイクロ電子ダイとを有する。電気的接続がワイヤボンディングによって行われる設計では、一方の基板が他方の基板よりも大きいことが有利である。

マイクロ電子パッケージは、積重ねアセンブリを形成するために、他のすなわち第２のマイクロ電子パッケージに積み重ねる、または取り付けることができる。一方のマイクロ電子パッケージの第１の基板上のコンタクトを、他方のマイクロ電子パッケージの第２の基板上のコンタクトに電気的に接続または連接することにより、２つのマイクロ電子パッケージアセンブリを電気的に接続することができる。積み重ねられるパッケージは、回路板に取り付けられ、どちらか一方のパッケージの別の基板上のコンタクトを介して回路板に電気的に接続されうる。

本発明のいくつかの実施形態の多くの具体的な詳細について、複数のマイクロ電子デバイスを単一アセンブリに一体に形成することに関して以下に説明するが、他の実施形態では、各デバイスを別々に形成することができる。本発明によるいくつかの実施形態は、図面に記載されている。しかし、図面は、説明だけのために提供される。それらは、本発明の範囲を限定して示すものではない。以下の文章は、本発明の特定の実施形態を十分理解できるように提供される。しかし、当業者なら、本発明が追加の実施形態を有しうること、あるいは、本発明が、図面に記載されている、または示される詳細のうちのいくつかがなくても実施されうることを理解する。

ここで図１を参照すると、積み重ね可能なマイクロ電子パッケージ（ｓｔａｃｋａｂｌｅｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｐａｃｋａｇｅ）１０が、開口または溝１４を有する第１の基板１２を有する。開口１４は、基板１２のほぼ中心に有利に位置することができる。第１のマイクロ電子ダイまたはチップ１８は、活性面４０および裏面４２を有する。活性面４０は、第１の基板１２に取り付けられるか、または隣接している。ダイ１８の活性面４０は、基板１２の第２の面（ここでは上面として示される）上のコンタクトと電気的に接続する端子（例えばボンドパッド）を有する。端子およびコンタクトは、典型的にはアレイ状に配置される。基板１２上のコンタクトは一般に、基板１２の第１の面（ここでは底面として示される）上の他のコンタクトに電気的に接続されて、アセンブリ１０を回路板または他の上位アセンブリと電気的に接続できるようにする。

第２のマイクロ電子ダイまたはチップ２２は、第１のダイ１８の裏面に、好ましくは接着剤２０で取り付けられる裏面４２を有する。この取付け（ならびに本明細書で記載される他の取付け）は、直接でも間接でもよく、すなわち、それらの間に１つ以上の中間要素があってもなくてもよい。各ダイ１８および２２は一般に、２５に破線で概略的に示される１つ以上の集積回路を有する。第２の基板２４は、第２のダイ２２の活性面４０に取り付けられる。

第１の基板１２は、第２の基板２４よりも大きく（すなわち、幅が広くおよび／または長さが長い）、これは、図１に示されるように、第１の基板１２が第２の基板２４から外に広がることを意味する。第１の基板１２の上面すなわち第２の面上のパッドまたはコンタクト３４を、第２の基板２４の上面すなわち第２の面上のパッドまたはコンタクト３４に接続することによって、第１の基板と第２の基板との間で電気的接続が行われる。これらの接続は、ワイヤボンド２６によって行うことができる。第１の基板上のコンタクト３４は、第２の基板２４から外に広がる第１の基板１２の領域上に位置するので、それらの
間のボンド接続は、既存の技法を用いて行うことができる。パッドまたはコンタクト３４および３８は、説明のために、図１に破線で拡大して不釣り合いに示される。

第２の基板２４の上のコンタクトと第２のダイ２２の活性面上の端子との間で、電気的接続が行われる。図１に示されるように、第２の基板２４は、貫通する開口または溝１４を有する。したがって、ワイヤボンド２６または他の接続要素が開口１４を通って延びて、第２の基板２４と第２のダイ２２の間の接続を行うことができる。第２のダイ２２に対するワイヤボンド手順は、第１のダイ１８に対するワイヤボンド手順と比べると逆であり、したがって、ピンアサインは、ボールピン配列に相当する。

第１の基板１２と第１のダイ１８上の端子との間の電気的接続も、同じ方法で行うことができる。図１に示されるパッケージ１０は、左右対称とすることができる。ダイ１８および２２は、同じ幅または長さを有するものとして示されるが、ダイは、同じでもよく、あるいは電気的および／または機械的に互いに異なってもよい。基板１２および２４は、ダイを保持し、かつ電気的相互接続を可能にするために、プリント回路板または他のタイプの基板とすることができる。基板上のパッド１３４は一般に、同等のまたは対応する配列の電気的結合部（例えば、はんだボールまたは他のはんだ要素）を受けるように、アレイ状に配置される。第１のダイ１８および第１の基板１２は、ボードオンチップ構造を形成する。同様に、第２のダイ２２および第２の基板２２もまた、ボードオンチップ構造を形成する。

ワイヤボンド接続２６が行われた後、モールドコンパウンド２８が、図１に示される各領域内のワイヤボンド２６を覆うように塗布される。ワイヤボンド２６と、基板の内端または外端に隣接するコンタクト３４と、それらが接続する対象であるダイ上の端子とが、モールドコンパウンド２８で覆われる。ダイ１８および２２のすべての面を、基板およびモールドコンパウンドで完全に密封する、または覆うことができる。第１の基板１２の下側は、開口１４でのワイヤボンドを除いて、モールドコンパウンド２８で覆われていないことが有利である。第２の基板２４上のワイヤボンドコンタクト３４間に位置する露出コンタクト３８は、モールドコンパウンドで覆われない。これにより、パッケージ１０上に積み重ねられる他のパッケージとの電気的接続を行う際に使用するために、第１の基板の下面上の露出コンタクト３８を覆われないままにしておく。

次いで、すべてのコンタクトおよび端子は、依然として試験装置によってアクセス可能であるので、パッケージ１０を試験することができる。これにより、パッケージの積重ねアセンブリへの最終組立ての前に、欠陥パッケージを検出し除去することが可能になる。したがって、積重ねアセンブリは、既知の良好なアセンブリパッケージで製作することができる。これは、製造時の歩留りを改善する。

パッケージ１０が回路板または他の上位アセンブリに取り付けられる用途では、パッケージ１０は、図１の向きに、すなわち第１の基板１２が回路板上にある状態で、取り付けることができる。次いで、露出コンタクト３８が回路板上のコンタクト、パッドまたは端子に連接することにより、パッケージ１０と回路板との間で電気的接続を行うことができる。これらの接続を行うために、リフローはんだボール１６を使用することができる。パッケージ上１０に追加のパッケージが積み重ねられない場合、回路板への接続は、代替的または付加的に、第２の基板２４上の露出コンタクト３８を介して行うことができる。図２に示されるように、１つ以上の追加のパッケージがパッケージ１０上に積み重ねられる場合、回路板への接続は、代替的または付加的に、スタックの最上部のパッケージ上の露出コンタクトがあればそれを介して行うことができる。

図２は、第１のパッケージ１０の上に積み重ねられる第２のパッケージ１０を示す。２
つの積み重ねられるパッケージの間の電気的接続を行うために、はんだボールまたは要素１６をランドグリッドアレイ上で使用することができる。さらに、上部パッケージの第１の基板１２と下部パッケージ上のモールドコンパウンド２８との間、および／または積重ねアセンブリ３６の中心に示される隣接するモールドコンパウンド突出部４４相互間で、パッケージ１０の機械的取付けを接着剤で行うことができる。第２のパッケージは、相互間で必要な電気的接続を行うことができるのであれば、第１のパッケージと電気的かつ機械的に同じでも異なっていてもよい。図２は、２つのパッケージ１０を有する積重ねアセンブリ３６を示すが、もちろん、積重ねアセンブリ３６は、例えば３つ、４つ、５つまたはそれ以上のパッケージを有することもできる。

図３は、他の実施形態４８を示し、第１の基板５２上の第１のダイ１８が、チップオンボード構造を形成する。図１に示される第１の基板１２とは異なり、図３内の第１の基板５２は、開口または溝を有さない。スペーサまたはエポキシパッド５０が、第１のダイ１８上に設けられる。第２のダイ２２が、スペーサ５０上に設けられる。これらのダイは、接着剤２０によってスペーサに取り付けることができる。第２のダイ２２に第２の基板２４が取り付けられて、図１内の第２のダイおよび第２の基板に類似のボードオンチップ構造を形成する。スペーサ５０は、第１のダイ１８の活性面の上に空間をもたらして、第１のダイ１８と第１の基板５２との間でワイヤボンディングまたは同様の接続を行うことが可能になる。

第２のダイ２２が第１のダイ１８よりも小さい場合、スペーサ５０は、ワイヤボンディングのために必要ないので、省略することができる。この場合、第２のダイ２２は、図１と同様に、第１のダイ１８に直接取り付けることができる。第１および第２のダイの間の接続は、第２の基板のボンドフィンガから第１の基板のボンドフィンガまでの周辺ワイヤボンディングによって行うことができる。第２の基板２４と第２のダイ２２との間、および第２の基板２４と第１の基板との間のワイヤボンディングまたは他の電気的接続、ならびにモールドコンパウンド２８は、上述したように、図１と同じように行う、または使用することができる。図３に示されるパッケージ４８は、追加の他のマイクロ電子パッケージ（パッケージ４８と同じでも異なっていてもよい）の上に積み重ねられて、図２に示される概念と同様の積重ねアセンブリ３６を形成することができる。

図４は、図３に示す設計とほぼ同様であるが、第１のダイ６０がフリップチップパッケージ構造である、他の実施形態５８を示す。第１のダイ６０は、活性面を下にして第１の基板５２に取り付けられる。第１のダイ６０と第１の基板５２との間の電気的接続は、下向きの活性面上の導電性バンプまたは電気的結合部を介して行われる。バンプは、第１の基板５２上の目標パッドまたはコンタクトと一致しかつ接触する。第２のダイ２２の裏面は、第１のダイ６０の裏面に取り付けられる。第２の基板２４は、第２のダイ２２の活性面の上に取り付けられて、ボードオンチップ構造を形成する。第２のダイ２２と第２の基板２４との間、および第１の基板５２と第２の基板２４との間の電気的接続、ならびにモールドコンパウンド２８は、図１または３を参照して上述したのと同じように行うことができる。パッケージ５８は、図１〜３に関連して上述したように、積み重ねられて、複数パッケージの積重ねアセンブリ３６を形成することができる。

図５は、図４に示す設計とほぼ同様であるが、フリップチップを小さい方の基板７４に取り付けられる第２のダイ６０として用いた、他の実施形態６８を示す。第１のダイ７２が、ボードオンチップ構造の形で第１の基板７０に取り付けられる。第２のダイ６０は、接着剤２０を用いて、第１のダイ７２の上に背中合わせに取り付けることができる。第２の基板７４は、第２のダイ６０に取り付けられる。第２のダイ６０はフリップチップであるので、図４内の第１のダイ６０を参照して上述したように、電気的接続が、第２のダイと第２の基板との間で第２のダイ上のバンプを介して行われる。第２のダイ６０に取り付
けられる第２の基板７４は、第１の基板７０よりも小さい。第１および第２の基板の間、および第１のダイ７２と第１の基板７０との間の電気的接続は、ワイヤボンド２６を介して行うことができる。

上述の設計は、同一平面性の問題を（ダイが背中合わせになっているため）回避すること、既存の設備を用いてアセンブリが可能であること、第１および第２の基板が、業界標準（ＪＥＤＥＣ）に適合するボールピン配列のアサインを有することができること、構成要素を、最終アセンブリの前に個別に試験することができること、より薄いパッケージ高さを達成できること、などの利点を提供することができる。もちろん、様々な実施形態を用いて様々な方法で本発明を実施して、これらの利点それぞれを実現する場合もあり、そうでない場合もある。本発明は、それぞれの利点をかならずしも達成することなく使用することもできる。

パッド、コンタクト、端子、バンプ、電気的結合部などの用語は、電気的な接続を行うために用いられる特徴を制限なしに表現するためのものであり、特定の排他的な意味を有するものではない。本明細書で用いられているような、取り付けられる（ａｔｔａｃｈｅｄ）という用語は、直接間接を問わず、接合される、接着される、連接される、ボンディングされる、あるいはその他の方法で支持されることを意味する。基板という用語は、ここではダイが取り付けられる要素または基部を意味し、基板は、典型的には回路板を含むが、それに限らない。間（ｂｅｔｗｅｅｎ）という用語は、周辺ワイヤボンディングと同様に、第１の要素と第２の要素との間の直接接続を意味するが、他のタイプの直接的または間接的電気的接続も含む。

したがって、いくつかの実施形態、およびそれらを製作する方法について示し、説明してきた。本発明の精神および範囲から逸脱することなく、様々な変更および置換を行うことができる。したがって、本発明は、特許請求の範囲とその同等物による以外は限定されるべきでない。

積み重ね可能なマイクロ電子マルチダイパッケージの概略断面図である。図１に示される２つのパッケージが、積重ねアセンブリを形成するように互いに取り付けられるものの概略断面図である。他の積み重ね可能なマルチダイパッケージの概略断面図である。他の積み重ね可能なマルチダイパッケージの概略断面図である。さらに他の積み重ね可能なマルチダイパッケージの概略断面図である。

Claims

第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトと、を有する第１の基板と、
前記第１の基板と近接する第１のマイクロ電子ダイと、
前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクト、を有する第２の基板と、
前記第２の基板と近接する第２のマイクロ電子ダイであって、前記第１および第２のマイクロ電子ダイが、個々に、裏面と、該裏面とは反対側の活性面に設けられた複数の活性端子とを含み、前記第１のマイクロ電子ダイの前記裏面が前記第２のマイクロ電子ダイの前記裏面に取り付けられている、第２のマイクロ電子ダイと、
前記第１のワイヤボンドコンタクトと前記第２のワイヤボンドコンタクトとを接続するワイヤと、
モールドコンパウンドであって、前記モールドコンパウンドは、前記ワイヤと前記第１および第２のマイクロ電子ダイとに接触し、前記ワイヤと前記第１および第２のマイクロ電子ダイとを完全に封止し、かつ、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく前記第１および第２の基板を少なくとも部分的に封止する、モールドコンパウンドと、
を含むマイクロ電子パッケージ。
前記第１の基板が、前記第２の基板よりも大きい、請求項１に記載のマイクロ電子パッケージ。
前記第１の基板が、前記第２の基板にワイヤボンディングによって電気的に接続されている、請求項２に記載のマイクロ電子パッケージ。
前記第１のマイクロ電子ダイが、ボードオンチップパッケージ構造を含む、請求項１に記載のマイクロ電子パッケージ。
前記第２のマイクロ電子ダイが、ボードオンチップパッケージ構造を含む、請求項１に記載のマイクロ電子パッケージ。
２つ以上のマイクロ電子パッケージからなる積重ねアセンブリを可能にするために、前記第２の基板が、露出した電気コンタクトのグリッドアレイを有する、請求項１に記載のマイクロ電子パッケージ。
前記第１のマイクロ電子ダイが前記第１の基板に隣接し、前記第２のマイクロ電子ダイが前記第２の基板に隣接し、前記第１のマイクロ電子ダイが前記第２のマイクロ電子ダイに隣接する、請求項１に記載のマイクロ電子パッケージ。
第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトと、を有する第１の基板と、
前記第１の基板と近接する第１のマイクロ電子ダイと、
前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクト、を有する第２の基板と、
前記第２の基板と近接する第２のマイクロ電子ダイと、
前記第１のワイヤボンドコンタクトと前記第２のワイヤボンドコンタクトとを接続するワイヤと、
モールドコンパウンドであって、前記モールドコンパウンドは、前記ワイヤと前記第１および第２のマイクロ電子ダイとに接触し、前記ワイヤと前記第１および第２のマイクロ電子ダイとを完全に封止し、かつ、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく前記第１および第２の基板を少なくとも部分的に封止する、モールドコンパウンドと、
を含む第１のマイクロ電子パッケージ、ならびに、
第３の基板と、
前記第３の基板と電気的に接続する第３のマイクロ電子ダイと、
前記第２および第３の基板の間の複数の電気接続部と、
を含む第２のマイクロ電子パッケージ、
を含む積重ね型マイクロ電子パッケージアセンブリ。
前記第１および第２のマイクロ電子パッケージの間の前記複数の電気接続部が、前記第２および第３の基板の間のはんだボールを含む、請求項８に記載の積重ね型マイクロ電子パッケージアセンブリ。
前記第１の基板が、前記第２の基板よりも大きい、請求項８に記載の積重ね型マイクロ電子パッケージアセンブリ。
第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトと、を有する第１の基板と、
前記第１の基板の前記第２の面に取り付けられた第１のマイクロ電子ダイと、
前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクト、を有する第２の基板と、
前記第２の基板に取り付けられた第２のマイクロ電子ダイと、
前記第１および第２のマイクロ電子ダイの間のスペーサと、
前記第１のマイクロ電子ダイを前記第１の基板の前記第１のワイヤボンドコンタクトに接続する第１の組のワイヤと、
前記第２の基板の前記第２のワイヤボンドコンタクトを前記第１の基板の前記第１のワイヤボンドコンタクトに接続する第２の組のワイヤと、
モールドコンパウンドであって、前記モールドコンパウンドは、前記第２の組のワイヤと前記第１および第２のマイクロ電子ダイとに接触し、前記第２の組のワイヤと前記第１および第２のマイクロ電子ダイとを完全に封止し、かつ、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく前記第１および第２の基板を少なくとも部分的に封止する、モールドコンパウンドと、
を含む積み重ね可能なマルチ電子ダイパッケージ。
前記第２のマイクロ電子ダイを、前記第２の基板内の開口を通って前記第２の基板に接続する第３の組のワイヤをさらに備える、請求項１１に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記第１のマイクロ電子ダイおよび前記第１の基板が、チップオンボードパッケージ構造を含み、前記第２のマイクロ電子ダイおよび前記第２の基板が、ボードオンチップパッケージ構造を含む、請求項１１に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記第１の基板が、前記第２の基板よりも大きい、請求項１１に記載の積み重ね可能なマルチ電子ダイパッケージ。
第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトと、を有する第１の基板と、
前記第１の基板と電気的に接続する、前記第１の基板上の第１のマイクロ電子ダイと、
前記第１のマイクロ電子ダイの上に取り付けられた第２のマイクロ電子ダイと、
前記第２のマイクロ電子ダイ上の第２の基板であって、該第２の基板は、前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクトを有する、第２の基板と、
前記第１の基板に設けられた前記第１のワイヤボンドコンタクトを、前記第２の基板に設けられた前記第２のワイヤボンドコンタクトに接続する第１の組のワイヤと、
モールドコンパウンドであって、前記モールドコンパウンドは、前記第１の組のワイヤと前記第１および第２のマイクロ電子ダイとに接触し、前記第１の組のワイヤと前記第１および第２のマイクロ電子ダイとを完全に封止し、かつ、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく前記第１および第２の基板を少なくとも部分的に封止する、モールドコンパウンドと、
前記第２の基板を前記第２のマイクロ電子ダイに接続する第２の組のワイヤと、
を含む積み重ね可能なマルチ電子ダイパッケージ。
前記第１の基板の上に積み重ねられるダイパッケージの基板と電気的に接続するように構成された、前記第１の基板の第１の面上の第１のコンタクト配列をさらに含む、請求項１５に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記第１の基板が、前記第２の基板よりも大きい、請求項１５に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記第１および第２の基板の少なくとも一部を覆うケーシングをさらに含む、請求項１５に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記ケーシングが、他のパッケージの基板と接続するように構成された電気コンタクトを有する前記第２の基板の領域を露出させる開口を有する、請求項１８に記載の積み重ね可能なマルチ電子ダイパッケージ。
前記第１および第２の組のワイヤが、ワイヤボンドを含む、請求項１５に記載の積み重ね可能なマルチ電子ダイパッケージ。
マイクロ電子パッケージを製造する方法であって、
第１のマイクロ電子ダイを第１の基板に取り付けるステップであって、該第１の基板は、第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトとを有する、ステップと、
第２のマイクロ電子ダイを前記第１のマイクロ電子ダイに取り付けるステップであって、前記第１のマイクロ電子ダイの裏面が前記第２のマイクロ電子ダイの裏面と対向している、ステップと、
第２の基板を前記第２のマイクロ電子ダイに取り付けるステップであって、前記第２の基板が、前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクトを有する、ステップと、
前記第１の基板に設けられた前記第１のワイヤボンドコンタクトと、前記第２の基板に設けられた前記第２のワイヤボンドコンタクトとの間の第１の組の電気的接続を作成するステップと、
前記第１のマイクロ電子ダイと前記第１の基板との間の第２の組の電気的接続を作成するステップと、
前記第２のマイクロ電子ダイと前記第２の基板との間の第３の組の電気的接続を作成するステップと、
モールドコンパウンドで、前記第１の組の電気的接続と前記第１および第２のマイクロ電子ダイとを完全に封止するステップであって、前記モールドコンパウンドは前記第１の組の電気的接続と前記第１および第２のマイクロ電子ダイとに接触する、ステップと、
前記モールドコンパウンドで、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく、前記第１および第２の基板を少なくとも部分的に封止するステップと、
を含む方法。
前記第２の組の電気的接続が、前記第１の基板内の開口を通って延びるワイヤによって作成される、請求項２１に記載の方法。
前記第３の組の電気的接続が、前記第２の基板内の開口を通って延びるワイヤによって作成される、請求項２２に記載の方法。
前記第１、第２および第３の組の電気的接続をモールドコンパウンド内に封入するステップをさらに含む、請求項２１に記載の方法。
前記第１の基板が、前記第２の基板よりも大きい、請求項２１に記載の方法。
前記第１のマイクロ電子ダイが、ボードオンチップパッケージ構造を含む、請求項２１に記載の方法。
前記第２のマイクロ電子ダイが、ボードオンチップパッケージ構造を含む、請求項２１に記載の方法。
前記第１のマイクロ電子ダイの裏面を接着剤によって前記第２のダイの裏面に取り付けるステップをさらに含む、請求項２１に記載の方法。
積重ね型マイクロ電子パッケージアセンブリを製造する方法であって、
第１の面に設けられた第１の外部コンタクトと、前記第１の面とは反対側の第２の面に設けられた第１のワイヤボンドコンタクトと、を有する第１の基板に、第１のマイクロ電子ダイを取り付けるステップと、
第２のマイクロ電子ダイを前記第１のマイクロ電子ダイに取り付けるステップであって、前記第１のマイクロ電子ダイの裏面が前記第２のマイクロ電子ダイの裏面と対向している、ステップと、
第２の基板を前記第２のマイクロ電子ダイに取り付けるステップであって、前記第２の基板が、前記第１の基板を背にする方に向いた第３の面に設けられた第２の外部コンタクトおよび第２のワイヤボンドコンタクトを有する、ステップと、
前記第１の基板に設けられた前記第１のワイヤボンドコンタクトと、前記第２の基板に設けられた前記第２のワイヤボンドコンタクトとの間の第１の組の電気的接続を作成するステップと、
前記第１のマイクロ電子ダイと前記第１の基板との間の第２の組の電気的接続を作成するステップと、
前記第２のマイクロ電子ダイと前記第２の基板との間の第３の組の電気的接続を作成するステップと、
によって第１のマイクロ電子パッケージを製作するステップ、
モールドコンパウンドで、前記第１の組の電気的接続と前記第１および第２のマイクロ電子ダイとを完全に封止するステップであって、前記モールドコンパウンドは前記第１の組の電気的接続と前記第１および第２のマイクロ電子ダイとに接触する、ステップ、
前記モールドコンパウンドで、前記第１の外部コンタクトも前記第２の外部コンタクトも覆うことなく、前記第１および第２の基板を少なくとも部分的に封止するステップ、ならびに、
第２のマイクロ電子パッケージを前記第１のマイクロ電子パッケージに取り付けるステップ
を含む方法。
前記第２のマイクロ電子パッケージのコンタクトを前記第１の基板上のコンタクトに接続することによって、前記第１および第２のマイクロ電子パッケージの間の電気的接続を作成するステップをさらに含む、請求項２９に記載の方法。
前記第１および第２のマイクロ電子パッケージの間の電気的接続をはんだ要素によって作成するステップをさらに含む、請求項３０に記載の方法。
前記第２の組の電気的接続が、前記第１の基板内の開口を通って延びるワイヤボンドによって作成される、請求項２９に記載の方法。
前記第３の組の電気的接続が、前記第２の基板内の開口を通って延びるワイヤボンドによって作成される、請求項２９に記載の方法。
前記第１の基板が前記第２の基板よりも大きく、前記第１の組の電気的接続を、前記第１の基板の第２の面のコンタクトを前記第２の基板の第２の面上のコンタクトにワイヤボンディングすることによって作成するステップをさらに含む、請求項２９に記載の方法。
第３のマイクロ電子パッケージを前記第１のマイクロ電子パッケージに取り付けるステップと、前記第３のマイクロ電子パッケージのコンタクトを前記第２の基板上のコンタクトに接続することによって、前記第１および第３のマイクロ電子パッケージの間の電気的接続を作成するステップとをさらに含む、請求項３０に記載の方法。
前記第１の基板上の前記コンタクトが、前記第１の基板の縁部から離れて配置される、請求項３０に記載の方法。
前記第２のマイクロ電子パッケージが、前記第１のマイクロ電子パッケージと同じである、請求項２９に記載の方法。