JP5408722B2

JP5408722B2 - 受信装置および受信方法、並びにプログラム

Info

Publication number: JP5408722B2
Application number: JP2010001251A
Authority: JP
Inventors: 正雄織尾
Original assignee: NTT Docomo Inc; NEC Corp
Current assignee: NTT Docomo Inc; NEC Corp
Priority date: 2010-01-06
Filing date: 2010-01-06
Publication date: 2014-02-05
Anticipated expiration: 2030-01-06
Also published as: JP2011142448A

Description

本発明は受信装置および受信方法、並びにプログラムに関する。

通信方式の規格であるＬＴＥ（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ）では、Ｄｏｗｎｌｉｎｋの無線通信方式としてＯＦＤＭＡ（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘｉｎｇＡｃｃｅｓｓ）が採用されている。

図９は、従来の通信システムの概略の構成を示すブロック図である。

まず、送信側について説明する。

送信側ではユーザの各データに対して、符号化部１０１において、誤り訂正符号化や誤り検出符号化およびサイズ調整が行われる。続いて、変調部１０２において、符号化部１０１から供給された符号化部出力データが各種変調方式に応じたＩＱ平面上の各点に割り当てられ、また、適時、空間多重や送信ダイバーシチ等のＰｒｅｃｏｄｉｎｇが行われ、各送信アンテナ向けのデータが生成される。

続いて、マッピング部１０３において、変調部１０２から供給された変調部出力データが送信アンテナ毎に周波数軸上の各ＲＥ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔ）にマッピングされる。１つのＯＦＤＭｓｙｍｂｏｌ分のマッピング後、ＩＦＦＴ（ＩｎｖｅｒｓｅＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）部１０４において、マッピング部１０３からの出力が送信アンテナ毎に時間軸上のデータに変換され、搬送波変調部１０５において、ＩＦＦＴ部１０４からの出力が送信アンテナ毎に搬送波変調されて、送信データとして各送信アンテナ（図示せず）から送信される。

ここで、周波数軸上でのマッピング単位をＲＥと称し、ＩＦＦＴをかける際の単位時間をＯＦＤＭｓｙｍｂｏｌと称する。

次に、受信側について説明する。

受信側では、搬送波復調部１０６において、受信データから時間軸上のデータが取り出される。時間軸上のデータはＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）部１０７において、周波数軸上のデータに変換され、デマッピング部１０８において、各ＲＥにマッピングされたデータが取り出される。取り出されたデータは、復調部１０９において、各変調方式に応じた復調処理がなされ、最後に、復号部１１０にて誤り訂正や誤り検出が行われる。

ＬＴＥにおいては、１つのＳｕｂ−ｆｒａｍｅの先頭に配置されているＯＦＤＭｓｙｍｂｏｌから最大４つのＯＦＤＭｓｙｍｂｏｌを用いて、ＰＣＦＩＣＨ（ＰｈｙｓｉｃａｌＣｏｎｔｒｏｌＦｏｒｍａｔＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）、ＰＨＩＣＨ（ＰｈｙｓｉｃａｌＨＡＲＱＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）およびＰＤＣＣＨ（ＰｈｙｓｉｃａｌＤｏｗｎｌｉｎｋＣｏｎｔｒｏｌＣｈａｎｎｅｌ）が送信される。

ＰＣＦＩＣＨは、ＰＤＣＣＨが送信されるＯＦＤＭＳｙｍｂｏｌ数を受信端末に通知するためのデータである。ＰＨＩＣＨは、ＨＡＲＱ（ＨｙｂｒｉｄＡｕｔｏｍａｔｉｃＲｅｐｅａｔＲｅｑｕｅｓｔ）Ｉｎｄｉｃａｔｏｒを受信端末に通知するためのデータである。ＰＤＣＣＨは、ＰＤＳＣＨ（ＰｈｙｓｉｃａｌＤｏｗｎｌｉｎｋＳｈａｒｅｄＣｈａｎｎｅｌ）を受信するための各種パラメータやＴＰＣ（ＴｒａｎｓｍｉｔＰｏｗｅｒＣｏｎｔｒｏｌ）などを受信端末に通知するためのデータである。

ここで、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピング方法が、非特許文献１に開示されている。

非特許文献１に記載されているように、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨは、ＲＥＧ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔＧｒｏｕｐ）を単位としてマッピングされる。

図１０は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピングの概略を示す図である。図１０において、斜線の付された四角は、各送信アンテナのＲＳ（ＲｅｆｅｒｅｎｃｅＳｉｇｎａｌ）が配置されているＲＥを示す。ここで、ＲＳは、パイロット信号である。

１つのＲＥＧは、図１０中のＡで示されるように、ＲＳが有るＯＦＤＭｓｙｍｂｏｌでは６つのＲＥで構成され、図１０中のＢで示されるように、ＲＳの無いＯＦＤＭｓｙｍｂｏｌでは４つのＲＥで構成される。図１０に示されるように、ＲＳのマッピング位置は、各送信アンテナともに６ＲＥ周期である。マッピングのオフセット位置は、基地局のセルＩＤにより決められる。なお、ＲＥＧ内のマッピングではＲＳが除かれる。

非特許文献１の６．８．５節によると、ＰＤＣＣＨのマッピングには、ＰＨＩＣＨおよびＰＣＦＩＣＨのマッピング情報が必要となる。その概略を図１１に示す。ＰＤＣＣＨは、ＲＥＧを単位として、ＰＣＦＩＣＨおよびＰＨＩＣＨを除く位置に、時間方向にＯＦＤＭｓｙｍｂｏｌ毎にマッピングされ、さらに、これを低周波数側から順次高周波数方向に行なうことによりマッピングされる。なお、図１１中の各ＲＥＧに記載の数値はＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号である。

非特許文献１の６．８．５節に記載されているＰＤＣＣＨのマッピングフローを図１２のフローチャートに示す。

ステップＳ１０１において、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｍ”が０に初期化され、ＲＥ番号ｋ’が０に初期化される。

ステップＳ１０２において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’が０に初期化される。ステップＳ１０３において、ＲＥ番号ｋ’とＯＦＤＭｓｙｍｂｏｌ番号ｌ’とを要素とする配列（ｋ’、ｌ’）が、ＲＥＧｉｎｄｅｘｐａｉｒと等しいか否かが判定される。ＲＥＧｉｎｄｅｘｐａｉｒのｋ’は、ＲＳが有る場合、６の倍数となり、ＲＳが無い場合、４の倍数となる。

ステップＳ１０３において、配列（ｋ’、ｌ’）が、ＲＥＧｉｎｄｅｘｐａｉｒと等しいと判定された場合、手続きはステップＳ１０４に進み、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされているか否かが判定される。

ステップＳ１０４において、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ１０５に進み、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされているか否かが判定される。

ステップＳ１０５において、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ１０６に進み、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔが、ＲＥＧ（ｋ’、ｌ’）にマッピングされる。ステップＳ１０７において、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｍ”が１だけインクリメントされ、手続きはステップＳ１０８に進む。

ステップＳ１０３において、配列（ｋ’、ｌ’）が、ＲＥＧｉｎｄｅｘｐａｉｒと等しくないと判定された場合、ステップＳ１０４において、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされていると判定された場合、およびステップＳ１０５において、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされていると判定された場合、手続きはステップＳ１０８に進む。

ステップＳ１０８において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’が１だけインクリメントされる。

ステップＳ１０９において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満であるか否か、すなわち、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭｓｙｍｂｏｌ（番号Ｌ）に達したか否かが判定される。

ステップＳ１０９において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満であると判定された場合、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭｓｙｍｂｏｌ（番号Ｌ）に達していないので、手続きはステップＳ１０３に戻り、上述した処理が繰り返される。

ステップＳ１０９において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満でないと判定された場合、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭｓｙｍｂｏｌ（番号Ｌ）に達したので、手続きはステップＳ１１０に進み、ＲＥ番号ｋ’が１だけインクリメントされる。

ステップＳ１１１において、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達したか否かが判定され、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達していないと判定された場合、手続きはステップＳ１０２に戻り、上述した処理が繰り返される。

ステップＳ１１１において、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達したと判定された場合、ＰＤＣＣＨのマッピングの処理は終了する。

このように、ＲＥ番号が基準とされて、ＰＤＣＣＨがマッピングされる。

３ＧＰＰＴＳ３６．２１１、"ＰｈｙｓｉｃａｌＣｈａｎｎｅｌｓａｎｄＭｏｄｕｌａｔｉｏｎ"

図１１のフローチャートに示される手順によれば、ＬＴＥにおけるＰＤＣＣＨのマッピングは低周波数側から時間方向にＯＦＤＭｓｙｍｂｏｌ毎に行われ、さらに、これが順次周波数方向に進められる。ＰＤＣＣＨのマッピングはＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧを避けて行なう必要がある。

ここで、図１１のフローチャートに示される手順をそのまま単純に実現しようとすると、ＲＥ番号（図１１におけるｋ’）を基準としているために、ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの先頭のＲＥ番号を全てメモリに保持しておく必要があり、回路規模が増加してしまう。

そこで、本発明は、上記課題を解決すること、すなわち、回路規模またはメモリをより小さくできる受信装置および受信方法、並びにプログラムを提供することを目的とする。

上記課題を解決するために、本発明の受信装置の一側面は、ＬＴＥ（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ）に準拠して、送信アンテナ毎に周波数軸上のＲＥ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔ）を単位としてマッピングされた信号を受信する受信装置であって、ＲＥのグループであるＲＥＧ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔＧｒｏｕｐ）であって、順に通し番号が付されているＲＥＧのうちの、通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨ（ＰｈｙｓｉｃａｌＣｏｎｔｒｏｌＦｏｒｍａｔＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）またはＰＨＩＣＨ（ＰｈｙｓｉｃａｌＨＡＲＱ（ＨｙｂｒｉｄＡｕｔｏｍａｔｉｃＲｅｐｅａｔＲｅｑｕｅｓｔ）ＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）の少なくとも一方がマッピングされているか否かを判定する判定手段と、注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、注目ＲＥＧにＰＤＣＣＨ（ＰｈｙｓｉｃａｌＤｏｗｎｌｉｎｋＣｏｎｔｒｏｌＣｈａｎｎｅｌ）をデマッピングするＰＤＣＣＨデマッピング手段とを有するものとされている。

また、本発明の受信装置の一側面は、上述の構成に加えて、ＲＥＧにＰＣＦＩＣＨをデマッピングするＰＣＦＩＣＨデマッピング手段と、ＲＥＧにＰＨＩＣＨをデマッピングするＰＨＩＣＨデマッピング手段とをさらに有するものとされている。

さらに、本発明の受信装置の一側面は、上述の構成に加えて、ＰＣＦＩＣＨデマッピング手段が、ＰＣＦＩＣＨがマッピングされたＲＥＧの通し番号のうち最小の通し番号に対応するＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を探索し、ＰＨＩＣＨデマッピング手段が、ＰＨＩＣＨがマッピングされたＲＥＧの通し番号のうち最小の通し番号に対応するＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を探索し、判定手段が、ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号、およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を参照して、注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定するものとされている。

また、本発明の受信方法の一側面は、ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位としてマッピングされた信号を受信する受信方法であって、ＲＥのグループであるＲＥＧであって、順に通し番号が付されているＲＥＧのうちの、通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する判定ステップと、注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、注目ＲＥＧにＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップとを含むものとされている。

さらに、本発明のプログラムの一側面は、ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位としてマッピングされた信号を受信する受信装置のコンピュータに、ＲＥのグループであるＲＥＧであって、順に通し番号が付されているＲＥＧのうちの、通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する判定ステップと、注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、注目ＲＥＧにＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップとを含む処理を行わせるものとされている。

本発明の一側面によれば、回路規模またはメモリをより小さくできる受信装置および受信方法、並びにプログラムを提供することができる。

受信装置に設けられるデマッピング回路の構成の例を示すブロック図である。ＲＥＧ配置を示す図である。ＲＥＧ配置を示す図である。ＰＤＣＣＨのデマッピングの処理を説明するフローチャートである。ＰＣＦＩＣＨのマッピングイメージを示す図である。ＰＨＩＣＨのマッピングイメージを示す図である。ＰＨＩＣＨのマッピングイメージを示す図である。コンピュータのハードウェアの構成例を示すブロック図である。従来の通信システムの概略の構成を示すブロック図である。ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピングの概略を示す図である。ＰＤＣＣＨのマッピングに必要な、ＰＨＩＣＨおよびＰＣＦＩＣＨのマッピング情報を示す図である。従来のＰＤＣＣＨのマッピングフローを説明するフローチャートである。

以下、本発明の一実施の形態の受信装置について、図１〜図８を参照しながら説明する。

図１は、例えば、携帯電話機などである受信装置に設けられるデマッピング回路の構成の例を示すブロック図である。デマッピング回路には、ＰＣＦＩＣＨデマッピング部１１、ＰＨＩＣＨデマッピング部１２、およびＰＤＣＣＨデマッピング部１３が設けられる。ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨがマッピングされるＲＥＧのＲＥＧ番号を出力する。ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔがマッピングされるＲＥＧのＲＥＧ番号を出力する。ＰＤＣＣＨデマッピング部１３は、ＰＤＣＣＨがマッピングされるＲＥＧのＲＥＧ番号を出力する。

ＰＣＦＩＣＨデマッピング部１１およびＰＨＩＣＨデマッピング部１２は、ＰＤＣＣＨデマッピング部１３に、ＰＤＣＣＨデマッピングのためのパラメータを出力する。

ＰＤＣＣＨデマッピング部１３には、メモリ２１、内部パラメータ記憶部２２、ＲＥＧカウンタ２３、コンパレータ２４、カウンタ２５、ＲＥＧペア部２６、および制御部２７が設けられる。

メモリ２１は、ＰＣＦＩＣＨデマッピング部１１およびＰＨＩＣＨデマッピング部１２が出力する各種のパラメータを格納する。

また、内部パラメータ記憶部２２は、ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号

を記憶する。ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数１］、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数２］、およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号［数３］の詳細は後述する。

ＲＥＧカウンタ２３は、各ＣＨのＲＥＧをカウントする。コンパレータ２４は、ＲＥＧの判別を行なう。カウンタ２５は、ＰＤＣＣＨ番号やＯＦＤＭｓｙｍｂｏｌ番号をカウントする。ＲＥＧペア部２６は、コンパレータ２４の出力からＰＤＣＣＨのデマッピングを行なう。制御部２７は、ＰＤＣＣＨデマッピング部１３全体を制御する。

ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨのデマッピングを行なう。また、このとき、ＰＣＦＩＣＨデマッピング部１１は、ＰＤＣＣＨのデマッピングのためにＰＣＦＩＣＨがマッピングされる最小のＲＥＧ番号に対応するＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数１］を探索し出力する。ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数１］は、ＰＤＣＣＨデマッピング部１３内のメモリ２１に格納される。

ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨのデマッピングを行なう。また、このとき、ＰＨＩＣＨデマッピング部１２は、ＰＤＣＣＨのデマッピングのためにＰＨＩＣＨがマッピングされる最小のＲＥＧ番号に対応するＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数２］およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号［数３］を探索し出力する。ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数２］およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号［数３］は、ＰＤＣＣＨデマッピング部１３内のメモリ２１に格納される。

内部パラメータ記憶部２２は、図４のフローチャートを参照して説明する初期化の手続き（ステップＳ１３）において、パラメータとしての、ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号

を、それぞれ、ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数１］、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号［数２］、およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号［数３］に初期化する。また、内部パラメータ記憶部２２は、図４のフローチャートを参照して説明するＰＣＦＩＣＨ関連の更新の手続き（ステップＳ２４）およびＰＨＩＣＨ関連の更新の手続き（ステップＳ２６）において、各パラメータを更新する。

ＲＥＧカウンタ２３は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨ用にＲＥＧ番号をカウントする。ＲＥＧカウンタ２３は、図４のフローチャートを参照して説明する初期化の手続き（ステップＳ１３）において、同初期化後の内部パラメータにより初期化される。

ＲＥＧカウンタ２３は、制御部２７に制御されて、図４のフローチャートを参照して説明するＰＣＦＩＣＨ関連の更新の手続き（ステップＳ２４）およびＰＨＩＣＨ関連の更新の手続き（ステップＳ２６）において、ＰＣＦＩＣＨ関連の更新およびＰＨＩＣＨ関連の更新を行なう。また、ＰＤＣＣＨ用にＲＥＧ番号をカウントするＲＥＧカウンタ２３は、ＯＦＤＭｓｙｍｂｏｌ分設けられ、制御部２７に制御されて、ＲＥＧ番号を適時１インクリメントする。

すなわち、ＲＥＧカウンタ２３は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨ用のそれぞれについて、ＲＥＧ番号をカウントし、ＲＥＧカウンタ２３のそれぞれのカウント値は、それぞれのＲＥＧ番号を示す。

コンパレータ２４は、ＲＥＧカウンタ２３からＰＤＣＣＨ用のＲＥＧカウント値を受取り、ＲＥＧ番号で示されるＲＥＧがＰＤＣＣＨのＲＥＧであるか否かを判定する。この判定は、図４のフローチャートを参照して説明するステップＳ２２の手続きにおいて行われる。ここでＲＥＧであると判定されると、コンパレータ２４は、続いて、ＲＥＧカウンタ２３からＰＣＦＩＣＨ用のＲＥＧカウント値を受取り、ＰＣＦＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定し、その結果を制御部２７に返す。

次に、コンパレータ２４は、ＲＥＧカウンタ２３からＰＨＩＣＨ用のＲＥＧカウント値を受取り、同様に、ＰＨＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定し、その結果を制御部２７に返す。ＰＤＣＣＨ用のＲＥＧカウント値が、ＰＣＦＩＣＨ用のＲＥＧカウント値と等しくなく、ＰＨＩＣＨ用のＲＥＧカウント値とも等しくなければ、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧが、ＰＤＣＣＨがマッピングされているＲＥＧであるとみなすことが出来るため、ＲＥＧペア部２６にその旨出力する。

カウンタ２５は、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｍ”とＯＦＤＭｓｙｍｂｏｌ番号ｌ’をもち、適時制御部２７にしたがって、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｍ”とＯＦＤＭｓｙｍｂｏｌ番号ｌ’を初期化するか、または１だけインクリメントする。

制御部２７は、図４のフローチャートを参照して説明する手続きに従って内部パラメータ記憶部２２、ＲＥＧカウンタ２３、コンパレータ２４、およびカウンタ２５を制御する。

なお、その他のパラメータは、外部から入力される。

ここで、ＰＤＣＣＨのデマッピングでは、ＲＥ番号の代わりに、ＲＥＧにＲＥＧ番号を付けて用いる。ＲＥＧの配置は１ＲＢ（ＲｅｓｏｕｒｃｅＢｌｏｃｋ）毎に共通である。よって、ＰＤＣＣＨのデマッピングは、１ＲＢ単位に行なうこととする。図２および図３は、取りうる全てのＲＥＧ配置を示す図である。図２は、送信アンテナの数が１または２である場合の、ＲＥＧ配置を示す図である。図３は、送信アンテナの数が４である場合の、ＲＥＧ配置を示す図である。図２および図３における四角は、それぞれ、１つのＲＥＧを示す。なお、図２および図３において、横方向は、時間方向を示し、縦方向は、周波数方向を示す。

１ＲＢ内のＲＥＧは、ＲＳ無しのＯＦＤＭｓｙｍｂｏｌでは上段、中段、下段の３つに分けて配置される。よって１ＲＢのデマッピング処理は３段階を基本とする。なお、図２および図３の各ＲＥＧのセル（四角）内にある数値は、１ＲＢ内のＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を示す。ここで、簡単のため図２および図３ではＰＣＦＩＣＨやＰＨＩＣＨを考慮していないが、実際には、ＰＤＣＣＨは、ＰＣＦＩＣＨやＰＨＩＣＨがマッピングされているＲＥＧを避けてマッピングする必要があるため、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号は、図２および図３に示される数値とはならない場合がある。

次に、図４のフローチャートを参照して、ＰＤＣＣＨのデマッピングの処理を説明する。ステップＳ１１において、ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨをデマッピングする。ＰＣＦＩＣＨは、ＯＦＤＭｓｙｍｂｏｌ＃０にマッピングされる。図５は、ＰＣＦＩＣＨのマッピングイメージを示す図である。図５における四角は、それぞれ、１つのＲＥＧを示し、斜線の付されている四角は、ＰＣＦＩＣＨがデマッピングされているＲＥＧを示す。図５において、四角に付されている数字は、ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を示す。

ここで、ＰＣＦＩＣＨのマッピングパターンを計算するアルゴリズムは、非特許文献１によれば式（１）で表される。ｋはマッピングパターンとなる。１つのＯＦＤＭｓｙｍｂｏｌ分のＲＢ数

は、システム帯域幅により６，１５，２５，５０，７５，１００の６通りとなる。１つのＲＢ分のＳＣ（Ｓｕｂ−ｃａｒｒｉｅｒ）数

は、定数であり、１２となる。また、

は、床関数である。

・・・式（１）

ただし、式（１）において、ｋは

の剰余とする。また、

は、式（２）で計算される。

・・・式（２）
Ｐｈｙｓｉｃａｌ−ｌａｙｅｒｃｅｌｌｉｄｅｎｔｉｔｙ

は、基地局毎に振られた番号であり、０〜５０３の値域をとる。

上記数式を見ると、［数１２］は

つまり６の倍数であることが分かる。ＰＣＦＩＣＨがマッピングされるＯＦＤＭｓｙｍｂｏｌ＃０はＲＳ有りのため、ＲＥＧサイズも同様に６となる。従って、ＰＣＦＩＣＨがマッピングされるＲＥＧ番号は、式（３）により算出できる。ここで、

は［数１２］を［数１５］で除算することにより計算される。

・・・式（３）

ただし、［数１６］は

の剰余とする。また、

についても同様に［数１８］の剰余とする。これは、例えば、式（３）の右辺第２項の加算結果が［数１８］以上になる場合に、加算結果から［数１８］を減算するなどで求められる。ＰＤＣＣＨのデマッピングのために、［数１９］が最小となるＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を求めて［数１］とする。ここで、ｉはＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号として、０〜３の値をとる。

次に、ステップＳ１２において、ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨをデマッピングする。

ＰＨＩＣＨは、通常ＯＦＤＭｓｙｍｂｏｌ＃０にマッピングされるが、ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎの場合、複数のＯＦＤＭｓｙｍｂｏｌにマッピングされる。

図６は、通常のＰＨＩＣＨのマッピングイメージを示す図である。図７は、ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎの場合における、ＰＨＩＣＨのマッピングイメージを示す図である。図７の右側は、ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎでかつＭＢＳＦＮｓｕｂｆｒａｍｅの場合における、ＰＨＩＣＨのマッピングイメージを示す。ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎでかつＭＢＳＦＮｓｕｂｆｒａｍｅの場合において、２ＯＦＤＭｓｙｍｂｏｌ上に、２ＲＥＧ毎に交互にマッピングされるが、図７では簡略化して１ＲＥＧ毎に交互にマッピングされるものとして表されている。

図６および図７における四角は、それぞれ、１つのＲＥＧを示し、斜線の付されている四角は、ＰＨＩＣＨがデマッピングされているＲＥＧを示す。図６および図７において、四角に付されている数字は、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を示す。

ここで、ＰＨＩＣＨのマッピングパターンを計算するアルゴリズムは、非特許文献１によれば次の通りとなる。まず、式（４）により、ＰＨＩＣＨがマッピングされるＯＦＤＭｓｙｍｂｏｌ番号ｌ_ｉ’が決定される。

・・・式（４）
ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｉは、０〜２の値をとる。ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号ｍ’は、ＮｏｒｍａｌＣＰ時において、ＰＨＩＣＨｇｒｏｕｐ番号（０〜２５）、ＥｘｔｅｎｄｅｄＣＰ時において、ＰＨＩＣＨｇｒｏｕｐ番号（０〜５０）を２で割って小数点以下を切り捨てた値をとる。

ＰＨＩＣＨは、ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎでかつＭＢＳＦＮｓｕｂｆｒａｍｅの場合、２ＯＦＤＭｓｙｍｂｏｌに、また単にＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎの場合、３ＯＦＤＭｓｙｍｂｏｌにマッピングされる。ＰＨＩＣＨは、ＮｏｒｍａｌＰＨＩＣＨｄｕｒａｔｉｏｎの場合、ＯＦＤＭｓｙｍｂｏｌ＃０にマッピングされる。

続いて各ＯＦＤＭｓｙｍｂｏｌにおけるＰＨＩＣＨがマッピングされるＲＥＧ番号が次のように決定される。

ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎでかつＭＢＳＦＮｓｕｂｆｒａｍｅの場合、式（５）により、ＰＨＩＣＨがマッピングされるＲＥＧ番号が決定される。

・・・式（５）

その他の場合、式（６）により、ＰＨＩＣＨがマッピングされるＲＥＧ番号が決定される。

・・・式（６）

ここで、ｉ番目のＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔがマッピングされるＲＥＧ番号は、

で表される。ＯＦＤＭｓｙｍｂｏｌ番号ｌ_ｉ’のＲＥＧ数

は、ＯＦＤＭｓｙｍｂｏｌ＃０の場合、ＰＣＦＩＣＨがマッピングされたＲＥＧを除いたＲＥＧ数となる。

ＰＨＩＣＨのデマッピング時に、［数２３］が最小になる位置のＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｉとＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号ｍ’が探索され、それぞれ［数２］および［数３］に格納される。ここで、ＥｘｔｅｎｄｅｄＰＨＩＣＨｄｕｒａｔｉｏｎの場合、ＰＨＩＣＨが複数ＯＦＤＭｓｙｍｂｏｌにマッピングされる。この場合、ＯＦＤＭｓｙｍｂｏｌ毎にメモリ２１に保持される。

ステップＳ１３において、内部パラメータ記憶部２２、ＲＥＧカウンタ２３、カウンタ２５は、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号およびＲＥＧ番号、ＰＣＦＩＣＨがマッピングされる最小のＲＥＧ番号、並びにＰＨＩＣＨがマッピングされる最小のＲＥＧ番号をそれぞれ初期化する。

すなわち、ＲＥＧカウンタ２３は、ｍ”に０を設定することで、ＰＤＣＣＨｓｙｍｂｏｌｑｕａｄｒｕｐｌｅｔ番号を初期化する。

また、内部パラメータ記憶部２２は、式（７）に示されるように、ＰＣＦＩＣＨｓｙｍｂｏｌｑｕａｄｒｕｐｌｅｔ番号を初期化する。

・・・式（７）

さらに、ＲＥＧカウンタ２３は、式（８）に示されるように、ＰＣＦＩＣＨＲＥＧ番号を初期化する。

・・・式（８）

さらに、変数ｉを０から１ずつインクリメントして、変数ｉが、ＰＤＣＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌ未満である間、式（９）および式（１０）により、内部パラメータ記憶部２２において、ＰＨＩＣＨｓｙｍｂｏｌｑｕａｄｒｕｐｌｅｔ番号、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号、およびＰＨＩＣＨＲＥＧ番号が初期化される。

・・・式（９）
なお、変数iは０から、ＰＤＣＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌ未満までインクリメントされるが、ＰＨＩＣＨｓｙｍｂｏｌｑｕａｄｒｕｐｌｅｔ番号、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号、およびＰＨＩＣＨＲＥＧ番号の式（９）による初期化は、変数iが、ＰＨＩＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌ’未満の場合に行われる。

変数ｉが、１ずつインクリメントされて、ＰＤＣＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌ未満でなくなった場合、あるいは、変数iが、ＰＨＩＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌ’未満でなくなった場合、式（１０）に示されるように、内部パラメータ記憶部２２において、ＰＨＩＣＨがマッピングされていないＯＦＤＭｓｙｍｂｏｌでは実在しない大きな値で初期化される。

・・・式（１０）

なお、

には実在しない大きな値として３０１などを代入してもよいが、そもそもＰＣＦＩＣＨの判定をｌ’＝０のときにのみ行なうようにしてもよい。

ここで、１つのＲＢに含まれるＲＥＧについて説明する。

１つのＲＢに含まれるＲＥＧの数は、そのＯＦＤＭｓｙｍｂｏｌにＲＳがマッピングされているか否かにより決まり、ＲＳ有りの場合、２、無しの場合、３となる。ここで、処理を単純化するため、１つのＲＢに含まれるＲＥＧの数はすべて３であると仮定する。

以下、それぞれ周波数の低いＲＥＧから下段、中段、上段と称する。ＲＳの有無はＯＦＤＭｓｙｍｂｏｌ、ＴｘＡｎｔ数およびＣＰ長に依存する。ＲＥＧの数が２の場合、中段がない、ということになり、後段の処理にて「ＲＥＧではない」と判定され、ステップＳ２３〜ステップＳ２９の手続きがスキップされることになる。

なお、ＥｘｔｅｎｄｅｄＣＰかつ狭帯域（ＲＢ数が１０以下）でＣＦＩが３の場合のみ、ＯＦＤＭｓｙｍｂｏｌ＃３のＲＥＧ数が２となり、中段がないということになる。このとき、ＴｘＡｎｔ数が４本の場合はＯＦＤＭｓｙｍｂｏｌ＃２、それ以外の場合はＯＦＤＭｓｙｍｂｏｌ＃１と＃２の上段のＲＥＧより先に、ＯＦＤＭｓｙｍｂｏｌ＃３の上段のＲＥＧにＰＤＣＣＨをマッピングする必要があるので注意を要する。

ステップＳ１４およびステップＳ１５において、次に説明するステップＳ２１〜Ｓ３１の手続きが、１つのＲＢ内の、下段、中段、上段について繰り返される。

ステップＳ２１において、カウンタ２５は、ＯＦＤＭｓｙｍｂｏｌ番号ｌ_ｉ’を０にする。ステップＳ２２において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＤＣＣＨ用のＲＥＧカウント値を受取り、ＰＤＣＣＨのＲＥＧであるか否かを判定し、ＲＥＧであると判定された場合、手続きはステップＳ２３に進む。

ステップＳ２２において、ＲＥＧであると判定された場合、手続きはステップＳ２３に進む。

ステップＳ２３において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＣＦＩＣＨ用のＲＥＧカウント値を受取り、ＰＣＦＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定することで、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされているか否かを判定する。

ステップＳ２３において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされていると判定された場合、手続きはステップＳ２４に進み、ＲＥＧカウンタ２３において、ＰＣＦＩＣＨ関連の更新がなされる。

すなわち、ＰＣＦＩＣＨがマッピングされているＲＥＧに到達した場合、そのＲＥＧへのＰＤＣＣＨのマッピングはスキップされる。この時、ＰＣＦＩＣＨがマッピングされているＲＥＧについては、次のＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号のものに更新される。式（１１）に示される演算により、ＰＣＦＩＣＨｓｙｍｂｏｌｑｕａｄｒｕｐｌｅｔ番号が更新され、式（１２）に示される演算により、ＰＣＦＩＣＨＲＥＧ番号が更新される。ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ数は４であるため、ｍｏｄ４の演算となる。また

も

の剰余とする。

・・・式（１１）

・・・式（１２）

ステップＳ２４の後、手続きはステップＳ２９に進む。

ステップＳ２３において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ２５に進む。ステップＳ２５において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＨＩＣＨ用のＲＥＧカウント値を受取り、ＰＨＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定することで、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされているか否かを判定する。

ステップＳ２５において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされていると判定された場合、手続きはステップＳ２６に進み、ＲＥＧカウンタ２３において、ＰＨＩＣＨ関連の更新がなされる。

すなわち、ＰＨＩＣＨがマッピングされているＲＥＧに到達した場合、そのＲＥＧへのＰＤＣＣＨのマッピングはスキップされる。この時、ＰＨＩＣＨがマッピングされているＲＥＧについては、次のＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号のものに更新される。ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ数は３であるため、ｍｏｄ３の演算となる。なお、ここでは説明簡略化のためにＭＢＳＦＮのケースを考慮せず記載する。

より詳細には、式（１３）で示される条件が成り立つ場合、式（１４）に示される演算により、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号が更新される。

・・・式（１３）

・・・式（１４）

すなわち、式（１３）で示される条件が成り立つ、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号

がＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ数

に達していたら、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

が更新されて、式（１５）に示されるように、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号

が０に初期化される。

・・・式（１５）

式（１３）で示される条件が成り立たない場合、式（１６）に示されるように、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号

が１だけインクリメントされる。

・・・式（１６）

式（１３）〜式（１６）に示される更新の後、式（１７）に示されるように、ＰＨＩＣＨがマッピングされるＲＥＧ番号

が更新される。

・・・式（１７）

ここで、ＭＢＳＦＮのケースを考慮しない場合、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔは、ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ単位に連続にマッピングされるため、ＰＨＩＣＨがマッピングされているＲＥＧの更新は

を参照せずに、

を１だけインクリメントすることで算出できる。なお、ＭＢＳＦＮのケースでは２ＲＥＧ単位にＯＦＤＭｓｙｍｂｏｌが代わるため、３だけインクリメントされることになる。また、ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号

の更新時にも２ＲＥＧ単位の考慮が必要となる。

ステップＳ２６の後、手続きはステップＳ２９に進む。

ステップＳ２５において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ２７に進み、ＲＥＧペア部２６は、ＰＤＣＣＨのデマッピングを行なう。すなわち、ＲＥＧペア部２６は、ＰＤＣＣＨ用のＲＥＧカウント値で示される、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号のＲＥＧをデマッピングする。ここで、ここで、ｎ_ＲＳは、ＲＥＧ内のＲＳ数を示し、０または２である。

ステップＳ２８において、内部パラメータ記憶部２２は、ＰＤＣＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号ｍ”を１だけインクリメントする。ステップＳ２９において、ＲＥＧカウンタ２３は、ＯＦＤＭｓｙｍｂｏｌ毎のＲＥＧ番号を１だけインクリメントする。

ステップＳ３０において、ＲＥＧカウンタ２３は、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’を１だけインクリメントする。ステップＳ３１において、コンパレータ２４は、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’がＰＤＣＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌに達したか否かを判定する。ステップＳ３１において、ＯＦＤＭｓｙｍｂｏｌ番号ｌ’がＰＤＣＣＨがマッピングされているＯＦＤＭｓｙｍｂｏｌ数Ｌに達していないと判定された場合、手続きは、ステップＳ２２に戻り、上述した処理が繰り返される。

ステップＳ１４およびステップＳ１５において、１つのＲＢ内の、下段、中段、上段について上述した処理が繰り返されると、手続きはステップＳ１６に進み、制御部２７は、ｎ_ＲＥＧ［０］が１つのＯＦＤＭｓｙｍｂｏｌ分のＲＢ数［数７］の２倍に等しいか否かを判定し、ｎ_ＲＥＧ［０］が１つのＯＦＤＭｓｙｍｂｏｌ分のＲＢ数［数７］の２倍に等しくないと判定された場合、手続きはステップＳ１４に戻り、上述した処理が繰り返される。

ステップＳ１６において、ｎ_ＲＥＧ［０］が１つのＯＦＤＭｓｙｍｂｏｌ分のＲＢ数［数７］の２倍に等しいと判定された場合、ＰＤＣＣＨのデマッピングの処理は終了する。

このように、ＰＤＣＣＨのデマッピングではＲＥ番号の代わりに、ＲＥＧに番号がふられて用いられる。そして、ＰＤＣＣＨのデマッピング時、ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの番号を昇順に算出しながら避けることにより、従来必要であった「ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの先頭のＲＥ番号を全て保持するためのメモリ」を不要とすることができる。すなわち、ＬＴＥにおいて、小規模回路にてＰＤＣＣＨデマッピングすることが可能になる。

以上のように、ＬＴＥにおける制御ＣＨのデマッピング処理に適用することができる。

なお、以上の説明ではＰＣＦＩＣＨがマッピングされた最小のＲＥＧ番号に対応するＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を探索し、ＰＤＣＣＨのデマッピングではそこから順次ＰＣＦＩＣＨのデマッピングパタンを生成して使用する方法を記載したが、そもそもＰＣＦＩＣＨのデマッピングパタン４つを保持しておいて順次使用するようにしてもよいし、または４つのパタンを並び替えて使用するようにしてもよい。

くわえて、ＰＨＩＣＨがマッピングされた最小のＲＥＧ番号に対応するＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を探索し、ＰＤＣＣＨのデマッピングではまずＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号とＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を初期化してからＰＨＩＣＨのＲＥＧ番号を初期化したが、ＰＨＩＣＨデマッピング時にＰＨＩＣＨがマッピングされた最小のＲＥＧ番号を探索しているので、それを保持しておいてＰＤＣＣＨのデマッピングで利用してもよい。

上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図８は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

コンピュータにおいて、CPU（Central Processing Unit）５１，ROM（Read Only Memory）５２，RAM（Random Access Memory）５３は、バス５４により相互に接続されている。

バス５４には、さらに、入出力インタフェース５５が接続されている。入出力インタフェース５５には、キーボード、マウス、マイクロホンなどよりなる入力部５６、ディスプレイ、スピーカなどよりなる出力部５７、ハードディスクや不揮発性のメモリなどよりなる記憶部５８、ネットワークインタフェースなどよりなる通信部５９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア６１を駆動するドライブ６０が接続されている。

以上のように構成されるコンピュータでは、CPU５１が、例えば、記憶部５８に記憶されているプログラムを、入出力インタフェース５５及びバス５４を介して、RAM５３にロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（CPU５１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア６１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

そして、プログラムは、リムーバブルメディア６１をドライブ６０に装着することにより、入出力インタフェース５５を介して、記憶部５８に記憶することで、コンピュータにインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部５９で受信し、記憶部５８に記憶することで、コンピュータにインストールすることができる。その他、プログラムは、ROM５２や記憶部５８にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

１１…ＰＣＦＩＣＨデマッピング部、１２…ＰＨＩＣＨデマッピング部、１３…ＰＤＣＣＨデマッピング部、２１…メモリ、２２…内部パラメータ記憶部、２３…ＲＥＧカウンタ、２４…コンパレータ、２５…カウンタ、２６…ＲＥＧペア部、２７…制御部、５１…CPU、５２…ROM、５３…RAM、５８…記憶部、６１…リムーバブルメディア

Claims

ＬＴＥ（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ）に準拠して、送信アンテナ毎に周波数軸上のＲＥ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔ）を単位としてマッピングされた信号を受信する受信装置において、
上記ＲＥのグループであるＲＥＧ（ＲｅｓｏｕｒｃｅＥｌｅｍｅｎｔＧｒｏｕｐ）であって、順に通し番号が付されているＲＥＧのうちの、上記通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨ（ＰｈｙｓｉｃａｌＣｏｎｔｒｏｌＦｏｒｍａｔＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）またはＰＨＩＣＨ（ＰｈｙｓｉｃａｌＨＡＲＱ（ＨｙｂｒｉｄＡｕｔｏｍａｔｉｃＲｅｐｅａｔＲｅｑｕｅｓｔ）ＩｎｄｉｃａｔｏｒＣｈａｎｎｅｌ）の少なくとも一方がマッピングされているか否かを判定する判定手段と、
上記注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、上記注目ＲＥＧにＰＤＣＣＨ（ＰｈｙｓｉｃａｌＤｏｗｎｌｉｎｋＣｏｎｔｒｏｌＣｈａｎｎｅｌ）をデマッピングするＰＤＣＣＨデマッピング手段と
を有することを特徴とする受信装置。
請求項１に記載の受信装置において、
前記ＲＥＧにＰＣＦＩＣＨをデマッピングするＰＣＦＩＣＨデマッピング手段と、
前記ＲＥＧにＰＨＩＣＨをデマッピングするＰＨＩＣＨデマッピング手段と
をさらに有することを特徴とする受信装置。
請求項２に記載の受信装置において、
前記ＰＣＦＩＣＨデマッピング手段は、ＰＣＦＩＣＨがマッピングされた前記ＲＥＧの通し番号のうち最小の通し番号に対応するＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号を探索し、
前記ＰＨＩＣＨデマッピング手段は、ＰＨＩＣＨがマッピングされた前記ＲＥＧの通し番号のうち最小の通し番号に対応するＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号およびＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を探索し、
前記判定手段は、前記ＰＣＦＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号、前記ＰＨＩＣＨｓｙｍｂｏｌ−ｑｕａｄｒｕｐｌｅｔ番号、および前記ＰＨＩＣＨｍａｐｐｉｎｇｕｎｉｔ番号を参照して、前記注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する
ことを特徴とする受信装置。
ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位としてマッピングされた信号を受信する受信方法において、
上記ＲＥのグループであるＲＥＧであって、順に通し番号が付されているＲＥＧのうちの、上記通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する判定ステップと、
上記注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、上記注目ＲＥＧにＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップと
を含むことを特徴とする受信方法。
ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位としてマッピングされた信号を受信する受信装置のコンピュータに、
上記ＲＥのグループであるＲＥＧであって、順に通し番号が付されているＲＥＧのうちの、上記通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する判定ステップと、
上記注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされていないと判定された場合、上記注目ＲＥＧにＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップと
を含む処理を行わせるプログラム。