JP5486271B2 - 加速度センサ、及び加速度センサの製造方法 - Google Patents

Description

本発明は加速度センサ、及び加速度センサの製造方法に関する。

ＩＣを含む電子部品の小型化、低コスト化を実現する手段としてＷＣＳＰ（Wafer Level Chip Size Package）やプラスチックパッケージが有効である。

例えば加速度センサをシリコンで作られた板で封止し、ゲルでその上を覆う構成が非特許文献１に開示されている。これは外部から加速度センサへの応力をゲルおよびシリコン板で緩和し、加速度センサのセンサ特性に対する影響を抑制している。

また加速度センサと制御ＩＣとを積層して樹脂封止した構造が存在する（例えば、特許文献１参照）。

さらに、センサ素子の外周とその内側との二箇所に肉厚部が設けられ、外からの応力を脚部が受け止めている圧力センサ構造が開示されている（例えば、特許文献２参照）。

また、ＳＯＩ基板を用いた外力検知センサに関して、ＳＯＩ基板の可撓部形成領域を基板表面に沿った方向で全周に亘って囲む溝部を備えた構造が開示されている（例えば、特許文献３参照）。

さらに、基板の裏面側に素子の外周を囲む切込み溝を備え、支持部の裏表に切込み溝を設けて応力緩和部とした構造が開示されている（例えば、特許文献４参照）。

特開２００８−０２６１８３号公報 特開平７−２８０６７９号公報 特開２００８−１７０２７１号公報 特開２０００−１８７０４０号公報

G Li and A.A.Tseng,Low stress packaging of a micromachined accelerometer,IEEE Transactions on Electronics Packaging Manufacturing,Vol.24,pp18-25,Jan.2001

しかしながら、上記非特許文献１において開示された構造は外部から加速度センサへの応力をシリコン板で緩和し、センサ特性への影響を抑制しているが、基板実装後に基板表面に沿った方向からの外部応力を加速度センサの検出部分に対して完全に遮断できず、応力が特性変動要因となる虞がある。

また、上記特許文献１において図５に開示された第５実施形態の構成は、金属板(底板)と封止樹脂から構成されるＳＯＩＣパッケージであり、支持体の外側が封止樹脂に覆われているため、封止樹脂からの応力が支持体および梁部に伝わる虞があり、これも応力がセンサの特性変動要因となり得る。

さらに上記特許文献２において開示された構造は、最外周の脚部とダイヤフラムとが薄肉部を介して物理的に繋がっており、完全には隔離された構造とされていないため、外からの応力を脚部が受け止める際、薄肉部を介して応力が厚肉部およびダイヤフラムに伝達され、特性変動要因となり得る虞がある。

また、上記特許文献３において開示された構造は、溝部で固定部を完全に囲み外部から遮断する構造とされておらず、側面図では固定部はそのまま外部と繋がっており、外部からの応力を溝部では完全に遮断できず、固定部へ伝達する虞のある構造とされている。

さらに上記特許文献４において開示された構造は、支持部の裏表に切込み溝を設けて応力緩和部としているが、切込み溝によってセンサチップへの外部応力から撓み部を完全に遮断できない構造とされており、外部からの応力が特性変動要因となり得る虞がある。

本発明は上記事実を考慮し、センサの検出部分が外枠から分離した加速度センサ、及び加速度センサの製造方法を提供することを目的とする。

請求項１に記載の加速度センサは、錘部と、前記錘部の周囲で底板上に形成された複数の固定部と、前記固定部と前記錘部に連結され、前記錘部を前記底板から離間した位置に保持する梁部と、前記梁部に設けられ、前記梁部の変形を検出する検出部と、前記底板から立設されると共に前記固定部から離間した位置でこれを囲む枠部と、前記枠部の開口を封止する板状の蓋部と、前記固定部の端部に設けられ、前記検出部より電気信号を伝達される固定部接続パッドと、前記蓋部の内側面に設けられ、前記固定部接続パッドと接触する第１の蓋部接続パッドと、前記蓋部の内側面に設けられ、前記第１の蓋部接続パッドと配線で接続される第２の蓋部接続パッドと、前記枠部に設けられ、前記第２の蓋部接続パッドと接触する枠部接続パッドと、前記蓋部と接触しないように前記枠部に設けられ、前記枠部接続パッドと配線で接続され電気信号を外部へ伝達するボンディングパッドと、を備え、前記蓋部に対向する前記梁部の面と、前記蓋部に対向する前記固定部の面が面一であることを特徴とする。

上記構成の発明では、加速度センサの外周を囲む枠部と、錘部を懸架する梁部および梁部が設けられた固定部が、枠部から離間しているため、枠部に外部からの応力が印加されても、応力が固定部および梁部に直接影響することなく、測定精度を維持することができる。また、固定部と枠部とが離間しているため、梁部に設けられた検出部と外部とを、固定部と枠部の両方に接する蓋部に配線と接続パッドとを設けて電気的に接続可能とすることができる。

請求項２に記載の加速度センサは、請求項１に記載の構成において、前記ボンディングパッドは、前記枠部の一辺に集結し設けられていることを特徴とする。

上記構成の発明では、ボンディングパッドを加速度センサの片側の一辺に集結させて配置したことにより、片側の一辺からワイヤ接続を行うことができ、基板等に実装する際にワイヤを四方に引き回す必要がなくなるため、実装時の自由度を大きくすることができる。

請求項３に記載の加速度センサは、請求項１または請求項２に記載の構成において、前記蓋部に設けられた前記配線は拡散層配線であることを特徴とする。

上記構成の発明では、拡散層配線とすることで薄膜化および信頼性を向上させることができる。

請求項４に記載の加速度センサは、請求項１〜請求項３の何れか１項に記載の構成において、前記底板と前記蓋部がガラス基板であることを特徴とする。

上記構成の発明では、ガラス基板を用いることで、より軽量で強度・耐衝撃性に優れた構成とすることができる。

請求項５に記載の加速度センサは、請求項１〜請求項４の何れか１項に記載の構成において、前記枠部の外側から封止樹脂にて封止され、前記枠部と前記蓋部のそれぞれに、前記枠部の内部への前記封止樹脂の侵入を防止する封止枠が設けられたことを特徴とする。

上記構成の発明では、枠部と蓋部に封止枠を設け、さらに枠部の外側から封止樹脂で封止することで、枠部の内側への封止樹脂侵入を防止し、測定精度に影響を与えない構成とすることができる。

本発明は上記構成としたので、センサの検出部分が外枠から分離した加速度センサ、及び加速度センサの製造方法とすることができる。

本発明の第１実施形態に係る加速度センサの構造を示す斜視図である。 図１に示す加速度センサの構造を示す平面図である。 図１に示す加速度センサの構造を示す断面図である。 図１に示す加速度センサの応用例を示す断面図である。 本発明の第２実施形態に係る加速度センサの構造を示す平面図である。 図５に示す加速度センサの構造を示す断面図およびその拡大図である。 本発明の第３実施形態に係る加速度センサの構造を示す平面図である。 本発明の第１実施形態に係る加速度センサの製造方法を示す断面図である。 本発明の第１実施形態に係る加速度センサの製造方法を示す断面図である。 本発明の第１実施形態に係る加速度センサの製造方法を示す断面図である。 本発明の第２実施形態に係る加速度センサの製造方法を示す断面図である。

＜実施例＞
以下、本発明を実施例をもって更に詳細に説明する。

図１〜図４には、本発明の第１実施形態に係る加速度センサの構造が示されている。この加速度センサ１は、圧電（ピエゾ）抵抗を用いた３軸加速度センサである。

図１は本願発明の第１実施形態に係る加速度センサ１の斜視図であり、図２は実装状態における加速度センサ１のセンサ部２８を図３に示す底面シリコン基板３０に対して見下ろした平面図であり、図３は断面図である。

図１〜図３に示すように、加速度センサ１は、例えば平面視で一辺が数ｍｍ程度のほぼ正方形の略箱状とされ、底面シリコン基板３０は後述するコントロールＩＣ５４に支持されている。加速度センサ１は、底面シリコン基板３０上にセンサ部２８を設けたたものであり、センサ部２８は例えばＳＯＩ（silicon-on-insulator）ウエハに、エッチング等の処理を施して形成したものである。

底面シリコン基板３０上には平面視で略同形状をなす壁状の外枠２が設けられている。外枠２は例えばシリコンで形成され周囲を切れ目なく囲む壁であり、加速度センサ１の検出部分を周囲より遮蔽しセンサ部２８を形成している。つまり外枠２は平面視で底面シリコン基板３０と同様の形状（この場合は略正方形）をなす壁状の枠であり、内部に空間６０を形成している。

例えば図３に示す底面シリコン基板３０の上に実装された加速度センサ１に対して、底面シリコン基板３０に沿った方向（図中左右方向）からセンサ部２８に対して印加される外力（物理的な押圧力など）を外枠２が受け止める構成とされており、センサ部２８の内部構造を物理的に保護している。

図３に示すように、シリコン柱４は底面シリコン基板３０から立設され、例えば図１、図２（Ａ）に示すように外枠２からは所定の距離をあけて離間し、且つそれぞれが互いに離間して底面シリコン基板３０の上に複数設けられている。

シリコン柱４の先端からは、それぞれ底面シリコン基板３０に沿う方向にビーム６が設けられ、複数のビーム６の先端は空間６０の略中央付近で錘部８に一体的に形成されている。錘部８はビーム６によって底面シリコン基板３０の上に間隙をあけて懸架されており、例えば加速度による慣性力を受けると図１に示すＸＹＺいずれか、またはその組み合わせた方向にビーム６を歪ませる。

ビーム６にはピエゾ抵抗４８が設けられており、上記のようにビーム６に歪みが加えられることにより、ピエゾ抵抗４８の抵抗率が変化するピエゾ抵抗効果により、錘部８によって歪んだビーム６の歪みを電気抵抗の変化として検出する。

図２（Ａ）に示すようにシリコン柱４の先端には例えばポリシリコンで形成された柱上接続パッド１０が設けられ、配線５０でピエゾ抵抗４８に接続されている。柱上接続パッド１０は例えばシリコン柱４の先端に形成された酸化膜上に設けられたポリシリコンパッドなどでよい。

同様に、外枠２の端面、すなわち底面シリコン基板３０から遠い側の面には、例えばポリシリコンで形成された外枠上接続パッド１２が設けられ、同じく外枠２の端面に形成されたボンディングパッド２４に配線２６で接続されている。ボンディングパッド２４は加速度センサ１を外部で制御するコントロールＩＣなどに接続される端子であり、配線２６およびボンディングパッド２４は例えば素子を形成する際にアルミ等で形成されていてもよい。

図１、図２（Ａ）に示すように、センサ部２８の中においてはシリコン柱４は外枠２とは所定の距離をおいて離間しており、物理的に接触していないため、柱上接続パッド１０から外枠２へピエゾ抵抗４８で検出された電気抵抗値を伝達するための接続手段が設けられている。

すなわち、配線基板３２には外枠上接続パッド１２と接触する外側配線パッド１４、および柱上接続パッド１０と接触する内側配線パッド１６とが設けられ、外側配線パッド１４と内側配線パッド１６とは配線３８で接続されている。これにより、配線基板３２をセンサ部２８に接合することで柱上接続パッド１０と外枠上接続パッド１２とは電気的に接続される。

図２（Ｂ）には底面シリコン基板３０方向から見た配線基板３２が示されている。配線基板３２は底面シリコン基板３０と対向するようにセンサ部２８の外枠２に接合され、外枠２により形成された箱状構造の開口を封止する。

配線基板３２の内側配線パッド１６は柱上接続パッド１０（シリコン柱４）と、外側配線パッド１４は外枠２の先端に設けられた外枠上接続パッド１２（外枠２）とそれぞれ接触し、電気的に接続される。

また外枠２と配線基板３２には、図２（Ａ）（Ｂ）に示すように、それぞれ対向する面にセンサ側封止枠２０と配線基板側封止枠２２とが設けられている。外枠２のセンサ側封止枠２０は例えばポリシリコン、配線基板側封止枠２２は金薄膜などでもよい。

外枠２と配線基板３２とが接合された際にはセンサ側封止枠２０と配線基板側封止枠２２とが互いに密着し、センサ部２８の内側である空間６０を外部から物理的に密閉、遮断する。

図３にはセンサ部２８の断面図が示されている。センサ部２８は例えば酸化Ｓｉなどの絶縁膜上に単結晶シリコン層を形成した ＳＯＩ（silicon-on-insulator）基板であってもよく、図３に示すようにセンサ部２８の上に配線基板３２が接合され、一体化した構造とされている。センサ部２８と配線基板３２の接合方法としては例えばＡｕ−Ｓｉ共晶接合等を用いることができる。同様に底面シリコン基板３０とセンサ部２８もまたＡｕ−Ｓｉ共晶接合等を用いて一体化した構造とすることができる。

図４には加速度センサ１を制御するコントロールＩＣ５４上に加速度センサ１をマウントし、外部との電気的接続に用いられるリードフレーム５２とボンディングワイヤ３６で結線した構造が示されている。

すなわち、配線基板３２と接合されたセンサ部２８にはピエゾ抵抗４８と接続されたボンディングパッド２４が設けられており、コントロールＩＣ５４とボンディングワイヤ３６で接続されている。コントロールＩＣ５４はリードフレーム５２にマウントされ、ボンディングワイヤ３６でリードフレーム５２と結線される。これによりコントロールＩＣ５４はリードフレーム５２を介して外部と電気的に接続される。

また図４に示すようにコントロールＩＣ５４、リードフレーム５２はボンディングワイヤ３６等をも含めて封止樹脂３４で封止され、最終的には全体として１個の樹脂部品としての形態を備える構造とされていてもよい。

＜製造方法＞
次に図８〜図１０に沿って、加速度センサ１の製造方法について説明する。但し以下に説明する製造方法、素材、物性や寸法などはあくまでも一例であって、この方法に何等限定されるものではない。

図２に示される加速度センサ１の、Ａ−Ｂ断面を図８、図９に示す。図８はボンディングパッド２４を含まない箇所の断面図、図９はボンディングパッド２４を含む箇所の断面図である。先ず、図８（Ａ）および図９（Ａ）に示されるように、例えば工程１で厚さ５２５μｍで体積抵抗率１６Ω／ｃｍ程度のシリコン基板１３０に厚さ２μｍ程度の酸化シリコンによる埋め込み絶縁層１２０を介して厚さ５μｍで体積抵抗率６〜８Ω／ｃｍ程度のＮ型のシリコン基板（活性層）１１０とで３層構造とされたＳＯＩウエハを準備する。

次に、図８（Ｂ）および図９（Ｂ）に示されるように、工程２で、シリコン基板１１０の表面に、例えば１０００℃程度の加湿雰囲気を用いた熱酸化条件で、厚さ０．４μｍ程度の酸化シリコンによる酸化膜（保護膜）１７２を形成する。

この酸化膜１７２上に、ＣＶＤ（Chemical Vapor Deposition）法を用いてポリシリコンを成膜し、フォトリソグラフィーとエッチングにより柱上接続パッド１０、外枠上接続パッド１２、センサ側封止枠２０をポリシリコンで形成する。

次に、図８（Ｃ）および図９（Ｃ）に示されるように、工程３で、フォトリソエッチング技術を用いてレジストに開口部を設け酸化膜１７２を露出する。この酸化膜１７２を通してボロン拡散法により硼素をインプランテーションし、シリコン基板１１０(活性層）の表面にピエゾ抵抗４８（図２参照）となるＰ型の拡散層１７４を形成する。レジスト剥離後にアニーリング（加熱応力除去）を行い、所望の拡散プロファイルを得る。

次いでピエゾ抵抗４８とのコンタクト部分の酸化膜１７２をフォトリソグラフィーとエッチングにより開口する。

次に、図８（Ｄ）および図９（Ｄ）に示されるように、工程４で、メタルスパッタリング技術を用いて酸化膜１７２上にアルミニウムを堆積し、アルミニウム層１７３を形成する。更に、フォトリソエッチング技術を用いてアルミニウム層１７３をエッチングし、ピエゾ抵抗４８とのコンタクト部４７、配線２６およびボンディングパッド２４となる部分を形成する。

次に、図８（Ｅ）および図９（Ｄ）に示されるように、工程５で、ＰＲＤ（Plasma Reactive Deposition）法などを用いて、酸化膜１７２及びその上に形成された配線１７６の表面に、保護用のパッシベーション膜１７８を形成する。

次に、図８（Ｆ）および図９（Ｆ）に示されるように、工程６で、パッシベーション膜１７８上にフォトレジストを形成し、フォトリソグラフィーとエッチングにより柱上接続パッド１０、外枠上接続パッド１２、センサ側封止枠２０、およびボンディングパッド２４となる部分を開口する。

以下、図１０ではＳＯＩウエハの裏面からの加工について説明する。尚、図１０の左半分はビーム６の存在する箇所（図２（Ａ）のＡ−Ｂ断面）、右半分はシリコン柱４と錘部８とが繋がっていない箇所の断面を示す。

図１０（Ａ）に示されるように、工程７で、ＳＯＩウエハの裏面、即ちシリコン基板１３０の表面に、ＣＶＤ技術を用いて酸化膜１８２を形成する。ここに錘部８となる部分を開口する。すなわち周囲の酸化膜１８２を残し、後に錘部８となる部分に相当する、中央部の酸化膜１８２をフォトリソエッチング技術を用いて除去して、開口部１８２Ａを形成する。

次に、図１０（Ｂ）に示されるように、工程８で、周辺部に残された酸化膜１８２をエッチングマスクとし、Ｄ−ＲＩＥ（いわゆるBosch法によるシリコン深堀技術法）を用いてシリコン基板１３０の表面を例えば２０μｍ程度エッチングし、凹部１３０Ａを形成する。これにより錘部８と底面シリコン基板３０とが接触しない程度に錘部８が削られ、間隙が設けられる。

次に、図１０（Ｃ）に示されるように、工程９で、レジストを塗布しフォトリソ技術により、シリコン基板１３０のシリコン柱４と錘部８の間の隙間を形成するためのエッチングマスク１８６を形成する。

次に、図１０（Ｄ）に示されるように、工程１０で、Ｄ−ＲＩＥを用いて、空間６０を形成する

次に、図１０（Ｅ）に示されるように、工程１１で、工程１０までの処理が完了したＳＯＩウエハをＤ−ＲＩＥでエッチングし、シリコン基板１１０、１３０の間に形成されている絶縁層１２０をドライまたはウエットエッチングする。

次に、ここまでの工程で形成されたセンサ部２８と、底面シリコン基板３０とをＡｕ−Ｓｉ共晶結合によって接合する。
次に、再度ＳＯＩウエハの表面に戻り、レジストを塗布してフォトリソグラフィーで錘部８、外枠２、シリコン柱４、ビーム６以外の箇所を開口する。この開口部は、シリコン柱４と錘部８の間の隙間と一致する。この開口部にあるパッシベーション膜１７８と酸化膜１７２をドライまたはウエットでエッチングする。続いて、D-RIEにてシリコンを活性層の厚さ分エッチングする。ここで、先の工程１０でエッチングした部分と貫通し、外枠２とシリコン柱４、錘部８等が分離される。最後にレジストを剥離してセンサ部２８が完成する。
次に、底面シリコン基板３０と接合したセンサ部２８を配線基板３２とＡｕ−Ｓｉ共晶結合によって接合する。これにより外枠２に配線基板３２で蓋をした構造となる。

底面シリコン基板３０の製造方法は例えば以下の通りである。まず、シリコン基板の表面にＣｒとＡｕをスパッタリングで成膜する。レジストを塗布し、外枠２およびシリコン柱４と接合される箇所を除いてレジストを開口する。開口部分のＣｒとＡｕをウエットエッチングで除去したのちレジストを剥離する。これにより外枠２およびシリコン柱４と接合される箇所のみＣｒ膜とＡｕ膜が残る。

上記のように底面シリコン基板３０の接合面にはスパッタリング（又は蒸着）によって厚さ数μｍのＡｕ層が形成されている。これをＡｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）の雰囲気中でＡｕ層と他方のＳｉ接合面とを重ねて数ｋｇ／平方ｃｍから数十ｋｇ／平方ｃｍの加重を印加することにより、Ａｕ−Ｓｉ共晶結合を形成する。

また配線基板３２の製造方法は、例えば以下の通りである。まずシリコン基板上に酸化膜を形成し、配線１８を拡散層配線として形成するために、フォトレジストをマスクとしてボロン拡散法により硼素をインプランテーションする。レジスト剥離後にアニーリング（加熱応力除去）を行い、所望の拡散プロファイルを得る。

拡散層とのコンタクト部分にあたる箇所の酸化膜を、フォトリソグラフィーとエッチングにより開口する。スパッタリングにより基板の表面にＣｒとＡｕを成膜し、フォトリソグラフィーとエッチングにより外側配線パッド１４、内側配線パッド１６、配線基板側封止枠２２部分を形成する。

次に、配線基板３２の裏面にレジストを塗布し、ボンディングパッド部を露出する位置のレジストを開口する。このレジストをマスクにして、D-RIEを用いシリコンをエッチングすると、図2(B)のXのように開口部ができる。レジストを剥離して配線基板３２が完成する。

その後、通常の半導体製造方法と同様に、ＳＯＩウエハからチップを切り出し、例えばコントロールＩＣ５４上にマウントし、リードフレーム５２上でボンディングワイヤ３６で所定の配線を行ったのち、封止樹脂３４で封止し、図４に示すように半導体チップとして形成される。

このとき外枠２と配線基板３２とは、センサ側封止枠２０、配線基板側封止枠２２によって外部より遮断されているので、外枠２の内部に封止樹脂３４が入り込むことはない。

＜作用効果＞
本実施形態は上記構成としたので、以下のような優れた効果を有する。

すなわち図２（Ｂ）に示されるように、加速度センサ１に加速度が加えられると、慣性力により錘部８に応力が作用し、錘部８が図１に示すＸ、Ｙ、Ｚの何れか、あるいは組み合わせ方向に変位する。また、錘部８が変位すると、錘部８と接合されるビーム６が撓み、これより、ビーム６に取り付けられたピエゾ抵抗４８の抵抗値が変化する。このピエゾ抵抗４８の抵抗値変化を検出し、それに基づいて錘部８（加速度センサ１全体）に印加された加速度が検知される。

このとき本実施形態において、図４に示すように加速度センサ１自体が封止樹脂３４で封止されている構造では、封止樹脂３４に印加される外部応力は外枠２が受け止める構成とされている。

すなわち封止樹脂３４に印加される外部応力は外枠２が受け止め、外枠２とは間隙を設けて分離されたシリコン柱４、およびシリコン柱４から延設され錘部８を保持しているビーム６に対しては外部応力が直接伝わることはない。

このため、ビーム６の変位を計測することで測定される加速度データに対して、外部応力が影響する虞はなく、また外をゲル剤等でカバーする工程も不要となるので、工数およびコスト、時間を削減することができる。

＜第２実施形態＞
図５、図６には本願発明の第２実施形態に係る加速度センサの構造が示されている。本願発明の第２実施形態に係る加速度センサ１０１は、いわゆるＷＣＳＰと呼ばれるパッケージの形態であり、ウエハーの状態で再配線や保護膜、端子の形成を行い、その後に個片化したパッケージを示す。

ＷＣＳＰはパッケージの実装面積が半導体チップと同じ大きさになり、リードフレームに搭載する必要がなく、ウエハーを個片化してから樹脂などでモールドして端子などを形成する第１実施形態に比べて小型になる特長を備えている。さらに、ボンディングパッドを経由せず直接、配線基板に設けられたＣｕポスト（半田ボール）にて基板との接続が行われるため、より実装面積を小さくできる。

また第１実施形態と比較すると、ウエハ上に形成されたセンサをダイシングで切断、個別に分離することでプロセスは終了するため、パッケージングプロセスの全てがウェハー状態で完結する事を特徴としている。

図５、図６に示すように、本願発明の第２実施形態に係る加速度センサ１０１は第１実施形態と同様、外枠２とシリコン柱４とが間隙を設けて分離された構造とされているが、第１実施形態とは異なり、ボンディングパッド２４にてセンサ外部へ信号を伝達することなく、配線基板３２の外側面に設けられたＣｕポストを接続端子とすることにより、リードフレーム５２を介することなく、直接基板などに実装される構造とされている。さらに封止樹脂３４を用いず、外枠２で囲われた箱構造がセンサ自体の外形を成している。この実施形態の配線基板３２には、ボンディングパッド部のシリコンエッチングは施さないものとする。

これにより外枠２に設けられるセンサ側封止枠２０と配線基板３２に設けられる配線基板側封止枠２２とは、それぞれ図５で示す平面図では最外周に設けられている。

この結果、図６（Ｂ）に示すように外枠２と配線基板３２とが接合されると、それぞれの最外周に設けられたセンサ側封止枠２０と配線基板側封止枠２２とが接合され、外枠２の内部すなわち加速度センサ１０１の検知部分を封止する。

また、外枠２の上面に設けられた外枠上接続パッド１２は外部への電気的接続は行わないが、外枠２と配線基板３２との間隔を維持し、配線基板３２側の外側配線パッド１４と接触する高さをシリコン柱４上の柱上接続パッド１０と等しい高さに保つスペーサとして機能する。

いわゆるＷＣＳＰ（Wafer-Level Chip Size Package）構造とされた本実施形態においては、封止樹脂を用いるパッケージに比較して加速度センサ自体の小型化、低背化が可能であり、実装における自由度が向上し、高集積化も可能となる。また部品点数および組立工数の削減によりコスト・時間の削減が可能となる。

＜製造方法＞
次に加速度センサ１０１の製造方法について説明する。但し以下に説明する製造方法、素材、物性や寸法などはあくまでも一例であって、この方法に何等限定されるものではない。また第１実施形態と共通する工程に関しては、これを省略する。

第１実施形態と同様、図１１（Ａ）に示すようなシリコンウエハ１４０上に、第１実施形態と同様、図１１（Ｂ）に示すように外枠２、シリコン柱４、ビーム６などを形成する。

図１１（Ｃ）に示すようにセンサ部２８側のプロセスを終えた時点で第１実施形態と同様に外枠２で覆われたセンサ部２８がシリコンウエハ上に形成されており、これに配線基板３２を貼り合わせることで外枠２の開口を封止する点までは第１実施形態と同様である。

ここで用いられる配線基板３２の製造方法は第１実施形態と異なり、まずシリコン基板上に熱酸化処理にて酸化シリコンによる酸化膜を形成する。この上にＣｒとＡｕとをスパッタリング処理にて成膜する。

次に、これをフォトリソグラフィーとエッチングにより図６（Ｂ）に示すように外枠上接続パッド１２と接触する外側配線パッド１４、および柱上接続パッド１０と接触する内側配線パッド１６、外側配線パッド１４と内側配線パッド１６を接続する配線３８を形成する。

次に、図１１（Ｃ）に示すように、底面シリコン基板をＡｕ−Ｓｉ共晶接合により貼り合わせたセンサ部２８に対して、上記の配線基板３２をＡｕ−Ｓｉ共晶接合にて貼り合わせる。

次に、図１１（Ｄ）に示すように配線基板３２の外側面にレジストを塗布したのち貫通電極（Ｃｕポスト４０）を設ける箇所をD-RIEを用いてシリコンをエッチングし、その下の酸化膜もエッチングし貫通させる。この貫通穴側壁を酸化膜で絶縁し、配線基板３２を貫通するようにＣｕポスト４０を形成する。

さらに外側面にエポキシ樹脂などを積層して保護層４４とし、フォトリソグラフィーでＣｕポスト４０上の部分を開口し、再配線後にＣｕポスト４２を形成する。さらにＣｕポスト４２上に半田ボール４６を形成し、ボンディングパッドのかわりとする。

次に、図１１（Ｅ）に示すように個々のセンサ部２８をダイシングにより切り分け、分離する。これによりセンサ部２８はそれぞれが個々に加速度センサ１０１として形成される。

完成した加速度センサ１０１は、例えば図１１（Ｆ）に示すように半田ボール４６を外部との接続端子とする加速度センサユニットであり、外枠２にて周囲を囲われると共に、図６（Ｂ）に示すようにセンサ側封止枠２０と配線基板側封止枠２２とが接合され、外枠２の内部すなわち加速度センサ１０１の検知部分を封止する。

前述のように加速度センサ１０１は封止樹脂による外部からの封止を行う必要はなく、また外枠２とシリコン柱４とは分離しているので、加速度センサ１０１に印加された外部応力がビーム６に伝達され測定精度に影響を与える虞はない。

＜第３実施形態＞
図７には本願発明の第３実施形態に係る加速度センサの構造が示されている。図７に示すように、本願発明の第３実施形態に係る加速度センサ１０２は例えば第１実施形態と同様、ビーム６に設けられたピエゾ抵抗４８と電気的に接続される外枠上接続パッド１２から、外枠２上に設けられたボンディングパッド２４へ配線２６で接続されている。

このときボンディングパッド２４、およびボンディングパッド２４に至る配線２６は外枠２上では自由に配置できるため、図７（Ａ）のように一方向にボンディングパッド２４を集結させた構成とされていてもよい。

この構成では、ボンディングパッド２４を加速度センサ１０２の片側の一辺に集結させて配置したことにより、片側の一辺からワイヤ接続を行うことができ、基板等に実装する際にワイヤを四方に引き回す必要がなくなるため、第１実施形態の配置と合わせて実装時の自由度を大きくすることができる。このとき図７（Ｂ）に示すように、配線基板３２の形状、部品配置は第１実施形態と同様なので、共通部品として用いることができる。

＜まとめ＞
以上、本発明の実施例について記述したが、本発明は上記の実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲において種々なる態様で実施し得ることは言うまでもない。

例えば本発明は加速度センサに関するものであるが、これ以外にも外部応力を遮断する目的で外枠を設ける素子構造に応用することもできる。すなわち、例えば検出・駆動電極を最上層と最下層基板とに分散して配置した３層構造の静電容量型角速度センサ等の用途にも本発明を応用することができる。この場合、中間層として錘を支持する梁部材に外部応力が伝達されることを防止し、測定精度への影響を防ぐことができる。

１ 加速度センサ
２ 外枠
４ シリコン柱
６ ビーム
８ 錘部
１０ 柱上接続パッド
１２ 外枠上接続パッド
１４ 外側配線パッド
１６ 内側配線パッド
１８ 配線
２０ センサ側封止枠
２２ 配線基板側封止枠
２４ ボンディングパッド
２６ 配線
２８ センサ部
３０ 底面シリコン基板
３２ 配線基板
３４ 封止樹脂
３６ ボンディングワイヤ
３８ 配線
４０ ポスト
４２ ポスト
４４ 保護層
４６ 半田ボール
４８ ピエゾ抵抗
５０ リードフレーム
５４ コントロールＩＣ
６０ 空間
１０１ 加速度センサ
１０２ 加速度センサ

Claims (5)

1. 錘部と、
   前記錘部の周囲で底板上に形成された複数の固定部と、
   前記固定部と前記錘部に連結され、前記錘部を前記底板から離間した位置に保持する梁部と、
   前記梁部に設けられ、前記梁部の変形を検出する検出部と、
   前記底板から立設されると共に前記固定部から離間した位置でこれを囲む枠部と、
   前記枠部の開口を封止する板状の蓋部と、
   前記固定部の端部に設けられ、前記検出部より電気信号を伝達される固定部接続パッドと、
   前記蓋部の内側面に設けられ、前記固定部接続パッドと接触する第１の蓋部接続パッドと、
   前記蓋部の内側面に設けられ、前記第１の蓋部接続パッドと配線で接続される第２の蓋部接続パッドと、
   前記枠部に設けられ、前記第２の蓋部接続パッドと接触する枠部接続パッドと、
   前記蓋部と接触しないように前記枠部に設けられ、前記枠部接続パッドと配線で接続され電気信号を外部へ伝達するボンディングパッドと、
   を備え、
   前記蓋部に対向する前記梁部の面と、前記蓋部に対向する前記固定部の面が面一であることを特徴とする加速度センサ。
2. 前記ボンディングパッドは、前記枠部の一辺に集結し設けられていることを特徴とする請求項１に記載の加速度センサ。
3. 前記蓋部に設けられた前記配線は拡散層配線であることを特徴とする請求項１または請求項２に記載の加速度センサ。
4. 前記底板と前記蓋部がガラス基板であることを特徴とする請求項１〜請求項３の何れか１項に記載の加速度センサ。
5. 前記枠部の外側を封止樹脂にて封止され、前記枠部と前記蓋部のそれぞれに、前記枠部の内部への前記封止樹脂の侵入を防止する封止枠が設けられたことを特徴とする請求項１〜請求項４の何れか１項に記載の加速度センサ。

Images