JP5481701B2 - 電子装置および電子装置の製造方法 - Google Patents
電子装置および電子装置の製造方法 Download PDFInfo
- Publication number
- JP5481701B2 JP5481701B2 JP2009145946A JP2009145946A JP5481701B2 JP 5481701 B2 JP5481701 B2 JP 5481701B2 JP 2009145946 A JP2009145946 A JP 2009145946A JP 2009145946 A JP2009145946 A JP 2009145946A JP 5481701 B2 JP5481701 B2 JP 5481701B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic device
- bonding material
- electrode post
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W42/20—
-
- H10W70/63—
-
- H10W72/884—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
上層基板2b上に実装された電子部品4のグラウンド端子(不図示)が貫通ビア22を介して配線パターン26と接続される。同様に上層基板2b上に立設された電極ポスト5がグラウンド用の接続パッド24および貫通ビア23を介して配線パターン26と接続される。配線パターン26は、貫通ビア21を介して下層基板2aの一面側(図1(b)中の下面側)に設けられた接続パッド25と接続される。当該接続パッド25には、はんだボール等の実装用端子(不図示)が配設されて、マザーボード等の他の基板と電気的に接続される。
一般に、電子装置では、基板の中央部に高密度に配線が引き回され、且つ各種電子部品が搭載されるため、必然的に電極ポストはコーナー部等の基板周縁部に設けざるを得ない。
本実施形態に特徴的な構成として、電極ポスト5は、図1(a)に示すように、基板の一つのコーナー部(ここではコーナー部C1)にのみ設けられる。なお、変形例として、図2に示すように、一つのコーナー部において、複数の電極ポスト5を近接させて設ける構成も考えられる。ここで、図2(a)は、電子装置1の平面図(後述のシールド材6については不図示)であり、図2(b)は、電子装置1の断面図(図2(a)のB−B線断面図)である。
特に、電子装置1使用中の高温時(100℃〜150℃)において、接合材12のみがガラス転移温度を越えるように設定することによって、導電性接合材11部分は所要の接合強度を保持しつつ、接合材12部分で熱膨張差による応力を緩和できるため好適である。
また、特に、モールドパッケージ7の封止樹脂3にエポキシを用いる場合に、接合材12にも同種のエポキシを用いると、接着性が向上するため好適である。
本実施形態では、導電性接合材11はAg(銀)フィラー含有エポキシ樹脂であり、接合材12はエポキシ樹脂である。それぞれの材料における常温時(20℃±15℃)の弾性率を表1に示す。なお、接合箇所における接合面積は、導電性接合材11および接合材12のいずれも直径1[mm]程度である。
なお、シールド材6は、導電性を有する金属層を用いて薄膜状に形成する構造も考えられる。当該金属層の例としては、膜厚10[μm]〜30[μm]程度の銅箔、Cuめっき層等が挙げられる。
一般的に、電子装置は、使用時に100℃から150℃程度の高温に達する。このような高温環境下では、電子装置を構成する各材料間の熱膨張差(熱膨張係数差)による応力が発生する。そのため、例えば図11に示すような、平面視矩形状の基板202の各コーナー部C1、C2、C3、C4に設けた電極ポスト205とシールド材206とを接合した電子装置200においては、電極ポスト205とシールド材206との接合部で大きな応力が発生して、破断が生じ得る。
特に、最も距離が長くなる接合箇所間(例えば、電極ポスト205aと電極ポスト205bとの間等)に、シールド材206とモールドパッケージ207との熱膨張差が大きく作用する。その結果、熱衝撃を受けた際に、導電性接合材211を用いて接合されているシールド材206とモールドパッケージ207(ここでは電極ポスト205a、205b)との接合部に断線が発生し得る。
しかしながら、その一方で、電子装置200に例示される一般的な電子装置では、基板の中央部に高密度に配線が引き回され、且つ各種電子部品が搭載されるため、必然的に電極ポストはコーナー部等の基板周縁部に設けざるを得ないという制約がある。
すなわち、電極ポスト5を基板の周縁部の一箇所(第一の実施形態ではコーナー部C1)に設けると共に、導電性接合材11を用いて電極ポスト5の上端面とシールド材6とを接合し、且つ当該導電性接合材11に対して弾性率が小さい特性を有する接合材12を用いてモールドパッケージ7の表面とシールド材6とを接合する構成によって、シールド材6とモールドパッケージ7との熱膨張差が大きく作用しても、熱衝撃の影響を接合材12による接合部で緩和して、導電性接合材11による接合部の断線を抑制する効果が奏される。
本実施形態に係る電子装置1の概略構成は、前記第一の実施形態と同様であるため、以下、構造上の相違点を中心に説明を行う。
ここで、図5〜図8は、電子装置1の製造工程を説明するための概略図であって、図1(b)と同様に基板2を対角線で切断した断面図として図示している。
次いで、上層基板2b上の電子部品実装領域に電子部品4を実装する(例えば、フリップチップ実装方法を用いる)。その後、電極ポスト5を上層基板2bの接続パッド24上に導電性接合材(ここでは、はんだ)27を用いて接合する。これにより、電極ポスト5は、接続パッド24および導電性接合材27を介して貫通ビア23と電気的に接続される。
ここで、本実施形態に特徴的な構成として、電極ポスト5は、基板2の一つのコーナー部にのみ立設する(図1(a)参照)。
なお、封止樹脂3の除去面積は、電極ポスト5の上端面の面積と同一の大きさに限定されるものではない。また、モールドパッケージ7の表面全域に渡ってグラインダーで研磨し、上層部分の封止樹脂3を除去して、電極ポスト5の上端面を露出させる方法を採用してもよい。
このようにして、電子装置1が製造される。
2、202 基板
3、203 封止樹脂
4、204 電子部品
5、205、205a、205b 電極ポスト
6、206 シールド材
7、207 モールドパッケージ
11、27、29、211、227、229 導電性接合材
12 接合材
21、22、23、221、222、223 貫通ビア
24、25、224、225 接続パッド
26、226 配線パターン
28、228 バンプ
Claims (10)
- 矩形状の基板と、
前記基板上に実装された電子部品と、
前記基板上の周縁部に立設された電極ポストと、
前記電子部品および前記電極ポストを被覆して前記基板上に設けられた封止樹脂と、からなり、
前記電極ポストの端面が、前記封止樹脂表面に露出した構造体を有し、
前記電極ポストの端面上に配設される導電性接合材と、前記封止樹脂の表面上で且つ該電極ポストの端面露出位置と異なる位置に配設される接合材とによって、前記封止樹脂の表面にシールド材が接合されており、
前記接合材は、前記導電性接合材に対して、弾性率が小さく、
前記電極ポストは、前記基板の周縁部の一箇所に設けられており、
前記接合材は、前記基板の異なる三つのコーナー部に配設されていること
を特徴とする電子装置。 - 前記電極ポストは、前記基板の一つのコーナー部に立設されていること
を特徴とする請求項1記載の電子装置。 - 前記封止樹脂は、表面の前記電極ポストが露出する部分が窪んだ形状を有すること
を特徴とする請求項1または請求項2記載の電子装置。 - 前記シールド材は、前記基板の側面位置まで覆う形状を有すること
を特徴とする請求項1〜3のいずれか一項記載の電子装置。 - 前記電極ポストは、複数の電極ポストが近接させて設けられていること
を特徴とする請求項1〜4のいずれか一項記載の電子装置。 - 矩形状の基板に電子部品を実装する工程と、
前記基板の周縁部に電極ポストを立設する工程と、
前記電子部品および前記電極ポストを、封止樹脂を用いてモールドして、モールドパッケージを形成する工程と、
前記モールドパッケージの上層部分の封止樹脂を除去して、前記電極ポストの端面を露出させる工程と、
前記電極ポストの端面上に導電性接合材を配設する工程と、
前記封止樹脂の表面上であって、且つ前記電極ポストの端面が露出する位置とは異なる位置に接合材を配設する工程と、
前記導電性接合材と前記接合材とによって、前記封止樹脂の表面にシールド材を接合する工程と、を備え、
前記接合材は、前記導電性接合材に対して、弾性率が小さく、
前記基板の周縁部に電極ポストを立設する工程は、
前記基板の周縁部の一箇所に電極ポストを立設する工程であり、
前記接合材を配設する工程は、
前記基板の異なる三つのコーナー部に接合材を配設する工程であること
を特徴とする電子装置の製造方法。 - 前記モールドパッケージの上層部分の封止樹脂を除去して、前記電極ポストの端面を露出させる工程は、
前記電極ポストの立設位置の上方位置における封止樹脂のみを除去して、前記電極ポストが露出する部分を窪んだ形状にする工程であること
を特徴とする請求項6記載の電子装置の製造方法。 - 前記基板の周縁部に電極ポストを立設する工程は、
前記基板の一つのコーナー部に電極ポストを立設する工程であること
を特徴とする請求項6または請求項7記載の電子装置の製造方法。 - 前記シールド材は、前記基板の側面位置まで覆う形状を有すること
を特徴とする請求項6〜8のいずれか一項記載の電子装置の製造方法。 - 前記基板の周縁部に電極ポストを立設する工程は、
複数の電極ポストを近接させて立設する工程であること
を特徴とする請求項6〜9のいずれか一項記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145946A JP5481701B2 (ja) | 2009-06-19 | 2009-06-19 | 電子装置および電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009145946A JP5481701B2 (ja) | 2009-06-19 | 2009-06-19 | 電子装置および電子装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011003749A JP2011003749A (ja) | 2011-01-06 |
| JP2011003749A5 JP2011003749A5 (ja) | 2012-07-12 |
| JP5481701B2 true JP5481701B2 (ja) | 2014-04-23 |
Family
ID=43561465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009145946A Active JP5481701B2 (ja) | 2009-06-19 | 2009-06-19 | 電子装置および電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5481701B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6036739B2 (ja) * | 2014-04-04 | 2016-11-30 | 株式会社村田製作所 | モジュールおよびその製造方法 |
| US11728307B2 (en) * | 2021-04-21 | 2023-08-15 | Micron Technology, Inc. | Semiconductor interconnect structures with conductive elements, and associated systems and methods |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101057368B1 (ko) * | 2007-01-31 | 2011-08-18 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2009
- 2009-06-19 JP JP2009145946A patent/JP5481701B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011003749A (ja) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4473807B2 (ja) | 積層半導体装置及び積層半導体装置の下層モジュール | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6314070B2 (ja) | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20070045894A (ko) | 적층형 반도체모듈 | |
| JP2006060128A (ja) | 半導体装置 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JPWO2001026155A1 (ja) | 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器 | |
| JPWO2019045088A1 (ja) | 高周波モジュールおよびその製造方法 | |
| JPWO2007072616A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
| KR20000076871A (ko) | 반도체장치 | |
| JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| CN110402492B (zh) | 柔性导电粘合 | |
| WO2019111873A1 (ja) | モジュール | |
| KR20250079113A (ko) | 반도체 장치 및 이의 제조 방법 | |
| TWI672768B (zh) | 封裝基板 | |
| JP5481701B2 (ja) | 電子装置および電子装置の製造方法 | |
| JP2004289156A (ja) | リセスボンド半導体パッケージ基板 | |
| US20050023666A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
| JP2004128356A (ja) | 半導体装置 | |
| JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP2013012720A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5481701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |