[go: up one dir, main page]

JP5481701B2 - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP5481701B2
JP5481701B2 JP2009145946A JP2009145946A JP5481701B2 JP 5481701 B2 JP5481701 B2 JP 5481701B2 JP 2009145946 A JP2009145946 A JP 2009145946A JP 2009145946 A JP2009145946 A JP 2009145946A JP 5481701 B2 JP5481701 B2 JP 5481701B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
bonding material
electrode post
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009145946A
Other languages
English (en)
Other versions
JP2011003749A5 (ja
JP2011003749A (ja
Inventor
孝 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009145946A priority Critical patent/JP5481701B2/ja
Publication of JP2011003749A publication Critical patent/JP2011003749A/ja
Publication of JP2011003749A5 publication Critical patent/JP2011003749A5/ja
Application granted granted Critical
Publication of JP5481701B2 publication Critical patent/JP5481701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W42/20
    • H10W70/63
    • H10W72/884
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電子装置および電子装置の製造方法に関し、さらに詳細には、表面にシールド材が接合される電子装置および当該電子装置の製造方法に関する。
従来の電子装置には、基板上に実装された電子部品を電磁波から保護するためのシールド材を備えたものがある(特許文献1、特許文献2参照)。
ここで、図9に従来の電子装置100の例を示す(特許文献1参照)。より詳しくは、電子装置100は、大略すると基板101と、電子部品(ここでは半導体チップ)68と、実装用端子105と、グラウンド端子76と、トランスファーモールド樹脂77と、シールド材107とを有した構成とされている。
基板101は、大略すると基材52と、貫通ビア53と、上部配線54と、上部樹脂層55と、ビア58,83と、ワイヤ接続部61と、接続パッド63,104と、ソルダーレジスト66,103と、下部配線81と、下部樹脂層82とを有した構成とされている。接続パッド104は、ビア83と接続されるよう下部樹脂層82の面82Aに設けられている。接続パッド104は、実装用端子105を配設するためのものである。ソルダーレジスト103は、下部樹脂層82の面82Aを覆うと共に、接続パッド104を露出させるよう下部樹脂層82に設けられている。また、接続パッド63は、ビア58と接続されるよう上部樹脂層55上に設けられている。
実装用端子105は、略球形状の導体であり、接続パッド104上に配設されている。実装用端子105は、マザーボード等の他の基板と電気的に接続するための外部接続端子である。
グラウンド端子76は、グラウンド電位とされた導体であり、その形状は平坦な面76Aを有した略球形状とされている。電極端子(グラウンド端子)76は、接続パッド63上に配設されている。グラウンド端子76の平坦な面76Aは、トランスファーモールド樹脂77に露出されると共に、トランスファーモールド樹脂77の面77Aと略面一とされている。
金属板を用いて形成されるシールド材107は、グラウンド端子76と電気的に接続されることで、電磁波等の悪影響を抑制するシールド機能を奏するものである。シールド材107は、導電性接合材(例えば、はんだペースト)108を介してグラウンド端子76の平坦な面76Aと電気的に接続されている。
また、シールド材107として金属層を用いた場合には、導電性接合材(例えば、Agフィラー含有エポキシ樹脂)により金属層とグラウンド端子76とを電気的に接続することができる。金属層としては、例えば、銅箔、Cuめっき層等を用いることができる。また、Cuめっき層上に保護膜としてAu層を設けても良い。
また、図10に従来の電子装置100の変形例を示す(特許文献1参照)。より詳しくは、図9に示すシールド材107の代わりに、基板101の側面を覆うようなケース状のシールド材125を設ける構成である。このようなシールド材125を設けることにより、シールド材107を適用した場合よりも高いシールド効果を得ることができる。
特開2006−190767号公報 特開2008−147572号公報
しかし、シールド材と基板の電極端子とが、はんだペーストあるいは導電性接合材を用いて接合(電気的な接続も含む)された電子装置においては、熱衝撃(すなわち温度上昇および温度降下の繰り返し)を受けた際に、当該接合された箇所において断線が発生し得る課題があった。この断線発生の主たる要因は、シールド材とモールドパッケージ(基板上に電子部品等が実装された後、封止樹脂を用いてモールドされた状態の構造体)との熱膨張差であると考えられる。
上記事情に鑑み、本発明は、シールド材と基板の電極端子とが接合される電子装置において、接合箇所の断線を防止することが可能な電子装置およびその製造方法を提供することを目的とする。
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
開示の電子装置は、矩形状の基板と、前記基板上に実装された電子部品と、前記基板上の周縁部に立設された電極ポストと、前記電子部品および前記電極ポストを被覆して前記基板上に設けられた封止樹脂と、からなり、前記電極ポストの端面が、前記封止樹脂表面に露出した構造体を有し、前記電極ポストの端面上に配設される導電性接合材と、前記封止樹脂の表面上で且つ該電極ポストの端面露出位置と異なる位置に配設される接合材とによって、前記封止樹脂の表面にシールド材が接合されており、前記接合材は、前記導電性接合材に対して、弾性率が小さく、前記電極ポストは、前記基板の周縁部の一箇所に設けられており、前記接合材は、前記基板の異なる三つのコーナー部に配設されていることを要件とする。
開示の電子装置によれば、シールド材と基板の電極端子とが接合される箇所の断線を防止することが可能となる。
本発明の第一の実施形態に係る電子装置の例を示す概略図である。 図1の電子装置の変形例を示す概略図である。 図1の電子装置の他の変形例を示す概略図である。 本発明の第二の実施形態に係る電子装置の例を示す概略図である。 本発明の実施形態に係る電子装置の製造方法を説明するための説明図である。 本発明の実施形態に係る電子装置の製造方法を説明するための説明図である。 本発明の実施形態に係る電子装置の製造方法を説明するための説明図である。 本発明の実施形態に係る電子装置の製造方法を説明するための説明図である。 従来の実施形態に係る電子装置の例を示す概略図である。 従来の実施形態に係る電子装置の例を示す概略図である。 発明者が検討した電子装置の例を示す概略図である。
本発明の第一の実施形態に係る電子装置1の概略図を図1に示す。ここで、図1(a)は、電子装置1の平面図(後述のシールド材6については不図示)であり、図1(b)は、電子装置1の断面図(図1(a)のA−A線断面図)である。
本実施形態に係る電子装置1は、基板上に実装された電子部品を電磁波から保護するためのシールド材を備えた電子装置である。その概略構成として、電子装置1は、基板2と、電子部品4と、グラウンド電位の電極端子となる電極ポスト5と、封止樹脂3と、シールド材6とを備える。本実施形態においては、矩形状の基板2の中央部に電子部品4が搭載され、周縁部に電極ポスト5が立設されて、図1(b)に示すように封止樹脂3を用いてモールドされている。なお、基板2上に電子部品4および電極ポスト5が設けられて封止樹脂3によりモールドされた構造体を、以下において「モールドパッケージ」と称する(符号7)。
ここで、基板2上に搭載される電子部品4の例としては、半導体チップ、チップキャパシタ、チップ抵抗等、各種電子部品が挙げられる。また、搭載の方法についても、フリップチップボンディング、ワイヤボンディング等、各種方法を適用することができる。なお、図1は、フリップチップボンディングにより、電子部品4のバンプ28が、導電性接合材(ここでは、はんだ)29を介して、基板2上の接続パッド24に接合されている場合の例を示す(図9、図10を除く他の図において同様)。
本実施形態における基板2は、下層基板2aと上層基板2bとを有する多層基板である。ただし、多層基板に限定されるものではない。ここで、特に、グラウンド電位となる貫通ビア21、22、23、および接続パッド24、25、配線パターン26について図1(b)中に図示する。
上層基板2b上に実装された電子部品4のグラウンド端子(不図示)が貫通ビア22を介して配線パターン26と接続される。同様に上層基板2b上に立設された電極ポスト5がグラウンド用の接続パッド24および貫通ビア23を介して配線パターン26と接続される。配線パターン26は、貫通ビア21を介して下層基板2aの一面側(図1(b)中の下面側)に設けられた接続パッド25と接続される。当該接続パッド25には、はんだボール等の実装用端子(不図示)が配設されて、マザーボード等の他の基板と電気的に接続される。
ここで、電極ポスト5は、グラウンド電位とされた導体であり、一例として、Cu(銅)等の金属柱(例えば、円柱状、四角柱状等)からなる。本実施形態においては、導電性接合材(はんだ、もしくは導電性樹脂等)27を用いて、基板2の接続パッド24に接合される。なお、金属柱に代えて、Cuめっき等により基板2の接続パッド24上に作り込んでもよい。
一般に、電子装置では、基板の中央部に高密度に配線が引き回され、且つ各種電子部品が搭載されるため、必然的に電極ポストはコーナー部等の基板周縁部に設けざるを得ない。
当該電極ポスト5は、貫通ビア23と接続されていない一面側(図1(b)中の上面側)の端面(以下、単に「上端面」という)が、モールドパッケージ7における封止樹脂3の表面(基板2と接しない側の面)から露出するように形成される。例えば、後述するように、封止樹脂3により電極ポスト5が覆われるようにモールドされた後に、当該電極ポスト5の上端面が露出するように封止樹脂の一部を除去することによって、上記の露出形状に形成される。この場合、封止樹脂3の表面に対して電極ポスト5の上端面が窪んだ状態となる。
本実施形態に特徴的な構成として、電極ポスト5は、図1(a)に示すように、基板の一つのコーナー部(ここではコーナー部C1)にのみ設けられる。なお、変形例として、図2に示すように、一つのコーナー部において、複数の電極ポスト5を近接させて設ける構成も考えられる。ここで、図2(a)は、電子装置1の平面図(後述のシールド材6については不図示)であり、図2(b)は、電子装置1の断面図(図2(a)のB−B線断面図)である。
また、シールド材6は、電極ポスト5と電気的に接続されることで、電磁波等の悪影響を抑制するシールド機能を奏するものである。一例として、導電性金属材料を用いて平板状に形成される。ここで、本実施形態に特徴的な構成として、シールド材6は、モールドパッケージ7の表面に露出している電極ポスト5の上端面の上に配設される導電性接合材11と、モールドパッケージ7の表面上で且つ電極ポスト5の上端面が露出する位置(ここではコーナー部C1)とは異なる位置のコーナー部(ここではコーナー部C2、C3、C4)に配設される接合材12とによって、モールドパッケージ7の表面(封止樹脂3の表面)に接続されている(図1(a)、図1(b)参照)。
ここで、接合材12は、導電性接合材11に対して、弾性率が小さい特性を有する。例えば、導電性接合材11としては、Ag(銀)やAu(金)等の導電性フィラーをエポキシやポリイミド等の樹脂に含有させたものの他、各種はんだを用いることができる。一方、接合材12としては、電子装置使用中の高温時(100℃〜150℃)にガラス転移温度を越えて弾性率が低下する樹脂(エポキシ、ポリイミド等)を用いると好適である。
特に、電子装置1使用中の高温時(100℃〜150℃)において、接合材12のみがガラス転移温度を越えるように設定することによって、導電性接合材11部分は所要の接合強度を保持しつつ、接合材12部分で熱膨張差による応力を緩和できるため好適である。
また、特に、モールドパッケージ7の封止樹脂3にエポキシを用いる場合に、接合材12にも同種のエポキシを用いると、接着性が向上するため好適である。
本実施形態では、導電性接合材11はAg(銀)フィラー含有エポキシ樹脂であり、接合材12はエポキシ樹脂である。それぞれの材料における常温時(20℃±15℃)の弾性率を表1に示す。なお、接合箇所における接合面積は、導電性接合材11および接合材12のいずれも直径1[mm]程度である。
Figure 0005481701
一方、本実施形態におけるシールド材6は、導電性を有する金属板材を用いて平板状に形成される。導電性を有する金属板材の材料としては、例えば、ステンレス合金、あるいは洋白(Cu−Ni−Zn合金)等を用いることができる。一例として、シールド材6の板厚は、50[μm]〜100[μm]程度である。また、シールド材6とモールドパッケージ7との隙間は50[μm]〜80[μm]程度である。
なお、シールド材6は、導電性を有する金属層を用いて薄膜状に形成する構造も考えられる。当該金属層の例としては、膜厚10[μm]〜30[μm]程度の銅箔、Cuめっき層等が挙げられる。
また、変形例として、図3に示すように、シールド材6を、基板2の側面位置まで覆うことが可能な箱状(一面側が開口する箱状)に形成してもよい。このような形状のシールド材6を設けることにより、図1(b)に示すような平板状のシールド材6を適用した場合と比べて、より一層、高いシールド効果を得ることができる。
ここで、比較例として、発明者が検討した電子装置200を図11に示す。図11(a)は、電子装置200の平面図(シールド材206については不図示)であり、図11(b)は、電子装置200の断面図(図11(a)のH−H線断面図)である。
一般的に、電子装置は、使用時に100℃から150℃程度の高温に達する。このような高温環境下では、電子装置を構成する各材料間の熱膨張差(熱膨張係数差)による応力が発生する。そのため、例えば図11に示すような、平面視矩形状の基板202の各コーナー部C1、C2、C3、C4に設けた電極ポスト205とシールド材206とを接合した電子装置200においては、電極ポスト205とシールド材206との接合部で大きな応力が発生して、破断が生じ得る。
特に、最も距離が長くなる接合箇所間(例えば、電極ポスト205aと電極ポスト205bとの間等)に、シールド材206とモールドパッケージ207との熱膨張差が大きく作用する。その結果、熱衝撃を受けた際に、導電性接合材211を用いて接合されているシールド材206とモールドパッケージ207(ここでは電極ポスト205a、205b)との接合部に断線が発生し得る。
しかしながら、その一方で、電子装置200に例示される一般的な電子装置では、基板の中央部に高密度に配線が引き回され、且つ各種電子部品が搭載されるため、必然的に電極ポストはコーナー部等の基板周縁部に設けざるを得ないという制約がある。
これに対して、上記の構成を備える電子装置1によれば、接合材12は、電子装置1の使用中における高温時(100℃〜150℃)にガラス転移温度を越えて、常温時(20℃±15℃)よりもさらに弾性率が低下し、電子装置1を構成する各材料間の熱膨張差(熱膨張係数差)による応力を緩衝することが可能となる。
すなわち、電極ポスト5を基板の周縁部の一箇所(第一の実施形態ではコーナー部C1)に設けると共に、導電性接合材11を用いて電極ポスト5の上端面とシールド材6とを接合し、且つ当該導電性接合材11に対して弾性率が小さい特性を有する接合材12を用いてモールドパッケージ7の表面とシールド材6とを接合する構成によって、シールド材6とモールドパッケージ7との熱膨張差が大きく作用しても、熱衝撃の影響を接合材12による接合部で緩和して、導電性接合材11による接合部の断線を抑制する効果が奏される。
続いて、本発明の第二の実施形態に係る電子装置1の概略図を図4に示す。ここで、図4(a)は、電子装置1の平面図(シールド材6については不図示)であり、図4(b)は、電子装置1の断面図(図4(a)のF−F線断面図)であり、図4(c)は、電子装置1の断面図(図4(a)のG−G線断面図)である。
本実施形態に係る電子装置1の概略構成は、前記第一の実施形態と同様であるため、以下、構造上の相違点を中心に説明を行う。
本実施形態に特徴的な構成として、電極ポスト5は、図4(a)に示すように、基板のコーナー部以外の周縁部の一箇所に設けられる。一例として、コーナー部C1とコーナー部C2との中間部であるD部に電極ポスト5が立設される(図4(a)、図4(c)参照)。
また、本実施形態では、シールド材6は、モールドパッケージ7の表面に露出している電極ポスト5の上端面の上に配設される導電性接合材11と、モールドパッケージ7の表面上で且つ電極ポスト5の上端面が露出する位置(ここでは周縁部のD部)とは異なる位置のコーナー部(ここではコーナー部C1、C2、C3、C4)に配設される接合材12とによって、モールドパッケージ7の表面に接続されている(図4(a)〜図4(c)参照)。
上記の構成を備える本実施形態に係る電子装置1によれば、前述の第一の実施形態に係る電子装置1と同様の効果を得ることができる。
続いて、本発明の実施形態に係る電子装置1の製造方法について説明する。なお、第一の実施形態(図1(a)、図1(b)参照)の場合を例に挙げて説明するが、第二の実施形態の場合も同様である。
ここで、図5〜図8は、電子装置1の製造工程を説明するための概略図であって、図1(b)と同様に基板2を対角線で切断した断面図として図示している。
先ず、図5に示すように、公知の製造方法によって、グラウンド電位となる貫通ビア21、22、23、および接続パッド24、25、配線パターン26を有する基板(本実施形態では、下層基板2aと上層基板2bとからなる多層基板)2を形成する。なお、図の簡略化のため、信号等のラインとなる配線、貫通ビア、接続パッド等は不図示としている(図6〜図8において同様)。
次いで、上層基板2b上の電子部品実装領域に電子部品4を実装する(例えば、フリップチップ実装方法を用いる)。その後、電極ポスト5を上層基板2bの接続パッド24上に導電性接合材(ここでは、はんだ)27を用いて接合する。これにより、電極ポスト5は、接続パッド24および導電性接合材27を介して貫通ビア23と電気的に接続される。
ここで、本実施形態に特徴的な構成として、電極ポスト5は、基板2の一つのコーナー部にのみ立設する(図1(a)参照)。
なお、一例として、基板2は矩形状であって一辺の長さが6[mm]程度、厚さが0.3[mm]程度である。また、電極ポスト5は四角柱状であって基板2の実装面に平行な方向の一辺の長さが0.5[mm]程度、高さ(基板2の実装面に垂直な方向の一辺の長さ)が0.6[mm]程度である。
次いで、図6に示すように、電子部品4等を保護するために、封止樹脂3を用いて基板2の実装面側のモールドを行う(モールドパッケージ7が形成される)。このとき、封止樹脂3の厚さは、電子部品4および電極ポスト5を覆うことのできる厚さとする。封止樹脂3の材料は特に限定されないが、配線間の短絡を防止するために、絶縁性を有するエポキシ等の樹脂であることが必要となる。
次いで、図7に示すように、電極ポスト5の上端面の上方位置の封止樹脂3を除去して、モールドパッケージ7から電極ポスト5を露出させる。本実施形態においては、電極ポスト5の上端面の上方位置における封止樹脂3のみを、レーザ加工やサンドブラスト等の方法を用いて除去する。これにより、電子部品4を覆う封止樹脂3を必要最小限の厚さに形成しつつ、電極ポスト5の形成高さを低く抑えることができるため、電子装置1全体の厚さを薄くできるという効果が得られる。
なお、封止樹脂3の除去面積は、電極ポスト5の上端面の面積と同一の大きさに限定されるものではない。また、モールドパッケージ7の表面全域に渡ってグラインダーで研磨し、上層部分の封止樹脂3を除去して、電極ポスト5の上端面を露出させる方法を採用してもよい。
次いで、図8に示すように、シールド材6を導電性接合材11および接合材12を用いてモールドパッケージ7の表面に接合する。ここで、本実施形態に特徴的な構成として、モールドパッケージ7の表面に露出している電極ポスト5の上端面の上に導電性接合材11を配設する。また、モールドパッケージ7の表面上で且つ電極ポスト5の上端面が露出する位置とは異なる位置のコーナー部の封止樹脂3表面に接合材12を配設する(図1(a)、図1(b)参照)。
このようにして、電子装置1が製造される。
以上、説明した通り、開示の電子装置およびその製造方法によれば、導電性接合材を用いて接合されたシールド材と基板の電極端子との接合部が、熱衝撃(温度上昇および温度降下の繰り返し)を受けた際に、断線してしまうことを防止することができる。
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、矩形状の基板の中央部に電子部品が実装される電子装置を例に挙げて説明したが、これに限定されるものではなく、矩形状以外の形状を有する基板にも同様に適用することが可能であり、また、基板の中央部から周縁部に及ぶ位置に複数の電子部品を搭載する場合であっても同様に適用することが可能である。
1、200 電子装置
2、202 基板
3、203 封止樹脂
4、204 電子部品
5、205、205a、205b 電極ポスト
6、206 シールド材
7、207 モールドパッケージ
11、27、29、211、227、229 導電性接合材
12 接合材
21、22、23、221、222、223 貫通ビア
24、25、224、225 接続パッド
26、226 配線パターン
28、228 バンプ

Claims (10)

  1. 矩形状の基板と、
    前記基板上に実装された電子部品と、
    前記基板上の周縁部に立設された電極ポストと、
    前記電子部品および前記電極ポストを被覆して前記基板上に設けられた封止樹脂と、からなり、
    前記電極ポストの端面が、前記封止樹脂表面に露出した構造体を有し、
    前記電極ポストの端面上に配設される導電性接合材と、前記封止樹脂の表面上で且つ該電極ポストの端面露出位置と異なる位置に配設される接合材とによって、前記封止樹脂の表面にシールド材が接合されており、
    前記接合材は、前記導電性接合材に対して、弾性率が小さく、
    前記電極ポストは、前記基板の周縁部の一箇所に設けられており、
    前記接合材は、前記基板の異なる三つのコーナー部に配設されていること
    を特徴とする電子装置。
  2. 前記電極ポストは、前記基板の一つのコーナー部に立設されていること
    を特徴とする請求項記載の電子装置。
  3. 前記封止樹脂は、表面の前記電極ポストが露出する部分が窪んだ形状を有すること
    を特徴とする請求項1または請求項2記載の電子装置。
  4. 前記シールド材は、前記基板の側面位置まで覆う形状を有すること
    を特徴とする請求項1〜のいずれか一項記載の電子装置。
  5. 前記電極ポストは、複数の電極ポストが近接させて設けられていること
    を特徴とする請求項1〜のいずれか一項記載の電子装置。
  6. 矩形状の基板に電子部品を実装する工程と、
    前記基板の周縁部に電極ポストを立設する工程と、
    前記電子部品および前記電極ポストを、封止樹脂を用いてモールドして、モールドパッケージを形成する工程と、
    前記モールドパッケージの上層部分の封止樹脂を除去して、前記電極ポストの端面を露出させる工程と、
    前記電極ポストの端面上に導電性接合材を配設する工程と、
    前記封止樹脂の表面上であって、且つ前記電極ポストの端面が露出する位置とは異なる位置に接合材を配設する工程と、
    前記導電性接合材と前記接合材とによって、前記封止樹脂の表面にシールド材を接合する工程と、を備え
    前記接合材は、前記導電性接合材に対して、弾性率が小さく、
    前記基板の周縁部に電極ポストを立設する工程は、
    前記基板の周縁部の一箇所に電極ポストを立設する工程であり、
    前記接合材を配設する工程は、
    前記基板の異なる三つのコーナー部に接合材を配設する工程であること
    を特徴とする電子装置の製造方法。
  7. 前記モールドパッケージの上層部分の封止樹脂を除去して、前記電極ポストの端面を露出させる工程は、
    前記電極ポストの立設位置の上方位置における封止樹脂のみを除去して、前記電極ポストが露出する部分を窪んだ形状にする工程であること
    を特徴とする請求項記載の電子装置の製造方法。
  8. 前記基板の周縁部に電極ポストを立設する工程は、
    前記基板の一つのコーナー部に電極ポストを立設する工程であること
    を特徴とする請求項6または請求項7記載の電子装置の製造方法。
  9. 前記シールド材は、前記基板の側面位置まで覆う形状を有すること
    を特徴とする請求項6〜8のいずれか一項記載の電子装置の製造方法。
  10. 前記基板の周縁部に電極ポストを立設する工程は、
    複数の電極ポストを近接させて立設する工程であること
    を特徴とする請求項6〜9のいずれか一項記載の電子装置の製造方法。
JP2009145946A 2009-06-19 2009-06-19 電子装置および電子装置の製造方法 Active JP5481701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009145946A JP5481701B2 (ja) 2009-06-19 2009-06-19 電子装置および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009145946A JP5481701B2 (ja) 2009-06-19 2009-06-19 電子装置および電子装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011003749A JP2011003749A (ja) 2011-01-06
JP2011003749A5 JP2011003749A5 (ja) 2012-07-12
JP5481701B2 true JP5481701B2 (ja) 2014-04-23

Family

ID=43561465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145946A Active JP5481701B2 (ja) 2009-06-19 2009-06-19 電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5481701B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6036739B2 (ja) * 2014-04-04 2016-11-30 株式会社村田製作所 モジュールおよびその製造方法
US11728307B2 (en) * 2021-04-21 2023-08-15 Micron Technology, Inc. Semiconductor interconnect structures with conductive elements, and associated systems and methods

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057368B1 (ko) * 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2011003749A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20070045894A (ko) 적층형 반도체모듈
JP2006060128A (ja) 半導体装置
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
KR20000076871A (ko) 반도체장치
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
CN110402492B (zh) 柔性导电粘合
WO2019111873A1 (ja) モジュール
KR20250079113A (ko) 반도체 장치 및 이의 제조 방법
TWI672768B (zh) 封裝基板
JP5481701B2 (ja) 電子装置および電子装置の製造方法
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2004128356A (ja) 半導体装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2013012720A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140128

R150 Certificate of patent or registration of utility model

Ref document number: 5481701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150