JP5443314B2 - Light modulator - Google Patents
Light modulator Download PDFInfo
- Publication number
- JP5443314B2 JP5443314B2 JP2010217507A JP2010217507A JP5443314B2 JP 5443314 B2 JP5443314 B2 JP 5443314B2 JP 2010217507 A JP2010217507 A JP 2010217507A JP 2010217507 A JP2010217507 A JP 2010217507A JP 5443314 B2 JP5443314 B2 JP 5443314B2
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- phase
- waveguide
- plc
- mzi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、光変調器に関し、より詳細には、LN変調器を備える光変調器に関する。 The present invention relates to an optical modulator, and more particularly to an optical modulator including an LN modulator.
ニオブ酸リチウム(LN)基板上にチタン(Ti)拡散を用いて光導波路を形成したLN変調器は、高速変調が可能で、光通信システムの重要なデバイスであり、例えば40Gbit/s用のDQPSK変調器や100Gbit/s用偏波多重QPSK変調器等の開発が進められている。 An LN modulator, in which an optical waveguide is formed on a lithium niobate (LN) substrate using titanium (Ti) diffusion, is capable of high-speed modulation and is an important device in an optical communication system. For example, DQPSK for 40 Gbit / s Development of a modulator, a polarization multiplexing QPSK modulator for 100 Gbit / s, and the like is underway.
一方で、LN変調器には「DCドリフト」という問題がある。LN変調器の典型的な強度変調時の動作原理と、DCドリフトという現象について以下で説明する。 On the other hand, the LN modulator has a problem of “DC drift”. A typical operating principle during intensity modulation of the LN modulator and a phenomenon called DC drift will be described below.
図1は、典型的なLN変調器の例である。LN基板101上に、マッハツェンダ型干渉計(MZI)を構成する2本の光導波路102、103が形成され、それらの間に、高周波(RF)用電極104と、DCバイアス調整用電極105とが配置されている。
FIG. 1 is an example of a typical LN modulator. Two
図2(非特許文献1参照)において、二次元座標軸の縦軸に光出力、横軸にバイアス電圧をとる。LN強度変調器の変調曲線(トランスファー・カーブ)はcos2乗の関数曲線となる。ここで、バイアス電圧としてV0を加えた時には光出力は0となり、V1を加えた時には光出力は最大となる。但し、このV0、V1については、図1のRF用電極104に加えた時の値であって、DCバイアス調整用電極105に加えた時には、位相変化が電極長により異なるため、異なる電圧値になる。強度変調時には、電気デジタル信号の振幅の最大値と最小値の中心に対応する動作点が、図2のように、cos2乗関数の中間点に一致するように、DCバイアス電圧VBを設定する。その結果、図の動作点を中心に、電気光学効果を介して電気デジタル信号が光デジタル信号に変換される。LN変調器に特有なDCドリフトという現象とは、この変調曲線が時間とともに横軸方向に移動する現象である。その結果、DCバイアス電圧も、初期DCバイアス電圧VBから横軸方向に移動する。なお、図中の電圧Vπとは、LN導波路中を伝搬する信号光の位相を半波長変化させる印加電圧に対応する。
In FIG. 2 (see Non-Patent Document 1), the vertical axis of the two-dimensional coordinate axis represents the light output, and the horizontal axis represents the bias voltage. The modulation curve (transfer curve) of the LN intensity modulator is a function curve of cos square. Here, when V 0 is added as a bias voltage, the light output becomes 0, and when V 1 is added, the light output becomes maximum. However, these V 0 and V 1 are values when applied to the
このDCドリフトは、LNの結晶欠陥等による固有の問題であり、本質的解決は難しいことが知られている。そのため、現状は、動作時間の増加に伴い増加していく長期のDCドリフトを、一定電圧以下、例えば±30V以下になるように設計し、DCバイアス調整用電極105に加えるDCバイアス電圧を、出力光をモニタしたりして、図2のように変調曲線の中心になるように調整しながら用いている。
This DC drift is an inherent problem due to LN crystal defects and the like, and is known to be difficult to solve essentially. Therefore, at present, the long-term DC drift that increases as the operation time increases is designed to be a certain voltage or less, for example, ± 30 V or less, and the DC bias voltage applied to the DC
具体的には、図3(非特許文献2参照)のようなバイアス制御回路を設け、電子フィードバック機能によって、上述したように、動作点がcos2乗の関数曲線の中間点に一致するように設計する。 Specifically, a bias control circuit as shown in FIG. 3 (see Non-Patent Document 2) is provided, and the electronic feedback function is designed so that the operating point coincides with the midpoint of the function curve of cos square as described above. To do.
図3では、LN変調器のRF用電極を、DCバイアス調整用電極としても兼用しているため、バイアスT回路を用いているが、図1のようにRF用電極104と、DCバイアス調整用電極105に分けてもよい。そのときには、バイアスT回路を用いず、ドライバ、DCバイアス印加回路から各々独立に電気信号を入力することになる。
In FIG. 3, since the RF electrode of the LN modulator is also used as the DC bias adjustment electrode, a bias T circuit is used. However, as shown in FIG. 1, the
ここで、LN変調器のDCバイアス電圧およびDCドリフトの特徴を説明する。 Here, the characteristics of the DC bias voltage and the DC drift of the LN modulator will be described.
(1)動作開始時の初期DCバイアス電圧VBの大きさは、位相差をπ変えるための電圧Vπ以内であり、その値は、作製時のMZIの両アームの位相誤差によって生じる。作製時にこの電圧VBを0Vに作り込みで制御するのは難しく、現実的には−Vπから+Vπの間のランダムな値となる。 (1) The magnitude of the initial DC bias voltage V B at the start of operation is within the voltage Vπ for changing the phase difference by π, and the value is caused by the phase error of both arms of the MZI at the time of manufacture. It is difficult to control this voltage V B by making it to 0 V at the time of fabrication, and in reality, it becomes a random value between −Vπ and + Vπ.
(2)その後の経時的なDCドリフトにより変動していくDCバイアス電圧は、図4(非特許文献4参照)のように3段階に分けられる。図4の結果は、初期DCバイアス電圧VBを4.5Vとし、その後のDCバイアス電圧を最適な状態で調整し続け、動作点ロッキング法で測定した。温度は130℃としている。その第1段階は、比較的短時間に大きく変動して終了する(非特許文献3、4参照)。例えば図4の例では、初期バイアス電圧VBが4.5Vであり、その第1段階のDCドリフト変動分VB1を加えると、約7Vの変動が10時間程度で起こっている。この変動時間は、温度や試料によりかなりバラツキがあり、ずっと短時間で終了することもある。ここで、図4の曲線の傾き、すなわちDCドリフト率は、ドリフト率が異なる3個の領域に分けられることが知られている。学会等でそのメカニズム等が議論されてきた(非特許文献3参照)。このDCドリフト率の異なる3個の領域を、順にDCドリフトの第1段階、第2段階、第3段階と呼ぶことにする。 (2) The DC bias voltage that fluctuates due to subsequent DC drift over time is divided into three stages as shown in FIG. 4 (see Non-Patent Document 4). The results shown in FIG. 4 were measured by the operating point locking method with the initial DC bias voltage V B being 4.5 V and the subsequent DC bias voltage being continuously adjusted in an optimum state. The temperature is 130 ° C. The first stage ends with a large fluctuation in a relatively short time (see Non-Patent Documents 3 and 4). For example, in the example of FIG. 4, the initial bias voltage V B is 4.5V, and when the first stage DC drift fluctuation amount V B1 is added, a fluctuation of about 7V occurs in about 10 hours. This variation time varies considerably depending on the temperature and sample, and may end in a much shorter time. Here, it is known that the slope of the curve in FIG. 4, that is, the DC drift rate, is divided into three regions having different drift rates. The mechanism and the like have been discussed at academic societies and the like (see Non-Patent Document 3). The three regions having different DC drift rates are referred to as a first stage, a second stage, and a third stage of DC drift in this order.
(3)DCバイアス電圧は、印加した電圧が大きいほど大きくなる。従って、初期バイアス電圧VB及び第1段階のDCドリフト変動分VB1が大きいほど、図5(非特許文献4参照)に示すようにその後のDCドリフトは大きくなる。図5の結果は、温度を70℃として、初期DCバイアス電圧をパラメータとして変化させた時のDCドリフトを測定したものである。なお、図5は70℃でのDCドリフトであり、図4の130℃よりずっと低温であるため、DCドリフトの変動がゆっくりになる。この変動は第1段階に対応するものである。 (3) The DC bias voltage increases as the applied voltage increases. Therefore, as the initial bias voltage V B and the first stage DC drift fluctuation amount V B1 are larger, the subsequent DC drift becomes larger as shown in FIG. 5 (see Non-Patent Document 4). The results in FIG. 5 are obtained by measuring the DC drift when the temperature is 70 ° C. and the initial DC bias voltage is changed as a parameter. Note that FIG. 5 shows DC drift at 70 ° C., which is much lower than 130 ° C. in FIG. This variation corresponds to the first stage.
本発明は、このような問題点に鑑みてなされたものであり、その目的は、LN変調器を備える光変調器において、DCドリフトを低減することにある。 The present invention has been made in view of such problems, and an object thereof is to reduce DC drift in an optical modulator including an LN modulator.
このような目的を達成するために、本発明の第1の態様は、LN導波路と、前記LN導波路の両端に突き合わせ接続された第1及び第2のPLCとを備える光変調器であって、前記LN導波路並びに前記第1及び第2のPLCは、上アーム及び下アームを有するMZIを構成し、前記LN導波路にDCバイアス調整用電極が配置され、前記第1または第2のPLCに、DCバイアス電圧が小さくなるように前記上アーム又は前記下アームの位相を非可逆的にトリミングする位相トリミング部が配置されていることを特徴とする。 In order to achieve such an object, a first aspect of the present invention is an optical modulator including an LN waveguide and first and second PLCs connected to both ends of the LN waveguide. The LN waveguide and the first and second PLCs constitute an MZI having an upper arm and a lower arm, and a DC bias adjusting electrode is disposed in the LN waveguide, and the first or second PLC A phase trimming unit that trims the phase of the upper arm or the lower arm irreversibly so as to reduce the DC bias voltage is arranged in the PLC.
また、本発明の第2の態様は、第1の態様において、前記位相トリミング部が、前記上アームと前記下アームとの間の位相差をπ変えるために前記LN導波路に印加される電圧をVπ、前記LN導波路の第1段階のDCドリフト後のDCバイアス電圧をVcとして、−Vπ/10<Vc<Vπ/10を満たすように屈折率が調整されていることを特徴とする。 In addition, according to a second aspect of the present invention, in the first aspect, the voltage applied to the LN waveguide by the phase trimming unit to change the phase difference between the upper arm and the lower arm by π. Is a refractive index adjusted to satisfy −Vπ / 10 <Vc <Vπ / 10, where Vπ is a DC bias voltage after DC drift in the first stage of the LN waveguide and Vc is Vc.
また、本発明の第3の態様は、第1の態様において、前記位相トリミング部が、前記上アームと前記下アームとの間の位相差をπ変えるために前記LN導波路に印加される電圧をVπ、前記MZIを強度変調器として動作させる際の初期DCバイアス電圧をVBとして、−Vπ/10<VB<Vπ/10を満たすように屈折率が調整されていることを特徴とする。 In addition, according to a third aspect of the present invention, in the first aspect, the voltage applied to the LN waveguide by the phase trimming unit to change the phase difference between the upper arm and the lower arm by π. Is a refractive index adjusted to satisfy −Vπ / 10 <V B <Vπ / 10, where Vπ is an initial DC bias voltage when the MZI is operated as an intensity modulator and V B. .
また、本発明の第4の態様は、第1から第3のいずれかの態様において、前記MZIは、前記上アーム及び前記下アームがそれぞれMZIを構成するネストMZIであることを特徴とする。 According to a fourth aspect of the present invention, in any one of the first to third aspects, the MZI is a nested MZI in which the upper arm and the lower arm each constitute an MZI.
本発明によれば、MZIを構成するPLC−LN変調器において、PLC部分に、MZIの上アーム又は下アームの位相を非可逆的にトリミングする位相トリミング部を配置することにより、DCドリフトを低減することができる。 According to the present invention, in the PLC-LN modulator constituting the MZI, the DC drift is reduced by arranging the phase trimming unit that irreversibly trims the phase of the upper or lower arm of the MZI in the PLC portion. can do.
以下、図面を参照して本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
図6は、本発明の第1の実施形態に係る光変調器を示す平面図であり、図7は、本実施形態に係る光変調器の接続関係を説明するための斜視図である。光変調器600は、LN変調器601の両端に第1及び第2のPLC602、603が突き合わせ接続(バットジョイント)されたPLC−LN変調器である。第1のPLC602の入力ポートには、第1のファイバブロック604を介して、光信号入力側光ファイバ605が接続され、第2のPLC603の出力ポートには、第2のファイバブロック606を介して、光信号出力側光ファイバ607が接続されている。図7において、LN変調器601、第1及び第2のPLC602、603の各端面付近の上面上に配置されているのはヤトイである。ここで、「PLC」とは、Si基板上にSiO2系ガラスを主成分とする光導波路を形成した石英系平面光波回路(Planar Lightwave Circuit)を言う。一般に、LN変調器は、伝搬損失や許容曲げ半径がPLCと比べて大きく、可変カプラ、折返し、偏波合成回路等の複雑な光回路の構成に不向きであるが、LN変調器とPLCを組み合わせたPLC−LN変調器は、LN変調器の優れた特性はそのままで、PLCの優れたパッシブ回路の特徴を生かすことができ、例えば、回路全体を小型にしたり全体の損失を低減したりすることが可能であることを付記しておく。
(First embodiment)
FIG. 6 is a plan view showing the optical modulator according to the first embodiment of the present invention, and FIG. 7 is a perspective view for explaining the connection relationship of the optical modulator according to the present embodiment. The
光変調器600は、LN変調器601の光導波路と、第1及び第2のPLC602、603の光導波路とを端面でアクティブに調心して、UV接着剤で接続し、その後、両端に第1及び第2のファイバブロック604、606を接続することにより作製することができる。必要に応じて、この作製したPLC−LN−PLCチップをモジュールパッケージに接着固定する。
The
本実施形態に係る光変調器600は、LN変調器601のDCドリフトを低減するために、第2のPLC603に、MZIの上アーム又は下アームの位相を非可逆的にトリミングする位相トリミング部610を有する。発明者らは、LN変調器単体ではなく、PLC−LN変調器においては、PLC部分の位相調整機能を活用して位相トリミングすることにより、初期DCバイアス電圧VBの値、あるいは、初期DCバイアス電圧VBと第1段階のDCドリフト変動分VB1の合計の値を低減可能なことを見出した。その結果、図4を参照して説明した、第2段階、第3段階といった長期的なドリフトを従来のLN変調器より低減することができる。以下、トリミング部610について詳説する。
The
PLC−LN変調器が有するMZIの上アーム・下アーム間の位相を厳密に一致させることは難しく、前述の通り、初期DCバイアス電圧VBは、図2から−Vπ<VB<+Vπの値となる。例えば、Vπ=4.0Vの時は、−4.0V<VB<4.0Vとなる。上記のDCドリフトの説明ではLN変調器に関して説明したが、PLC−LN変調器でも問題は同様である。LN基板部分に起因するDCドリフトは同様に存在する一方で、それ以外の部分、PLC、あるいはPLCとLN導波路との接続部分において新たなDCドリフト成分は発生しないからである。 It is difficult to precisely match the phase between the upper and lower arms of the MZI included in the PLC-LN modulator. As described above, the initial DC bias voltage V B is a value of −Vπ <V B <+ Vπ from FIG. It becomes. For example, when Vπ = 4.0V, −4.0V <V B <4.0V. In the above description of the DC drift, the LN modulator has been described, but the problem is similar in the PLC-LN modulator. This is because a DC drift due to the LN substrate portion exists in the same manner, but no new DC drift component is generated in the other portions, the PLC, or the connection portion between the PLC and the LN waveguide.
トリミング部610の作製にあたり、まず、図4を参照して説明した第1段階のDCドリフトを起こさせる。たとえば、温度を90℃に加熱した状態で、図2を参照して説明したように電気デジタル信号で駆動すると共に、その中心のDCバイアス電圧が図2の動作点になるようにバイアス制御回路で調整し続けながら第1段階が終了するまで一定時間駆動する。なお、第1段階の終了は、DCドリフトの傾きであるドリフト率の変化により判断する。
In manufacturing the
次に、上記一定時間の駆動により生じたDCドリフトをトリミングするための位相トリミング部610を第2のPLC603に設ける。その方法としては、(1)UV光照射を用いる方法(非特許文献5参照)、(2)CO2レーザを照射する方法(非特許文献6参照)、(3)光導波路上に装荷したヒータに電流を流すヒータトリミング法(非特許文献7参照)を挙げることができる。
Next, the
(1)及び(2)の方法では、第2のPLC603の光導波路の一部に、レーザを照射することにより位相トリミング部610が形成される方法が既に確立している。これは通常の光導波路で可能であり、特別な構造は不要である。(3)の方法は、光導波路近傍に光導波路を加熱するためのヒータを設けて加熱することにより光導波路の屈折率を非可逆に変化させ、それにより位相を変化させることができる。いずれも既に十分実績のある技術である。本発明に係る光変調器は、LN変調器単体ではなくPLC−LN変調器を構成し、かつ、PLC部分において位相トリミングを行うことにより、LN変調器単体において生じるDCドリフトを低減するものであり、位相トリミング部610の作製方法は、こうした周知の技術を用いればよい。
In the methods (1) and (2), a method has already been established in which the
(1)のUV光照射を用いる方法を例に取り、位相トリミング部610の作製方法について詳細に記述する。まず、100mJ/pulseのArFエキシマレーザ(波長193nm)をシリンドリカルレンズで1.1J/cm2に集光して、パルス光の繰り返し速度20pulse/secで光導波路に照射すると、PLCの実効屈折率が、約10-3変動することが知られている(非特許文献5、8)。したがって、例えば、5mmの長さの光導波路にこのUV光を照射することにより、波長1.55μmで位相4π以上の変化を与えることができる。その結果、DCバイアス電圧を低減させることが可能である。なお、DCバイアス電圧の変化の向きを逆にするためには、即ちアーム間の位相の調整の向きを逆にするためには、位相トリミング部610を設けるアームを他方のものにすればよい。
Taking the method of (1) using UV light irradiation as an example, a method for manufacturing the
以上により、±2πの位相変化を与えることが可能である。その結果、LN変調器において通常行われる出力光、あるいは出力光の一部をモニタすることにより、位相トリミング部の屈折率を調整し、第1段階後のDCバイアス電圧Vcを−Vπ/10<Vc<Vπ/10を満たすようにすることが可能である。例えば、Vπ=4.0VのPLC−LN変調器については、DCバイアス電圧Vcを0.4V以下にできる。原理上は、Vcを0に近づけることが望ましく、実装上の観点から、Vπ/5以下、より好ましくはVπ/10以下にするのが望ましい。 As described above, it is possible to give a phase change of ± 2π. As a result, the refractive index of the phase trimming unit is adjusted by monitoring the output light or a part of the output light normally performed in the LN modulator, and the DC bias voltage Vc after the first stage is set to −Vπ / 10 <. It is possible to satisfy Vc <Vπ / 10. For example, for a PLC-LN modulator with Vπ = 4.0V, the DC bias voltage Vc can be 0.4V or less. In principle, it is desirable to make Vc close to 0, and from the viewpoint of mounting, it is desirable to make Vπ / 5 or less, more preferably Vπ / 10 or less.
あるいは、非特許文献9には、TEモード、TMモード各々の屈折率変化の実験値が示されている。石英系PLCにおいて、TEモード及びTMモードの各々の屈折率Δnは、波長193nmのUV光を、照射パワー125mJ/cm2/pulseで、繰り返し率20ppsで照射することにより図8のように変化する。ここで、LN位相変調器で用いられるTMモードで考えると、例えば10mmの石英系PLCに、上記条件でUV光を200分照射すると、Δn=2.5×10-4であるので、波長1.5μmの光信号が受ける位相変化量は、約10となる。また、MZIの反対側の位相シフタにUV光を照射した場合には、その逆方向に位相を約10変化することが可能である。これは、UV光照射による位相変化量として、プラス方向にもマイナス方向にも2π以上の位相変化を与えることが可能であることを意味する。一方、図8から明らかなように、UV光照射により位相は連続的に変化している。以上のことから、MZIの光出力光強度をモニタしながらUV光を照射すれば、図2において動作点となるDCバイアス電圧を0Vに調整することが原理的に可能である。
Alternatively,
なお、上記では第1段階後のDCバイアス電圧Vcを、位相トリミングにより低減する例を示したが、より簡易に、動作開始時の初期DCバイアス電圧VBのみを位相トリミングで低減しても、その後の長期のDCドリフトを低減する効果がある。 In the above, the example in which the DC bias voltage Vc after the first stage is reduced by phase trimming is shown. However, even if only the initial DC bias voltage V B at the start of operation is reduced by phase trimming, There is an effect of reducing long-term DC drift thereafter.
以上、(1)のUVトリミングを例に取り、その位相トリミングによる、DCバイアス電圧の低減について詳細に述べたが、(2)CO2レーザを照射することによる位相トリミング、(3)PLCに装荷したヒータに電流を流すヒータトリミング法についても全く同様の方法で同様の効果を得ることが可能である。 As described above, the UV trimming of (1) is taken as an example, and the reduction of the DC bias voltage by the phase trimming has been described in detail. (2) Phase trimming by irradiating the CO 2 laser, (3) Loading to the PLC The same effect can be obtained by a heater trimming method in which a current is supplied to the heater.
また、本実施形態では単純なMZIの強度変調器の例を説明した。これは基本的な考え方であって、細かい動作点の電圧や変調器の構成に拘束されるものではない。例えば、バイアス制御の動作点の電圧は、図2の変調曲線のピークやボトムに対応させてもよい。 In the present embodiment, an example of a simple MZI intensity modulator has been described. This is a basic concept and is not restricted by the voltage of a fine operating point or the configuration of the modulator. For example, the voltage at the operating point of the bias control may correspond to the peak or bottom of the modulation curve in FIG.
(第2の実施形態)
第1の実施形態の位相トリミング部は、各種多値変調器にも応用することが可能である。それら多値変調器は、基本的にMZI等の干渉計の組合せによって構成されているためである。
(Second Embodiment)
The phase trimming unit of the first embodiment can also be applied to various multilevel modulators. This is because these multilevel modulators are basically constituted by a combination of interferometers such as MZI.
図9においては、I変調器、Q変調器、ネストMZI部の各々において同様に、LN起因のDCドリフトが存在する。そのためこの3個のMZIにおいて同様のDCバイアス電圧の調整を行えばよい。 In FIG. 9, DC drift due to LN exists in each of the I modulator, Q modulator, and nested MZI section. Therefore, the same DC bias voltage may be adjusted in the three MZIs.
なお、ここでネストMZI部の位相調整は、変調のDCドリフト電圧の調整ではなく、I変調器とQ変調器の位相をπ/2ずらす目的であるが、結果的に位相調整が必要な点は同じであるのでここでは同様に扱う。 Here, the phase adjustment of the nested MZI section is not the adjustment of the modulation DC drift voltage, but the purpose of shifting the phase of the I modulator and the Q modulator by π / 2, but as a result, the phase adjustment is necessary. Are the same because they are the same.
なお、ネストMZI部のアームの位相は、I変調器、Q変調器の部分でも調整可能なため、ネストMZI部の位相トリミングをI変調器やQ変調器の各位相トリミング部で行うことも可能である。その時には、ネストMZI部の位相トリミング部は不要となる。 Since the phase of the arm of the nested MZI section can be adjusted also in the I modulator and Q modulator sections, the phase trimming of the nested MZI section can be performed by each phase trimming section of the I modulator and Q modulator. It is. At that time, the phase trimming portion of the nested MZI portion is not necessary.
また、本構造は、同様の効果を得られるPLC−LN変調器に拡張可能である。例えば、図10のようなY分岐を一部LN導波路に取り込んだPLC−LN変調器も可能であるが、そのときにもPLC上に位相トリミング部を設ければ適用可能である。 Further, this structure can be extended to a PLC-LN modulator that can obtain the same effect. For example, a PLC-LN modulator in which a part of the Y branch as shown in FIG. 10 is incorporated in the LN waveguide is also possible, but at that time, it can be applied if a phase trimming unit is provided on the PLC.
また、デジタルコヒーレント通信システム用、変調器として有望な、図11に示すような100G DP−QPSK変調器にも同様に適用可能である。 Further, the present invention can be similarly applied to a 100G DP-QPSK modulator as shown in FIG. 11, which is promising as a modulator for a digital coherent communication system.
600 光変調器
601 LN導波路
602 第1のPLC
603 第2のPLC
604 第1のファイバブロック
605 光信号入力側光ファイバ
606 第2のファイバブロック
607 光信号出力側光ファイバ
608 高周波(RF)用電極
609 DCバイアス調整用電極
610 位相トリミング部
600
603 2nd PLC
604
Claims (4)
前記LN導波路の両端に突き合わせ接続された第1及び第2のPLCと
を備える光変調器であって、
前記LN導波路並びに前記第1及び第2のPLCは、上アーム及び下アームを有するMZIを構成し、
前記LN導波路にDCバイアス調整用電極が配置され、
前記第1または第2のPLCに、DCバイアス電圧が小さくなるように前記上アーム又は前記下アームの位相を非可逆的にトリミングする位相トリミング部が配置されていることを特徴とする光変調器。 An LN waveguide;
An optical modulator comprising: first and second PLCs butt-connected to both ends of the LN waveguide,
The LN waveguide and the first and second PLCs constitute an MZI having an upper arm and a lower arm,
A DC bias adjusting electrode is disposed in the LN waveguide,
An optical modulator comprising: a phase trimming unit configured to irreversibly trim the phase of the upper arm or the lower arm so that a DC bias voltage is reduced in the first or second PLC .
−Vπ/10<Vc<Vπ/10
を満たすように屈折率が調整されていることを特徴とする請求項1記載の光変調器。 The phase trimming unit sets a voltage applied to the LN waveguide to change a phase difference between the upper arm and the lower arm by Vπ, and a DC after DC drift in the first stage of the LN waveguide. Assuming that the bias voltage is Vc,
−Vπ / 10 <Vc <Vπ / 10
The optical modulator according to claim 1, wherein the refractive index is adjusted so as to satisfy
−Vπ/10<VB<Vπ/10
を満たすように屈折率が調整されていることを特徴とする請求項1記載の光変調器。 The phase trimming unit has an initial DC bias when operating the voltage applied to the LN waveguide as Vπ and the MZI as an intensity modulator in order to change the phase difference between the upper arm and the lower arm by π. Let V B be the voltage
−Vπ / 10 <V B <Vπ / 10
The optical modulator according to claim 1, wherein the refractive index is adjusted so as to satisfy
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010217507A JP5443314B2 (en) | 2010-09-28 | 2010-09-28 | Light modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010217507A JP5443314B2 (en) | 2010-09-28 | 2010-09-28 | Light modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012073366A JP2012073366A (en) | 2012-04-12 |
| JP5443314B2 true JP5443314B2 (en) | 2014-03-19 |
Family
ID=46169611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010217507A Expired - Fee Related JP5443314B2 (en) | 2010-09-28 | 2010-09-28 | Light modulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5443314B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015187636A (en) * | 2014-03-26 | 2015-10-29 | 三菱電機株式会社 | Optical module |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03257423A (en) * | 1990-03-08 | 1991-11-15 | Fujitsu Ltd | Operation point trimming method of waveguide type optical modulator |
| JP2798350B2 (en) * | 1993-11-30 | 1998-09-17 | 住友大阪セメント株式会社 | A method for selecting a waveguide-type electro-optical element in which a drift of a DC voltage is controlled. |
| JP3415898B2 (en) * | 1993-11-30 | 2003-06-09 | 住友大阪セメント株式会社 | Method for adjusting initial operating point of waveguide optical device |
| JP3800594B2 (en) * | 2001-10-12 | 2006-07-26 | 日本電信電話株式会社 | Light modulator |
| JP4741258B2 (en) * | 2005-03-04 | 2011-08-03 | 住友大阪セメント株式会社 | Optical waveguide device and manufacturing method thereof |
| US8467635B2 (en) * | 2008-12-02 | 2013-06-18 | Nippon Telegraph And Telephone Corporation | Optical modulator |
-
2010
- 2010-09-28 JP JP2010217507A patent/JP5443314B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012073366A (en) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sun et al. | Bias-drift-free Mach–Zehnder modulators based on a heterogeneous silicon and lithium niobate platform | |
| Eldada | Optical communication components | |
| Wu et al. | On-chip tunable second-order differential-equation solver based on a silicon photonic mode-split microresonator | |
| US4984861A (en) | Low-loss proton exchanged waveguides for active integrated optic devices and method of making same | |
| Kohli et al. | Plasmonic ferroelectric modulator monolithically integrated on SiN for 216 GBd data transmission | |
| EP2239620B1 (en) | Optical pulse generator | |
| CN105393148A (en) | System and method for an optical phase shifter | |
| JP2009053499A (en) | Optical modulator and optical modulation module | |
| WO2007023857A1 (en) | Light fsk/ssb modulator having intensity balance function | |
| JP4631006B2 (en) | Automatic adjustment system for FSK modulator | |
| Yan et al. | Recent Progress in Electro‐Optic Modulators: Physical Phenomenon, Structures Properties, and Integration Strategy | |
| JPH03257423A (en) | Operation point trimming method of waveguide type optical modulator | |
| JP2006506688A (en) | Waveguide device with optical functional medium based on Kerr effect | |
| EP2884331A1 (en) | Electro-optic modulator and method of fabricating same | |
| CN114114780A (en) | Power Efficient Integrated Photonic Switch | |
| WO2007026757A1 (en) | Dsb-sc modulation system capable of erasing carrier and secondary component | |
| Zheng et al. | Demonstration of a push-pull silicon dual-ring modulator with enhanced optical modulation amplitude | |
| JP5443314B2 (en) | Light modulator | |
| JP3573180B2 (en) | Polling method for Mach-Zehnder interferometer arm | |
| Mahapatra et al. | Electrooptic modulators | |
| Heni et al. | Plasmonic Mach-Zehnder modulator with> 70 GHz electrical bandwidth demonstrating 90 Gbit/s 4-ASK | |
| JP2009204694A (en) | Wavelength filter, and optical transmitter equipped with wavelength filter | |
| JP2012128277A (en) | Performance evaluation device and performance evaluation method of waveguide type optical modulator | |
| Yu et al. | Polymer micro-ring modulator on silicon nitride platform | |
| He et al. | Ultra‐Low‐Loss and Athermalized Lithium‐Niobate‐on‐Insulator Photonic Chip for Next‐Generation PONs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5443314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |