JP5396591B2

JP5396591B2 - 避雷器

Info

Publication number: JP5396591B2
Application number: JP2010068852A
Authority: JP
Inventors: 佳量今西; 宣人松井
Original assignee: M System Co Ltd
Current assignee: M System Co Ltd
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2014-01-22
Anticipated expiration: 2030-03-03
Also published as: JP2011181877A

Description

本発明は、各種計装機器を用いた自動制御システムまたは集中的な計測管理システムなどにおいて、電源ラインや信号伝送ラインとそれに接続される電子機器との間に介装され、電源ラインや信号伝送ラインに侵入する誘導雷サージなどのインパルス電流を効果的に低減し、電子機器を確実に保護した避雷器に関するものである。

従来、大規模なコンピュータ制御システムや自動監視システムなどの電源ラインや信号伝送ラインを介して侵入する誘導雷のサージ電圧から電子機器を有効に保護するため、２線間および各ラインとアース端子間に１乃至複数のガスアレスタを介装し、かつ、各ライン側端子と機器側端子との間にパルス抵抗素子を介装する構成の避雷器が提案されていた。

図１１の従来の避雷器の回路図に示したような構成によれば、ライン側端子とアース端子との間に介装されるガスアレスタは電源ラインを介して侵入する誘導雷のサージ電流をアースに放流し、２線間に介装されるアレスタは２線間に侵入する誘導雷のサージ電圧を制限するのに加え、パルス抵抗素子は急峻なパルス性のサージ電圧に対しては鉄損による抵抗損失として吸収することにより、電子機器側の端子に現れる誘導雷のサージ電圧を抑制できることが知られていた（例えば、特許文献１参照）。

また、他の技術としては、ライン側端子と電子機器側の端子との間にインダクタンスとリレーを並列に介装し、そのライン側端子と他方のライン側端子との間に避雷管と前記リレーのノーマルクローズ接点を直列に接続する構成のものも提案されていた。

この構成によれば、雷インパルス電流の侵入があった場合、インパルス電流の時間微分に比例して誘起されるインダクタンスの両端の誘導起電力がリレーの感動電圧以上に上昇したときにリレーの接点が開放され、避雷管と電源回路との接続が断たれ避雷管の放電が停止するため、避雷管が放電し続ける続流の問題を解決できることが知られていた（例えば、特許文献２参照）。

特開平１０−８００５８号公報（第４頁、図１）特開平６−２１７４５５号公報

しかしながら、誘導雷サージのインパルス電流は大きいものでは約１０ｋＡにも達し、急峻な立ち上がり（約１．２５ｋＡ／μｓ）であるため、前述したようにパルス抵抗素子としてインダクタンス素子を用いた場合であっても、たちまちコアの磁気飽和を生じてしまい、その結果、インダクタンスが低下してしまうため、インパルス電流を十分に低減できず所望の避雷効果を得ることができないという課題があった。

本発明は、上記の課題を解決するもので、そのインパルス電流によるインダクタンス素子のコアの磁気飽和を抑制することにより、インダクタンスが低下するのを防止し、入力側端子から侵入するインパルス電流を効果的に低減することができる、簡素な構成の避雷器を提供することを目的とする。

前記従来の課題を解決するために、本発明の避雷器によれば、第１〜第Ｎ（Ｎ≧２）の入力側端子と、その入力側端子に一方の端子が接続された第１〜第Ｎ（Ｎ≧２）のインダクタンス素子と、そのインダクタンス素子の他方の端子に接続された第１〜第Ｎ（Ｎ≧２）の被保護回路側端子と、入力側端子に一方の端子が接続された入力電圧制限部と、その入力電圧制限部の他方の端子に接続されたグランド端子とを有する避雷器であって、入力電圧制限部を、入力側端子のうちいずれか２つの入力側端子間に第１の酸化亜鉛バリスタと第２の酸化亜鉛バリスタとを直列に接続し、第１の酸化亜鉛バリスタと第２の酸化亜鉛バリスタとの接続中点と、グランド端子と、の間にガスアレスタと第３の酸化亜鉛バリスタとを並列に接続した構成としている。

この構成によれば、入力側端子とグランド端子との間に接続された入力電圧制限部は、所定の電圧を越える誘導雷サージのインパルス電流のエネルギーをグランド端子から大地へ放流し、大地に対する誘導雷インパルス電圧のピーク電圧を低く抑えるため、インダクタンス素子に加わるインパルス電圧のピーク値を小さくすることができる。

これにより、インパルス電流によってインダクタンス素子のコアに生じる磁束数を減らすことができ、インダクタンス素子のコアの磁気飽和を抑制することが容易となる。

つまり、コアの磁気飽和によってインダクタンスの低下してしまうのを防止できるため、入力側端子から侵入するインパルス電流を効果的に低減することができる。

その結果、十分な避雷効果が得られるため、障害を生じることなく被保護回路側端子へ所定の入力電圧を安定して供給できる避雷器を提供することができる。

本発明の避雷器によれば、前記構成に加え、第１の酸化亜鉛バリスタのバリスタ電圧Ｖｚ１と第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ１と、第２の酸化亜鉛バリスタのバリスタ電圧Ｖｚ２と第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ２は、いずれも所定の地絡電圧Ｖｅよりも大きいとするのが好ましい。

この構成によれば、例えば、２つの入力側端子が、三相４線式回路の電源回路に接続されて単相入力用の避雷器として使用された場合において、電源回路側に地絡異常が発生し、仮に一相地絡回路が形成され、それぞれの入力側端子の大地に対する電圧として定格入力

電圧Ｖｔ１と合計バリスタ電圧Ｖｔ２のいずれも所定の地絡電圧Ｖｅ以上となっているため、入力電圧制限部が全体として機能することがなくなる。

したがって、所定の地絡電圧Ｖｅによって第１の酸化亜鉛バリスタ、第２の酸化亜鉛バリスタあるいは第３の酸化亜鉛バリスタに過電流が流れ、劣化や破損することが防止されるため、避雷器自体の機能を損なうことがなくなる。

本発明の避雷器によれば、前記構成に加え、ガスアレスタの動作開始電圧Ｖａは、第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３よりも高く、かつ、第３の酸化亜鉛バリスタの制限電圧Ｖｓ３よりも低いことが好ましい。

この構成によれば、通常の使用状態や前述したように入力側端子に所定の地絡電圧Ｖｅが印加された場合においても、ガスアレスタの不要な動作を防止することできる。

また、ガスアレスタの動作開始電圧Ｖａは、第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３よりも高いので、誘導雷サージのインパルス電圧の急峻な立ち上がりに対して、応答速度の早い第３の酸化亜鉛バリスタがガスアレスタよりも早く動作して、ガスアレスタの動作が開始されるまでの間の立ち上がりのピーク値を抑制できる。

一方、ガスアレスタの動作開始電圧Ｖａは第３の酸化亜鉛バリスタの制限電圧Ｖｓ３よりも低いので、第３の酸化亜鉛バリスタよりも遅れて応答を始めたガスアレスタが第３の酸化亜鉛バリスタの制限電圧Ｖｓ３よりも低い動作開始電圧Ｖａで内部放電を生じ、サージエネルギーをグランド端子から大地へ放流しながら、大地に対する誘導雷インパルス電圧のピーク値を継続して抑制できる。

また、ガスアレスタの動作開始電圧Ｖａを第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３よりも高くしつつなるべく低めにおさえることにより、第３の酸化亜鉛バリスタの制限電圧Ｖｓ３も低めにできるため、誘導雷インパルス電圧の立ち上がりのピーク電圧を低く抑えられ、インダクタンス素子に加わるインパルス電圧のピーク値を小さくすることができる。

これにより、インパルス電流によってインダクタンス素子のコアに生じる磁束数を減らすことができ、インダクタンス素子のコアの磁気飽和を抑制することが容易となる
本発明の避雷器によれば、前記構成に加え、第１の酸化亜鉛バリスタのバリスタ電圧Ｖｚ１と、第２の酸化亜鉛バリスタのバリスタ電圧Ｖｚ２は、いずれも２つの入力側端子間に入力される所定の入力側端子間電圧Ｖｉよりも高いことが好ましい。

この構成によれば、例えば、２つの入力側端子が、単相入力用の避雷器として使用された場合において、いずれか一方の入力側端子に侵入した誘導雷サージのインパルス電圧に応答したガスアレスタは、内部放電が始まると制限電圧が数十Ｖ程度に下がり誘導雷サージが消滅した後も所定の入力側端子間電圧Ｖｉによって内部放電が持続しようとする、いわゆる続流の現象が生じるがこの現象を防止できる。

つまり、誘導雷サージによって第１の酸化亜鉛バリスタまたは第２の酸化亜鉛バリスタのいずれかに印加されていた電圧が、所定の入力側端子間電圧Ｖｉ以下となった時点で、入力側端子とガスアレスタとの間が導通を遮断されるため、続流の現象を防止できる。

本発明の避雷器によれば、前記構成に加え、第１〜第Ｎ（Ｎ≧２）のインダクタンス素子のうち、少なくとも一対のインダクタンス素子は、単相用ＥＩ型のコアと、そのコアに、相互に磁路を共有し行きの電流と帰りの電流に対する磁束をキャンセルするような巻き方をしたコモンモードチョークコイルとを備えた構成であることが好ましい。

この構成によれば、例えばＡＣ１００Ｖの電源入力用の避雷器として使用され、その負荷電流が数十Ａレベルになったとしても、行きの電流と帰りの電流によってコアに生じる磁束がキャンセルされ磁気飽和が十分に抑制されるため、インダクタンスが低下せず対地の誘導雷サージのインパルス電流を十分に低減することができる。

本発明の避雷器によれば、一対のインダクタンス素子は、飽和磁束密度を１．７Ｔ〜２．１Ｔ、比透磁率μを１０００〜４０００、平均磁路長を１２Ｃｍ〜１８Ｃｍ、磁路断面積を１００ｍｍ^２〜２０００ｍｍ^２に設定した珪素鋼板のコアと、前記コアに１０回〜１００回の範囲で導線を巻回したコイルとを備えた構成であることが好ましい。

この構成によれば、定格入力電圧がＡＣ１００Ｖ〜ＡＣ４００Ｖ、負荷電流が０．１Ａ〜１００Ａの範囲に対応することが可能となるのに加え、飽和磁束密度がより高くなることにより、誘導雷サージのインパルス電流による磁気飽和が抑制され、インダクタンスが低下するのを防止し、入力側端子から侵入するインパルス電流を効果的に低減することができる。

本発明の避雷器の構成によれば、本発明は、上記の課題を解決するもので、そのインパルス電流によるインダクタンス素子のコアの磁気飽和を抑制することにより、インダクタンスが低下するのを防止し、入力側端子から侵入するインパルス電流を効果的に低減することができる、簡素な構成の避雷器を提供できる。

本発明の実施の形態における避雷器の全体回路図本発明の実施の形態における避雷器の入力電圧制限部の回路図（ａ）本発明の実施の形態における一対のインダクタンス素子の全体外観図、（ｂ）本発明の実施の形態における単相用ＥＩ型のコアの平面図インパルス試験の測定回路図誘導雷サージの標準インパルス電流の波形図（ａ）本実施の形態による避雷器を測定した充電電圧波形図、（ｂ）従来例の避雷器を測定した充電電圧の波形図直流電源の印加電圧Ｅと充電電圧Ｖｃの関係を示す図直流電源の印加電圧Ｅと放電電流ｉの関係を示す図インパルス試験の測定回路図制限電圧Ｖｓとピーク電流値ｉｐｅａｋとの関係を示す図従来の避雷器の回路図

以下、本発明の実施の形態を説明するために、図面を参照して説明する。

図１は、本発明の実施の形態における避雷器の全体回路図で、図２は、本発明の実施の形態における避雷器の入力電圧制限部の回路図で、図３（ａ）は、本発明の実施の形態における一対のインダクタンス素子の全体外観図で、図３（ｂ）は、本発明の実施の形態における単相用ＥＩ型のコアの平面図で、図４は、インパルス試験の測定回路図で、図５は、誘導雷サージの標準インパルス電流の波形図で、図６（ａ）は、本実施の形態による避雷器を測定した充電電圧波形図で、図６（ｂ）は、従来例の避雷器を測定した充電電圧の波形図で、図７は、直流電源の印加電圧Ｅと充電電圧Ｖｃの関係を示す図で、図８は、直流電源の印加電圧Ｅと放電電流ｉの関係を示す図で、図９は、インパルス試験の測定回路図で、図１０は、制限電圧Ｖｓとピーク電流値ｉｐｅａｋとの関係を示す図である。

まず、図１で示したように、本発明の実施の形態における避雷器１０は、入力側端子として、第１の入力側端子１１ａ、第２の入力側端子１１ｂとグランド端子１５を有している。

ここで、第１の入力側端子１１ａに対応して第１のインダクタンス素子１２ａの一方の端子が接続され、その他方の端子に第１の被保護回路側端子１３ａが接続されている。

同様に、第２の入力側端子１１ｂに対応して第２のインダクタンス素子１２ｂの一方の端子が接続され、その他方の端子に第２の被保護回路側端子１３ｂが接続されている。

一方、第１の入力側端子１１ａは、第１のインダクタンス素子１２ａとの接続中点１４ａから入力電圧制限部１４に接続され、その入力電圧制限部１４を介して、グランド端子１５に接続されている。

同様に、第２の入力側端子１１ｂは、第２のインダクタンス素子１２ｂとの接続中点１４ｂから入力電圧制限部１４に接続され、その入力電圧制限部１４を介して、グランド端子１５に接続されている。

そして、後段においては、第１のインダクタンス素子１２ａと第１の被保護回路側端子１３ａとの接続中点１６ａと、第２のインダクタンス素子１２ｂと第２の被保護回路側端子１３ｂとの接続中点１６ｂと、の間に出力側の電圧制限用として酸化亜鉛バリスタ１６が接続されている。

また、第１のインダクタンス素子１２ａと第２のインダクタンス素子１２ｂを備えた一対のインダクタンス素子１２は、単相用ＥＩ型のコア１２ｃを有している。

そして、第１のインダクタンス素子１２ａと第２のインダクタンス素子１２ｂは、単相用ＥＩ型のコア１２ｃにおいて相互に磁路を共有し、行きの電流と帰りの電流に対する磁束をキャンセルするような巻き方をしたコモンモードチョークコイルによって構成されている。

次に、入力電圧制限部１４の構成について図２を用いて詳細に説明する。

入力電圧制限部１４においては、接続中点１４ａと接続中点１４ｂとの間に第１の酸化亜鉛バリスタ１４１と第２の酸化亜鉛バリスタ１４２とが接続中点１４ｃを介して直列に接続されているが、これは、第１の入力側端子１１ａと第２の入力側端子１１ｂとの間に第１の酸化亜鉛バリスタ１４１と第２の酸化亜鉛バリスタ１４２とを直列に接続しているのと電気的に等価である。

そして、第１の酸化亜鉛バリスタ１４１と第２の酸化亜鉛バリスタ１４２との接続中点１４ｃと、グランド端子１５と、の間に第３の酸化亜鉛バリスタ１４３とガスアレスタ１４４とを並列に接続した構成としている。

ここで、第３の酸化亜鉛バリスタ１４３とガスアレスタ１４４との並列回路は、接続中点１４ｃと短絡した接続点１４ｄと、グランド端子１５と短絡した接続点１４ｆと、の間に接続されている。

また、ガスアレスタ１４４のセンタ極は、接続点１４ｆを介してグランド端子１５に接続され、ガスアレスタ１４４の片極と対面極は、共に接続点１４ｅを介して接続点１４ｄに接続されている。

このような構成により、入力電圧制限部１４は、全体として第１の入力側端子１１ａと第２の入力側端子１１ｂのいずれかに侵入した所定の制限電圧を越える誘導雷サージのインパルス電流のエネルギーをグランド端子１５から大地へ放流し、これにより大地に対する誘導雷サージのインパルス電圧のピーク電圧を約３００Ｖ〜１２００Ｖの範囲に低く抑えることができている。

したがって、インパルス電流によって一対のインダクタンス素子１２のコア１２ｃに生じる磁束数を減らすことができるため、コア１２ｃの磁気飽和を抑制することが容易となる。

つまり、コア１２ｃの磁気飽和によって第１のインダクタンス素子１２ａおよび第２のインダクタンス素子１２ｂのインダクタンスが低下してしまうのを防止できるため、第１の入力側端子１１ａまたは第２の入力側端子１１ｂから侵入するインパルス電流を効果的に低減することができる。

その結果、十分な避雷効果が得られ、誘導雷サージが侵入してもコア１２ｃの磁気飽和による障害を生じることなく第１の被保護回路側端子１３ａおよび第２の被保護回路側端子１３ｂへ所定の入力電圧を安定して供給できる避雷器１０を提供することができる。

次に、入力電圧制限部１４を構成する第１の酸化亜鉛バリスタ１４１、第２の酸化亜鉛バリスタ１４２、第３の酸化亜鉛バリスタ１４３およびガスアレスタ１４４の好ましい特性値とその作用について説明する。

まず、第１の酸化亜鉛バリスタ１４１のバリスタ電圧Ｖｚ１と第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ１と、第２の酸化亜鉛バリスタ１４２のバリスタ電圧Ｖｚ２と第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ２は、いずれも所定の地絡電圧Ｖｅよりも大きいとするのが好ましい。

例えば、第１の酸化亜鉛バリスタ１４１のバリスタ電圧Ｖｚ１を２２０Ｖ、第２の酸化亜鉛バリスタ１４２のバリスタ電圧Ｖｚ２を２２０Ｖ、第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３を２２０Ｖとすればよく、その場合、合計バリスタ電圧Ｖｔ１と合計バリスタ電圧Ｖｔ２はそれぞれ４４０Ｖとなる。

以上の関係は、次の（数１）で表される。

例えば、第１の入力側端子１１ａと第２の入力側端子１１ｂが、三相４線式回路の電源回路に接続されてＡＣ１００Ｖの電源入力用の避雷器として使用された場合に、その電源回路のある一相に地絡異常が発生したとする。

このとき、一相地絡回路が形成され、第１の入力側端子１１ａと第２の入力側端子１１

この構成によれば、合計バリスタ電圧Ｖｔ１と合計バリスタ電圧Ｖｔ２がいずれもその地絡電圧Ｖｅよりも大きくなっているため、入力電圧制限部１４が全体として機能することがなくなる。

したがって、所定の地絡電圧Ｖｅによって第１の酸化亜鉛バリスタ１４１、第２の酸化亜鉛バリスタ１４２あるいは第３の酸化亜鉛バリスタ１４３に過電流が流れ、劣化や破損することが防止されるため、避雷器１０自体の機能を損なうことがなくなる。

また、ガスアレスタ１４４の動作開始電圧Ｖａは、第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３よりも高く、かつ、第３の酸化亜鉛バリスタ１４３の制限電圧Ｖｓ３よりも低くすることが好ましい。

例えば、第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３を２２０Ｖ、第３の酸化亜鉛バリスタ１４３の制限電圧Ｖｓ３を４５０Ｖとすれば、ガスアレスタ１４４の動作開始電圧Ｖａを３５０Ｖとすればよい。

以上の関係は、次の（数２）で表される。

この構成によれば、ガスアレスタ１４４の動作開始電圧Ｖａは、第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３よりも高いので、通常の使用状態や前述したように第１の入力側端子１１ａまたは第２の入力側端子１１ｂに前述した所定の地絡電圧Ｖｅが印加された場合においても、ガスアレスタ１４４の不要な動作を防止することできる。

また、ガスアレスタ１４４の動作開始電圧Ｖａは、第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３よりも高いので、誘導雷サージのインパルス電圧の急峻な立ち上がりに対して、応答速度の早い第３の酸化亜鉛バリスタ１４３がガスアレスタ１４４よりも早く動作して、ガスアレスタ１４４の動作が開始されるまでの間の立ち上がりのピーク値を抑制できる。

一方、ガスアレスタ１４４の動作開始電圧Ｖａは第３の酸化亜鉛バリスタ１４３の制限電圧Ｖｓ３よりも低いので、第３の酸化亜鉛バリスタ１４３よりも遅れて応答を始めたガスアレスタ１４４が、第３の酸化亜鉛バリスタ１４３の制限電圧Ｖｓ３よりも低い動作開始電圧Ｖａで内部放電を生じ、サージエネルギーをグランド端子１５から大地へ放流しながら、大地に対する誘導雷インパルス電圧のピーク値を継続して抑制できる。

そして、ガスアレスタ１４４の動作開始電圧Ｖａを第３の酸化亜鉛バリスタ１４３のバリスタ電圧Ｖｚ３よりも高くしつつなるべく低めにおさえることにより、第３の酸化亜鉛バリスタ１４３の制限電圧Ｖｓ３も低めにできるため、誘導雷サージのインパルス電圧の立ち上がりのピーク電圧を低く抑えられ、第１のインダクタンス素子１２ａや第２のインダクタンス素子１２ｂに加わるインパルス電圧のピーク値を抑えることができる。

これにより、インパルス電流によって一対のインダクタンス素子１２のコア１２ｃに生じる磁束数を減らすことができ、コア１２ｃの磁気飽和を抑制することが容易となる
また、第１の酸化亜鉛バリスタ１４１のバリスタ電圧Ｖｚ１と、第２の酸化亜鉛バリスタ１４２のバリスタ電圧Ｖｚ２は、いずれも第１の入力側端子１１ａと第２の入力側端子１１ｂとの間に入力される所定の入力側端子間電圧Ｖｉよりも高いことが好ましい。

例えば、第１の酸化亜鉛バリスタ１４１のバリスタ電圧Ｖｚ１を２２０Ｖ、第２の酸化亜鉛バリスタ１４２のバリスタ電圧Ｖｚ２を２２０Ｖとして、どちらも第１の入力側端子１１ａと第２の入力側端子１１ｂとの間に入力される所定の入力側端子間電圧Ｖｉ、すな

よい。

以上の関係は、次の（数３）で表される。

この構成によれば、第１の入力側端子１１ａと第２の入力側端子１１ｂとが単相入力用の避雷器として使用された場合において、いずれか一方の入力側端子に侵入した誘導雷サージのインパルス電圧に応答したガスアレスタ１４４が、内部放電が始まると制限電圧が数十Ｖ程度に下がり誘導雷サージが消滅した後も所定の入力側端子間電圧Ｖｉが印加され続けることによって内部放電が持続しようとする、いわゆる続流の現象を防止できる。

つまり、誘導雷サージによって第１の酸化亜鉛バリスタ１４１または第２の酸化亜鉛バリスタ１４２のいずれかに印加されていたサージ電圧が、所定の入力側端子間電圧Ｖｉよりも高いバリスタ電圧以下となった時点で、第１の入力側端子１１ａまたは第２の入力側端子１１ｂとガスアレスタ１４４との間の導通が遮断されるため、上述したガスアレスタ１４４の続流の現象を防止できる。

次に、図３（ａ）と図３（ｂ）を用いて、一対のインダクタンス素子１２の構成について説明する。

図３（ａ）は、一対のインダクタンス素子１２の全体外観図を示しているが、一対のインダクタンス素子１２は、飽和磁束密度を１．７Ｔ〜２．１Ｔ、比透磁率μｓを１０００〜４０００、平均磁路長を１２Ｃｍ〜１８Ｃｍ、磁路断面積を１００ｍｍ^２〜２０００ｍｍ^２に設定した珪素鋼板の単相用ＥＩ型のコア１２ｃと、その単相用ＥＩ型のコア１２ｃ（図３（ｂ）参照）に対して１０回〜１００回の範囲で導線を巻回した一対のコイルである第１のインダクタンス素子１２ａと第２のインダクタンス素子１２ｂとから構成されている。

また、図３（ｂ）で示したように、飽和磁束密度のより高い珪素鋼板の単相用ＥＩ型のコア１２ｃを採用することによって、誘導雷サージのインパルス電流によるコア１２ｃの磁気飽和が抑制され、インダクタンスが低下するのを防止し、第１の入力側端子１１ａまたは第２の入力側端子１１ｂから侵入するインパルス電流を効果的に低減することができる。

また、前述したように、第１のインダクタンス素子１２ａと第２のインダクタンス素子１２ｂは、単相用ＥＩ型のコア１２ｃにおいて相互に磁路を共有し、行きの電流と帰りの電流に対する磁束をキャンセルするような巻き方をしたコモンモードチョークコイルによって構成されている。

これにより、例えばＡＣ１００Ｖの電源入力用の避雷器として使用され、通常の使用状態においてその負荷電流が数十Ａレベルになったとしても、行きの電流と帰りの電流によってコア１２ｃに生じる磁束がキャンセルされるため磁気飽和が十分に抑制される。

したがって、インダクタンスが低下せず対地の誘導雷サージのインパルス電流を十分に低減することができる。

また、珪素鋼板の単相用ＥＩ型のコア１２ｃの特性値を上述した数値範囲に設定することで入力電圧がＡＣ１００Ｖ〜ＡＣ４００Ｖ、負荷電流が０．１Ａ〜１００Ａの範囲の定格入力電圧にも十分に対応することが可能となっている。

次に、上述した避雷器１０の全体構成により、雷誘導サージのインパルス電圧が印加されたとしても一対のインダクタンス素子１２のコア１２ｃにおける磁気飽和が抑制され、高いインダクタンスが確保されていることを検証するため、図４に示した雷誘導サージのインパルス試験の測定回路図に基づいて、図５に示した誘導雷サージの標準インパルス電流を印加することによって測定を行った。

ここで測定の対象となるのは、避雷器１０の第１のインダクタンス素子１２ａであって、第１の入力側端子１１ａに誘導雷サージの標準のインパルス電流を印加すると、避雷器１０の入力電圧制限部１４と第１のインダクタンス素子１２ａの作用によって低減された放電電流ｉが、第１の被保護回路側端子１３ａからダイオード２４を介して４７μＦのキャパシタンスを有する負荷コンデンサ２５に流れ、負荷コンデンサ２５が充電される。

したがって、グランドに対する負荷コンデンサ端子２５ａの負荷コンデンサ端子２５ａの電圧を測定すれば、負荷コンデンサ２５の両端に発生する電圧波形、すなわち負荷コンデンサ２５の充電電圧Ｖｃの波形を観測することができ、これによりコア１２ｃの磁気飽和が抑制され、十分なインダクタンスが確保され放電電流ｉを十分に低減できているかどうかを検証できる。

また、避雷器１０のグランド端子１５は、直流電源２０や入力コンデンサ２１のマイナス側端子と共にグランドに接続され、前述したような所望の電圧制限特性が得られるようになっている。

なお、避雷器１０の第１の入力側端子１１ａの入力側に直流柢抗２２とインダクタンス素子２３とが直列に接続されているのは、雷誘導サージの標準インパルス電流（図５参照）を発生させるためのものである。

まず、測定を開始する前にスイッチＳＷを切り替え、電源側端子２０ａと入力コンデンサ側端子２１ａとを接続し、印加電圧Ｅを発生する直流電源２０によって入力コンデンサ２１を十分に充電する（ＳＷｏｆｆの状態）。

次に、スイッチＳＷの切り替えにより、入力コンデンサ側端子２１ａを電源側端子２０ａから切り離し、入力端子２２ａに接続する（ＳＷｏｎの状態）。

そうすると、避雷器１０の第１の入力側端子１１ａには、図５で示したような、波形の立ち上がり時間（Ｔ１：波頭長）が８μｓ、電流ピーク値（Ｉｐ）の５０％になるまでの時間（Ｔ２：波尾長）が２０μｓの標準インパルス電流が印加される。

このようにして、第１の入力側端子１１ａとグランド端子１５との間に０．５ｋＶ、０．０８５ｋＡから２０ｋＶ、３．４ｋＡまでの範囲における誘導雷サージのインパルス電流を印加したインパルス試験を行うことができる。

そして、負荷コンデンサ端子２５ａとグランドとの間の充電電圧ＶＣの波形を観測することで、コア１２ｃの磁気飽和が抑制され、十分なインダクタンスが確保され放電電流ｉを十分に低減できているかどうかを検証できる。

すなわち、負荷コンデンサ２５のキャパシタンスをＣｏとすると、充電電圧Ｖｃと放電電流ｉとの関係は、次の（数４）のようになる。

したがって、放電電流ｉが低減され小さくなるほど、充電電圧Ｖｃが低くなることが分かる。

次に、図６（ａ）と図６（ｂ）を用いて、前述した負荷コンデンサ端子２５ａとグランドとの間の充電電圧の波形について説明する。

ここで、図６（ａ）は、直流電源２０の印加電圧Ｅを２０ｋＶとしたときの本実施の形態による避雷器１０を測定した充電電圧の波形図で、図６（ｂ）は、直流電源２０の印加電圧Ｅを３ｋＶとしたときの従来例の避雷器を測定した充電電圧の波形図である。

また、同充電電圧の波形図のＸ軸については、図６（ａ）、（ｂ）共に１０μｓ／ｄｉｖに設定されているが、そのＹ軸については、図６（ａ）は５Ｖ／ｄｉｖに設定され、図６（ｂ）は５０Ｖ／ｄｉｖに設定されている。

なお、比較に用いた従来例における避雷器は、入力側端子間に複数個のガスアレスタを挿入し、かつ、それぞれの入力側端子とグランド間に複数個のガスアレスタを挿入し、インダクタンス素子として、飽和磁束密度を０．３Ｔ〜０．６Ｔ、比透磁率μｓを２５００〜１２０００、平均磁路長を９Ｃｍ、磁路断面積１２０ｍｍ^２に設定したＭｎ−Ｚｎフェライトコアと、そのフェライトコアに対して導線を９回程度巻回したコイルを備えたものである。

図６（ａ）、図６（ｂ）いずれの充電電圧の波形図も、ＳＷｏｎの時点から負荷コンデンサ２５の充電が開始され、そこから約２５μｓの間継続する過渡状態の区間を経た後に放電電流ｉの流れが止まり、負荷コンデンサ２５が充電電圧Ｖｃで充電された状態で定常状態となっている。

すなわち、ＳＷｏｎ直前における電圧レベルから定常状態における電圧レベルまで増加した電圧相当分が負荷コンデンサ２５の充電電圧Ｖｃとなり、この充電電圧Ｖｃが低いほど、第１のインダクタンス素子１２ａを流れる放電電流ｉが低減されていると言える。

ここで、前述した過渡状態の区間において充電電圧Ｖｃが極大値を示しているが、これは純粋な充電電圧の波形に加え、観測を行ったオシロスコープの測定用プローブ端子間に存在する配線のインピーダンスと放電電流ｉの積により生じる過渡的な電位差が加わったためのものであると考えられる。

そして、前述したように第１の入力側端子１１ａとグランド端子１５との間に印加する標準インパルス電流を０．５ｋＶ、０．０８５ｋＡから２０ｋＶ、３．４ｋＡまでの範囲で段階的に可変して、それぞれの印加条件についてこのような充電電圧Ｖｃの波形を逐次観測し、直流電源２０の印加電圧Ｅと定常状態における充電電圧Ｖｃとの関係を取得してグラフ化して比較例と併せて図７に示した。

ここで、本実施の形態による第１のインダクタンス素子１２ａについて測定したものを黒丸でプロットしてそれらを実線で結び、従来例のインダクタンス素子について測定したものをひし形でプロットしそれらを波線で結んだ。

また、負荷コンデンサ２５のキャパシタンスをＣｏ（＝４７μＦ）とし、その両端の電圧がＳＷｏｎ時点のｔ＝０からｔ秒間経過後に充電電圧Ｖｃに到達したとすると、そのｔ秒間に流れた平均的な放電電流ｉとしては、上記の（数４）から次の（数５）が導かれる。

まず、それぞれの印加条件について充電電圧Ｖｃを観測し、それをグラフ化して比較例の結果と併せて図７に示した。

次に、それぞれの印加条件について観測した充電電圧Ｖｃから上記の数式２を用いて平均的な放電電流ｉを求め、それをグラフ化し比較例の結果と併せて図８に示した。

本図から明らかなように、従来の避雷器においては、コアの磁気飽和によりインダクタンス素子のインダクタンスが大きく低下するため、負荷コンデンサ２５の充電電圧Ｖｃから得られる平均的な放電電流ｉの値は、直流電源２０の印加電圧Ｅが１ｋＶ程度で１００Ａを超過し印加電圧Ｅと比例的に増加しているので対し、本実施の形態による避雷器１０においては、直流電源２０の印加電圧Ｅの値にかかわらず、８Ａ〜１３Ａ程度に低減されていることが検証できた。

このことから、従来の避雷器においては、インパルス電流のような急峻な立ち上がりを有する大電流により、インダクタンス素子の磁気飽和が生じるため、本来のインダクタンスを確保することができていないのに対して、本実施の形態による構成であれば、第１のインダクタンス素子１２ａのコア１２ｃに磁気飽和を生じることなく、本来のインダクタンスを十分に確保できていることが分かる。

次に、上述した一対のインダクタンス素子１２の構成により、雷誘導サージのインパルス電圧が印加されたとしても第１のインダクタンス素子１２ａのコア１２ｃにおける磁気飽和が抑制され、高いインダクタンスが確保されていることを検証するため、図９に示した雷誘導サージのインパルス試験の測定回路図に基づいて、図５に示した誘導雷サージの標準インパルス電流を印加することによって測定を行った。

ここで測定の対象となるのは、第１のインダクタンス素子１２ａであって、第１の入力側端子１１ａに誘導雷サージの標準のインパルス電流を印加すると、第１のインダクタンス１２ａのインダクタンスによってその放電電流ｉのピーク電流値ｉｐｅａｋが低減され、出力抵抗３０を流れる。

したがって、オシロスコープ３１のＣＨ１端子にて酸化亜鉛バリスタ３２の両端の電圧（第１の入力側端子１１ａと入力側端子１１ｃとの間の電圧）を観測し、ＣＨ２端子にて抵抗値０．１Ωを有する出力抵抗３０の両端の電圧（第１の被保護回路側端子１３ａと出力側端子１３ｃに短絡された入力側端子１１ｃとの間の電圧）を観測することにより、酸化亜鉛バリスタ３２の制限電圧Ｖｓと放電電流ｉのピーク電流値ｉｐｅａｋとの関係が取得できる。

この観測を繰り返し、制限電圧Ｖｓが異なる酸化亜鉛バリスタ３２を１００Ｖ〜１２００Ｖの範囲で段階的に付け替え、それぞれについて制限電圧Ｖｓと放電電流ｉのピーク電流値ｉｐｅａｋとの関係を取得することにより、上述した一対のインダクタンス素子１２自体の構成によってコア１２ｃの磁気飽和が抑制され、十分なインダクタンスが確保され放電電流ｉを十分に低減できているかどうかを検証できる。

なお、図９に示した測定回路において、直流抵抗２２とインダクタンス素子２３とが第１の入力側端子１１ａの入力側に直列に接続されているのは、図４で示した測定回路と同じく雷誘導サージの標準インパルス電流（図５参照）を発生させるためのものである。

このようにして、第１の入力側端子１１ａと入力側端子１１ｃとの間に５ｋＶ、０．８ｋＡの誘導雷サージを印加したインパルス試験を行うことができる。

次に、図１０を用いて、本実施の形態による避雷器１０の効果を従来例のものと比較して説明する。

ここで、座標のＸ軸に酸化亜鉛バリスタ３２の制限電圧Ｖｓを、Ｙ軸に放電電流ｉのピーク電流値ｉｐｅａｋを示したが、本実施の形態による第１のインダクタンス素子１２ａについて測定したものを黒丸でプロットしてそれらを実線で結び、従来例のインダクタンス素子について測定したものをひし形でプロットしそれらを波線で結んだ。

なお、比較に用いた従来例におけるインダクタンス素子として、飽和磁束密度を０．３Ｔ〜０．６Ｔ、比透磁率μｓを２５００〜１２０００、平均磁路長を９Ｃｍ、磁路断面積１２０ｍｍ^２に設定したＭｎ−Ｚｎフェライトコアと、そのフェライトコアに対して導線を９回程度巻回したコイルを備えたものを用いた。

本図から明らかなように、従来例によるインダクタンス素子の場合は、酸化亜鉛バリスタ３２の制限電圧Ｖｓが１００Ｖと低く設定されているにもかかわらず、放電電流ｉのピーク電流値ｉｐｅａｋが５００Ａにも達することからそのときのインピーダンスは計算値５Ω程度と非常に小さく、コアの磁気飽和により十分なインダクタンスが確保できていないことが分かる。

一方、本実施の形態によるインダクタンス素子１２ａは、酸化亜鉛バリスタ３２の制限電圧Ｖｓが高めの１１３０Ｖの場合であっても、放電電流ｉのピーク電流値ｉｐｅａｋが１０２Ａ程度に低減されており、ピーク電流値ｉｐｅａｋが６Ａ〜１０２Ａの範囲において計算値１１Ω〜６３Ωの範囲のインピーダンスが確保されていることが分かり、コア１２ｃの磁気飽和が抑制されていることが検証できた。

なお、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。

本発明の避雷器は、各種計装機器を用いた自動制御システムまたは集中的な計測管理システムなどにおいて、電源ラインや信号伝送ラインとそれに接続される電子機器との間に介装され電源ラインや信号伝送ラインに侵入する雷誘導インパルスなどのインパルス電圧を効果的に抑制し電子機器を確実に保護できるので有用である。

１０避雷器
１１ａ第１の入力側端子
１１ｂ第２の入力側端子
１１ｃ入力側端子
１２一対のインダクタンス素子
１２ａ第１のインダクタンス素子
１２ｂ第２のインダクタンス素子
１２ｃコア
１３ａ第１の被保護回路側端子
１３ｂ第２の被保護回路側端子
１３ｃ出力側端子
１４入力電圧制限部
１４ａ、１４ｂ、１４ｃ、１６ａ、１６ｂ接続中点
１４ｄ、１４ｅ、１４ｆ接続点
１５グランド端子
１６酸化亜鉛バリスタ
２０直流電源
２０ａ電源側端子
２１入力コンデンサ
２１ａ入力コンデンサ側端子
２２直流抵抗
２２ａ入力端子
２３インダクタンス素子
２４ダイオード
２５負荷コンデンサ
２５ａ負荷コンデンサ端子
３０出力抵抗
３１オシロスコープ
３２酸化亜鉛バリスタ
１４１第１の酸化亜鉛バリスタ
１４２第２の酸化亜鉛バリスタ
１４３第３の酸化亜鉛バリスタ
１４４ガスアレスタ
ＳＷスイッチ
Ｅ印加電圧
ｉ放電電流
ｉｐｅａｋピーク電流値
Ｖｚ１、Ｖｚ２、Ｖｚ３バリスタ電圧
Ｖｔ１、Ｖｔ２合計バリスタ電圧
Ｖａ動作開始電圧
ｖｅ所定の地絡電圧
ｖｃ充電電圧
Ｖｉ所定の入力側端子間電圧
Ｖｓ、Ｖｓ３制限電圧
Ｔ１波頭長
Ｔ２波尾長
Ｉｐ電流ピーク値

Claims

第１〜第Ｎ（Ｎ≧２）の入力側端子と、その入力側端子に一方の端子が接続された第１〜第Ｎ（Ｎ≧２）のインダクタンス素子と、そのインダクタンス素子の他方の端子に接続された第１〜第Ｎ（Ｎ≧２）の被保護回路側端子と、前記入力側端子に一方の端子が接続された入力電圧制限部と、その入力電圧制限部の他方の端子に接続されたグランド端子とを有する避雷器であって、
前記入力電圧制限部を、前記入力側端子のうちいずれか２つの入力側端子間に第１の酸化亜鉛バリスタと第２の酸化亜鉛バリスタとを直列に接続し、前記第１の酸化亜鉛バリスタと前記第２の酸化亜鉛バリスタとの接続中点と、前記グランド端子と、の間にガスアレスタと第３の酸化亜鉛バリスタとを並列に接続した構成としたことを特徴とする避雷器。
前記第１の酸化亜鉛バリスタのバリスタ電圧Ｖｚ１と前記第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ１と、前記第２の酸化亜鉛バリスタのバリスタ電圧Ｖｚ２と前記第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３との合計バリスタ電圧Ｖｔ２は、いずれも所定の地絡電圧Ｖｅよりも大きいことを特徴とする請求項１記載の避雷器。
前記ガスアレスタの動作開始電圧Ｖａは、前記第３の酸化亜鉛バリスタのバリスタ電圧Ｖｚ３よりも高く、かつ、前記第３の酸化亜鉛バリスタの制限電圧Ｖｓ３よりも低いことを特徴とする請求項１または２記載の避雷器。
前記第１の酸化亜鉛バリスタのバリスタ電圧Ｖｚ１と、前記第２の酸化亜鉛バリスタのバリスタ電圧Ｖｚ２は、いずれも前記２つの入力側端子間に入力される所定の入力側端子間電圧Ｖｉよりも高いことを特徴とする請求項１から請求項３のいずれか１項に記載の避雷器。
前記第１〜第Ｎ（Ｎ≧２）のインダクタンス素子のうち、少なくとも一対のインダクタンス素子は、単相用ＥＩ型のコアと、そのコアに、相互に磁路を共有し行きの電流と帰りの電流に対する磁束をキャンセルするような巻き方をしたコモンモードチョークコイルとを備えたことを特徴とする請求項１から請求項４のいずれか１項に記載の避雷器。
前記一対のインダクタンス素子は、飽和磁束密度を１．７Ｔ〜２．１Ｔ、比透磁率μを１０００〜４０００、平均磁路長を１２Ｃｍ〜１８Ｃｍ、磁路断面積を１００ｍｍ^２〜２０００ｍｍ^２に設定した珪素鋼板のコアと、前記コアに１０回〜１００回の範囲で導線を巻回したコイルとを備えたことを特徴とする請求項５記載の避雷器。