JP5388661B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5388661B2 JP5388661B2 JP2009090776A JP2009090776A JP5388661B2 JP 5388661 B2 JP5388661 B2 JP 5388661B2 JP 2009090776 A JP2009090776 A JP 2009090776A JP 2009090776 A JP2009090776 A JP 2009090776A JP 5388661 B2 JP5388661 B2 JP 5388661B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- lead member
- conductor pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W70/093—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H10W72/07141—
-
- H10W72/07336—
-
- H10W72/07636—
-
- H10W72/07651—
-
- H10W72/07653—
-
- H10W72/60—
-
- H10W72/622—
-
- H10W72/631—
-
- H10W72/652—
-
- H10W72/871—
-
- H10W72/886—
-
- H10W72/926—
-
- H10W74/00—
-
- H10W90/734—
-
- H10W90/754—
-
- H10W90/763—
-
- H10W90/764—
Landscapes
- Die Bonding (AREA)
Description
図1は、全体が100で表される、本発明の実施の形態1にかかる電力用半導体装置の断面図であり、ソルダペーストからなるはんだ部材を半導体素子の上下およびリード部材端部の接合部に塗布して、各部材を配置した状態を示す断面図である。また、図2は、電力用半導体装置100の上面図を示す。
なお、電力用半導体装置100は、図示されていない外部との接続用端子や、絶縁基板の裏面に接合される伝熱板などを適宜備えても良い。
従って、リフロー前の状態では、ソルダペーストのチクソトロピックな特性のため、半導体素子4、リード部材10は最終的な位置より高い位置にある。
こうした孤立パターンは、量産における品質の安定性を確保する上できわめて有効であり、生産歩留まりが向上し、低コスト化を図ることができる。
半導体素子4の上面電極5が半導体素子4の中心からずれている場合、平板形状のリード部材10を用いると、図4(a)のように半導体素子4がリード部材10側に引き寄せられて、半導体素子4がリード部材10の短辺方向に傾く現象が観察された。図4(a)では、上面電極5が、半導体素子4の中心より左側に形成されている。
このような現象は、半導体素子4が小さいほど顕著に観察され、半導体素子4の一辺の寸法が10mm以下の場合に特に問題となる。特に、高電流密度の通電が可能で、かつ高温状態での動作が可能なSiC素子では、一辺の寸法が5mm以下のMOSFETの給電接続(上面電極)に対して平板状のリード部材10を用いることが有効であるが、このような現象が問題となる。
半導体素子4の下面電極(図示せず)の接合に関しては、セラミックス製の絶縁基板1の熱膨張係数が半導体素子4に近いため、はんだ部材3の膜厚は100μm以下で足りる。このため、はんだ部材3の所望の厚みの80%以上の粒径を有するNiを主成分とする粒子、ないしはNiめっきを施された金属またはセラミックスの粒子からなるフィラーを混入、分散させたソルダペーストを用いればよい。分散、印刷の特性の観点から粒子は球状に近いことが望ましい。
図6は、本実施の形態3にかかる半導体素子4の上面図であり、制御電極6を有する半導体素子4の接合後の傾きについての対策を示す。図6の半導体素子4では、上面電極5の位置を半導体素子4のほぼ中央に配置している。即ち、リード部材10の幅方向(図6では、上下方向)に対して、距離d1とd2がほぼ等しくなっている。ここで、図6に示すように、d1、d2は、上部電極5の端部から半導体素子4の端部までの距離である。
図8は、全体が300で表される、本発明の実施の形態3にかかる電力用半導体装置の断面図である。電力用半導体装置300は、リード部材10に開口部23が設けられており、他の構造は電力用半導体装置100と同じである。
図9は、本発明の実施の形態5用いるリード部材10であり、(a)は断面図、(b)は上面図を示す。
Claims (7)
- リード部材が接続された半導体素子を有する半導体装置であって、
表面と裏面とを有する絶縁基板と、
該絶縁基板の表面に設けられ、互いに電気的に絶縁された第1導体パターンおよび該第1パターンを挟んでその両側にそれぞれ設けられた第2導体パターンと、
上面電極と制御電極とを含む表面電極と、裏面電極とを有し、該裏面電極が該第1導体パターンに第1はんだ部材で接続された半導体素子と、
該半導体素子の該上面電極に第2はんだ部材で接続され、該上面電極の上方に開口部を有し、かつその両端部は該絶縁基板方向に延びた支持部を有する板状のリード部材とを含み、
該リード部材と該絶縁基板の表面とが平行になるように、該リード部材の両端部が該第2導体パターンにそれぞれ第1はんだ部材で接続されたことを特徴とする半導体装置。 - 上記リード部材は、上記上面電極の上方に突起部を有することを特徴とする請求項1に記載の半導体装置。
- 上記第1はんだ部材は、Niを主成分とする粒子、ないしはNiめっきが施された金属またはセラミックスの粒子を含むはんだ材料からなることを特徴とする請求項1に記載の半導体装置。
- 上記半導体素子の表面電極は、点対称な形状であることを特徴とする請求項1に記載の半導体装置。
- 上記第1導体パターンの上に、上記半導体素子が接合される領域を規定するようにソルダーレジストが設けられ、および/または上記第2導体パターンの上に、上記リード部材が接合される領域を規定するようにソルダーレジストが設けられたことを特徴とする請求項1に記載の半導体装置。
- 上記半導体素子は、複数の炭化珪素からなる半導体素子であり、それぞれの表面電極に上記リード部材が接続されたことを特徴とする請求項1に記載の半導体装置。
- 半導体素子にリード部材を接続する半導体装置の製造方法であって、
互いに電気的に絶縁された第1導体パターンおよび第2導体パターンを有する絶縁基板を準備する工程と、
該第1導体パターンおよび該第2導体パターンの上に第1ソルダペーストを塗布する工程と、
該第1導体パターンの上に、該第1ソルダペーストを介して、上面電極と制御電極とを含む半導体素子を載置する工程と、
板状のリード部材に設けられた開口部が半導体素子の該上面電極の上方に配置され、かつ該リード部材と該絶縁基板の表面とが平行になるように、該第2導体パターンの上に、該第1ソルダペーストを介して該リード部材の両端部をそれぞれ載置する工程と、
該開口部を通して第2ソルダペーストを該半導体素子の該上面電極の上に塗布して、その一部を該リード部材の上にも塗布する工程と、
該第1ソルダペーストおよび該第2ソルダペーストを同時に溶融させた後、固体して、はんだ接合部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090776A JP5388661B2 (ja) | 2009-04-03 | 2009-04-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090776A JP5388661B2 (ja) | 2009-04-03 | 2009-04-03 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010245212A JP2010245212A (ja) | 2010-10-28 |
| JP5388661B2 true JP5388661B2 (ja) | 2014-01-15 |
Family
ID=43097920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009090776A Expired - Fee Related JP5388661B2 (ja) | 2009-04-03 | 2009-04-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5388661B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212713A (ja) * | 2011-03-30 | 2012-11-01 | Toshiba Corp | 半導体装置の実装構造 |
| JP6043049B2 (ja) * | 2011-03-30 | 2016-12-14 | 株式会社東芝 | 半導体装置の実装構造及び半導体装置の実装方法 |
| JP5863602B2 (ja) * | 2011-08-31 | 2016-02-16 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5796520B2 (ja) * | 2012-03-16 | 2015-10-21 | 株式会社豊田自動織機 | 半導体装置 |
| JP5871064B2 (ja) * | 2012-05-29 | 2016-03-01 | 日本精工株式会社 | 電動パワーステアリング装置用の半導体モジュール |
| CN104247012B (zh) | 2012-10-01 | 2017-08-25 | 富士电机株式会社 | 半导体装置及其制造方法 |
| KR101443968B1 (ko) * | 2012-10-29 | 2014-09-23 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
| JP6305302B2 (ja) * | 2014-10-02 | 2018-04-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6293030B2 (ja) * | 2014-10-09 | 2018-03-14 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6361447B2 (ja) | 2014-10-15 | 2018-07-25 | 住友電気工業株式会社 | 半導体モジュール |
| JP6418530B2 (ja) * | 2015-02-13 | 2018-11-07 | 新電元工業株式会社 | 半導体装置の製造方法及び製造用治具 |
| US11276663B2 (en) | 2017-05-19 | 2022-03-15 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
| WO2018211683A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | 電子モジュール、接続体の製造方法及び電子モジュールの製造方法 |
| US11189591B2 (en) | 2017-05-19 | 2021-11-30 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
| JP6858657B2 (ja) * | 2017-06-27 | 2021-04-14 | 三菱電機株式会社 | 電力用半導体装置 |
| CN113056818A (zh) | 2018-11-19 | 2021-06-29 | 罗姆股份有限公司 | 半导体器件 |
| JP7120083B2 (ja) | 2019-03-06 | 2022-08-17 | 株式会社デンソー | 半導体装置 |
| US11996355B2 (en) * | 2019-10-17 | 2024-05-28 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2023018165A (ja) * | 2020-01-17 | 2023-02-08 | パナソニックIpマネジメント株式会社 | 半導体装置 |
| EP4084061A1 (de) * | 2021-04-28 | 2022-11-02 | Siemens Aktiengesellschaft | Schaltungsträger sowie verfahren zum herstellen einer elektrischen verbindung mit diesem |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553434A (en) * | 1978-10-16 | 1980-04-18 | Mitsubishi Electric Corp | Semiconductor device |
| JP4260263B2 (ja) * | 1999-01-28 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4085563B2 (ja) * | 2000-08-24 | 2008-05-14 | 富士電機ホールディングス株式会社 | パワー半導体モジュールの製造方法 |
| JP2004087609A (ja) * | 2002-08-23 | 2004-03-18 | Toshiba Corp | インバータ装置とその製造方法 |
| JP4085768B2 (ja) * | 2002-10-08 | 2008-05-14 | トヨタ自動車株式会社 | 上部電極、パワーモジュール、および上部電極のはんだ付け方法 |
| JP2006135347A (ja) * | 2005-12-12 | 2006-05-25 | Toshiba Corp | セラミックス回路基板 |
| JP2007188933A (ja) * | 2006-01-11 | 2007-07-26 | Fuji Xerox Co Ltd | 複数の素子の実装方法 |
| JP2007305962A (ja) * | 2006-05-12 | 2007-11-22 | Honda Motor Co Ltd | パワー半導体モジュール |
-
2009
- 2009-04-03 JP JP2009090776A patent/JP5388661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010245212A (ja) | 2010-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5388661B2 (ja) | 半導体装置およびその製造方法 | |
| JP4821854B2 (ja) | 放熱配線基板 | |
| JP6206494B2 (ja) | 半導体装置 | |
| JP7180570B2 (ja) | 半導体モジュール | |
| WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
| JPWO2013150772A1 (ja) | 電力変換器 | |
| JP2007184525A (ja) | 電子機器装置 | |
| JP2016167527A (ja) | 半導体モジュール及びその製造方法 | |
| CN107564875A (zh) | 半导体装置 | |
| JP7107199B2 (ja) | 半導体装置 | |
| JP2014029967A (ja) | 半導体装置及びその製造方法 | |
| JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP5233853B2 (ja) | 半導体装置 | |
| JP6107010B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPWO2017037837A1 (ja) | 半導体装置およびパワーエレクトロニクス装置 | |
| JP5579148B2 (ja) | 電力用半導体装置 | |
| JP2019216183A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP5734493B2 (ja) | 電力用半導体装置 | |
| JP5515251B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011023748A (ja) | 電子機器装置 | |
| JP2004221460A (ja) | 半導体部品、半導体装置、及び該半導体装置の製造方法 | |
| WO2020039986A1 (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
| JP6462609B2 (ja) | 半導体装置 | |
| JP2016143685A (ja) | 半導体モジュール | |
| JP4861200B2 (ja) | パワーモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5388661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |