[go: up one dir, main page]

JP5371341B2 - 電気泳動方式の表示装置 - Google Patents

電気泳動方式の表示装置 Download PDF

Info

Publication number
JP5371341B2
JP5371341B2 JP2008237340A JP2008237340A JP5371341B2 JP 5371341 B2 JP5371341 B2 JP 5371341B2 JP 2008237340 A JP2008237340 A JP 2008237340A JP 2008237340 A JP2008237340 A JP 2008237340A JP 5371341 B2 JP5371341 B2 JP 5371341B2
Authority
JP
Japan
Prior art keywords
semiconductor film
electrode
electrophoretic display
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008237340A
Other languages
English (en)
Other versions
JP2009093159A (ja
JP2009093159A5 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008237340A priority Critical patent/JP5371341B2/ja
Publication of JP2009093159A publication Critical patent/JP2009093159A/ja
Publication of JP2009093159A5 publication Critical patent/JP2009093159A5/ja
Application granted granted Critical
Publication of JP5371341B2 publication Critical patent/JP5371341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16755—Substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1679—Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16757—Microcapsules

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、溶媒中に分散された微粒子を、挟持した電極への電圧印加に基づいて、運動または回転させることにより、反射率を変化させて画像を表示する電気泳動方式の表示素子を具備する表示装置及びその作製方法に関する。特に微結晶半導体を用いてチャネル領域が形成された薄膜トランジスタ（以下、ＴＦＴと記す）と電気泳動方式表示素子とを組み合わせて形成される電気泳動方式表示装置及びその作製方法に関する。
近年電子ペーパー（デジタルペーパー、またはペーパーライクディスプレイともいわれる）が注目され、一部実用化されている。電子ペーパーが最終的に目指す形は、紙のように薄く且つ視認性がよく、そして書き換え可能であり電源を切断しても表示が保持される形態である。
電子ペーパー技術の中で、電場によって微粒子を運動または回転を促す現象を利用して画像の表示を行う方式を、電気泳動方式という。電気泳動方式の電子ペーパー（以下、電気泳動方式表示装置という）については特許文献１に開示がなされている。特許文献１によれば、各画素における電極間の電圧を制御するためのスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が用いられている。スイッチング素子としては非晶質半導体膜（アモルファスシリコン等）を用いた薄膜トランジスタ、または多結晶半導体膜（低温ポリシリコン等）を用いた薄膜トランジスタ等が用いられている。なお、多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
特開２００６−２５１０９３号公報
特許文献１にあるように多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタに比べて移動度が２桁以上高く、電気泳動方式表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという問題がある。
一方で、電子ペーパー技術のひとつである電気泳動方式表示装置は、現状の紙による情報媒体に置き換わるには、雑誌や新聞の紙面のように折りたたみ可能な大面積表示媒体として製造されることが必要となる。そのため、有機半導体層等を使った薄膜トランジスタを可撓性基板上に設ける構成では、折りたたみ可能な大面積表示媒体として製造することが可能であるものの、動画等の良好な表示を得るためには、移動度等の電気特性の点で改良の余地が残り得る。
上述した問題に鑑み、本発明は、電気特性が高く、信頼性の高い薄膜トランジスタを有し、且つ軽く、可撓性を有する電気泳動方式表示装置及びその作製方法を提供することを課題とする。
逆スタガ型の薄膜トランジスタを有する電気泳動方式表示装置において、逆スタガの薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜（セミアモルファス半導体膜ともいう。）が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。そして当該逆スタガ型の薄膜トランジスタは可撓性基板に挟持されて設け、薄膜トランジスタには、画素電極により電気的に接続された電気泳動方式表示素子が設ける。そして電気泳動方式表示素子は画素電極の端部を覆うように配設された隔壁層によって環囲されて画素電極上に設けられている構成とする。
また、ソース電極及びドレイン電極の端部と、ソース領域及びドレイン領域の端部が一致せず、ソース電極及びドレイン電極の端部の外側にソース領域及びドレイン領域の端部が形成される。ソース電極及びドレイン電極の端部と、ソース領域及びドレイン領域の端部が一致せず、ソース電極及びドレイン電極の端部の外側にソース領域及びドレイン領域の端部が形成されることにより、ソース電極及びドレイン電極の端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極並びにソース領域及びドレイン領域の端部に電界が集中せず、ゲート電極と、ソース電極及びドレイン電極との間でのリーク電流を防止することができる。
また、バッファ層は一部に窪みを有し、当該窪みの側面とソース領域及びドレイン領域の端部とが一致している。バッファ層は一部に窪みを有し距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。
また、微結晶半導体膜とソース領域及びドレイン領域との間に、バッファ層が形成されている。微結晶半導体膜はチャネル形成領域として機能する。また、バッファ層は、微結晶半導体膜の酸化を防止すると共に、高抵抗領域として機能する。微結晶半導体膜とソース領域及びドレイン領域との間に、バッファ層が形成されているため、移動度が高く、且つリーク電流が少なく、耐圧の高い薄膜トランジスタとすることができる。
バッファ層としては、非晶質半導体膜があり、更には、窒素、水素、またはハロゲンのいずれか一つ以上を含む非晶質半導体膜であることが好ましい。非晶質半導体膜に、窒素、水素、またはハロゲンのいずれか一つを含むことで、微結晶半導体膜に含まれる結晶粒が酸化されることを低減することが可能である。
バッファ層は、プラズマＣＶＤ法、スパッタリング法等で形成することができる。また、非晶質半導体膜を形成した後、非晶質半導体膜の表面を窒素プラズマ、水素プラズマ、またはハロゲンプラズマで処理して非晶質半導体膜の表面を窒素化、水素化またはハロゲン化することができる。
バッファ層を微結晶半導体膜の表面に設けることで、微結晶半導体膜に含まれる結晶粒の酸化を低減することが可能であるため、薄膜トランジスタの電気特性の劣化を低減することができる。
微結晶半導体膜は、多結晶半導体膜と異なり、微結晶半導体膜として直接基板上に成膜することができる。具体的には、水素化珪素を原料ガスとし、プラズマＣＶＤ装置を用いて成膜することができる。上記方法を用いて作製された微結晶半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。薄膜トランジスタの作製における工程数を削減することができ、電気泳動方式表示装置の歩留まりを高め、コストを抑えることができる。また、周波数が１ＧＨｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素の解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚのマイクロ波プラズマＣＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高めることが可能である。このため、電気泳動方式表示装置の量産性を高めることが可能である。
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて電気泳動方式表示装置を作製する。微結晶半導体膜を用いた薄膜トランジスタは、その移動度が１〜２０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
また、電気泳動方式表示装置は電気泳動方式表示素子を含むものである。また、電気泳動方式表示装置は、電気泳動方式表示素子が基板に封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における電気泳動方式表示装置とは、基板に挟持される電気泳動方式表示素子として、マイクロカプセル方式、垂直型電気泳動方式、または水平型電気泳動方式のいずれかの表示素子を用いて表示を行う装置を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または電気泳動方式表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て電気泳動方式表示装置に含むものとする。
本発明により、電気特性が高く、信頼性の高い薄膜トランジスタを有し、且つ軽く、可撓性を有する電気泳動方式表示装置及びその作製方法を提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、電気泳動方式表示装置の作製工程、特に薄膜トランジスタを有する画素の作製工程について、図１乃至図６を用いて説明する。図１乃至図３は、薄膜トランジスタの作製工程を示す断面図であり、図４は電気泳動方式表示素子について説明するための図であり、図５は、画素における薄膜トランジスタ及び画素電極の接続領域の上面図およびその縦断面図である。また、図６は電気泳動方式表示装置の外観について示した図である。
微結晶半導体膜を有する薄膜トランジスタはｐチャネル型よりもｎチャネル型の方が、移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
図１（Ａ）に示すように、第１の可撓性基板５０上にゲート電極５１を形成する。第１の可撓性基板５０は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリイミドなどから選択され、その実用的な厚さは１０〜２００μｍである。勿論、これより厚くしても良く本発明の構成に影響を及ぼすものではない。なお、第１の可撓性基板５０及び第２の可撓性基板の表面には無機絶縁材料でバリア層が１０〜２００ｎｍの厚さで形成されていることが好ましい。なお第２の可撓性基板とは、後に第１の可撓性基板５０とともに電気泳動方式表示素子を挟持するための対向基板に相当し、少なくとも透光性を有するものである。バリア層としてはＡｌＯｘＮ１−ｘ（但し、ｘ＝０．０１〜２０ａｔｏｍｉｃ％）又は、高周波スパッタリング法でシリコンをターゲットとし、窒素をスパッタガスとして形成される水素を含まない窒化シリコンから成る１層又は複数の層から成る積層構造を有する。この無機絶縁材料は緻密に形成し、外部環境から侵入する水蒸気や有機物ガスのバリア層とする。バリア層を形成する目的は、電気泳動方式表示素子が水蒸気や有機物ガスにより劣化するのを防ぐためである。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
ゲート電極５１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなど公知の金属材料でも良いが、金属材料を含む導電性ペーストを用いてスクリーン印刷法やロールコーター法で所定の形状とすることが好ましい。導電性ペーストで所定のパターンに形成した後は、乾燥した後に、１００〜２００℃で硬化させ１〜５μｍの厚さを得る。
また、ゲート電極５１は、第１の可撓性基板５０上に導電膜を形成し、当該導電膜上にインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成してもよい。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極５１を形成してもよい。
なお、ゲート電極５１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
次に、ゲート電極５１上に、ゲート絶縁膜５２、微結晶半導体膜５３、バッファ層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にマスク５６を形成する。なお、少なくとも、ゲート絶縁膜５２、微結晶半導体膜５３、及びバッファ層５４を連続的に形成することが好ましい。さらには、ゲート絶縁膜５２、微結晶半導体膜５３、バッファ層５４、及び一導電型を付与する不純物が添加された半導体膜５５を連続的に形成することが好ましい。少なくとも、ゲート絶縁膜５２、微結晶半導体膜５３、及びバッファ層５４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
ゲート絶縁膜５２は、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、非芳香族多官能性イソシアナート、メラミン樹脂などを有機溶媒に添加した有機絶縁材料を適用することができ、０．１乃至３μｍの厚さで形成することができる。なお、ゲート絶縁膜５２は有機絶縁材料に必ずしも限定されず、塗布法で形成される酸化珪素膜を用いても良い。また、ＣＶＤ法やスパッタリング法等を用いて、可撓性基板が耐えうる温度の範囲内（２００乃至３００℃）で、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜を形成することもできる。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５５〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体膜５３は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０．６ｃｍ−１よりも低波数側に、シフトしている。即ち、４８１ｃｍ−１以上５２０．６ｃｍ−１以下の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により、１５０乃至３００℃程度の成膜温度で形成することができ、耐熱温度が２００℃乃至３００℃程度の可撓性基板に形成する際には好適な半導体膜である。微結晶半導体膜は、代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
また、微結晶半導体膜の酸素濃度を、１×１０１９ｃｍ−３以下、好ましくは５×１０１８ｃｍ−３以下、窒素及び炭素の濃度それぞれを５×１０１８ｃｍ−３以下、好ましくは１×１０１８ｃｍ−３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜がｎ型化になることを防止することができる。
微結晶半導体膜５３は、０ｎｍより厚く２００ｎｍ以下、好ましくは１ｎｍ以上１００ｎｍ以下、さらに好ましくは５ｎｍ以上５０ｎｍ以下で形成する。微結晶半導体膜５３は後に形成される薄膜トランジスタのチャネル形成領域として機能する。微結晶半導体膜５３の厚さを５ｎｍ以上５０ｎｍ以下の範囲内とすることで、後に形成される薄膜トランジスタは、完全空乏型となる。また、微結晶半導体膜５３は成膜速度が非晶質半導体膜の成膜速度の１／１０〜１／１００と遅いため、膜厚を薄くすることでスループットを向上させることができる。また、微結晶半導体膜は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性に優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域に微結晶半導体膜を用いることで、薄膜トランジスタの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない電気泳動方式表示装置を作製することができる。
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。すなわち多結晶半導体膜のように６００℃程度の高温で結晶化処理を行うことなく、高い電気特性の半導体膜が得られることとなる。このため、可撓性基板上に形成される電気泳動方式表示素子のスイッチングとして好適であり、チャネル形成量領域が微結晶半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。
バッファ層５４は、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を用いて、プラズマＣＶＤ法により形成することができる。なお、バッファ層５４は、微結晶半導体膜と同様に、１５０乃至３００℃程度の成膜温度で形成することができ、耐熱温度が２００℃乃至３００℃程度の可撓性基板に形成する際には好適な層である。また、上記水素化珪素に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。水素化珪素の流量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と窒素またはアンモニアとを用いることで、窒素を含む非晶質半導体膜を形成することができる。また、上記水素化珪素と、フッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いることで、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。
また、バッファ層５４は、ターゲットに非晶質半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体膜を形成することができる。このとき、アンモニア、窒素、またはＮ２Ｏを雰囲気中に含ませることにより、窒素を含む非晶質半導体膜を形成することができる。また、雰囲気中にフッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。
また、バッファ層５４として、微結晶半導体膜５３の表面にプラズマＣＶＤ法またはスパッタリング法により非晶質半導体膜を形成した後、非晶質半導体膜の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマで処理して、非晶質半導体膜の表面を水素化、窒素化、またはハロゲン化してもよい。または、非晶質半導体膜の表面を、ヘリウムプラズマ、ネオンプラズマ、アルゴンプラズマ、クリプトンプラズマ等で処理してもよい。
バッファ層５４は、結晶粒を含まない非晶質半導体膜で形成することが好ましい。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、またはマイクロ波プラズマＣＶＤ法で形成する場合は、結晶粒を含まない非晶質半導体膜となるように、成膜条件を制御することが好ましい。
バッファ層５４は、後のソース領域及びドレイン領域の形成プロセスにおいて、一部エッチングされる場合があるが、そのときに、バッファ層５４の一部が残存する厚さで形成することが好ましい。エッチングされて残存する部分の厚さは、代表的には、１０ｎｍ以上１００ｎｍ以下の厚さで形成することが好ましい。
なお、バッファ層５４には、リンやボロン等の一導電型を付与する不純物が添加されていないことが好ましい。特に、閾値を制御するために微結晶半導体膜に含まれるボロン、または一導電型を付与する不純物が添加された半導体膜に含まれるリンがバッファ層５４に混入されないことが好ましい。この結果、ＰＮ接合によるリーク電流の発生領域をなくすことで、リーク電流の低減を図ることができる。また、一導電型を付与する不純物が添加された半導体膜と微結晶半導体膜との間に、リンやボロン等の一導電型を付与する不純物が添加されない非晶質半導体膜を形成することで、微結晶半導体膜とソース領域及びドレイン領域それぞれに含まれる不純物が拡散するのを妨げることが可能である。
微結晶半導体膜５３の表面に、非晶質半導体膜、更には水素、窒素、またはハロゲンを含む非晶質半導体膜を形成することで、微結晶半導体膜５３に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接する領域では、結晶格子の歪に由来し、亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化珪素が形成される。しかしながら、微結晶半導体膜５３の表面にバッファ層を形成することで、微結晶粒の酸化を防ぐことができる。また、バッファ層を形成することで、後にソース領域及びドレイン領域を形成する際に発生するエッチング残渣が微結晶半導体膜に混入することを防ぐことができる。
また、バッファ層５４は、非晶質半導体膜を用いて形成するため、または、水素、窒素、若しくはハロゲンを含む非晶質半導体膜で形成するため、非晶質半導体膜のエネルギーギャップが微結晶半導体膜に比べて大きく（非晶質半導体膜のエネルギーギャップは１．６以上１．８ｅＶ以下、微結晶半導体膜のエネルギーギャップは１．１以上１．５ｅＶ以下）、また抵抗が高く、移動度が低く、微結晶半導体膜の１／５〜１／１０である。このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜との間に形成されるバッファ層は高抵抗領域として機能し、微結晶半導体膜がチャネル形成領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜トランジスタを電気泳動方式表示装置のスイッチング素子として用いた場合、電気泳動方式表示装置のコントラストを向上させることができる。
一導電型を付与する不純物が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５５は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を付与する不純物が添加された半導体膜５５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物が添加された半導体膜の膜厚を、薄くすることでスループットを向上させることができる。なお、半導体膜５５は、後に薄膜トランジスタのソース領域及びドレイン領域として機能する領域となる。
マスク５６は、フォトリソグラフィ技術またはインクジェット法により形成する。
次に、マスクを用いて微結晶半導体膜５３、バッファ層５４、及び導電型を付与する不純物が添加された半導体膜５５をエッチングし分離して、図１（Ｂ）に示すように、微結晶半導体膜６１、バッファ層６２、及び導電型を付与する不純物が添加された半導体膜６３を形成する。この後、マスク５６を除去する。
次に、図１（Ｂ）に示すように、導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２上に導電膜を形成し、導電膜上にマスク６６Ａを形成する。
導電膜は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
導電膜６５は、スパッタリング法や真空蒸着法で形成する。また、導電膜６５は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなど公知の金属材料でも良いが、金属材料を含む導電性ペーストを用いてスクリーン印刷法、ロールコーター法で形成しても良い。またインクジェット法等を用いて導電性ペーストを所望の形状に吐出し焼成して形成しても良い。
マスク６６Ａは、グレートーンマスク、またはハーフトーンマスク等の多階調マスクを用いたフォトリソグラフィ技術により形成する。
次に、マスク６６Ａを用いて導電膜６５をエッチングし分離して、図１（Ｃ）に示すように導電膜７１を形成する。
次に、マスク６６Ａをアッシングする。この結果、レジストにより形成されたマスク６６Ａの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスク６６Ａ（ゲート電極５１の一部と重畳する領域）は除去され、図２（Ａ）に示すように、分離されたレジストマスク６６Ｂを形成することができる。
次に、図２（Ｂ）に示すように、マスク６６Ｂを用いて導電膜７１の一部をエッチングしソース電極及びドレイン電極７５を形成する。ここでは、マスク６６Ｂを用いて導電膜７１をウエットエッチングすると、導電膜７１の端部が選択的にエッチングされる。続いて、図２（Ｂ）に示すように、マスク６６Ｂを用いて導電型を付与する不純物が添加された半導体膜６３及びバッファ層６２をエッチングして、ソース領域及びドレイン領域７２、バッファ層７３を形成する。ここでは、ドライエッチングにより導電型を付与する不純物が添加された半導体膜６３及びバッファ層６２を異方的にエッチングすると、マスク６６Ｂと同程度の面積のソース領域及びドレイン領域７２を形成することができる。なお、バッファ層７３は一部のみがエッチングされたものであり、微結晶半導体膜６１の表面を覆っている。
この結果、導電膜７１より面積の小さいソース電極及びドレイン電極７５を形成することができる。ソース電極及びドレイン電極７５の端部と、ソース領域及びドレイン領域７２の端部の一部は一致せずずれており、ソース電極及びドレイン電極７５の端部の外側に、ソース領域及びドレイン領域７２の端部の多くが形成される。すなわち、ソース領域及びドレイン領域７２の表面の一部は、ソース電極及びドレイン電極７５に接し、ソース領域及びドレイン領域の他部は、ソース電極及びドレイン電極に接しない構成となる。この後、マスク６６を除去する。また、ソース電極またはドレイン電極の一方は、ソース配線またはドレイン配線としても機能する。
図２（Ｂ）に示すように、ソース電極及びドレイン電極７５の端部と、ソース領域及びドレイン領域７２の端部の一部は一致せず、ずれた形状となることで、ソース電極及びドレイン電極７５の端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極７５の端部と、ソース領域及びドレイン領域７２の端部は一致せずずれた形状であるため、ソース電極及びドレイン電極７５及びソース領域及びドレイン領域７２の端部に電界が集中せず、ゲート電極５１と、ソース電極及びドレイン電極７５との間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。
以上の工程により、チャネルエッチ型の薄膜トランジスタ７４を形成することができる。
本実施の形態で示す薄膜トランジスタは、ゲート電極上にゲート絶縁膜、微結晶半導体膜、バッファ層、ソース領域及びドレイン領域、ソース電極及びドレイン電極が積層され、チャネル形成領域として機能する微結晶半導体膜の表面をバッファ層が覆う。また、バッファ層の一部には窪み（溝）が形成されており、当該窪み以外の領域がソース領域及びドレイン領域で覆われる。即ち、バッファ層に形成される窪みにより、ソース領域及びドレイン領域の距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。また、バッファ層の一部をエッチングすることにより窪みを形成するため、ソース領域及びドレイン領域の形成工程において発生するエッチング残渣を除去することができるため、残渣を介してソース領域及びドレイン領域にリーク電流（寄生チャネル）が発生することを回避することができる。
また、チャネル形成領域として機能する微結晶半導体膜とソース領域及びドレイン領域との間に、バッファ層が形成されている。また、微結晶半導体膜の表面がバッファ層で覆われている。高抵抗で形成されたバッファ層は、微結晶半導体膜と、ソース領域及びドレイン領域との間にまで延在しているため、薄膜トランジスタにリーク電流が発生することを低減することができると共に、高い電圧の印加による劣化を低減することができる。また、微結晶半導体膜の表面に水素で表面が終端された非晶質半導体膜がバッファ層として形成されているため、微結晶半導体膜の酸化を防止することが可能であると共に、ソース領域及びドレイン領域の形成工程に発生するエッチング残渣が微結晶半導体膜に混入することを防ぐことができる。このため、電気特性が高く、且つ耐圧に優れた薄膜トランジスタである。
また、ソース電極及びドレイン電極の端部と、ソース領域及びドレイン領域の端部は一致せずずれた形状となることで、ソース電極及びドレイン電極の端部の距離が離れるため、ソース電極及びドレイン電極間のリーク電流やショートを防止することができる。
また、上述した図２（Ａ）及び図２（Ｂ）では、一部に窪み（溝）を有するバッファ層７３を形成した後、ソース電極の端部とドレイン電極の端部との距離を長くするエッチングを行う例を示したが、特に限定されない。例えば、導電膜６５をエッチングし分離し、導電型を付与する不純物が添加された半導体膜６３を露出させた後、ソース電極の端部とドレイン電極の端部との距離を長くするエッチングを行う。その後、マスク６６を用いて半導体膜６３をエッチングしてソース領域及びドレイン領域７２を分離し、さらにバッファ層の一部に窪み（溝）を形成する工程順序としてもよい。
次に、図２（Ｃ）に示すように、ソース電極及びドレイン電極７５、ソース領域及びドレイン領域７２、バッファ層７３、及びゲート絶縁膜５２上に層間絶縁層７６を形成する。層間絶縁層７６は、ゲート絶縁膜５２と同様に形成することができ、例えば、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、非芳香族多官能性イソシアナート、メラミン樹脂などを有機溶媒に添加した有機絶縁材料が適用され、乾燥をした後に、１００〜２００℃で硬化させ１〜５μｍの厚さで形成すればよい。また、層間絶縁層７６は有機絶縁材料に必ずしも限定されず、塗布法で形成される酸化珪素膜を用いても良い。また、ＣＶＤ法やスパッタリング法等を用いて、可撓性基板が耐えうる温度の範囲内（２００乃至３００℃）で、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜を形成することもできる。なお層間絶縁層７６は、表面に凹凸が形成された場合、表面の平坦化を行った方が、表面に画素電極を形成する際のカバレッジが良好となり好ましい。なお、この平坦化処理として、絶縁膜を形成した後エッチングなどを行って平坦化するエッチバック法や化学的機械的研磨法（ＣＭＰ法）等を用いればよい。
次に図３（Ａ）に示すように、層間絶縁層７６にコンタクトホールを形成する。なおコンタクトホールは、層間絶縁層７６の形成を、コンタクトホールを有する形状となるようにスクリーン印刷法を用いて予め形成していてもよい。また、当該コンタクトホールにおいてソース電極またはドレイン電極に接する画素電極７７を形成する。画素電極７７は透光性で有る必要はなく、導電性カーボンペースト、導電性銀ペースト、導電性銅ペースト、導電性ニッケルなどを用いて形成する。
その後、図３（Ｂ）に示すように、画素電極７７の周辺部を覆い、画素電極７７の端部を覆って隔壁層７８を形成する。隔壁層７８は薄膜トランジスタが設けられる画素毎に区分するための機能を有する。隔壁層７８に用いる絶縁体材料及び形成方法は他の絶縁体層と同様で良いが、カーボンブラックや黒色化する顔料を分散させておくと良い。隣接する画素をこのように区分することで、クロストークを無くし、液晶表示装置などでもあるようにブラックストライプとしての機能を付加して画像を鮮明にすることができる。また、隔壁層７８を画素電極７７の端部に環囲するように配設することにより、電気泳動方式表示装置を折り曲げて使用する際に生じる画素電極と対向電極との電気的な短絡を低減することができる。開口部の面積は適宜決定すれば良いが、電気泳動方式表示素子を構成する微粒子が各画素電極上で運動または回転した際に映像が認識できる程度に存在できる面積があればよく、例えば１００×４００μｍとすると良い。
なお、本実施の形態で説明する電気泳動方式表示素子は、マイクロカプセルに充填された電気泳動材料により画像の表示を行うマイクロカプセル方式の電気泳動方式表示素子であるものとして説明を行う。なお、本発明は、電気泳動方式の表示装置に適用可能な電気泳動方式表示素子であればよく、垂直型電気泳動方式、または水平型電気泳動方式のいずれかの表示素子を用いてもよい。
マイクロカプセルに充填された電気泳動材料について図４にて説明する。マイクロカプセル方式の電気泳動方式表示素子は、直径８０μｍ程度のマイクロカプセル４０６の中に透明な液体と、正に帯電した白い微粒子４０１と負に帯電した黒い微粒子４０２とによって表示を行う素子である。マイクロカプセル４０６を挟持する電極により電場を与えると、白い微粒子４０１と、黒い微粒子４０２が逆の方向に移動する。図４に示すように対向電極４０３と画素電極４０４、画素電極４０５の間に正または負の電界をかけると表面に白または黒の微粒子が現れ、白い微粒子４０１は黒い微粒子４０２に比べ外光の反射率が高く、外光の反射量を可変することで、白または黒を表示することができる。
図３（Ｂ）で示すように、電気泳動方式表示素子７９は、隔壁層７８に環囲された画素電極７７上に、電気泳動方式表示素子７９を含む層を、ロールコーター法や印刷法、又はスプレー法などで形成する。そして、図３（Ｂ）であるようにその上に透明導電膜を用いた対向電極８０が形成された第２の可撓性基板８１を隔壁層の上面を用いて固着する。なお隔壁層７８と画素電極との固着の強度が増すように隔壁層７８の上面等に予め接着材等を設けてもよい。また必要であれば、電気泳動方式表示素子７９を含む層の厚さを制御する間隙材（ビーズスペーサ、カラム状スペーサ、ファイバーなど）を別途用いてもよい。本発明の電気泳動方式表示装置は、対向電極８０の電位は一定として、画素電極７７に接続する薄膜トランジスタのスイッチング動作により正又は負の電圧が印加されると、電気泳動方式表示素子７９のマイクロカプセルはそれに反応して、負又は正に帯電した着色粒子が一方の側に偏析して画像表示を実現することができる。なお、対向電極８０と第２の可撓性基板８１の間にカラーフィルターを設け、カラー表示をすることもできる。
本発明では微結晶半導体膜を用いて作製された薄膜トランジスタを画素のスイッチング素子として用いている。微結晶半導体膜は、非晶質半導体膜と比べ移動度等の電気特性に優れるため、特に走査信号を供給する走査線側駆動回路を構成する薄膜トランジスタとして用いることもできる。
また図５（Ａ）は画素部の構造を説明する縦断面図であり、図５（Ｂ）は上面図を示している。第１の可撓性基板５０１、第２の可撓性基板５０２の間に逆スタガ型の薄膜トランジスタ５０３と、各薄膜トランジスタに接続する画素電極５０４と、それに対向する側の対向電極５０５とで挟まれ、マイクロカプセル内に帯電粒子を内蔵した電気泳動方式表示素子５０６が配設されている。なお、図５（Ａ）に示す縦断面図の詳細については、図１乃至３で説明した作製工程における構成と同様である。また図５（Ａ）で示す縦断面図については、図５（Ｂ）に示す上面図のＩ−Ｊ線に対応するものである。
図５（Ｂ）に示す上面図は、本発明の電気泳動方式表示装置における画素について示すものである。図５（Ｂ）では、走査線５５１、信号線５５２、半導体層５５３、ドレイン電極５５４、コンタクトホール５５５、画素電極５５６、隔壁層５５７、容量線５５８についての位置関係について示している。図５（Ｂ）において、走査線５５１は半導体層５５３と重畳する領域では、薄膜トランジスタのゲート電極として機能するものである。また、信号線５５２より半導体層５５３に向けて延設され、半導体層５５３と重畳する領域では、ソース電極として機能するものである。また、半導体層は、図１乃至図３で説明したように微結晶半導体膜及びバッファ層が重畳して設けられた層に対応するものである。なお、図５（Ｂ）での説明における薄膜トランジスタのソース電極及びドレイン電極との表記は、一方が薄膜トランジスタのソースとして機能し、他方が薄膜トランジスタのドレインとして機能することを限定するものではなく区別するために使い分けるものである。そのため、信号線５５２に接続される側をソース電極、画素電極５５６に接続される側をドレイン電極として呼ぶものとする。また、画素電極５５６は、各画素を隔てるように設けられた隔壁層５５７の内側に配設される。言い換えると、画素電極５５６の端部の上に隔壁層５５７が配設されるようにし、画素電極５５６は隔壁層５５７に環囲されるよう配設されるよう設ける。また容量線５５８は画素電極５５６の下層に設け、信号線５５２より入力される信号を保持するための容量を形成する機能を有するものである。
次に、本発明の電気泳動方式表示装置の表示パネルの外観について、以下に示す。
図６（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図６（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している液晶表示装置パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図６（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる液晶表示装置パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
図６（Ａ）乃至図６（Ｃ）に示すように、本発明の電気泳動方式表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図６に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
以上説明したように、微結晶半導体膜を具備するチャネルエッチ型の薄膜トランジスタを具備する電気泳動方式表示装置を形成することができる。このチャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。
本実施の形態により、電気特性の信頼性の高い薄膜トランジスタを具備する電気泳動方式表示装置を作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した電気泳動方式表示装置の作製工程とは、別の作製工程について、図７及び図８を用いて説明する。
まず、支持基板７０１上にモリブデン膜７０２を形成する。支持基板７０１としてはガラス基板、セラミックス基板、または石英基板を用いることが可能であるが、本実施の形態においてはガラス基板を用いる。また、モリブデン膜７０２としては、スパッタ法により得られる３０ｎｍ〜２００ｎｍのモリブデン膜を用いる。スパッタ法では基板を固定することがあるため、基板の周縁部付近のモリブデン膜の膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のモリブデン膜を除去することが好ましい。
次いで、モリブデン膜７０２の表面を酸化させて酸化モリブデン膜７０３を形成する。酸化モリブデン膜７０３の形成方法は、純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行って酸化モリブデン膜７０３を形成してもよい。
次いで、酸化モリブデン膜７０３上に、絶縁層７０４を形成する。絶縁層７０４としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜を用いる。代表的な一例は絶縁層７０４として２層構造から成り、ＰＣＶＤ法によりＳｉＨ４、ＮＨ３、及びＮ２Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。ここまでの工程が終了した段階での断面工程図を図７（Ａ）に示す。なお、モリブデン膜７０２及び酸化モリブデン膜の積層を、本明細書においては剥離層と呼ぶこととする。
次いで、上記実施の形態１で説明したように、逆スタガ型の薄膜トランジスタ７０５を絶縁層７０４上に形成する。具体的には実施の形態１で説明したように、ゲート電極、ゲート絶縁膜、微結晶半導体膜、バッファ層、ソース領域及びドレイン領域、並びにソース電極及びドレイン電極を順次積層形成していく。
次いで、薄膜トランジスタ７０５上に層間絶縁層７０６を形成する。また、層間絶縁層７０６は、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、非芳香族多官能性イソシアナート、メラミン樹脂などを有機溶媒に添加した有機絶縁材料が適用され、乾燥をした後に、１００〜２００℃で硬化させ１〜５μｍの厚さで形成すればよい。また、層間絶縁層７０６は有機絶縁材料に必ずしも限定されず、塗布法で形成される酸化珪素膜を用いても良い。また、ＣＶＤ法やスパッタリング法等を用いて、可撓性基板が耐えうる温度の範囲内（２００乃至３００℃）で、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜を形成することもできる。なお層間絶縁層７０６は、表面に凹凸が形成された場合、表面の平坦化を行った方が、表面に画素電極を形成する際のカバレッジが良好となり好ましい。なお、この平坦化処理として、絶縁膜を形成した後エッチングなどを行って平坦化するエッチバック法や化学的機械的研磨法（ＣＭＰ法）等を用いればよい。なお本実施の形態における薄膜トランジスタ７０５及び層間絶縁層７０６の形成はガラス基板等の支持基板を用いて行うことができる。そのため実施の形態１とは異なり、耐熱温度がガラス基板と比べて低い可撓性基板を用いた際には制約のあった高温での膜形成を行うことも可能である。ここまでの工程が終了した段階での断面工程図を図７（Ｂ）に示す。
次いで、公知のフォトリソ技術を用いたパターニングを行って層間絶縁層７０６を選択的に除去してソース電極またはドレイン電極に達するコンタクトホールを形成する。そして当該コンタクトホールにおいてソース電極またはドレイン電極に接する画素電極７０７を形成する。
次いで、画素電極７０７の周辺部を覆い、画素電極７０７の端部を覆って隔壁層７０８を形成する。隔壁層７０８は薄膜トランジスタが設けられる画素毎に区分するための機能を有する。隔壁層７０８に用いる絶縁体材料及び形成方法は他の絶縁体層と同様で良いが、カーボンブラックや黒色化する顔料を分散させておくと良い。隣接する画素をこのように区分することで、クロストークを無くし、液晶表示装置などでもあるようにブラックストライプとしての機能を付加して画像を鮮明にすることができる。また、隔壁層７０８を画素電極７０７の端部に環囲するように配設することにより、電気泳動方式表示装置を折り曲げて使用する際に生じる画素電極と対向電極との電気的な短絡を低減することができる。開口部の面積は適宜決定すれば良いが、電気泳動方式表示素子を構成する微粒子が各画素電極上で運動または回転した際に映像が認識できる程度に存在できる面積があればよく、例えば１００×４００μｍとすると良い。
なお、本実施の形態で説明する電気泳動方式表示素子は、マイクロカプセルに充填された電気泳動材料により画像の表示を行うマイクロカプセル方式の電気泳動方式表示素子であるものとして説明を行う。なお、本発明は、電気泳動方式の表示装置に適用可能な電気泳動方式表示素子であればよく、垂直型電気泳動方式、または水平型電気泳動方式のいずれかの表示素子を用いてもよい。
次いで、電気泳動方式表示素子７０９は、隔壁層７０８に環囲された画素電極７０７上に、電気泳動方式表示素子７０９を含む層を、ロールコーター法や印刷法、又はスプレー法などで形成する。そして、その上に透明導電膜を用いた対向電極７１０が形成された第１の可撓性基板７１１を固着する。なお隔壁層７８と画素電極との固着の強度が増すように隔壁層７０８の上面等に予め接着材等を設けてもよい。また必要であれば、電気泳動方式表示素子７０９を含む層の厚さを制御する間隙材（ビーズスペーサ、カラム状スペーサ、ファイバーなど）を別途用いてもよい。ここまでの工程が終了した段階での断面工程図を図７（Ｃ）に示す。本発明の電気泳動方式表示装置は、対向電極７１０の電位は一定として、画素電極７０７に接続する薄膜トランジスタのスイッチング動作により正又は負の電圧が印加されると、電気泳動方式表示素子７０９のマイクロカプセルはそれに反応して、負又は正に帯電した着色粒子が一方の側に偏析して画像表示を実現することができる。
次いで、モリブデン膜７０２、酸化モリブデン膜７０３、及び支持基板７０１から薄膜トランジスタ７０５、層間絶縁層７０６、画素電極７０７、隔壁層７０８、電気泳動方式表示素子７０９、対向電極７１０、及び第１の可撓性基板７１１を剥離する。図８（Ａ）では酸化モリブデン膜７０３と絶縁層７０４の界面で分離する図を示している。
モリブデン膜は脆いため、他の金属に比べて比較的弱い力で剥離を行うことができる。図８（Ａ）では酸化モリブデン膜７０３と絶縁層７０４の界面で分離する図を示したが、分離する場所は、薄膜トランジスタが破壊されない絶縁層７０４から支持基板７０１の間であれば、特に限定されず、モリブデン膜内や酸化モリブデン膜内で分離してもよいし、支持基板とモリブデン膜の界面や薄膜トランジスタと絶縁層の界面で分離してもよい。
なお、剥離層としては、モリブデン膜及び酸化モリブデン膜の積層に限らず、タングステン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び珪素の中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層は複数の層を積層させて形成してもよい。なお、支持基板からの転置工程には、物理的手段、すなわち力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段によって、機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラーを回転させながら分離する処理）を行えばよい。このとき、支持基板上の第１の可撓性基板上の表面に光または熱により剥離可能な粘着シートを設けると、さらに剥離が容易となる。
次いで、図８（Ｂ）に示すように電気泳動方式表示装置の機械強度を増大するために、剥離した面に接着層７１２を用いて第２の可撓性基板７１３を固定する。なお、温度変化によらず基板間隔を維持するため、第２の可撓性基板７１３と第１の可撓性基板７１１は同じ熱膨張係数の材料を用いることが好ましい。以上の工程により、支持基板上の素子を、第２の可撓性基板７１３に転置することができる。なお、転置とは、ある基板へ形成された素子（形成途中の素子を含む）を別の基板へ移すことをいう。
以上の工程で微結晶半導体膜を含む薄膜トランジスタを用い電気泳動方式表示装置を作製できる。モリブデン膜を用いた本実施の形態の剥離法を用いる場合、画素電極を環囲するように設けられた隔壁層を対向電極に接着し固着される電気泳動方式表示素子は、密着性が弱いが、モリブデン膜を用いた本実施の形態の剥離法を用いる場合、モリブデン膜近傍（本実施の形態では酸化モリブデン膜７０３と絶縁層７０４の界面）で剥離できる。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の電気泳動方式表示装置の外観及び断面について、図９を用いて説明する。図９は、第１の可撓性基板４００１上に形成された微結晶半導体膜を有する薄膜トランジスタ４０１０及び電気泳動方式表示素子４００８を、第２の可撓性基板４００６との間にシール材４００５によって封止した、電気泳動方式表示装置の図であり、図９（Ｂ）は、図９（Ａ）のＡ−Ａ’における断面図に相当する。
第１の可撓性基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の可撓性基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の可撓性基板４００１とシール材４００５と第２の可撓性基板４００６とによって、電気泳動方式表示素子４００８と共に封止されている。また第１の可撓性基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の可撓性基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図９では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の可撓性基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、アクティブマトリクス状に薄膜トランジスタを複数有しており、図９（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は微結晶半導体膜を用いた薄膜トランジスタに相当する。
画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして対向電極４０３１は第２の可撓性基板４００６上に形成されている。
なお、第１の可撓性基板４００１、第２の可撓性基板４００６としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリイミドを用いることができる。なお、第１の可撓性基板４００１及び第２の可撓性基板４００６の表面には無機絶縁材料でバリア層が１０〜２００ｎｍの厚さで形成されていることが好ましい。なお第２の可撓性基板とは、後に第１の可撓性基板４００１とともに電気泳動方式表示素子を挟持するための対向基板に相当し、少なくとも透光性を有するものである。バリア層としてはＡｌＯｘＮ１−ｘ（但し、ｘ＝０．０１〜２０ａｔｏｍｉｃ％）又は、高周波スパッタリング法でシリコンをターゲットとし、窒素をスパッタガスとして形成される水素を含まない窒化シリコンから成る１層又は複数の層から成る積層構造を有する。この無機絶縁材料は緻密に形成し、外部環境から侵入する水蒸気や有機物ガスのバリア層とする。バリア層を形成する目的は、電気泳動方式表示素子４００８が水蒸気や有機物ガスにより劣化するのを防ぐためである。
また４０３５は隔壁層であり、画素電極４０３０の端部に設けられ、画素電極４０３０を環囲するように設けられている。隔壁層４０３５は、対向電極４０３１との間の距離（セルギャップ）を制御する他、第１の可撓性基板４００１側と第２の可撓性基板４００６側の固着の強度を増すために設けられている。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、画素部４００２が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、引き回し配線４０１５は、薄膜トランジスタ４０１０のゲート電極と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお図示していないが、本実施の形態に示した電気泳動方式表示装置は配向膜、偏光板を有し、更にカラーフィルタや遮蔽膜を有していても良い。
また図９では、信号線駆動回路４００３を別途形成し、第１の可撓性基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
本発明により得られる電気泳動方式表示装置によって、表示部が作製された構造体または電子機器全てに本発明を実施できる。以下、その利用形態について説明する。
その様な構造体としては、外壁、窓、または電柱等の柱状構造体が一例としてあげられる。
また、その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０に示す。
図１０（Ａ）は、外壁に設けられた窓１００１及び電柱等の柱状物１００２について示したものである。図１０（Ａ）において、窓１００１には電子ペーパー１００３を貼付されて設けられている。柱状物１００２には、柱状物側面における曲面に電子ペーパー１００４が貼付されている。本発明における電気泳動方式表示装置は、上記実施の形態で説明したように軽量な可撓性基板を用いて作製することができ、図１０（Ａ）に示すような電子ペーパーとして用いることができるものである。そのため、窓１００１のような平坦な表面を有する構造体に貼付できるに留まらず、柱状物１００２のように湾曲した表面を有する構造体に対しても貼付することができる。加えて、本発明の電気泳動方式表示装置は、電気特性が高く、信頼性の高い薄膜トランジスタで作製することができる。なお構造物に電子ペーパーを貼付して映像を見る場合は、映像信号及び電力の供給は無線信号により行う構成とすることで、電子ペーパーを設置する利便性が向上するため好適である。
図１０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明の電気泳動方式表示装置は、表示部２０１１の作製に適用される。図１０（Ｂ）に示す電気泳動方式表示装置は、湾曲可能な可撓性基板を用いることができるので、表示部が湾曲したテレビジョン装置とすることができる。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。加えて、本発明の電気泳動方式表示装置で作製されたテレビジョン装置は、電気特性が高く、信頼性の高い薄膜トランジスタで作製することができる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
また、図１０（Ｃ）は携帯情報端末（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５等を含む。本発明の電気泳動方式表示装置は、表示部３００２の作製に適用される。図１０（Ｃ）に示す電気泳動方式表示装置は、湾曲可能な可撓性基板を用いることができるので、表示部が湾曲した携帯情報端末とすることができる。このように表示部の形状を自由に設計することができるので、所望な形状の携帯情報端末を作製することができる。加えて、本発明の電気泳動方式表示装置で作製された携帯情報端末は、電気特性が高く、信頼性の高い薄膜トランジスタで作製することができる。本発明の剥離方法は表示部３００２、３００３に適用することができる。可撓性基板を用いて携帯情報端末の軽量化を図ることができる。
本実施例は、実施の形態１乃至３のいずれか一と組み合わせることができる。
電気泳動方式表示装置の作製工程を示す断面図。 電気泳動方式表示装置の作製工程を示す断面図。 電気泳動方式表示装置の作製工程を示す断面図。 電気泳動方式表示装置について説明するための図。 電気泳動方式表示装置を構成する画素の上面図及びその縦断面図を示す図。 電気泳動方式表示装置の外観について示す図。 電気泳動方式表示装置の作製工程を示す断面図。 電気泳動方式表示装置の作製工程を示す断面図。 電気泳動方式表示装置の上面図及びその断面図を示す図。 電気泳動方式表示装置の利用形態について説明する図。
符号の説明
５０ 第１の可撓性基板
５１ ゲート電極
５２ ゲート絶縁膜
５３ 微結晶半導体膜
５４ バッファ層
５５ 半導体膜
５６ マスク
６１ 微結晶半導体膜
６２ バッファ層
６３ 半導体膜
６５ 導電膜
６６ マスク
７１ 導電膜
７２ ソース領域及びドレイン領域
７３ バッファ層
７４ 薄膜トランジスタ
７５ ソース電極及びドレイン電極
７６ 層間絶縁層
７７ 画素電極
７８ 隔壁層
７９ 電気泳動方式表示素子
８０ 対向電極
８１ 第２の可撓性基板
４０１ 白い微粒子
４０２ 黒い微粒子
４０３ 対向電極
４０４ 画素電極
４０５ 画素電極
４０６ マイクロカプセル
５０１ 第１の可撓性基板
５０２ 第２の可撓性基板
５０３ 薄膜トランジスタ
５０４ 画素電極
５０５ 対向電極
５０６ 電気泳動方式表示素子
５５１ 走査線
５５２ 信号線
５５３ 半導体層
５５４ ドレイン電極
５５５ コンタクトホール
５５６ 画素電極
５５７ 隔壁層
５５８ 容量線
７０１ 支持基板
７０２ モリブデン膜
７０３ 酸化モリブデン膜
７０４ 絶縁層
７０５ 薄膜トランジスタ
７０６ 層間絶縁層
７０７ 画素電極
７０８ 隔壁層
７０９ 電気泳動方式表示素子
７１０ 対向電極
７１１ 第１の可撓性基板
７１２ 接着層
７１３ 第２の可撓性基板
１００１ 窓
１００２ 柱状物
１００３ 電子ペーパー
１００４ 電子ペーパー
２０１０ 筐体
２０１１ 表示部
２０１２ キーボード部
２０１３ スピーカー部
３００１ 本体
３００２ 表示部
３００３ 表示部
３００４ 記憶媒体
３００５ 操作スイッチ
４００１ 第１の可撓性基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の可撓性基板
４００８ 電気泳動方式表示素子
４００９ 薄膜トランジスタ
４０１０ 薄膜トランジスタ
４０１３ 電気泳動方式表示素子
４０１４ 引き回し配線
４０１５ 引き回し配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極
４０３１ 対向電極
４０３５ 隔壁層
６０１１ 基板
６０１２ 画素部
６０１３ 信号線駆動回路
６０１４ 走査線駆動回路
６０１５ ＦＰＣ
６０２１ 基板
６０２２ 画素部
６０２３ 信号線駆動回路
６０２４ 走査線駆動回路
６０２５ ＦＰＣ
６０３１ 基板
６０３２ 画素部
６０３４ 走査線駆動回路
６０３５ ＦＰＣ
６０３３ａ アナログスイッチ
６０３３ｂ シフトレジスタ

Claims (1)

  1. 第１の基板と、第２の基板と、マイクロカプセルと、を有し、
    前記第１の基板は、
    ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上の微結晶半導体膜と、
    前記微結晶半導体膜上のバッファ層と、
    前記バッファ層上のソース領域及びドレイン領域と、
    前記ソース領域及び前記ドレイン領域上のソース電極及びドレイン電極と、
    前記ドレイン電極に電気的に接続された画素電極と、
    前記画素電極の端部を覆うように設けられた隔壁層と、を有し、
    前記第２の基板は、対向電極を有し、
    前記マイクロカプセルは、前記隔壁層によって囲まれた領域に設けられ、前記画素電極と前記対向電極との間に挟持された電気泳動方式の表示装置であって、
    前記ソース電極の端部と前記ドレイン電極の端部との距離は、前記ソース領域の端部と前記ドレイン領域の端部との距離に比べて大きく、
    前記ソース電極は、Ｕ字型の第１の領域を有し、
    前記第１の領域は、前記ドレイン電極を囲むように設けられ、
    前記第１の領域の端部は、前記微結晶半導体膜、前記バッファ層、前記ソース領域、及び前記ゲート電極と重なり、
    前記ソース領域の端部は、前記ゲート電極と重なり、
    前記バッファ層の端部は、前記ソース領域の端部よりも突出した第２の領域を有し、
    前記第２の領域は、前記ゲート電極と重なり、
    前記ドレイン電極は、前記微結晶半導体膜の側面、前記バッファ層の側面、及び、前記ドレイン領域の側面と接する第３の領域を有し、
    前記第３の領域は、前記ゲート電極を重ならないことを特徴とする電気泳動方式の表示装置。
JP2008237340A 2007-09-21 2008-09-17 電気泳動方式の表示装置 Expired - Fee Related JP5371341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237340A JP5371341B2 (ja) 2007-09-21 2008-09-17 電気泳動方式の表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007246100 2007-09-21
JP2007246100 2007-09-21
JP2008237340A JP5371341B2 (ja) 2007-09-21 2008-09-17 電気泳動方式の表示装置

Publications (3)

Publication Number Publication Date
JP2009093159A JP2009093159A (ja) 2009-04-30
JP2009093159A5 JP2009093159A5 (ja) 2011-08-04
JP5371341B2 true JP5371341B2 (ja) 2013-12-18

Family

ID=40470672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237340A Expired - Fee Related JP5371341B2 (ja) 2007-09-21 2008-09-17 電気泳動方式の表示装置

Country Status (3)

Country Link
US (1) US8822997B2 (ja)
JP (1) JP5371341B2 (ja)
CN (1) CN101393370B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400509B (zh) * 2008-06-13 2013-07-01 Prime View Int Co Ltd 可撓性顯示模組及其製作方法
US8027079B2 (en) * 2009-02-09 2011-09-27 E Ink Holdings Inc. Methods of fabricating display device and felxible color display medium module thereof
TWI391886B (zh) * 2009-06-12 2013-04-01 Au Optronics Corp 可撓性觸控顯示裝置
KR20100138762A (ko) * 2009-06-24 2010-12-31 가시오게산키 가부시키가이샤 전기영동표시장치
KR101276749B1 (ko) * 2009-08-03 2013-06-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
US20110090143A1 (en) * 2009-10-20 2011-04-21 Seung-Han Paek Electrophoretic display device and fabrication method thereof
KR101738452B1 (ko) * 2009-10-20 2017-06-08 엘지디스플레이 주식회사 전기영동 표시소자 및 그 제조방법
TWI461809B (zh) 2010-07-06 2014-11-21 Lg Display Co Ltd 電泳顯示裝置及其製造方法
US8681415B2 (en) 2010-07-14 2014-03-25 Lg Display Co., Ltd. Electrophoretic display device and fabrication method thereof
KR101748699B1 (ko) * 2010-11-16 2017-06-20 엘지디스플레이 주식회사 전기영동 표시소자 및 그 제조방법
TWI436316B (zh) * 2011-07-01 2014-05-01 E Ink Holdings Inc 分段顯示裝置
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
KR20240097949A (ko) 2013-03-07 2024-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102090276B1 (ko) * 2013-08-08 2020-03-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 광학 필름
CN103681486B (zh) * 2013-12-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示基板的制造方法
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016148795A (ja) * 2015-02-13 2016-08-18 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の製造方法および電子機器
US10290267B2 (en) * 2015-04-15 2019-05-14 Microsoft Technology Licensing, Llc Fabrication of a display comprising autonomous pixels
TWI554816B (zh) * 2015-07-31 2016-10-21 元太科技工業股份有限公司 反射式顯示裝置
KR102681834B1 (ko) 2016-09-27 2024-07-04 삼성디스플레이 주식회사 디스플레이 장치
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11055593B1 (en) * 2020-01-07 2021-07-06 Capital One Services, Llc Providing alerts via a color changing transaction card
KR102781957B1 (ko) * 2020-07-07 2025-03-18 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
CN115509056B (zh) * 2022-10-21 2024-01-26 惠科股份有限公司 阵列基板及其控制方法、制造方法和电子纸显示装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
DE69120574T2 (de) 1990-03-27 1996-11-28 Toshiba Kawasaki Kk Ohmscher Kontakt-Dünnschichttransistor
JPH03278466A (ja) 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Industrial Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH1116835A (ja) * 1997-06-25 1999-01-22 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜及び薄膜トランジスタの製造方法
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002246605A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
JP4265149B2 (ja) * 2001-07-25 2009-05-20 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) * 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR100557732B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광장치 및 그 제조방법
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
JP4764069B2 (ja) * 2004-06-04 2011-08-31 キヤノン株式会社 粒子移動型表示装置
TWI345312B (en) * 2004-07-26 2011-07-11 Au Optronics Corp Thin film transistor structure and method of fabricating the same
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4748441B2 (ja) 2005-03-08 2011-08-17 セイコーエプソン株式会社 電気泳動表示装置、その製造方法及び電子機器
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR20070121403A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 전기 영동 표시 장치 및 그 제조 방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP4854419B2 (ja) * 2006-07-28 2012-01-18 昭和シェル石油株式会社 耐熱構造
US8174013B2 (en) * 2006-09-08 2012-05-08 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing the semiconductor device, and display device
CN100547800C (zh) * 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법

Also Published As

Publication number Publication date
CN101393370B (zh) 2013-06-26
JP2009093159A (ja) 2009-04-30
US8822997B2 (en) 2014-09-02
CN101393370A (zh) 2009-03-25
US20090078938A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP5371341B2 (ja) 電気泳動方式の表示装置
JP7329647B2 (ja) 液晶表示装置
JP6339751B1 (ja) 液晶表示装置
CN102184969B (zh) 薄膜晶体管
CN101354514B (zh) 液晶显示装置及具有该液晶显示装置的电子设备
JP2022122916A (ja) 半導体装置
TWI467769B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
US7824939B2 (en) Method for manufacturing display device comprising separated and electrically connected source wiring layers
TWI596830B (zh) 半導體裝置及包括該半導體裝置之電子裝置
US8541785B2 (en) Display device
JP5427390B2 (ja) 半導体装置の作製方法
CN100474084C (zh) 液晶显示器件
JP5963414B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5371341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees