JP5350585B2

JP5350585B2 - ミリメートル波動作のための窒化物ベースのトランジスタ

Info

Publication number: JP5350585B2
Application number: JP2006311951A
Authority: JP
Inventors: ウーイーフェン; パリークプリミット; ムーアマーシャ
Original assignee: Cree Inc
Current assignee: Wolfspeed Inc
Priority date: 2006-02-23
Filing date: 2006-11-17
Publication date: 2013-11-27
Anticipated expiration: 2026-11-17
Also published as: EP1826823A3; US7566918B2; JP2007227885A; US20070194354A1; EP1826823A2

Description

本発明は、半導体デバイスに関し、およびより詳細にはミリメートル波動作のために設計された広バンドギャップのトランジスタに関する。

シリコン（Ｓｉ）およびガリウムヒ素（ＧａＡｓ）のような材料は、半導体デバイスにおける広い用途が見いだされてきている。しかしながら、これらのよりありふれた半導体材料は、それらの比較的小さいバンドギャップ（たとえば、室温におけるＳｉの１．１２ｅＶおよびＧａＡｓの１．４２ｅＶ）および／または比較的小さい降伏電圧のために、高出力および／または高周波数用途にはそれほど十分には適さない可能性がある。

したがって、大電力、高温および／または高周波数用途およびデバイスにおける関心は、炭化ケイ素（室温におけるα−ＳｉＣの２．９９６ｅＶ）および第III族窒化物（たとえば、室温におけるＧａＮの３．３６ｅＶ）のような広バンドギャップ半導体材料に向いてきている。これらの材料は、典型的には、ガリウムヒ素およびシリコンに比較して、より高い電界降伏強度およびより大きな電子飽和速度を有する。

大電力および／または高周波数用途において特に関心が持たれているデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）である。それは、ある種の場合に、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。これらのデバイスは、多くの場合において動作上の利点を提供することができる。なぜなら、異なるバンドギャップエネルギーを有する２つの半導体材料の間のヘテロ結合（より小さいバンドギャップの材料がより高い電子親和力を有する）において二次元電子ガス（２ＤＥＧ）が形成される。２ＤＥＧは、非ドープ（「非意図的にドーピングされている」）のより小さいバンドギャップ材料中の集積層であり、たとえば１０^１３キャリア／ｃｍ^２を超える非常に高いシート電子濃度を有する。加えて、より広いバンドギャップの半導体中に発生する電子が２ＤＥＧへと移動し、イオン化不純物散乱の減少に起因する高い電子移動度を可能にする。

高いキャリア濃度および高いキャリア易動度の組み合わせは、ＨＥＭＴに非常に大きな相互コンダクタンスを与え、かつ高周波用途における金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ類）より優れた強力な性能上の利点を提供することができる。

窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系において製造される高電子移動度トランジスタは、前述の高い降伏電界、その広いバンドギャップ、大きな伝導帯オフセット、および／または高い飽和電子ドリフト速度を含む材料特性の組み合わせによって、大量のＲＦ出力を発生させる潜在力を有する。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮ中の分極に帰する。

ＧａＮ／ＡｌＧａＮ系におけるＨＥＭＴ類は、すでに例示されている。特許文献１および２は、ＡｌＧａＮ／ＧａＮＨＥＭＴの構造および製造方法を記載している（特許文献１および２参照）。共通の譲受人を有し、参照により本明細書の一部をなすものとするSheppardに対する特許文献３は、半絶縁性炭化シリコン基板、該基板上の窒化アルミニウムバッファ層、該バッファ層上の絶縁性窒化ガリウム層、該窒化ガリウム層上の窒化アルミニウムガリウムバリア層、および窒化アルミニウムガリウム活性構造上のパッシベーション層を有するＨＥＭＴデバイスを記載している（特許文献３参照）。

１９９３年の非特許文献１の記載および１９９６年の非特許文献２によるその電力性能の実証以来、広バンドギャップのＧａＮをベースとする高電子移動度トランジスタ（ＨＥＭＴ類）は、マイクロ波デバイスとして成功してきた。多くの研究グループが、慣用のIII-Vデバイスから１０倍の改善である１０Ｗ／ｍｍを超える出力密度を有するデバイスを提供してきている（非特許文献３〜５参照）。Zhangらによって、高電圧スイッチング用途のためのＧａＮＨＥＭＴ類とともに、オーバーラップゲート構造（すなわちフィールドプレート）が用いられた（非特許文献６参照）。これに続いて、Karmalkarらはフィールドプレート構造のシミュレーションを実施し、降伏電圧の５倍までの向上を予言した（非特許文献７参照）。しかしながら、そのときに製造されたデバイスは低いカットオフ周波数を有し、マイクロ波動作には適当ではなかった。最近、Andoらは、より小さいゲート寸法を有する類似の構造を用い、ＳｉＣ基板上の１ｍｍ幅のデバイスを用い、２ＧＨｚにおける１０．３Ｗの出力電力の性能を実証した（非特許文献５参照）。Chiniらは、さらに減少したゲート寸法を有する新たなバリエーションのフィールドプレート設計を実施し、サファイア基板上の１５０μｍ幅のデバイスから４ＧＨｚにおいて１２Ｗ／ｍｍを得た（非特許文献８参照）。

最近、フィールドプレートによる電界変調を用いるＧａＮをベースとするＨＥＭＴ類は、８ＧＨｚまでの周波数において３０Ｗ／ｍｍを超える電力密度まで強化されてきている（たとえば、非特許文献９参照）。しかしながら、フィールドプレートはデバイスに寄生容量を付加し、および利得を低下させるために、ミリメートル波動作が可能であるＧａＮをベースとするＨＥＭＴの設計および製造は困難であった。

ミリメートル波トランジスタ動作（すなわち、約３０ＧＨｚを超える周波数におけるトランジスタ動作）は、そのような周波数に必要なスイッチング速度に起因するさらなる難問を提供する。これらの難問にもかかわらず、ミリメートル波デバイスは、ガリウムヒ素（ＧａＡｓ）技術において実証されてきている。詳細には、ＧａＡｓｐＨＥＭＴ類は、近ミリメートル波動作中に、１４．７ｍｍのゲート外縁を有するデバイスからの８．５Ｗ出力を実現した（たとえば、非特許文献１０参照）。しかしながら、所望される動作周波数における所与の電力出力レベルに関して、ＧａＡｓデバイスは、対応するＧａＮをベースとするデバイスよりも遙かに大きくなる傾向を有する。

ミリメートル波デバイスの用途は、移動体通信迂回中継のためのデジタル無線トランシーバ、および超小型衛星通信地球局（ＶＳＡＴ）用の地上端末トランシーバを含む。そのような装置は、Ｋｕ周波数帯（１２ＧＨｚ〜１８ＧＨｚ）およびＫａ周波数帯（２６ＧＨｚ〜４０ＧＨｚ）内の周波数を含む４２ＧＨｚまでのラジオ帯内で動作する。さらなる用途は、ミリメートル波周波数のＥ帯（６０ＧＨｚ〜９０ＧＨｚ）に存在する。

米国特許第５，１９２，９８７号明細書米国特許第５，２９６，３９５号明細書米国特許第６，３１６，７９３号明細書米国特許出願公開第２００２／００６６９０８号明細書米国特許出願公開第２００２／０１６７０２３号明細書米国特許出願公開第２００４／００６１１２９号明細書米国特許出願公開第２００５／０１７３７２８号明細書米国特許出願公開第２００６／００１９４３５号明細書米国特許出願公開第２００５／０２５８４５１号明細書米国特許出願公開第２００５／０２５８４５０号明細書米国特許出願公開第２００３／００２００９２号明細書米国特許出願公開第２００６／０１０８６０６号明細書米国特許出願公開第２００３／０１０２４８２号明細書米国特許出願公開第２００４／００１２０１５号明細書米国再発行特許発明第３４，８６１号明細書米国特許第４，９４６，５４７号明細書米国特許第５，２００，０２２号明細書米国特許第６，２１８，６８０号明細書米国特許第５，２１０，０５１号明細書米国特許第５，３９３，９９３号明細書米国特許第５，５２３，５８９号明細書米国特許第５，５９２，５０１号明細書米国特許第５，６８６，７３８号明細書米国特許出願公開第２００６／０２０２２７２号明細書米国特許出願公開第２００５／００５１７９６号明細書米国特許出願公開第２００５／００５１８００号明細書国際公開第２００５／０２４９０９号パンフレット Khan et al., Appl. Phys. Lett., vol.63, p.1214, 1993 Wu et al., IEEE Electron Device Lett., vol.17, pp.455-457, Sept, 1996 Tilak et al., IEEE Electron Device Lett., vol.22, pp.504-506, Nov., 2001 Wu et al., IEDM Tech Dig., Dec. 2-5, 2001, pp.378-380 Ando et al., IEEE Electron Device Lett., vol.24, pp.289-291, May, 2003 Zhang et al., IEEE Electron Device Lett., vol.21, pp.421-423, Sep., 2000 Karmalkar et al., IEEE Trans. Electron Device, vol.48, pp.1515-1521, Aug., 2001 Chini et al., IEEE Electron Device Lett., vol.25, No.5, pp.229-231, May, 2004 Y.-F. Wu et al., "30-W/mm GaN HEMTs by Field Plate Optimization", IEEE Electron Device Lett., vol.25, No.3, pp.117-119, March, 2004 M. R. Lyons et al., IEEE MTT-S/IMS Proceedings, pp.1673-1676, Fort Worth, Texas, June 6-11, 2004

本発明のいくつかの実施形態にしたがって、前述のトランジスタ特性の種々の組み合わせおよび／または部分的組み合わせ(sub-combination)を有するトランジスタを提供することができる。

本発明の実施形態は、第III族窒化物チャネル層および第III族窒化物チャネル層上のスペーサ層を含む電界効果トランジスタを提供する。ゲート接点は、第III族窒化物チャネル層上にあり、およびゲート接点に十分な電圧が印加される際にチャネル層の導電率を変調するように設計される。ゲート接点は、３０ＧＨｚを超える周波数におけるチャネル層の導電率の変調を可能にする十分なゲート長さを有する。下部フィールドプレートは、ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に、距離Ｌ_ＦＤにわたって延びる。Ｌ_ＦＤは、少なくとも約０．１μｍであることができる。ソース接点およびドレイン接点は、第III族窒化物チャネル層上にある。電界効果トランジスタは、少なくとも３０ＧＨｚの周波数において動作する際に約５Ｗ／ｍｍよりも大きな電力密度を示すように設計される。いくつかの実施形態において、Ｌ_ＦＤは、約０．２５μｍであってもよい。スペーサ層はＳｉＮを含んでもよい。

電界効果トランジスタは、チャネル層の上に第III族窒化物バリア層をさらに含んでもよい。ゲート接点およびスペーサ層は、バリア層上にあってもよく、ならびに、バリア層およびチャネル層が、それらバリア層およびチャネル層の界面近傍のチャネル層内に、協調的に二次元電子ガスを誘起してもよい。

バリア層は、チャネル層上の第１バリア副層(barrier sublayer)と、第１バリア副層上の第２バリア副層とを含んでもよい。第１バリア副層はＡｌＮを含んでもよく、第２バリア副層はＡｌ_ｘＧａ_１−ｘＮ（０．１５≦ｘ≦０．４５）を含んでもよい。

第１バリア副層は約０ｎｍから約４ｎｍの厚さを有してもよく、第２バリア副層は約１０ｎｍから約５０ｎｍの厚さを有してもよい。

チャネル層は、第１チャネル副層と、第１チャネル副層上の第２チャネル副層を含んでもよい。第１チャネル副層は、ＧａＮを含んでもよく、かつ少なくとも約１×１０^１７／ｃｍの濃度のＦｅドーパントを有してもよい。第２チャネル副層は、ＧａＮを含んでもよく、かつ第１チャネル副層からの距離にしたがって減少する濃度のＦｅドーパントを有してもよい。

フィールドプレートは、スペーサ層を横断してソース接点に向かう方向に、約０．２μｍの距離Ｌ_ＦＳにわたって延びていてもよい。

２８Ｖのドレイン電圧において、少なくとも５Ｗ／ｍｍの電力密度を提供することができる。

電界効果トランジスタは、約３０％より大きい電力付加効率（ＰＡＥ）を有してもよい。電界効果トランジスタは、少なくとも３０ＧＨｚの周波数において動作する際に約８Ｗ／ｍｍより大きな電力密度を示すように設計することができる。本発明のいくつかの実施形態によれば、電界効果トランジスタは、少なくとも４０ＧＨｚの周波数において動作する際に約５Ｗ／ｍｍより大きな電力密度を示すように設計することができる。

本発明のいくつかの実施形態にしたがう電界効果トランジスタは、少なくとも３０ＧＨｚの周波数において動作する際に５Ｗ／ｍｍより大きな電力密度を有する。２８Ｖのドレイン電圧において、少なくとも５Ｗ／ｍｍの電力密度を提供することができる。電界効果トランジスタは、約３０％より大きいＰＡＥを有してもよい。

本発明のいくつかの実施形態にしたがう電界効果トランジスタは、少なくとも３５ＧＨｚの周波数において動作する際に８Ｗ／ｍｍより大きい電力密度および３０％より大きいＰＡＥを有する。本発明のさらなる実施形態にしたがう電界効果トランジスタは、少なくとも４０ＧＨｚの周波数において動作する際に８Ｗ／ｍｍより大きい電力密度および３０％より大きいＰＡＥを有する。

添付の図面は、本発明のさらなる理解を提供するために含まれ、本発明中に組み込まれ、および本発明の一部をなす特定の実施形態を例示する。以下、本発明の実施形態を示す添付の図面を参照しながら、本発明をより詳細に記載する。しかしながら、本発明は明細書中に記載の実施形態に限定されると解釈すべきではない。むしろ、本開示が綿密かつ完全であり、および当業者に対して本発明の範囲を完全に知らしめるために、これら実施の形態を提供する。図面において、層および領域の厚さは、明瞭性のために誇張されている。全体を通して、同様の番号は同様の要素を指示する。本明細書において用いられる際に、用語「および／または」は、関連して列挙された１つまたは複数の項目の任意かつ全ての組み合わせを含む。

本明細書において用いられる術語は、特定の実施形態を記載する目的のみのためであり、本発明を限定することを意図するものではない。本発明で用いられる際に、特に文脈中で明示的に示されない限り、単数形は、複数形も同様に含むことを意図する。さらに、明細書中で用いられる際に、用語「含む(comprise)」および／または「含む(comprising)」は、提示された特徴、整数、工程、動作、要素および／または部品の存在を明確に示すが、１つまたは複数の他の特徴、整数、工程、動作、要素、部品および／またはそれらの群の存在または追加を排除するものではないことは理解されるであろう。

層、領域または基板のような要素が、別の要素の「上に(on)」ある場合、該要素は別の要素の上に直接に存在してもよいし、あるいは介在する要素が存在してもよいことは理解されるであろう。また、層、領域または基板のような要素が、別の要素の「上へと(onto)」延びる場合、該要素は別の要素の上へと直接延びてもよいし、あるいは介在する要素が存在してもよいことは理解されるであろう。対照的に、他の要素の「上に直接に(directly on)」要素が存在すること、または他の要素の「上へと直接に(directly onto)」要素が延びることが言及されている場合、介在する要素は存在しない。同様に、要素が他の要素と「接続」または「連結」されることが言及されている場合、該要素は他の要素と直接的に「接続」または「連結」されていてもよいし、介在する要素が存在してもよいことは理解されるであろう。対照的に、要素が他の要素と「直接的に接続」または「直接的に連結」することが言及されている場合、介在する要素は存在しない。明細書全体を通して、同様の番号は同様の要素を指示する。

本明細書において、種々の要素、部品、領域、層および／または部分を記載する際に第１、第２などの用語を使用することがあり得るが、これら要素、部品、領域、層および／または部品がこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素、部品、領域、層または部分を、別の領域、層または部分から区別することのみのために用いられる。したがって、本発明の教示から離れることなしに、以下で議論される第１要素、第１部品、第１領域、第１層または第１部分を、第２要素、第２部品、第２領域、第２層または第２部分と記載することもできる。

さらに、本明細書において、「下部」または「底部」および「上部」または「頂部」のような相対的用語を、図面に例示されている別の要素に対する１つの要素の関係を記載するのに用いる。相対的用語は、図面に記載されている配置に加えて、デバイスの異なる配置を包含することを意図していることは理解されるであろう。たとえば、図面中のデバイスを逆さにされた場合、他の要素の「下部」面上に存在すると記載されている要素は、該他の要素の「上部」面上に配置される。したがって、例示の用語「下部」は、図面の特定の配置に依存して、「下部」および「上部」の配置の両方を包含する。同様に、図面の１つのデバイスが逆さにされた場合、他の要素の「下方」または「直下」と記載されている要素は、該他の要素の「上方」に配置される。したがって、例示の用語「下方」または「直下」は、「上方」および「下方」の配置の両方を包含する。さらに、用語「外側」は、基板から最も遠い表面および／または層を指示するのに用いられる。

本発明の実施形態を、本発明の理想化された実施形態の概略図である断面図を参照して、本明細書中に記載する。そのようにして、たとえば製造技術および／または寛容度の結果としての例示の形状からの変化を予期すべきである。したがって、本発明の実施形態を、本明細書中に例示された特定の形状に限定されるものと解釈すべきではなく、たとえば製造によってもたらされる形状の偏差を含むものである。たとえば、矩形であると例示されるエッチングされた領域は、典型的には、テーパー状、円形または曲線状の特徴を有するであろう。したがって、図面に例示された領域は、本質的に概略的であり、それらの形状は、デバイスの領域の正確な形状を例示することを意図しておらず、かつ本発明の範囲を制限することを意図しない。

別途定義しない限りにおいて、本明細書中で用いられる全ての用語（技術用語および科学用語を含む）は、本発明が属する技術の通常の知識を有するものに一般的に理解される意味と同一の意味を有する。一般的に用いられる辞書に定義されているような用語は、本明細書の文脈および関連技術における意味と調和している意味を有すると解釈すべきであり、本明細書中で明示的に定義しない限り、理想化または過度に形式的な意味で解釈されないことは理解されるであろう。

別の特徴（構成層など）に「隣接して」配列される構造または特徴（構成層など）に関する言及が、隣接する特徴（構成層など）を覆う部分またはその下にある部分を有してもよいことは、当業者に理解されるであろう。

本発明の実施の形態は、第III族窒化物をベースとするＨＥＭＴのような窒化物をベースとするデバイスにおける使用に特に良好に適合することができる。本明細書において使用される際に、「第III族窒化物」は、窒素および周期表の第III族元素（通常、アルミニウム（Ａｌ）、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ））から形成されるような半導体性化合物を意味する。また、この用語は、ＡｌＧａＮおよびＡｌＩｎＧａＮのような三元化合物および四元化合物を意味する。当業者に良好に理解されるように、III族元素は、窒素と結合して、二元化合物（たとえばＧａＮ）、三元化合物（たとえばＡｌＧａＮ、ＡｌＩｎＮ）および四元化合物（たとえばＡｌＩｎＧａＮ）を形成することができる。これらの化合物は、１モルの窒素が合計１モルのIII族元素と結合した経験式を有する。したがって、それらを記載するためにＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）のような式がしばしば用いられる。

本発明の実施形態を特定の構造を参照して記載するが、ＧａＮをベースとするＨＥＭＴを作製するための他の構造および／または技術もまた、本発明のいくつかの実施形態において使用することができる。そのような構造および／または技術は、たとえば、共通の譲受人の特許文献３および２００１年７月１２日に出願され２００２年６月６日に公開された特許文献４、２００２年１１月１４日に公開された特許文献５、２００３年７月１１日に出願された特許文献６（米国特許出願第１０／６１７，８４３号）、２００４年２月５日に出願された特許文献７（米国特許出願第１０／７７２，８８２号）、２００４年７月２３日に出願された特許文献８（米国特許出願第１０／８９７，７２６号）、２００４年５月２０日に出願された特許文献９（米国特許出願第１０／８４９，６１７号）、２００４年５月２０日に出願された特許文献１０（米国特許出願第１０／８４９，５８９号）、２００２年７月２３日に出願され２００３年１月３０日に公開された特許文献１１、および２００４年１１月２３日に出願された特許文献１２（米国特許出願第１０／９９６，２４９号）に記載されているものを含むことができ、これら文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする（特許文献３〜１２参照）。

本発明のいくつかの実施形態は、第２のフィールドプレートがトランジスタのソース接点と接続されている二重フィールドプレート構成を有する広バンドギャップ電界効果トランジスタを提供する。そのようなトランジスタは、改良された電力性能および減少したゲート・ドレイン間(gate-to-drain)フィードバックキャパシタンスを有することができる。

本発明のいくつかの実施形態に従う例示のデバイスを、図１〜図３に概略的に例示する。しかしながら、本発明の実施形態は、本明細書に記載された特定の例示の実施の形態に限定されると解釈すべきではなく、本明細書に記載されるトランジスタ特性を提供する任意の適当な構造を含むことができる。

図１に、単一フィールドプレート構造を有する部分ＨＥＭＴデバイス構造１００を例示する。構造１００は、その上に窒化物をベースとするデバイスが形成される基板１２を含む。本発明の特定の実施形態において、基板１２は、たとえば４Ｈポリタイプの炭化シリコンであってもよい、半絶縁性炭化シリコン（ＳｉＣ）基板であってもよい。他の炭化シリコンの候補のポリタイプは、３Ｃポリタイプ、６Ｈポリタイプおよび１５Ｒポリタイプを含む。用語「半絶縁性」は、相対的意味において用いられる。本発明の特定の実施形態において、炭化シリコンのバルク結晶は、室温において１×１０^５Ω−ｃｍ以上の抵抗率を有する。

ＡｌＮバッファ層１４を提供して、炭化シリコン基板とデバイスの残部との間に適当な結晶構造の移行(transition)を提供する。バッファ層１４は、約１００ｎｍから約５００ｎｍの厚さを有してもよい。特定の実施形態においては、バッファ層１４は約２００ｎｍの厚さを有してもよい。

前述のような追加のバッファ層、移行層および／または核生成層を、基板１２とチャネル層１６との間に提供してもよい。たとえば、２００２年７月１９日に出願され２００３年６月５日に公開された共通の譲受人の特許文献１３または２００２年７月１９日に出願され２００４年１月２２日に公開された特許文献１４に記載されるように、応力調和移行層を提供してもよく、それら文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする（特許文献１３および１４参照）。

適当なＳｉＣ基板は、本願の出願人、またはたとえば特許文献１５〜１８に記載される方法によって製造される（特許文献１５〜１８参照）。それら特許文献の内容は、その全体が参照により本明細書の一部をなすものとする。同様に、第III族窒化物のエピタキシャル成長の技術は、たとえば特許文献１９〜２２に記載されており、それら特許文献の内容は、その全体が参照により本明細書の一部をなすものとする（特許文献１９〜２２参照）。

基板材料として炭化シリコンを使用することができるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ等のような任意の適当な基板を使用することができる。また、いくつかの実施形態において、使用される基板の種類に適当なバッファ層を形成することができる。たとえば、サファイア基板を使用する実施形態において、特許文献２３において提供されるように、バッファ層を形成してもよい（特許文献２３参照）。

図１をさらに参照して、バッファ層１４の上にチャネル層１６を提供する。チャネル層１６は圧縮応力下にあってもよい。さらに、チャネル層１６、バッファ層１４および／または核生成層および／または移行層を、ＭＯＣＶＤによって、またはＭＢＥまたはＨＶＰＥのような当業者に知られている他の技術によって堆積させてもよい。

本発明のいくつかの実施形態において、チャネル層１６は、第III族窒化物および特にＧａＮを含む。チャネル層１６は非ドープ（「非意図的にドープされている」）および／またはドーパントでドープされていてもよい。また、チャネル層１６を約２０Åを超える厚さまで成長させてもよい。本発明の特定の実施形態において、チャネル層１６はＧａＮであり、および約１．６μｍの厚さを有する。

図１に示されるように、チャネル層１６は、バッファ層１４の上に形成される第１チャネル副層１６Ａ、および第１チャネル副層１６Ａの上に形成される第２チャネル副層１６Ｂを含んでもよい。第１チャネル副層１６Ａは約０．１〜０．８μｍの厚さを有してもよい。第１チャネル副層１６Ａは、少なくとも約１×１０^１７／ｃｍ^３の濃度においてＦｅでドープされてもよく、および特定の場合、約１×１０^１８／ｃｍ^３のＦｅ濃度を有してもよい。

化学気相成長を用いて第１チャネル副層１６Ａを形成する際に、Ｆｅドーパントを提供するための原料ガスとして、フェロセンのような有機金属原料ガスを用いてもよい。第１チャネル副層１６Ａの成長が完了した後にＦｅ原料ガスを止める際に、いくらかの残余のＦｅが引き続いて成長される層中に包含されるようになってもよい。すなわち、Ｆｅ原料ガスを止めた後であってさえも、いくらかのＦｅ原材料が成長システム中に残留してもよく、それは原料を止めた後にエピタキシャル層中のＦｅの濃度をゆっくりと減少させることができる。したがって、第１チャネル副層１６Ａの上に第２チャネル副層１６Ｂが提供される。第２チャネル副層１６Ｂは、約０．２〜２．０μｍの厚さを有し、および非意図的にドープされていてもよい。しかしながら、前述のように、第２チャネル副層１６Ｂは、第１チャネル副層１６Ａからの距離にしたがって減少する濃度のＦｅを含んでもよい。

特定の実施形態において、第１チャネル副層１６Ａは約０．８μｍの厚さを有し、および第２チャネル副層１６Ｂは約０．８μｍの厚さを有する。

チャネル層１６の上にバリア層１８が提供される。バリア層１８は、チャネル層１６のバンドギャップよりも大きなバンドギャップを有してもよい。バリア層１８は、チャネル層１６よりも小さい電子親和力を有してもよい。

チャネル層１６の上にバリア層１８を形成してもよい。本発明のある実施形態において、バリア層１８は、チャネル層１６の上の第１バリア副層１８Ａと、第１バリア副層１８Ａの上の第２バリア副層１８Ｂとを含む。第１バリア副層１８Ａは、ＡｌＮを含んでもよく、かつ約０〜４ｎｍの厚さを有してもよい。第２バリア副層１８Ｂは、Ａｌ_ｘＧａ_１−ｘＮを含んでもよく、かつ約１０〜５０ｎｍの厚さを有してもよい。第２バリア副層１８Ｂは、約１５％〜４５％のアルミニウムのモル分率（すなわち０．１５≦ｘ≦０．４５）を有してもよい。特定の実施形態において、第１バリア副層１８Ａは厚さ約０．８ｎｍであってもよい。第２バリア副層１８Ｂは約２５ｎｍの厚さを有してもよく、かつ約２５％（すなわちｘ〜０．２５）のアルミニウムのモル分率を有してもよい。

本発明のある実施形態に従うバリア層の例は特許文献５に記載されており、その開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする（特許文献５参照）。

本発明の特定の実施形態において、バリア層１８は、分極効果によってチャネル層１６およびバリア層１８の界面において相当量のキャリア濃度を誘起するのに十分な厚さ、および十分に高いＡｌ組成およびドーピングを有する。

バリア層１８の上にゲート接点２４が提供される。ソース接点２０およびドレイン接点２２は、バリア層１８の上のオーミック接点(ohmic contact)として、および／またはバリア層１８を貫いて延びるオーミック接点として提供される。オーミック接点は、バリア層１８を貫いてチャネル層１６に至る低抵抗率接続を有するように処理（たとえば焼結）される。たとえば、ソース接点２０およびドレイン接点２２を電子ビーム蒸着によってバリア層１８上に形成し、そして、たとえば８８０℃でアニーリングしてもよい。そのようにして、図１に示されるように、処理後に、オーミック接点２０および２２は、バリア層１８を貫いてチャネル層１６まで延びてもよい。ゲート２４がソース２０に対して適切なレベルでバイアスされる際に、チャネル層１６およびバリア層１８の間の界面近傍のチャネル層１６中に誘起される２ＤＥＧチャネル２６を通して、ソース接点２０およびドレイン接点２２の間に電流を流すことができる。

たとえば電子ビーム蒸着を用いて、ゲート２４を形成してもよい。ゲート２４は、厚さ約１０〜５００ｎｍのニッケル層および厚さ約１００〜１０００ｎｍの金層を有するＮｉ／Ａｕ構造を含んでもよい。特定の実施形態において、ゲート２４は、約２０ｎｍのニッケルおよび約５００ｎｍの金を含んでもよい。

ゲート２４は、（ミリメートル波の範囲、すなわち約３０ＧＨｚより高い周波数における動作のために）約０．１５〜０．２５μｍのゲート長Ｌ_Ｇを有してもよい。特に、ミリメートル波動作のために、ゲート２４は約０．２μｍのゲート長Ｌ_Ｇを有してもよい。ゲート長（Ｌ_Ｇ）は、キャリアのゲート下通過時間に影響を及ぼし、同様にデバイスの動作周波数に影響を及ぼす。

ゲート・ドレイン間の間隔Ｌ_ＧＤは、約１．４μｍであってもよく、かつゲート・ソース間の間隔Ｌ_ＧＳは約０．８μｍであってもよい。

ゲート２４とソース接点２０との間、およびゲート２４とドレイン接点との間のバリア層１８の上に、非伝導性第１スペーサ層６２が提供される。第１スペーサ層６２は、約５０〜３００ｎｍの厚さを有するＳｉ_ｘＮ_ｙ（２≦ｘ≦４、３≦ｙ≦５）を含んでもよい。特定の実施形態において、第１スペーサ層６２は、約２００ｎｍの厚さを有するＳｉ_３Ｎ_４の層を含んでもよい。

第１スペーサ層６２を、デバイスの金属化の前に形成することができる。ある実施形態において、第１スペーサ層６２は、バリア層１８を形成するのに用いられるのと同一のエピタキシャル成長技術を用いて成長させることができる。第１スペーサ層６２は、Ａｌ、ＧａまたはＩｎの合金のような異なるIII族元素を有する第III族窒化物材料のようなエピタキシャル材料を含んでもよい。適当なスペーサ層はＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）であってもよい。あるいはまた、スペーサ層６２は、Ｓｉ_ｘＮ_ｙ、ＳｉＯ_２、ＳｉＧｅ、ＭｇＯ_ｘ、ＭｇＮ_ｘ、ＺｎＯ、それらの合金および／または層状配列物を含んでもよい。Ｓｉ_ｘＮ_ｙ、ＭｇＮ_ｘなどへの言及は、化学量論量の材料および／または非化学量論量の材料を意味する。

第１スペーサ層６２を、バリア層の上部表面全体の上に形成してもよい。

次いで、第１スペーサ層６２を選択的にエッチングして、ゲート２４のための開口部を提供してもよい。また、ソース接点２０およびドレイン接点２２のために、開口部をエッチングしてもよい。金属化の際に、バリア層１８と電気的に接触するようにゲート２４を形成してもよい。

第１フィールドプレート６４を、ゲート２４と一体に形成してもよい、第１フィールドプレート６４は、ドレイン接点２２に向かって０から０．３μｍまでの範囲内の距離Ｌ_ＦＤにわたってスペーサ層６２上に延在してもよく、および／またはソース接点２０に向かって０から０．３μｍまでの範囲内の距離Ｌ_ＦＳにわたってスペーサ層６２上に延在してもよい。特定の実施の形態において、第１フィールドプレート６４は、ドレイン接点２２に向かって約０．２５μｍの距離Ｌ_ＦＤ、およびソース接点２０に向かって約０．２μｍの距離Ｌ_ＦＳにわたって延在していてもよい。

第１フィールドプレート６４は、たとえばゲート２４との一体形成によって、ゲート２４と電気的に接続されてもよい。第１フィールドプレート６４は、ゲート２４から連続的に延びてもよい。また、第１フィールドプレート６４は、ゲート２４および第１フィールドプレート６４の間に電流が効果的に広がるために十分な導電路が利用可能である限りにおいて、ゲート電極２４のソース側またはドレイン側に、ゲート２４と接続される分断部／孔を有してもよい。

第１フィールドプレート６４をゲート２４と一体に形成することができるので、第１フィールドプレート６４は、たとえば電子ビーム蒸着を用いて形成してもよく、かつ厚さ約１０〜５００ｎｍのニッケル層および厚さ約１００〜１０００ｎｍの金層を有するＮｉ／Ａｕ構造を含んでもよい。特定の実施形態において、第１フィールドプレート６４は、約２０ｎｍのニッケルおよび約５００ｎｍの金を含んでもよい。

ソースおよびドレインのオーミック接点は、チタン、アルミニウム、金またはニッケルの合金を含むが、それらに限定されるものではない種々の材料を用いて作製することができる。また、ゲート２４および第１フィールドプレート６４は、金、ニッケル、白金、チタン、クロム、チタンおよびタングステンの合金、または白金シリサイドを含むが、それらに限定されるものではない種々の材料を用いて作製することができる。

フィールドプレートを有するトランジスタ、およびそのようなトランジスタを製造する方法は、たとえば、２００５年３月１１日に出願された特許文献２４（米国特許出願第１１／０７８，２６５号）、２００４年８月３１日に出願された特許文献２５（米国特許出願第１０／９３０，１６０号）、２００４年５月２８日に出願された特許文献２６（米国特許出願第１０／８５６，０９８号）、２００４年９月９日に出願された特許文献２７（国際出願ＰＣＴ／ＵＳ０４／２９３２４号）に記載されており、それら特許文献の開示は、参照により、その全体が記載されているものとして本明細書の一部をなすものとする（特許文献２４〜２７参照）。

本明細書において、ゲート接点２４のゲート長に対して横向きの方向に延びる寸法（すなわち、図１の紙面表面から裏面方向）をゲート幅Ｗ_Ｇと呼ぶ。電力密度は、異なる大きさのデバイス間の比較を可能にする規格化されたデバイス特性である。電力密度は、ゲート幅１ミリメートル当たりの電力出力（単位Ｗ）、すなわちＷ／ｍｍで定義される。

［例示デバイス］
単一フィールドプレート構造を有する第１の例示のデバイスは、高純度半絶縁性ＳｉＣ基板１２を含む。基板１２の上にＡｌＮバッファ層１４を形成する。ＡｌＮバッファ層１４は、約２００ｎｍの厚さを有する。バッファ層１２の上にＧａＮの第１チャネル副層１６Ａを提供する。第１チャネル副層１６Ａは約０．８μｍの厚さを有する。第１チャネル副層１６Ａを、約１×１０^１８／ｃｍ^３の濃度のＦｅでドープする。第１チャネル副層１６Ａの上に、約０．８μｍの厚さを有するＧａＮの第２チャネル副層１６Ｂを形成する。第２チャネル副層１６Ｂは、非意図的にドープされており、該層中に第１チャネル副層１６Ａからの距離にしたがって減少する残留濃度のＦｅドーパントを有する。

第２チャネル副層１６Ｂの上に第１バリア副層１８Ａを提供する。第１バリア副層１８Ａは、ＡｌＮから形成され、かつ約０．８ｎｍの厚さを有した。第１バリア副層１８Ａの上に、約２５％のＡｌを有するＡｌＧａＮを含む第２バリア副層１８Ｂを形成する。第２バリア副層１８Ｂは約２５ｎｍの厚さを有する。

第２バリア副層１８Ｂの上に、Ｓｉ_３Ｎ_４から形成される第１スペーサ層６２を提供する。第１スペーサ層６２は約２００ｎｍの厚さを有する。

ソース接点２０およびドレイン接点２２は、第１バリア副層１８Ａおよび第２バリア副層１８Ｂを貫いて延び、および約２２０ｎｍの全厚に対して約１０ｎｍ／１２０ｎｍ／３０ｎｍ／５０ｎｍのそれぞれの厚さを有するＴｉ／Ａｌ／Ｎｉ／Ａｕで構成される。また、第２バリア副層１８Ｂの上にゲート接点２４を提供する。ゲート接点２４は、約５２０ｎｍの全厚を有するＮｉ／Ａｕ（２０ｎｍのＮｉ／５００ｎｍのＡｕ）である。第１スペーサ層６２の上に第１フィールドプレート６４を提供する。第１フィールドプレート６４はゲート２４と同一の組成を有する。さらに、Ｌ_Ｇは約０．１５〜０．１８μｍであり、Ｌ_ＦＳは約０．２μｍであり、およびＬ_ＦＤは約０．２５μｍである。ゲート・ドレイン間距離Ｌ_ＧＤは約１．４μｍであり、およびゲート・ソース間距離Ｌ_ＧＳは約０．８μｍである。

低いソース接地抵抗およびインダクタンスのために、大型のエアブリッジ(air bridge)を用いる。

次に、本実施例中に記載される例示のデバイスの性能を記載する。特に指示しない限りにおいて、図２〜図４を参照して以下で議論されるデバイスは、前述の例示の構造を有するデバイスである。しかしながら、本発明の実施形態は、これらの特定のデバイスに限定されると解釈されるべきではなく、本明細書に記載される性能特性を提供することができる他のデバイスを含む。さらに、本明細書中に種々の動作原理が記載されているが、本発明の実施形態は、特定の動作原理に限定されると解釈すべきではない。

３０〜４０ＧＨｚにおいてＦｏｃｕｓロードプルシステムを用いて、電力性能の特性を評価した。ゲート幅Ｗ_Ｇ＝１５０μｍを有する例示の単位セルデバイス構造を有するデバイスについて、４０ＧＨｚにおける連続波（ＣＷ）電力掃引線(power sweep)を測定し、その結果を図２に示した。デバイスは、室温におけるオン・ウェーハ(on-wafer)で、かつドレイン・ソース間バイアスＶ_ＤＳ＝２８Ｖにおいて測定した。図２から分かるように、デバイスは、２６ｄＢｍの入力レベルにおいて約７Ｗ／ｍｍを達成した。付随する４０ＧＨｚにおける電力付加効率（ＰＡＥ）は約３０％であり、５．７ｄＢの小信号利得（大信号利得４．０ｄＢ）を伴った。デバイスは、＋３Ｖのゲートバイアスにおいて、３７０ｍＳ／ｍの最大相互コンダクタンスｇ_{ｍ，ｍａｘ}および１．４Ａ／ｍｍまでの最大ドレイン電流を示した。電流利得カットオフ周波数ｆ_ｔは５４ＧＨｚであり、電力利得カットオフ周波数ｆ_ｍａｘは１１０ＧＨｚであった。

４０ＧＨｚおよび２８Ｖのドレイン・ソース間バイアスにおいて、１００μｍのゲート幅の単位セルを測定した。該デバイスの４０ＧＨｚにおける連続波（ＣＷ）電力掃引線を図３に示す。図３から分かるように、該デバイスは、２５ｄＢｍの入力レベルにおいて、６．１ｄＢの小信号利得および４．１ｄＢの大信号利得を伴って、８．６Ｗ／ｍｍおよび３３．６％のＰＡＥを示した。

ゲート幅Ｗ_Ｇ＝１．５ｍｍの例示のデバイス構造を有するトランジスタデバイスの３０ＧＨｚにおける連続波（ＣＷ）電力掃引線を図４に示す。２８Ｖのドレイン・ソース間バイアスにおいて、該デバイスは、３０．８％のＰＡＥにおいて８．０５Ｗの出力電力Ｐ_ｏｕｔを生じさせた。

１．０５ｍｍのゲート幅Ｗ_Ｇを有するスケーリングされたデバイスは、３５ＧＨｚにおいて５．１５Ｗの出力電力および３１％のＰＡＥを生じさせた。

したがって、本発明のいくつかの実施形態は、ミリメートル波周波数における広バンドギャップ電界効果トランジスタの改善された電力性能を提供することができる。本発明のいくつかの実施形態は、より大きな入力−出力絶縁(input-output isolation)（すなわち、減少したゲート・ドレイン間キャパシタンスＣ_ＧＤ）に起因して、より高い効率、より大きな電力、および／または高い利得動作、および／またはより安定な動作を提供することができる。

図面および明細書において、本発明の典型的な実施形態を開示してきた。図面および明細書において特定の用語を用いてきたが、それらは、限定の目的のためではなく、総括的かつ説明的な意味のみにおいて使用した。

本発明のいくつかの実施形態にしたがうトランジスタの概略断面図である。本発明のいくつかの実施形態にしたがう１５０μｍ幅の単位セルの、４０ＧＨｚにおける電力掃引線のグラフを示す図である。本発明のいくつかの実施形態にしたがう１００μｍ幅の単位セルの、４０ＧＨｚにおける電力掃引線のグラフを示す図である。本発明のいくつかの実施形態にしたがう１．５ｍｍ幅の単位セルの、３０ＧＨｚにおける電力掃引線のグラフを示す図である。

符号の説明

１２基板
１４バッファ層
１６チャネル層
１８バリア層
２０ソース
２２ドレイン
２４ゲート
２６二次元電子ガスチャネル
６２スペーサ層
６４フィールドプレート

Claims

第III族窒化物チャネル層と、
該第III族窒化物チャネル層の上のスペーサ層と、
ゲート接点であって、該第III族窒化物チャネル層の上にあり、かつゲート接点に印加される電圧に応じてチャネル層の導電率を変調するように設計され、３０ＧＨｚを超える周波数においてチャネル層の導電率の変調を可能にするのに十分であるゲート長を有するゲート接点と、
ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に距離Ｌ_ＦＤにわたって延び、Ｌ_ＦＤが少なくとも０．１μｍであるフィールドプレートと、
該第III族窒化物チャネル層の上のソース接点およびドレイン接点と、
を含む電界効果トランジスタであって、少なくとも３０ＧＨｚの周波数において動作する際に５Ｗ／ｍｍより大きな電力密度を示すように設計され、
バリア層が、チャネル層上の第１バリア副層と、第１バリア副層上の第２バリア副層とを含み、第１バリア副層がＡｌＮを含み、および第２バリア副層がＡｌ_ｘＧａ_１-xＮ（式中、０．１５≦ｘ≦０．４５）を含み、
前記チャネル層が、第１チャネル副層を含み、該第１チャネル副層がＧａＮを含み、かつ少なくとも１×１０^１７／ｃｍ^３の濃度のＦｅドーパントを有し、
前記チャネル層が、前記第１チャネル副層上の第２チャネル副層を更に含み、該第２チャネル副層がＧａＮを含み、前記第１チャネル副層からの距離にしたがって減少する濃度のＦｅドーバントを有することを特徴とする電界効果トランジスタ。
該チャネル層の上に第III族窒化物バリア層をさらに含み、ゲート接点およびスペーサ層はバリア層の上に形成され、およびバリア層およびチャネル層が、バリア層およびチャネル層の間の界面近傍のチャネル層内に、二次元電子ガスを協調的に誘起することを特徴とする請求項１に記載の電界効果トランジスタ。
第１バリア副層が４ｎｍ以下の厚さを有し、および第２バリア副層が１０から５０ｎｍの厚さを有することを特徴とする請求項２に記載の電界効果トランジスタ。
Ｌ_ＦＤが０．２５μｍであることを特徴とする請求項１に記載の電界効果トランジスタ。
該フィールドプレートが、スペーサ層を横断してソース電極に向かう方向に０．２μｍの距離Ｌ_ＦＳにわたって延びていることを特徴とする請求項１に記載の電界効果トランジスタ。
スペーサ層がＳｉＮを含むことを特徴とする請求項４に記載の電界効果トランジスタ。
２８Ｖのドレイン電圧において、少なくとも５Ｗ／ｍｍの電力密度を提供することを特徴とする請求項１に記載の電界効果トランジスタ。
３０％より大きい電力付加効率を有することを特徴とする請求項１に記載の電界効果トランジスタ。
少なくとも４０ＧＨｚの周波数において動作する際に、５Ｗ／ｍｍより大きな電力密度を示すように設計されていることを特徴とする請求項１に記載の電界効果トランジスタ。
少なくとも３０ＧＨｚの周波数において動作する際に、５Ｗ／ｍｍより大きな電力密度を有することを特徴とする請求項１に記載の電界効果トランジスタ。
２８Ｖのドレイン電圧において、少なくとも５Ｗ／ｍｍの電力密度が提供されることを特徴とする請求項１０に記載の電界効果トランジスタ。
３０％より大きな電力付加効率を有することを特徴とする請求項１０に記載の電界効果トランジスタ。
少なくとも３５ＧＨｚの周波数において動作する際に、８Ｗ／ｍｍより大きな電力密度および３０％より大きな電力付加効率を有することを特徴とする請求項１に記載の電界効果トランジスタ。
少なくとも４０ＧＨｚの周波数において動作する際に、８Ｗ／ｍｍより大きな電力密度および３０％より大きな電力付加効率を有することを特徴とする請求項１に記載の電界効果トランジスタ。