JP5341201B2 - コモンモードフィルタ - Google Patents

Description

本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。

電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。

特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。

もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合して外部へは放射し難い。

しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射し易く、電磁放射ノイズとなり易い。

そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。

この種の公知例として、特開２００４−２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００−５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。

ところで、理想的なコモンモード・チョークコイルは、図１１の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成してなり、特性インピーダンスを管理する構成である。

このコモンモード・チョークコイルでは、コモンモードノイズに対して、差動線路上に挿入される等価なインダクタンスが大きい値となり、図１２の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。

他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対してインダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１２の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。

このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１２は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。

特開２００４−２６６６３４号公報 特開２０００−５８３４３号公報

しかしながら、上述したコモンモード・チョークコイルは、コモンモードノイズに対して大きいインダクタンスすなわち高い直列インピーダンスを有してそれを遮断するため、コモンモードノイズから入力端子を見ると、この入力端子の内部が終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。

そのため、入力端子部においては、印加されたコモンモードノイズと、これが反射した反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇し易い。

入力端子部は、接続を容易にするためむき出しで電子機器に実装し、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、当該入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。

本発明者は、既に、特願２００９−２２０５４９号により、反射コモンモードノイズを時間的に分散可能なコモンモードフィルタを提案した。このコモンモードフィルタによれば、反射コモンモードノイズのピーク電圧を低く抑えることが可能であるが、更に、反射コモンモードノイズの電力を消滅させることの可能な構成を見いだし、本発明を完成させた。

本発明はそのような課題を解決するためになされたもので、超高速差動線路における超高速差動信号の伝送を確保し、反射コモンモードノイズの電力を消滅させることが可能で、電磁障害を引き起こし難いコモンモードフィルタの提供を目的とする。

そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、そのキャパシタが、互いに容量値の等しい２個のキャパシタの直列接続で形成された集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続されたコモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路と、を具備している。

本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。

本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。

本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。

本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線およびノイズ減衰用受動２端子回路を１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され複数区間で構成されている。

本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されている。

本発明の請求項７に係るコモンモードフィルタは、上記複数区間の上記集中定数差動遅延線における上記キャパシタどうしの接続点間に、抵抗が接続されて構成されている。

本発明の請求項８に係るコモンモードフィルタは、一部の上記集中定数差動遅延線におけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続されて構成されている。

本発明の請求項９に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。

本発明の請求項１０に係るコモンモードフィルタは、上記差動遅延素子におけるノイズ減衰用受動２端子回路の定数を区間毎に異ならせて構成されている。

このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した集中定数差動遅延線を用い、その並列素子としてのキャパシタが、互いに容量値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路を接続したから、超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断するうえ、抵抗によって吸収することが可能で、入力端子部におけるコモンモードノイズのピーク電圧が低減されて電磁障害も引き起こし難い。

本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。

本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。

本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。

本発明の請求項５に係るコモンモードフィルタでは、上記差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間で構成するから、上述した効果に加えて、種々の特性を得ることが可能である。

本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されてなるから、上述した効果に加えて、種々の特性を得ることが可能である。

本発明の請求項７に係るコモンモードフィルタは、上記複数区間の上記差動遅延線における上記キャパシタ同士の複数の接続点間に、抵抗が接続されて構成されているから、上述した効果に加えて、種々の特性を得ることが可能である。

本発明の請求項８に係るコモンモードフィルタは、一部の上記集中定数差動遅延線におけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続されてなるから、更に、種々の特性を得ることが容易である。

本発明の請求項９に係るコモンモードフィルタでは、上記集中定数の差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。

本発明の請求項１０に係るコモンモードフィルタでは、上記差動遅延素子におけるノイズ減衰用受動２端子回路の定数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらにコモンモードノイズの吸収特性も所望の特性に形成できる等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。

本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。 本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。 図２に示す本発明のコモンモードフィルタの通過特性図である。 図２に示す本発明のコモンモードフィルタの電力配分特性図である。 本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。 図５に示す本発明のコモンモードフィルタの通過特性図である。 図５に示す本発明のコモンモードフィルタの電力配分特性図である。 本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。 図８に示す本発明のコモンモードフィルタの通過特性図である。 図８に示す本発明のコモンモードフィルタの電力配分特性図である。 従来のコモンモード・チョークコイルの等価回路である。 図１１に示す従来のコモンモード・チョークコイルの通過特性図である。 図１１に示す従来のコモンモード・チョークコイルの電力配分特性図である。

以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。

まず、本発明に係るコモンモードフィルタの基となる集中定数差動遅延線を説明する。

図１は本発明に係るコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。

図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。

梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。

すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてのキャパシタＣｏ／４、Ｃｏ／２が接続されている。

差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。

この集中定数差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は共用されている。

しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は、中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。

各差動遅延素子ｄｌ１〜ｄｌ３の遅延時間ｔｄは、「数１」のように示される。

各差動遅延素子ｄｌ１〜ｄｌ３の差動インピーダンスＺｄは、「数２」のように示される。

図１において、差動遅延素子ｄｌ１〜ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。

なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと−ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。

次に、本発明に係るコモンモードフィルタを詳細に説明する。

図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１の集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。

上述した図１の各差動遅延素子ｄｌ１〜ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。

すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。

各差動遅延素子ｄｌ１〜ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間には、コモンモードノイズ減衰用のインダクタと抵抗との直列回路、すなわちＬ１とＲ１、Ｌ２とＲ２、Ｌ３とＲ３、Ｌ４とＲ４とを直列接続した受動２端子回路が接続されている。

コモンモードノイズ減衰用のインダクタＬ１〜Ｌ４は、各々これに接続されたキャパシタＣｏ／２、Ｃｏとの組合せによって直列共振回路を形成し、この共振周波数がコモンモードノイズ減衰極周波数に設定されている。ただし、抵抗Ｒ１〜Ｒ４により、直列共振回路のＱが下がるため、減衰極は浅いブロードな形状になるか、又は明確には現れなくなる
。その他の構成は図１と同様である

このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１〜ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。

すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１〜Ｔ４に達しても互いに打ち消し合って消失する。

そのため、差動信号に対しては、直列共振回路は寄与しないことになり、差動遅延素子ｄｌ１〜ｄｌ３の設計通り、劣化なく差動信号が伝送される。

他方、第１の構成では、差動遅延素子ｄｌ１〜ｄｌ３を形成する並列素子である２個のキャパシタＣｏ／２やＣｏと、これらの接続点Ｔ１〜Ｔ４に接続されたコモンモードノイズ減衰用インダクタＬ１〜Ｌ４とにより、コモンモードノイズに対する直列共振回路が形成されるから、コモンモードノイズが減衰遮断され、コモンモードノイズを設計通りに減衰させることが容易であり、しかも、抵抗Ｒ１〜Ｒ４が、直列共振回路のＱを下げてコモンモードノイズを消費、吸収する。

この場合、コモンモードノイズの吸収量は、コモンモードノイズ減衰極周波数付近で最も大きく、それ以外の周波数では吸収量が減るため、吸収されないコモンモードノイズは減衰遮断されて、反射コモンモードノイズとなって差動入力端子１Ａ、１Ｂへ戻る。

もっとも、その反射コモンモードノイズは、差動遅延素子ｄｌ１〜ｄｌ３中を伝搬し、往復で２倍の伝播遅延時間をもって差動入力端子１Ａ、１Ｂへ戻るため、差動入力端子１Ａ、１Ｂにおいては、印加されるコモンモードノイズと、反射コモンモードノイズとは位相がずれた状態で重畳される。

しかも、反射コモンモードノイズは、抵抗Ｒ１〜Ｒ４で吸収されない残りであるから、差動入力端子１Ａ、１Ｂにおいてコモンモードノイズのピーク電圧上昇が小さくなり、差動入力端子１Ａ、１Ｂの部分においてノイズが電磁放射され難い。

図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間３０ｐｓ、差動インピーダンス１００Ωとするとともに、２．５ＧＨｚ差動クロックのコモンモードノイズ除去を想定し、２．５ＧＨｚクロックの３次高調波成分である７．５ＧＨｚの周波数成分が充分通過できるよう、差動信号に対する通過帯域を約１０ＧＨｚとし、さらに２．５ＧＨｚでコモンモードノイズの減衰量が約１８ｄＢとなるよう各素子の定数を設定したものである。

ここで、抵抗Ｒ１〜Ｒ４によって、どの程度コモンモードノイズが吸収減衰するか調べるために、梯子型差動４端子回路網５に入力されたコモンモードノイズの電力を１００％として、周波数毎に通過する電力の割合、反射する電力の割合および吸収される電力の割合を求めた。

図４は、図２の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。電力吸収のピークが２．５ＧＨｚ付近に設定されており、２．５ＧＨｚ差動クロックのコモンモードノイズ除去に適することがわかる。

このような構造は、特定の周波数のコモンモードノイズ除去に効果的であり、電力吸収のピークを所望の周波数に設定するためには、インダクタＬ１〜Ｌ４および抵抗Ｒ１〜Ｒ４の定数を区間毎に設定、調整すれば良い。

また、比較のため、図１１に示す理想的なコモンモード・チョークコイルに入力されたコモンモードノイズ電力の通過、反射および吸収の割合を図１３に示す。従来のコモンモード・チョークコイルでは、入力されたコモンモードノイズ電力のほとんどが遮断によって反射され、入力された電力の約９０％が反射していることが分かる。

なお、インダクタＬ１〜Ｌ４を、ニクロム等の抵抗率の高い金属導体で形成すれば、抵抗Ｒ１〜Ｒ４を接続しなくても、インダクタＬ１〜Ｌ４自身に直列抵抗成分が発生し、等価的に抵抗Ｒ１〜Ｒ４を接続したことと同じ効果が得られる。

図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。

すなわち、４個の各差動遅延素子ｄｌ１〜ｄｌ４の各々において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。その他の構成は、図１と同様である。

この図５の構成においても、各差動４端子回路の並列素子を２倍の容量値を有する２個のキャパシタＣｏとＣｏの直列回路に変換し、直列接続されたキャパシタＣｏどうしの接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間に、上述したコモンモードノイズ減衰用インダクタＬ１〜Ｌ４が接続されている。これは、図２におけるコモンモードノイズ減衰用抵抗Ｒ１〜Ｒ４を０Ωとしたことと等価である。

さらに、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４を、接続点Ｔ１とグランド間および接続点Ｔ４とグランド間に抵抗Ｒ１０およびＲ４０を接続したものである。

なお、以降の図においては、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂとの間のみを図示する。

このような構成では、ノイズ減衰用受動２端子回路が複雑な経路で構成される。例えば、接点Ｔ１に接続される受動２端子回路は、インダクタＬ１と抵抗Ｒ１０の並列回路だけでなく、Ｒ１２を経由してグランドへ接続される種々の経路も上記並列回路に追加接続される。

このような構成において、梯子型差動４端子網５の受動直列素子を構成するインダクタは等価的に(Ｌｏ＋２ｍ)となり、受動並列素子は等価的にキャパシタＣｏと負のインダクタ成分（−ｍ）とが直列接続された回路となる。

各差動遅延素子ｄｌ１〜ｄｌ４の１区間の遅延時間ｔｄは、「数３」で示される。

各差動遅延素子ｄｌ１〜ｄｌ４の差動インピーダンスＺｄは、「数４」で示される。

図６は図５に示すコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性であり、１区間の遅延時間が３７．５ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。

なお、回路解析においては、相互誘導ｍの値に代えて後述する「数５」に示すように、相互誘導ｍとインダクタＬｏ／２に対する比、すなわち結合係数ｋを用いることが一般的であり、ここではｋ＝０．２４である。

この場合も、コモンモードノイズ減衰用のインダクタＬ１〜Ｌ４および相互誘導ｍとＣｏとの組み合わせで決定される直列共振周波数が存在するが、抵抗Ｒ１０〜Ｒ４０により、直列共振回路のＱが下がるため、減衰極はブロードな形状となる。

また、差動信号通過特性Ｓｄｄ２１は、図３と似た特性を示す一方で、コモンモードノイズ通過特性Ｓｃｃ２１は、２．５ＧＨｚ以上での減衰量が約１５ｄＢとなり、図３に比べ広い周波数範囲でより大きい減推量が得られている。
図７には、入力されたコモンモードノイズの電力に対する通過、反射および吸収の電力分配比率を示す。図７から分かるとおり、図５に示す構成は、２．５ＧＨｚ以上で６０％〜７０％の吸収を示し、図４に示すような特定の周波数での吸収ピークを持たないことが分かる。

従ってこのような構成は、コモンモードノイズが広い周波数範囲で存在する場合に有効である。

図８は本発明のコモンモードフィルタに係る第３の実施の形態である。

すなわち、４個の差動遅延素子ｄｌ１〜ｄｌ４からなり、各差動遅延素子ｄｌ１〜ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。その他の構成は、図５の構成と同様である。

このような構成では、梯子型差動４端子回路の受動直列素子を構成するインダクタは、１区間の遅延時間を決めるインダクタが等価的に(Ｌｏ＋２ｍ)となり、並列素子は等価的にキャパシタＣｏと負のインダクタ成分（−ｍ）とが直列接続された回路となる。

この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、これらの接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４を、接続点Ｔ１とグランド間および接続点Ｔ４とグランド間に抵抗Ｒ１０およびＲ４０を接続したものである。これは図５の構成において、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４を無限大としたことと等価である。その他の構成は図５の構成と同様である。

この構成の各差動遅延素子ｄｌ１〜ｄｌ４における１区間の遅延時間ｔｄは、「数６」で示される。

各差動遅延素子ｄｌ１〜ｄｌ４における差動インピーダンスＺｄは、「数７」で示される。

図９は図８に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図９の特性は、１区間の遅延時間が５０ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。

この図８に構成においても、図５の構成と同様に、相互誘導ｍの代わりに結合係数ｋを用い、この場合はｋ＝０．４である。図８の全域通過型集中定数差動遅延線の場合、結合係数は誘導ｍ型の場合より大きい値とすることが好ましい。

さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。

このような構造では、各接続点Ｔ１〜Ｔ４に達したコモンモードノイズが、抵抗Ｒ１０〜Ｒ４０を経由してグランドに戻ろうとするので、その際にこれらの抵抗Ｒ１０〜Ｒ４０によって電力吸収される。

また、コモンモードノイズの通過特性は抵抗Ｒ１０〜Ｒ４０の値によっても若干変化するが、それよりも差動遅延素子ｄｌ１〜ｄｌ４の遅延時間に大きく影響され、差動遅延素子ｄｌ１〜ｄｌ４の遅延時間が大きくなる程、低い周波数からコモンモードノイズの通過を阻止できるようになる。

図９では、本発明に係る図８の構成のコモンモードフィルタにおける差動信号通過特性Ｓｄｄ２１およびコモンモードノイズ通過特性Ｓｃｃ２１を、図１０では図８の構成のコモンモードフィルタに入力されたコモンモードノイズの電力に対する通過、反射および吸収の電力分配比率を示す。

図９において、コモンモード通過特性Ｓｃｃ２１は、図２や図５の構成に比べ、コモンモードノイズ減衰用インダクタＬ１〜Ｌ４による通過特性の形成ができない分、減衰開始の周波数が高周波側に移動し、２．５ＧＨｚで比較すれば約１２ｄＢの減衰しか得られていないが、その一方で図１０に示すとおり、コモンモードノイズ電力の吸収量は、２．２ＧＨｚ〜８．７ＧＨｚの周波数範囲で７０％以上と、他の構成よりも広い吸収ピークが得られている。

また、差動信号通過特性Ｓｄｄ２１は、図９において損失がほぼ０ｄＢであり、全域通過型集中定数遅延線は、ＧＨｚ帯の超高速信号を通過させる目的には最適である。

なお、図５および図８の構成において、接続点Ｔ１〜Ｔ４の接点間に接続する抵抗は、必ずしも隣接区間の接点間である必要はなく、２区間以上離れた接点間に接続しても良い。

以上、定Ｋ型、誘導ｍ型、および全域通過型の３種類の集中定数差動遅延線を用いて、それぞれ異なった構成のコモンモードフィルタを例示してきたが、全ての集中定数差動遅延線を全ての構成のコモンモードフィルタに適用可能である。

さらに、本発明のコモンモードフィルタでは、集中定数差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。

例えば、誘導ｍ型が梯子型差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。

要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれば本発明の目的達成が可能である。

また、例示しないが、他の差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。

ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。

以上のことから、梯子型の差動４端子回路でその受動直列素子としてインダクタを含み、その受動並列素子としてキャパシタを含んで配置した差動遅延線を有して構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズを吸収してそのピーク値を抑圧することで、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。

さらに、本発明の実施例は全て差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図５の集中定数の差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。

さらに、本発明のコモンモードフィルタでは、差動遅延素子ｄｌ１〜ｄｌ４の間に集中定数差動遅延線ＤＬを梯子状に直列配置させた構成、すなわち、入出力間の差動遅延素子ｄｌ１〜ｄｌ４間の集中定数差動遅延線ＤＬ、又は入出力間の差動遅延素子ｄｌ１〜ｄｌ４の間の途中の差動遅延素子ｄｌ１〜ｄｌ４の間において、ノイズ減衰用受動２端子回路を接続しない構成も可能である。

また、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、その一部の区間に、従来の差動遅延線、例えばコモンモードノイズ減衰用のインダクタＬ１〜Ｌ４および抵抗Ｒ１〜Ｒ４０を省略した構成も可能である。

さらに、一部の集中定数差動遅延線ＤＬにおけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続された構成も可能である。

すなわち、一部の集中定数差動遅延線ＤＬにおけるキャパシタどうしの接続点とグランド電位との間にインダクタのみを接続し、キャパシタとインダクタによって共振回路を形成し、コモンモードノイズ減衰極を得ることにより、コモンモードノイズの通過を抑える構成である。

具体的には、上述した図２の構成において、一区間の集中定数差動遅延線において、抵抗Ｒ２又はＲ３を除いてインダクタＬ２又はＬ３を直接グランド電位に接続する構成や、図５の構成において、抵抗Ｒ１２およびＲ２３を除いた構成である。

１、 ３ 差動線路
１Ａ、１Ｂ 差動入力端子（入力側）
２Ａ、２Ｂ 差動出力端子（出力側）
５ 梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ キャパシタ
ＤＬ 集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４ 差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２ インダクタ
Ｌ１、Ｌ２、Ｌ３、Ｌ４ コモンモードノイズ減衰用インダクタ（ノイズ減衰用受動２端子回路）
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１０、Ｒ１２、Ｒ２３、Ｒ３４、Ｒ４０ コモンモードノイズ減衰用抵抗（ノイズ減衰用受動２端子回路）
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 接続点
＋ｖｄ、−ｖｄ 差動電源
Ｖｃ コモンモードノイズ源

Claims (10)

1. 差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、前記キャパシタが、互いに容量値の等しい２個のキャパシタの直列接続で形成された集中定数差動遅延線と、
   直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、コモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路と、
   を具備することを特徴とするコモンモードフィルタ。
2. 前記集中定数差動遅延線は、定Ｋ型構成である請求項１記載のコモンモードフィルタ。
3. 前記集中定数差動遅延線は、誘導ｍ型構成である請求項１記載のコモンモードフィルタ。
4. 前記集中定数差動遅延線は、全域通過型構成である請求項１記載のコモンモードフィルタ。
5. 前記集中定数差動遅延線および前記ノイズ減衰用受動２端子回路を１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１〜４いずれか１記載のコモンモードフィルタ。
6. 上記差動遅延素子の間に前記集中定数差動遅延線が梯子状に直列配置されて構成された請求項５記載のコモンモードフィルタ。
7. 前記複数区間の前記集中定数差動遅延線における前記キャパシタどうしの複数の接続点間に、抵抗が接続された請求項５又は６記載のコモンモードフィルタ。
8. 一部の前記集中定数差動遅延線における前記キャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続された請求項５又は６記載のコモンモードフィルタ。
9. 前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項５〜８いずれか１記載のコモンモードフィルタ。
10. 前記差動遅延素子における前記ノイズ減衰用受動２端子回路の定数を区間毎に異ならせてなる請求項５〜９いずれか１記載のコモンモードフィルタ。

Images