JP5268625B2 - プラズマ処理装置 - Google Patents

Description

本発明は半導体製造工程においてウエハなどの被処理基板に微細加工を施すプラズマ処理装置及び方法にかかり、特に、チャージアップダメージを低減するプラズマ処理装置及び方法に関する。

プラズマ処理技術はプラズマエッチング処理技術やプラズマＣＶＤ処理技術を含み、半導体の製造装置などに広く使われている。

図１は、絶縁膜のプラズマエッチングに使われている従来の典型的なプラズマエッチング装置の構成を示す。

図１に示すプラズマエッチング装置は、二周波容量結合型と呼ばれる構成となっており、処理室１０１中に被処理基板Ｗを載置する下部電極１０２と下部電極に対向する上部電極１０３とを含む。処理室１０１にはＡｒ，ＣＦ系ガス、及びＯ₂等のガスがエッチングガスとして供給される。上部電極１０３には高周波電源１０４から整合器１０５を介して２００ＭＨｚの高周波が供給され、プラズマＰが生成される。以降上部電極に印加される高周波電源をソース電源と呼ぶ。他方、下部電極１０２には高周波電源１０６から整合器１０７を介して４ＭＨｚの高周波がバイアスとして供給される。以降下部電極に印加される高周波電源をバイアス電源と呼ぶ。このバイアス電源が整合器１０７中にある阻止コンデンサを介して下部電極に印加されることによって被処理基板Ｗには負の直流電圧であるセルフバイアス電位（Ｖdc）がかかる。また、前記下部電極１０２と前記上部電極１０３との間隔のことをＧapと呼ぶ。近年の微細化が進む半導体の製造工程における絶縁膜エッチングではこのＧapが狭い狭Ｇapプロセスと呼ばれるプロセスが広く用いられている。典型的には１８mmから３０mm程度のＧapが用いられている。

従来のプラズマエッチング装置により被処理基板Ｗ上に形成された絶縁膜パターンをプラズマエッチングする場合、特に狭Ｇapのプラズマエッチングプロセスにおいて基板中の素子がプラズマエッチングの結果、損傷し歩留まりが低下してしまうという問題が生じている。この現象のことをチャージアップダメージと呼んでいる。以下の本文中では単にダメージと称する。

図２は、ダメージ測定のためのアンテナＭＯＳキャパシタ型ダメージＴＥＧと呼ばれる素子の構造を示している。

この素子は被処理基板であるＳｉ基板の上に酸化膜，ゲート電極が積層されており、ゲート電極とＳｉ基板の電位差がゲート酸化膜の耐電圧を超えるとゲート酸化膜に電流が流れ、絶縁破壊が起こる。絶縁破壊が起こったかどうかは素子の電圧・電流特性の変化から分かり、素子を被処理基板面内に配置することでダメージが発生している箇所が分かる。このアンテナＭＯＳキャパシタ型ダメージＴＥＧと同様の構造がプラズマエッチングを行う半導体素子に存在する場合、絶縁破壊が起こることで素子が損傷し、歩留まりの低下に繋がってしまう。このダメージはゲート電極とＳｉ基板の電位差によるものであり、電位差の原因は被処理基板にかかるＶdcの面内分布の不均一であると考えられる。Ｓｉ基板の電位はＳｉ基板全体にかかるＶdcの平均値で決まる。一方、ゲート電極の電位はゲート電極にかかるＶdcによって決まる。即ちＶdcの面内分布が不均一な場合、ゲート電極にかかるＶdcとＳｉ基板の電位の間に差が生じ易くなりダメージが発生し易くなる。

これに対し、Ｖdcの面内分布が均一な場合にはダメージは発生しにくい。このダメージを低減するために様々な方法が検討されており、例えば特許文献１ではプラズマ着火時，消火時にバイアス電源の出力がある状態にし、シースがある状態でプラズマを着火，消火する方法が示されている。

しかしながら、バイアス電源の出力がある状態であってもプラズマ着火，消火時にダメージが発生する場合があることが判った。またプラズマ消火する瞬間までバイアス電源が定常時と同じ出力に保たれているためＶdcの絶対値は大きくなりプラズマの消え方が不均一な場合に局所的に強いＶdcがかかる箇所が存在するためダメージが生じやすくなる傾向が見られた。

特開２００１−１５６０５１号公報

そこで本発明ではダメージについて実験的な研究を行い、ダメージの発生しないプラズマ処理方法を検討した。前述のダメージ発生機構を鑑みればダメージを測定するには被処理基板にかかるＶdcの分布を測定すればよい。

図３は、ダメージ電圧測定用基板であり、被処理基板の上に絶縁膜があり、その上にアルミ製のアンテナ電極がある。

アンテナ電極が面内に分布していることからこの測定用基板を用いればＶdcの面内分布が測定可能である。アンテナ電極電位とウエハ基板（Ｓｉ基板）電位の差分の電圧が絶縁膜にかかり、その電圧が大きい箇所でダメージが発生すると考えられる。そこでアンテナ電極の電位とウエハ基板電位との差のことを以後、ダメージ電圧と呼ぶ。実際に測定して求めたダメージ電圧の大きい箇所とアンテナＭＯＳキャパシタ型ダメージＴＥＧの破壊発生箇所はほぼ重なっていた。実験の結果、ダメージ電圧が最も大きくなるのはプラズマ消火のタイミングであることが分かった。

従来のプラズマ消火方法ではソース電源，バイアス電源の出力の値をプラズマエッチング処理終了時に同時に０にすることでプラズマを消火していた。しかしこの方法でプラズマ消火を行うとソース電源，バイアス電源の出力が低下していく間にダメージ電圧が大きくなる場合があることが判明した。即ち、ダメージを軽減するにはダメージ電圧が小さくなるようなプラズマ消火方法が必要となる。

そこで本発明は上記の課題を解決する新規で有用なプラズマ処理装置、及びプラズマ処理方法を提供することを目的とする。

本発明の目的は、被処理基板の処理に伴う被処理基板中の素子の不良率を低減できるプラズマ処理装置を提供することにある。

上記目的は、処理室と、前記処理室内に設けられた基板が載せられる第１の電極と、前記前記処理室の上方で前記第１の電極に対向して設けられた第２の電極と、前記第２の電極にプラズマ生成用の電力を印加するソース電源と、前記第１の電極にバイアス用の電力を印加するバイアス電源と、前記処理室内に処理ガスを供給するガス供給手段と、前記ソース電源，前記バイアス電源及び前記ガス供給手段を制御する制御手段を有し、前記処理室内に形成したプラズマを用いて被処理基板の表面処理を行うプラズマ処理装置において、前記制御手段は、前記ソース電源の出力≦前記バイアス電源の出力にされた状態で前記プラズマにより前記表面処理を行う定常プラズマ状態から前記プラズマを消火する過程において、前記ソース電源の出力≦前記バイアス電源の出力の関係を保つように前記ソース電源及び前記バイアス電源の出力を低下させた後前記プラズマを消火する制御をすることにより達成される。

また、処理室と、前記処理室内に設けられた基板が載せられる第１の電極と、前記前記処理室の上方で前記第１の電極に対向して設けられた第２の電極と、前記第２の電極にプラズマ生成用の電力を印加するソース電源と、前記第１の電極にバイアス用の電力を印加するバイアス電源と、前記処理室内に処理ガスを供給するガス供給手段と、前記ソース電源，前記バイアス電源及び前記ガス供給手段を制御する制御手段を有し、被処理基板の表面処理を行うプラズマ処理装置において、前記制御手段は、前記プラズマを前記表面処理を行う状態から消火する過程において、前記処理室内に形成したプラズマを用いて前記表面処理を行うために前記ソース電源の出力≦前記バイアス電源の出力にされた状態で形成される第１のプラズマの状態から前記第１のプラズマに比べ前記ソース電源の出力及び前記バイアス電源の出力が小さい第２のプラズマの状態に移行させる際、前記ソース電源の出力≦前記バイアス電源の出力の関係を保つようにこれらを低下させる制御をすることにより達成される。

また、上記制御手段は、前記第２のプラズマ状態から、前記ソース電源および前記バイアス電源の電力を遮断して前記プラズマを消火する制御をすることにより達成される。

また、前記処理室内で形成された前記プラズマからの発光を検出する発光モニタを備え、前記制御手段は、前記第２のプラズマ状態から、前記処理ガスの圧力を下げていき、プラズマの消火を前記発光モニタで検出した後、前記ソース電源及び前記バイアス電源の電力を遮断する制御をすることにより達成される。

さらに、前記制御手段は、前記第２のプラズマ状態から前記処理室内の前記処理ガスの圧力を低減させて前記プラズマを消火する制御をすることにより達成される。

本発明によれば、問題となるダメージ電圧を上回ることのないようにソース電源の出力とバイアス電源の出力を制御でき、ダメージの発生を抑えることができる。そのため、プラズマ処理を行う半導体素子の破壊を起こすほど大きな電圧がかかることが無くなる。

よって、本発明を用いれば半導体素子へのダメージを抑えたプラズマ処理を行うことが可能であり半導体素子の歩留まりの低下の問題を抑えることができる。

また、プラズマ消火時には、一旦プリオフプラズマの状態にしてからプラズマを消火することでバイアス電源の出力がダメージレスな関係を保ちつつ小さな値にされているためＶdcの絶対値が小さくなりプラズマが不均一な消え方をした場合も発生するダメージ電圧は小さくなる。

以下、本発明の実施の形態を図を用いて説明する。

図４は、本発明のプラズマエッチング装置１の構成を示す。

プラズマ処理装置１は、アルミニウムまたはＳＵＳ等からなる処理室１を有し、処理室１内にはバイアス電源４からフィルタ５，整合器６を介して高周波が印加される下部電極２と、ソース電源８からフィルタ９，整合器１０を介して高周波が印加される上部電極３とを有する。下部電極２はプラズマエッチング処理を施される被処理基板Ｗを載置する載置台の役目も兼ねている。ソース電源８は、プラズマ生成用高周波電源であって、ここでは２００ＭＨｚの周波数を用いるが、これに限定する必要は無い。バイアス電源４は、ソース電源よりも周波数が低く、プラズマ中のイオンを加速することを目的としたバイアス用高周波電源であって、ここでは、４ＭＨｚの周波数を用いるが、これに限定する必要な無い。さらに下部電極２には直流電源７が整合器６を介して接続されており、下部電極表面の被処理基板Ｗを載置する部分にアルミナなどの溶射膜１８が形成されていることから被処理基板Ｗと下部電極２の間で静電チャックが形成される。静電チャックには図示しない伝熱ガス供給孔を介して、伝熱ガス供給管よりＨｅなどの伝熱ガスが供給され、伝熱ガスは静電チャックと被処理基板Ｗの間に充填される。これによって下部電極２の温度と被処理基板Ｗの伝熱効率を高めることができる。下部電極２と上部電極３には図示しない温度制御装置により所定の温度に制御された熱媒が導入され、電極内部を循環し排出される。これにより下部電極２と上部電極３の温度を制御することが可能である。下部電極の被処理基板を載置する部分の周りには被処理基板を囲むようにフォーカスリング１７が設置されている。フォーカスリング１７は絶縁性または導電性の材料からなり反応性イオンを被処理基板に集中させる役割を果たす。プラズマエッチング処理のためのプラズマを生成するためのガスはガス源より流量を調整するためのＭＦＣを通りガス配管１４を介してガスを噴出するための孔が開けられているシャワープレート１３で分散された後、処理室１中に導入される。ここではＡｒガス１０００ｍｌ／min，Ｏ₂ガス５０ｍｌ／min，Ｃ₄Ｆ₆ガス５０ｍｌ／minの流量を使用する。処理室１は図示しないガス排気機構により調圧され、所定の圧力に保たれる。また、処理室１には発光モニタ３０が取り付けられており、プラズマの着火，消火を発光モニタ３０で確認することが可能である。また、図示しないが、ソース電源８，バイアス電源４，直流電源７のＯＮ／ＯＦＦタイミング、出力値等の制御，供給するガスの圧力（流量）やタイミングを制御する制御手段を有している。

なお、本実施例では、ソース電源８を上部電極３に、また、バイアス電源４を下部電極２に接続した例で説明するが、これに限定する必要はない。ソース電源８を下部電極２に、また、バイアス電源４を上部電極３に接続しても良い。また、ソース電源４及びバイアス電源８を同じ電極（上部または下部）に接続しても良い。更に、バイアス電源を複数接続しても良い。

また、下部電極２と上部電極３とのＧapは３０mmとしたが、処理条件に応じて、Ｇapは１０mmから４０mmまで可変としても良い。

前述したように発明者らはダメージの発生機構について図４のプラズマエッチング装置１と図３のようなダメージ測定基板によって実験的に研究を行った。

図５は、ソース電源出力及びバイアス電源出力と測定されたダメージ電圧の関係を示している。

発生するダメージ電圧が問題とならない範囲になるようなソース電源出力とバイアス電源出力の範囲のことをダメージレスな関係と言う。ダメージ電圧を１０Ｖとした場合には図５の白色領域がダメージレスな関係を満たすことになる。

このことから、少なくとも、図５の点線より上の領域、つまり、ソース電源の出力≦バイアス電源の出力の関係を常に満たしてプラズマ処理を行えばダメージの発生を抑えることができると考えられる。

ここでは、問題となるダメージが発生するダメージ電圧を１０Ｖとした。これは、図３の層間絶縁膜の厚さに依存する。しかしながら、今後の半導体デバイスにおける層間絶縁膜の厚さは薄くなることが予想され、ダメージ電圧は更に低くなるものと考えられる。よって、上記のダメージレスな関係は、今後の半導体デバイスにも適用可能であることは言うまでもない。

上記のダメージレスな関係はプラズマ着火後の定常時においてはソース電源，バイアス電源の出力を設定しておけば、制御手段により制御することができる。

しかし、プラズマ消火時においてはソース電源とバイアス電源の関係が崩れやすい。このことがプラズマ消火時のダメージ電圧が大きくなる原因であると考えられる。

図６は、プラズマ消火時のソース電源出力及びバイアス電源出力とダメージ電圧の時間変化を示している。

図６（ａ）は、ソース電源の出力とバイアス電源の出力が落ちていく速度が同じ場合に、ソース電源とバイアス電源を同時にＯＦＦした場合のダメージ電圧の変化の様子を示したものである。電源がＯＦＦされてプラズマが消火されるまで、ソース電源の出力≦バイアス電源の出力の関係を保っておりダメージ電圧は上昇しない。即ちダメージは発生しない。

しかし、ソース電源とバイアス電源の出力が落ちていくタイミングは常に同時では無いことが分かった。

図６（ｂ）は、バイアス電源の出力が先にＯＦＦされた場合のダメージ電圧の時間変化の様子を示した。バイアス電源の出力が先に落ち始めた場合、ソース電源の出力≦バイアス電源の出力の関係は崩れてしまい、ダメージ電圧が上昇し、ダメージが発生してしまう。

図６（ｃ）は、同時にＯＦＦされても、ソース電源の出力が落ちる速さとバイアス電源の出力が落ちる速さが異なる場合を示す。この場合にもダメージレスな関係は崩れ、ダメージが発生する。

図６を参照すると、定常時には小さかったダメージ電圧がソース電源，バイアス電源の出力が下がるにつれて大きくなる場合があることが分かる。

次に、ソース電源の出力に対しバイアス電源の出力を変化させていった場合にどのようなダメージ電圧の分布が生じるかについて調べた。

図７は、ソース電源２００Ｗのみのプラズマのダメージ電圧分布とそのプラズマに異なる出力のバイアス電源を印加した場合のダメージ電圧分布を示したものである。

ソース電源のみのプラズマは不均一であり、また、バイアス電源が１００Ｗでもソース電源のみのプラズマより均一ではあるが、不均一なプラズマ分布である。

しかし、バイアス電源の出力が２００Ｗ、即ちソース電源の出力２００Ｗに対してダメージレスな関係を満たすようにするとダメージ電圧は１０Ｖよりも小さくなり、バイアス電源出力を大きくすると分布がさらに均一になっていくことが分かる。

ソース電源のみで生成したプラズマの分布について検討したところダメージ電圧の分布は２００ＭＨｚのソース電源の出力が作る定在波によるものであることが分かった。

図８は、プラズマがある状態での２００ＭＨｚの電磁波の電界強度分布を計算したシミュレーションの結果である。ダメージ電圧の分布と２００ＭＨｚの電界強度分布は重なっており、２００ＭＨｚのソース電源の電界強度分布がダメージ電圧に影響していることが考えられる。即ち、ソース電源のみの状態で生成されたプラズマでは２００ＭＨｚによるＶdcが生じ、その分布は電界強度に依存するためにＶdcの分布は２００ＭＨｚの定在波の分布と同様に不均一になりダメージ電圧が大きくなる。

ここでバイアス電源を加えた場合、バイアス電源による４ＭＨｚの電磁波によって生じるＶdcとソース電源による２００ＭＨｚの電磁波によって生じるＶdcが混在することになる。４ＭＨｚの電磁波の電界強度分布はチャンバ内で考えると無視できる程度であるため、４ＭＨｚのＶdcは分布を持たないと考えて良い。そのため、ダメージ電圧が発生しない、即ちＶdcの分布が小さくなるようにするためには４ＭＨｚのバイアス電源によって生じるＶdcが支配的となるようにすれば良い。

上述の通り、プラズマ処理を行う定常プラズマからプラズマを消火する過程において、少なくとも、ソース電源の出力≦バイアス電源の出力の関係を満たすことにより、ダメージの少ないプラズマ処理を行うことができる。

バイアス電源が複数接続されている場合は、それらの出力の総和を適用すれば良い。

制御手段は、ソース電源の出力≦バイアス電源の出力の関係を満たすように自動的に出力を制御しても良いし、何らかの異常で上記の関係を満たさなかった場合には、装置を操作するオペレータに警告を出しても良い。

本発明の第２の実施例を図９及び図１０を用いて説明する。

本実施例では、Ｖdcの絶対値をできるだけ小さくしてから、プラズマを消火する方法について説明する。

図９は、本発明の第２の実施例を示すフローチャートである。

図１０は、本発明の第２の実施例を示すタイミングチャートである。

図１０を用いて各過程でダメージ電圧がどのように変化するかを説明する。

まず、定常プラズマ状態ではソース電源の出力≦バイアス電源の出力の関係が維持されており均一なプラズマとなっているためダメージは発生しない。

プラズマ消火時にはまず、ソース電源の出力≦バイアス電源の出力の関係を保ったまま、ソース電源を例えば、８００Ｗから２００Ｗまで徐々に出力を低下させる一方、バイアス電源を例えば、１０００Ｗから４００Ｗまで徐々に出力を低下させることにより、プラズマをプリオフプラズマ状態とする。または、先にソース電源の出力を低下させた後に、バイアス電源の出力を低下させても良い。

プリオフプラズマではソース電源の出力をプラズマの消えない範囲で小さな値まで低下させることでプラズマは低密度になっており、バイアス電源の出力もそのソース電源の出力に対してソース電源の出力≦バイアス電源の出力の関係を十分に保てる値にまで低下させることでＶdcの絶対値は小さくなっている。そのためプラズマが不均一な消え方をした場合にも発生するダメージ電圧は小さくなる。

また、ソース電源の出力≦バイアス電源の出力の関係はこの移行期間で一度も崩れていないためＶdcの分布は均一になっている。そのためダメージ電圧は小さな値を保つことができる。

プリオフプラズマが定常状態になった後に、ガス圧を徐々に下げていくことでプラズマは消火される。プラズマの消火は発光モニタにより検知され、プラズマ消火が検知された後に、ソース電源，バイアス電源の出力を０にする。

ここでプリオフプラズマの期間を一定期間確保しているのは電源のばらつきを考慮してのことである。

ここではガス圧による消火方法を示したが、プリオフプラズマはＶdcの絶対値が小さく、チャージアップダメージを発生させにくいため上記の消火方法以外に他の様々な方法によってプラズマを消火しても良い。

例えば、プリオフプラズマにした後、ソース電源及びバイアス電源の出力を切ることでプラズマを消火しても良い。この際も、電源の出力が切れるまでの間は、ソース電源，バイアス電源の出力がダメージレスな関係を満たすことが必要である。

上述の通り、プラズマ処理を行う定常プラズマからプラズマを消火する過程において、少なくとも、ソース電源の出力≦バイアス電源の出力の関係を満たすとともに、途中でプリオフプラズマを生成することにより、プラズマが不均一な消え方をしても、ダメージの少ないプラズマ処理を行うことができる。

制御手段は、ソース電源の出力≦バイアス電源の出力の関係を満たすように自動的に出力を制御しても良いし、何らかの異常で上記の関係を満たさなかった場合には、装置を操作するオペレータに警告を出しても良い。

本発明の第３の実施例を図１１及び図１２を用いて説明する。

本実施例では、ダメージの発生しないプラズマ着火方法について説明する。

図１１は、本発明の第３の実施例を示すフローチャートである。

図１２は、本発明の第３の実施例を示すタイミングチャートである。

プラズマ着火時においても基本的にはプラズマ消化方法と同様のことが言える。即ち、ソース電源の出力≦バイアス電源の出力の関係を保てばよい。

まず、ソース電源をプラズマの生成する範囲で小さな値で出力させる。バイアス電源については、図１２（ａ）のように同時に、あるいは図１２（ｂ）のようにソース電源よりも先に出力させ、ソース電源の出力≦バイアス電源の出力の関係を保つ範囲でできるだけ小さな出力とする。この状態のプラズマをプリオンプラズマと呼ぶ。プリオンプラズマはプリオフプラズマと同様の性質を持つ。即ち、バイアス電源の出力がダメージレスな関係を保つ範囲で小さな値となっていることでＶdcの絶対値が小さいために不均一な着火をした場合にも発生するダメージ電圧は小さくなる。

上述の通り、プラズマを着火させる際に、少なくとも、ソース電源の出力≦バイアス電源の出力の関係を保ちつつ、途中でプリオンプラズマを生成した後に、定常プラズマを生成することで、ダメージの少ないプラズマ処理を行うことができる。

制御手段は、ソース電源の出力≦バイアス電源の出力の関係を満たすように自動的に出力を制御しても良いし、何らかの異常で上記の関係を満たさなかった場合には、装置を操作するオペレータに警告を出しても良い。

本発明の手法を用いればプラズマ処理を含む半導体製造の過程において素子へのチャージアップダメージを低減することができる。そのため半導体製品の歩留まり低下の問題を回避することができる。

従来のプラズマエッチング装置の概要図である。 アンテナＭＯＳキャパシタ型ダメージＴＥＧの概略図である。 ダメージ電圧測定用基板の概略図である。 本発明のプラズマエッチング装置の概略図である。 ソース電源出力及びバイアス電源出力とダメージ電圧の関係図である。 プラズマ消火時のソース電源及びバイアス電源の出力とダメージ電圧の時間変化を示す図である。 バイアス電源出力とダメージ電圧の分布を示す図である。 ｜Ｖdc｜測定結果と電界強度シミュレーション結果を示す図である。 本発明の第２の実施例を示すフローチャートである。 本発明の第２の実施例を示すタイミングチャートである。 本発明の第３の実施例を示すフローチャートである。 本発明の第３の実施例を示すタイミングチャートである。

符号の説明

１ 処理室
２ 下部電極
３ 上部電極
４ バイアス電源
５，９ フィルタ
６，１０ 整合器
７ 直流電源
８ ソース電源
１１ 給電管
１３ シャワープレート
１４ ガス配管
１７ フォーカスリング
１８ 溶射膜
３０ 発光モニタ

Claims (5)

1. 処理室と、前記処理室内に設けられた基板が載せられる第１の電極と、前記前記処理室の上方で前記第１の電極に対向して設けられた第２の電極と、前記第２の電極にプラズマ生成用の電力を印加するソース電源と、前記第１の電極にバイアス用の電力を印加するバイアス電源と、前記処理室内に処理ガスを供給するガス供給手段と、前記ソース電源，前記バイアス電源及び前記ガス供給手段を制御する制御手段を有し、前記処理室内に形成したプラズマを用いて被処理基板の表面処理を行うプラズマ処理装置において、
   前記制御手段は、前記ソース電源の出力≦前記バイアス電源の出力にされた状態で前記プラズマにより前記表面処理を行う定常プラズマ状態から前記プラズマを消火する過程において、前記ソース電源の出力≦前記バイアス電源の出力の関係を保つように前記ソース電源及び前記バイアス電源の出力を低下させた後前記プラズマを消火する制御をすることを特徴とするプラズマ処理装置。
   
2. 処理室と、前記処理室内に設けられた基板が載せられる第１の電極と、前記前記処理室の上方で前記第１の電極に対向して設けられた第２の電極と、前記第２の電極にプラズマ生成用の電力を印加するソース電源と、前記第１の電極にバイアス用の電力を印加するバイアス電源と、前記処理室内に処理ガスを供給するガス供給手段と、前記ソース電源，前記バイアス電源及び前記ガス供給手段を制御する制御手段を有し、被処理基板の表面処理を行うプラズマ処理装置において、
   前記制御手段は、前記プラズマを前記表面処理を行う状態から消火する過程において、前記処理室内に形成したプラズマを用いて前記表面処理を行うために前記ソース電源の出力≦前記バイアス電源の出力にされた状態で形成される第１のプラズマの状態から前記第１のプラズマに比べ前記ソース電源の出力及び前記バイアス電源の出力が小さい第２のプラズマの状態に移行させる際、前記ソース電源の出力≦前記バイアス電源の出力の関係を保つようにこれらを低下させる制御をすることを特徴とするプラズマ処理装置。
   
3. 請求項２に記載のプラズマ処理装置であって、
   前記制御手段は、前記第２のプラズマ状態から、前記ソース電源及び前記バイアス電源の電力を遮断して前記プラズマを消火する制御をすることを特徴とするプラズマ処理装置。
   
4. 請求項２に記載のプラズマ処理装置であって、
   前記処理室内で形成された前記プラズマからの発光を検出する発光モニタを備え、
   前記制御手段は、前記第２のプラズマ状態から、前記処理ガスの圧力を下げていき、前記プラズマの消火を前記発光モニタで検出した後、前記ソース電源及び前記バイアス電源の電力を遮断する制御をすることを特徴とするプラズマ処理装置。
   
5. 請求項２に記載のプラズマ処理装置であって、
   前記制御手段は、前記第２のプラズマ状態から前記処理室内の前記処理ガスの圧力を低減させて前記プラズマを消火する制御をすることを特徴とするプラズマ処理装置。

Images