JP5248171B2 - Noble metal film forming apparatus and noble metal film forming method - Google Patents
Noble metal film forming apparatus and noble metal film forming method Download PDFInfo
- Publication number
- JP5248171B2 JP5248171B2 JP2008097456A JP2008097456A JP5248171B2 JP 5248171 B2 JP5248171 B2 JP 5248171B2 JP 2008097456 A JP2008097456 A JP 2008097456A JP 2008097456 A JP2008097456 A JP 2008097456A JP 5248171 B2 JP5248171 B2 JP 5248171B2
- Authority
- JP
- Japan
- Prior art keywords
- noble metal
- target
- metal film
- substrate
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000510 noble metal Inorganic materials 0.000 title claims description 91
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 48
- 238000004544 sputter deposition Methods 0.000 claims description 39
- 239000000203 mixture Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052762 osmium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 150000002500 ions Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910002848 Pt–Ru Inorganic materials 0.000 description 2
- 229910018967 Pt—Rh Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000001786 chalcogen compounds Chemical class 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、貴金属膜の成膜装置及び貴金属膜の成膜方法に関し、更に詳しくは、FeRAM(Ferroelectric Random Access Memory)等の不揮発性抵抗変化型記憶素子等の不揮発性半導体記憶素子に好適に用いられ、内部に空隙やクラック等の欠陥が無くかつ緻密な貴金属膜を成膜することが可能な貴金属膜の成膜装置及び貴金属膜の成膜方法に関するものである。 The present invention relates to a noble metal film deposition apparatus and a noble metal film deposition method, and more particularly, to a nonvolatile semiconductor memory element such as a nonvolatile resistance change memory element such as a FeRAM (Ferroelectric Random Access Memory). The present invention relates to a noble metal film forming apparatus and a noble metal film forming method capable of forming a dense noble metal film having no defects such as voids and cracks inside.
近年、携帯用電話機や携帯用情報端末等の携帯用機器においては、画像データ等の多量の情報を取り扱うニーズが高まっており、これらの携帯用機器に搭載される記憶素子についても、高速、低消費電力、大容量かつ小型の不揮発性半導体記憶素子(不揮発性メモリ)への要求が高まっている。中でも、カルコゲン化合物の結晶状態により抵抗値が変化する不揮発性抵抗変化型記憶素子(不揮発性抵抗変化型メモリ)は、高集積化かつ不揮発動作可能な記憶素子として注目を集めている(例えば、特許文献1等参照)。この不揮発性抵抗変化型記憶素子は、記録層となるカルコゲナイド膜を2つの電極で挟持した単純な構造で、室温にても記録状態を安定に維持することができるので、10年を越える記憶保持も十分可能な優れた記憶素子である。
In recent years, in portable devices such as portable telephones and portable information terminals, there is an increasing need for handling a large amount of information such as image data, and the storage elements installed in these portable devices are also high-speed, low-power. There is an increasing demand for power consumption, a large capacity and a small nonvolatile semiconductor memory element (nonvolatile memory). Among them, a nonvolatile resistance change memory element (nonvolatile resistance change memory) whose resistance value changes depending on the crystal state of the chalcogen compound is attracting attention as a highly integrated and nonvolatile memory element (for example, a patent)
図8は、従来のFeRAMの電極構造の一例を示す断面図であり、この図では、電極構造を分かり易くするために、この電極の上部構造である強誘電体層及び上部電極を省略してある。図において、1はシリコンウエハ等の基板、2は基板1の表面に形成されたホール、3は基板1の表面及びホール2の側面及び底面に形成された酸化膜からなる絶縁膜、4は絶縁膜3上にスパッタリングにより成膜された貴金属膜からなる電極である。この貴金属膜は、信頼性の点からPtが主に用いられている。
この電極4を形成する場合、通常のスパッタリング装置を用いて成膜すると、ホール3内の側壁及び底部に均一な厚みの電極4を成膜することが難しく、しかも、電極の厚みがホール2の内部より開口付近の方が厚くなってしまう、いわゆるオーバーハングが生じるという問題点があり、そこで、この問題点を解消する成膜方法として、ロングスロースパッタリング(LTS)装置(以下、LTS装置と略記)による成膜方法が用いられている。
FIG. 8 is a cross-sectional view showing an example of a conventional FeRAM electrode structure. In this figure, in order to make the electrode structure easy to understand, the ferroelectric layer and the upper electrode which are the upper structure of this electrode are omitted. is there. In the figure, 1 is a substrate such as a silicon wafer, 2 is a hole formed on the surface of the
When forming the
図9は、従来のLTS装置を示す断面図であり、図において、11は真空チャンバ(図示略)内に設けられた略円筒状のシールド部材、12はシールド部材11の下方に設けられた静電チャック付きウエハステージ、13はウエハステージ12に静電チャックにより固定されたシリコンウエハ等の基板、14はシールド部材11の上部かつウエハステージ12上の基板13に対向して配置されたターゲット、15はターゲット14の上方に設けられターゲット14を磁力により固定するためのマグネット、16はターゲット14にスパッタリング電力Pt(W)を印加する電源、17は基板13上に形成されたプラズマ、18はスパッタ粒子である。
このLTS装置は、アスペクト比が0.5〜4程度のホールに対しても厚みが均一な貴金属膜を成膜することができる。
This LTS apparatus can form a noble metal film having a uniform thickness even for holes having an aspect ratio of about 0.5 to 4.
ところで、従来のLTS装置により成膜された電極では、ホールの中心部においては、ターゲットのセンタ部分からはもちろんのこと、ターゲットの両サイド(ターゲットエッジ)からもスパッタ粒子がホール内に斜めに入射するために対称的に成膜されるが、ホールの両端部においては、そのホールの直上(ターゲットエッジ)からの入射が主となり、さらにターゲットセンタ、反対側のターゲットエッジからの斜め入射により成膜され、したがって、ホール内に成膜される電極の厚みがホールの両サイドで互いに異なった非対称なものとなるという問題点があった。
このように、電極の厚みが非対称となった場合には、後工程で熱処理により結晶化した場合、電極が断線する虞があり、電極、すなわち記憶素子の信頼性を低下させる虞があった。
By the way, in the electrode formed by the conventional LTS apparatus, not only from the center part of the target, but also from both sides (target edges) of the target, the sputtered particles are obliquely incident on the hole. However, at both ends of the hole, the incidence is mainly from directly above (target edge) of the hole, and further, the film is formed by oblique incidence from the target center and the opposite target edge. Therefore, there is a problem in that the thickness of the electrode formed in the hole is different from each other on both sides of the hole.
As described above, when the thickness of the electrode becomes asymmetric, if the electrode is crystallized by heat treatment in a subsequent process, the electrode may be disconnected, and the reliability of the electrode, that is, the memory element may be reduced.
本発明は、上記の課題を解決するためになされたものであって、基板に形成されたホールの内部にスパッタリングにより成膜した貴金属膜の厚みを、ホールの両サイドで対称なものとすることができ、したがって、貴金属膜に断線等の不具合が生じる虞がなく、信頼性をより向上させることができる貴金属膜の成膜装置及び貴金属膜の成膜方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and the thickness of the noble metal film formed by sputtering inside the hole formed in the substrate is made symmetrical on both sides of the hole. Therefore, it is an object of the present invention to provide a noble metal film forming apparatus and a noble metal film forming method that can improve the reliability without causing a problem such as disconnection in the noble metal film.
本発明者等は、基板に形成されたホール内に貴金属膜をスパッタリングにより成膜する方法について鋭意検討を行った結果、貴金属膜と同一組成のターゲットの直径をT、このターゲットと基板との間の距離をLとした場合に、距離Lとターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下とすれば、ホール内に成膜した貴金属膜の厚みを、ホールの両サイドで対称なものとすることができ、よって、貴金属膜に断線等の不具合が生じる虞もなくなり、信頼性をより向上させることが可能であることを見出し、本発明を完成するに至った。 As a result of intensive studies on the method of forming a noble metal film by sputtering in a hole formed in the substrate, the present inventors have determined that the diameter of a target having the same composition as that of the noble metal film is T, and between this target and the substrate. If the ratio L / T between the distance L and the target diameter T is 0.5 or more and 1.5 or less, the thickness of the noble metal film formed in the hole is Thus, the inventors have found that it is possible to improve the reliability by eliminating the possibility that the noble metal film has a problem such as disconnection and the like, thereby completing the present invention. It was.
本発明の貴金属膜の成膜方法は、基板に形成されたホールの内部に絶縁膜を介して貴金属膜をスパッタリングにより成膜する方法であって、前記貴金属膜と同一組成のターゲットの直径をT、このターゲットと前記基板との間の距離をLとした場合に、前記距離Lと前記ターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下とし、前記基板の表面積をS s (cm 2 )、そのバイアス電力をP s (W)、前記ターゲットの表面積をS t (cm 2 )、そのスパッタリング電力をP t (W)としたとき、前記基板のパワー密度Dsの前記ターゲットのパワー密度Dtに対する比Ds/Dtは、下記の式(1)
0≦Ds/Dt=(P s ×S t )/(P t ×S s )≦0.3 …(1)
を満たすことを特徴とする。
The method for forming a noble metal film of the present invention is a method of forming a noble metal film by sputtering through an insulating film inside a hole formed in a substrate, wherein the diameter of a target having the same composition as the noble metal film is T When the distance between the target and the substrate is L, the ratio L / T between the distance L and the diameter T of the target is 0.5 or more and 1.5 or less, and the surface area of the substrate Is S s (cm 2 ), the bias power is P s (W), the surface area of the target is S t (cm 2 ), and the sputtering power is P t (W), the power density Ds of the substrate The ratio Ds / Dt with respect to the power density Dt of the target is expressed by the following formula (1).
0 ≦ Ds / Dt = (P s × S t ) / (P t × S s ) ≦ 0.3 (1)
It is characterized by satisfying .
前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加することが好ましい。 Preferably, bias power is applied to the substrate and sputtering power is applied to the target .
前記基板のパワー密度Ds及び前記ターゲットのパワー密度Dtを最適化することにより、前記ホール内に前記貴金属膜を密に充填することが好ましい。
前記貴金属膜は、Ru、Rh、Pd、Os、Ir、Pt、Au、Agの群から選択される1種または2種以上を含有してなることが好ましい。
前記貴金属膜は、不揮発性半導体記憶素子の導電膜であることが好ましい。
本発明の貴金属膜の成膜装置は、基板に形成されたホールの内部に絶縁膜を介して貴金属膜をスパッタリングにより成膜する装置であって、真空チャンバ内に配置されるターゲットと、この真空チャンバ内かつ前記ターゲットに対向して配置される基板固定用のステージと、前記ターゲットにスパッタリング電力Pt(W)を印加する電源とを備え、前記ターゲットの直径をT、このターゲットと前記ステージ上の基板との間の距離をLとした場合に、前記距離Lと前記ターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下の範囲で変更可能とし、前記基板の表面積をS s (cm 2 )、そのバイアス電力をP s (W)、前記ターゲットの表面積をS t (cm 2 )、そのスパッタリング電力をP t (W)としたとき、前記基板のパワー密度Dsの前記ターゲットのパワー密度Dtに対する比Ds/Dtは、下記の式(1)0≦Ds/Dt=(P s ×S t )/(P t ×S s )≦0.3 …(1)を満たす条件にて用いられることを特徴とする。
この貴金属膜の成膜装置は、前記ステージにバイアス電力を印加する電源を設けてなることを特徴とする。
It is preferable that the noble metal film is densely filled in the holes by optimizing the power density Ds of the substrate and the power density Dt of the target.
The noble metal film preferably contains one or more selected from the group of Ru, Rh, Pd, Os, Ir, Pt, Au, and Ag.
The noble metal film is preferably a conductive film of a nonvolatile semiconductor memory element.
The noble metal film forming apparatus of the present invention is an apparatus for forming a noble metal film by sputtering through an insulating film inside a hole formed in a substrate, and a target disposed in a vacuum chamber and the vacuum A stage for fixing the substrate disposed in the chamber and facing the target; and a power source for applying a sputtering power Pt (W) to the target. The diameter of the target is T, and the target and the stage are on the stage. When the distance between the substrate and L is L, the ratio L / T between the distance L and the diameter T of the target can be changed in a range of 0.5 or more and 1.5 or less, and the surface area of the substrate the S s (cm 2), the bias power P s (W), wherein the surface area of the target S t (cm 2), when the sputtering power was set to P t (W), wherein the group The ratio Ds / Dt for power density Dt of the target of the power density Ds, the following equation (1) 0 ≦ Ds / Dt = (P s × S t) / (P t × S s) ≦ 0.3 ... (1) It is used on the conditions which satisfy | fill.
The noble metal film forming apparatus is characterized in that a power source for applying bias power to the stage is provided.
本発明の貴金属膜の成膜装置によれば、ターゲットの直径をT、このターゲットとステージ上の基板との間の距離をLとした場合に、この距離Lとターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下の範囲で変更可能としたので、ホールの両端部においても、このホール内に成膜される貴金属膜の厚みをホールの両サイドにて対称となるように成膜することができる。したがって、この貴金属膜を熱処理して結晶化した場合においても、亀裂、破断等が生じる虞が無く、しかも信頼性が向上した貴金属膜を成膜することができる。 According to the noble metal film forming apparatus of the present invention, when the target diameter is T and the distance between the target and the substrate on the stage is L, the ratio L between the distance L and the target diameter T is L. / T can be changed in the range of 0.5 or more and 1.5 or less, so that the thickness of the noble metal film formed in the hole is symmetrical on both sides of the hole at both ends of the hole. The film can be formed as follows. Therefore, even when this noble metal film is crystallized by heat treatment, it is possible to form a noble metal film with no risk of causing cracks, fractures, etc. and having improved reliability.
本発明の貴金属膜の成膜方法によれば、貴金属膜と同一組成のターゲットの直径をT、このターゲットと前記基板との間の距離をLとした場合に、この距離Lとターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下としたので、ホールの両端部においても、このホール内に成膜される貴金属膜の厚みをホールの両サイドにて対称なものとすることができる。したがって、この貴金属膜を熱処理して結晶化した場合においても、貴金属膜に亀裂、破断等が生じる虞が無く、この貴金属膜の信頼性を向上させることができる。
さらに、この貴金属膜をFeRAM等の不揮発性抵抗変化型記憶素子等の不揮発性半導体記憶素子に適用すれば、この記憶素子の信頼性を向上させることができる。
According to the method for forming a noble metal film of the present invention, when the diameter of a target having the same composition as the noble metal film is T and the distance between the target and the substrate is L, the distance L and the target diameter T The ratio L / T to 0.5 and 1.5 or less is so that the thickness of the noble metal film formed in both ends of the hole is symmetrical on both sides of the hole. It can be. Therefore, even when this noble metal film is crystallized by heat treatment, there is no possibility that the noble metal film will be cracked or broken, and the reliability of this noble metal film can be improved.
Furthermore, if this noble metal film is applied to a nonvolatile semiconductor memory element such as a nonvolatile resistance change memory element such as FeRAM, the reliability of the memory element can be improved.
本発明の貴金属膜の成膜装置及び貴金属膜の成膜方法を実施するための最良の形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
The best mode for carrying out the noble metal film forming apparatus and the noble metal film forming method of the present invention will be described.
This embodiment is specifically described for better understanding of the gist of the invention, and does not limit the present invention unless otherwise specified.
「第1の実施形態」
図1は、本発明の第1の実施形態の貴金属膜の成膜装置であるロングスロースパッタリング(LTS)装置を示す概略断面図であり、基板に形成されたホールの内部に絶縁膜を介して貴金属膜をスパッタリングにより成膜する装置である。
“First Embodiment”
FIG. 1 is a schematic cross-sectional view showing a long throw sputtering (LTS) apparatus, which is a noble metal film forming apparatus according to a first embodiment of the present invention, and an insulating film is interposed inside a hole formed in a substrate. This is an apparatus for forming a noble metal film by sputtering.
図において、21は真空チャンバ(図示略)内に設けられ2つの筒状部材21a、21bにより構成された略円筒状のシールド部材、22はシールド部材21の下方に設けられた静電チャック付きステージ、23はステージ22に静電チャックにより固定された基板、24はシールド部材21の上部かつステージ22上の基板23に対向して配置されたターゲット、25はターゲット24の上方に設けられターゲット24を磁力により固定するためのマグネット、26はターゲット24にスパッタリング電力Pt(W)を印加する電源、27は基板23上に形成されたプラズマ、28はターゲット24から叩き出された貴金属イオン、29はアルゴン等の中性粒子である。
In the figure, 21 is a substantially cylindrical shield member provided in a vacuum chamber (not shown) and constituted by two
このターゲット24と基板23との間の距離をL(m)、このターゲット24の直径をT(m)とすると、この距離Lとターゲット24の直径Tとの比L/Tは、0.5以上かつ1.5以下、好ましくは0.7以上かつ1.3以下の範囲で変更可能とされている。
When the distance between the
このターゲット24としては、成膜する貴金属膜と同一組成の材料からなるターゲット材が好適であり、例えば、Ru、Rh、Pd、Os、Ir、Pt、Au、Agの群から選択される1種または2種以上を含有してなるターゲット材が好適に用いられる。より具体的には、Pt及び不可避不純物からなるPtターゲット、Pt−Rh合金からなるPt−Rhターゲット、Pt−Ru合金からなるPt−Ruターゲット、Ag−Pd合金からなるAg−Pdターゲット等が挙げられる。
The
基板23としては、貴金属膜を成膜するためのホールを有するものであればよく、例えば、FeRAM(Ferroelectric Random Access Memory:不揮発性抵抗変化型記憶素子)を作製する際に用いられるシリコンウエハが挙げられる。
図2は、FeRAM用のシリコンウエハを示す断面図であり、このシリコンウエハ31の表面31aには、ホール32が複数本互いに平行に形成され、これら表面31a上及びホール32、32の内面には、酸化処理により生成された酸化ケイ素からなる絶縁膜33が形成されている。このホール32の形状としては、例えば、幅(W)が0.05〜1μm、深さ(D)が0.05〜4μmである。
The
FIG. 2 is a cross-sectional view showing a FeRAM silicon wafer. A plurality of
次に、上記のLTS装置を用いて、図2に示すシリコンウエハ31のホール32内に貴金属膜を成膜する。
この成膜に際しては、電源26を用いてターゲット24にスパッタリング電力Pt(W)を印加して基板23上にプラズマを生じさせ、ターゲット24から叩き出された貴金属イオン28を基板23上に堆積させる。
Next, a noble metal film is formed in the
In this film formation, a sputtering power P t (W) is applied to the
このスパッタリングの際に、距離Lとターゲット24の直径Tとの比L/T、及びスパッタリング電力Pt(W)を最適化することにより、図3に示すように、ターゲット24から叩き出される貴金属イオン28の入射方向の成膜圧力を高め、この貴金属イオン28をホール32内で散乱させ、ホール32内の絶縁膜33上に貴金属膜34を成膜する。
貴金属イオン28は、ホール32内で散乱する間に、その進行方向がランダムとなり、貴金属イオン28個々の進行方向が全体で均らされたものとなり、その結果、ホール32内の貴金属膜34の膜厚がホール32の両サイドで互いに略一致したものとなり、貴金属膜34の対称性が向上する。
以上により、図4に示すように、シリコンウエハ31のホール32の絶縁膜33上に対称性に優れた貴金属膜34を成膜することができる。
In this sputtering, by optimizing the ratio L / T between the distance L and the diameter T of the
While the
As described above, as shown in FIG. 4, the
次に、本実施形態の貴金属膜のスパッタリング方法について、本発明者等が行った実験結果について説明する。
図5は、シリコンウエハのホールの絶縁膜上にPt膜を成膜したときの、ターゲットとシリコンウエハとの間の距離L(m)とターゲットの直径T(m)との比L/Tと、被覆率(tB/ti)及びスパッタリングレートとの関係を示す図である。ここで、被覆率(tB/ti)とは、ホールの絶縁膜上にPt膜を成膜したとき、ホールの底面に成膜されたPt膜の膜厚(tB)と、ホール外の絶縁膜上に成膜されたPt膜の膜厚(ti)との比である。
ここでは、Ptターゲットの直径を300mm、電源26のDC電力を1.0kW、シリコンウエハの温度を300℃とした。
Next, a description will be given of the results of experiments conducted by the present inventors on the noble metal film sputtering method of the present embodiment.
FIG. 5 shows the ratio L / T between the distance L (m) between the target and the silicon wafer and the diameter T (m) of the target when the Pt film is formed on the insulating film in the hole of the silicon wafer. is a diagram showing a relationship between coverage ratio (t B / t i) and the sputtering rate. Here, the coverage ratio (t B / t i ) is the film thickness (t B ) of the Pt film formed on the bottom surface of the hole when the Pt film is formed on the insulating film of the hole, and the outside of the hole It is a ratio with the film thickness (t i ) of the Pt film formed on the insulating film.
Here, the diameter of the Pt target was 300 mm, the DC power of the
図5によれば、Pt膜の面内均一性を確保するために被覆率(tB/ti)を0.57以上とした場合、L/Tは0.5以上となる。また、Pt膜の生産性を考慮してスパッタリングレートを1.0とした場合、L/Tは1.4以下となる。したがって、被覆率(tB/ti)及びスパッタリングレートの双方を満足するL/Tの範囲は、0.5以上かつ1.4以下、好ましくは0.6以上かつ1.2以下となる。 According to FIG. 5, when the coverage (t B / t i ) is 0.57 or more in order to ensure in-plane uniformity of the Pt film, L / T is 0.5 or more. In addition, when the sputtering rate is 1.0 considering the productivity of the Pt film, L / T is 1.4 or less. Therefore, the range of L / T that satisfies both the coverage (t B / t i ) and the sputtering rate is 0.5 or more and 1.4 or less, preferably 0.6 or more and 1.2 or less.
以上説明したように、本実施形態のLTS装置によれば、ターゲット24とシリコンウエハ31との間の距離をL(m)、このターゲット24の直径をT(m)としたとき、この距離Lとターゲット24の直径Tとの比L/Tを、0.5以上かつ1.5以下の範囲で変更可能としたので、スパッタリングレートを最適条件に維持したまま、シリコンウエハ31のホール32の絶縁膜33上に対称性に優れた貴金属膜34を成膜することができる。
As described above, according to the LTS apparatus of this embodiment, when the distance between the
本実施形態の貴金属膜の成膜方法によれば、貴金属膜34と同一組成のターゲットの直径をT、このターゲットとシリコンウエハ31との間の距離をLとした場合に、この距離Lとターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下としたので、ホール32の両端部においても、このホール32内に成膜される貴金属膜34の厚みをホール32の両サイドにて対称なものとすることができる。したがって、この貴金属膜34を熱処理して結晶化した場合においても、貴金属膜34に亀裂、破断等が生じる虞が無く、この貴金属膜34の信頼性を向上させることができる。
さらに、この貴金属膜34をFeRAM等の不揮発性抵抗変化型記憶素子等の不揮発性半導体記憶素子に適用すれば、この記憶素子の信頼性を向上させることができる。
According to the method for forming a noble metal film of the present embodiment, when the diameter of a target having the same composition as the
Furthermore, if this
「第2の実施形態」
図6は、本発明の第2の実施形態の貴金属膜の成膜装置であるバイアス−ロングスロースパッタリング(B−LTS)装置を示す概略断面図であり、本実施形態のB−LTS装置が第1の実施形態のLTS装置と異なる点は、ステージ22に高周波のバイアス電力を印加する電源41を設けた点であり、その他の構成要素については第1の実施形態のLTS装置と全く同様であるから説明を省略する。
“Second Embodiment”
FIG. 6 is a schematic cross-sectional view showing a bias-long throw sputtering (B-LTS) apparatus which is a noble metal film forming apparatus according to the second embodiment of the present invention. The difference from the LTS device of the first embodiment is that a
次に、上記のB−LTS装置を用いて、図2に示すシリコンウエハ31のホール32内に貴金属膜を成膜する。
この成膜に際しては、対称性に優れた緻密な貴金属膜を成膜するために、電源41を用いて基板23にバイアス電力Ps(W)を印加するとともに、電源26を用いてターゲット24にスパッタリング電力Pt(W)を印加して基板23上にプラズマを生じさせ、ターゲット24から叩き出された貴金属イオン28を基板23上に堆積させる。
Next, a noble metal film is formed in the
In this film formation, in order to form a dense noble metal film excellent in symmetry, a bias power P s (W) is applied to the
これらバイアス電力Ps(W)及びスパッタリング電力Pt(W)を最適化するためには、基板23の表面積をSs(cm2)、そのバイアス電力をPs(W)、ターゲット24の表面積をSt(cm2)、そのスパッタリング電力をPt(W)としたとき、基板23のパワー密度Dsのターゲット24のパワー密度Dtに対する比Ds/Dtは、下記の式(1)
0≦Ds/Dt=(Ps×St)/(Pt×Ss)≦0.3 …(1)
を満たす必要がある。
In order to optimize the bias power P s (W) and the sputtering power P t (W), the surface area of the
0 ≦ Ds / Dt = (P s × S t ) / (P t × S s ) ≦ 0.3 (1)
It is necessary to satisfy.
これらバイアス電力Ps(W)及びスパッタリング電力Pt(W)を最適化することにより、スパッタの際に貴金属イオンをホール内に引き込んで、このホール内の底部を再スパッタする。これにより、成膜過程の貴金属膜のカバレッジが向上することとなる。
以上により、対称性が優れ緻密性にも優れた貴金属膜を成膜することができる。
By optimizing the bias power P s (W) and sputtering power P t (W), noble metal ions are drawn into the hole during sputtering, and the bottom of the hole is re-sputtered. Thereby, the coverage of the noble metal film in the film forming process is improved.
As described above, a noble metal film having excellent symmetry and high density can be formed.
次に、本実施形態の貴金属膜のスパッタリング方法について、本発明者等が行った実験結果について説明する。
図7は、シリコンウエハのホールの絶縁膜上にPt膜を成膜したときの、シリコンウエハのパワー密度Dsのターゲットのパワー密度Dtに対する比Ds/Dtと、被覆率(tB/ti)との関係を示す図である。
ここでは、Ptターゲットの直径を300mm、電源26のDC電力を1.0kW、電源41の高周波電力を0.1kW、シリコンウエハの温度を300℃とした。
Next, a description will be given of the results of experiments conducted by the present inventors on the noble metal film sputtering method of the present embodiment.
FIG. 7 shows the ratio Ds / Dt of the power density Ds of the silicon wafer to the power density Dt of the target when the Pt film is formed on the insulating film in the hole of the silicon wafer, and the covering ratio (t B / t i ). It is a figure which shows the relationship.
Here, the diameter of the Pt target was 300 mm, the DC power of the
図7によれば、Pt膜の面内均一性を確保するために被覆率(tB/ti)を0.7以上とした場合、(Ps×St)/(Pt×Ss)は0.3以下となる。したがって、基板23のパワー密度Dsのターゲット24のパワー密度Dtに対する比Ds/Dtは、上記の式(1)を満たすことが分かる。
According to FIG. 7, when the coverage (t B / t i ) is 0.7 or more in order to ensure in-plane uniformity of the Pt film, (P s × S t ) / (P t × S s ) Is 0.3 or less. Therefore, it can be seen that the ratio Ds / Dt of the power density Ds of the
本実施形態のB−LTS装置においても、第1の実施形態のLTS装置と同様の効果を奏することができる。
特に、ステージ22にバイアス電力を印加する電源41を設けたので、成膜過程の貴金属膜のカバレッジを向上させることができ、対称性がさらに優れた緻密な貴金属膜を成膜することができる。
Also in the B-LTS device of the present embodiment, the same effects as those of the LTS device of the first embodiment can be obtained.
In particular, since the
本実施形態の貴金属膜の成膜方法によれば、基板23の表面積をSs(cm2)、そのバイアス電力をPs(W)、ターゲット24の表面積をSt(cm2)、そのスパッタリング電力をPt(W)としたとき、基板23のパワー密度Dsのターゲット24のパワー密度Dtに対する比Ds/Dtが、下記の式(1)
0≦Ds/Dt=(Ps×St)/(Pt×Ss)≦0.3 …(1)
を満たすとしたので、成膜過程の貴金属膜のカバレッジを向上させることができ、対称性に優れた緻密な貴金属膜を成膜することができる。
According to the film formation method of the noble metal film of the present embodiment, the surface area of the
0 ≦ Ds / Dt = (P s × S t ) / (P t × S s ) ≦ 0.3 (1)
Therefore, the coverage of the noble metal film in the film formation process can be improved, and a dense noble metal film having excellent symmetry can be formed.
21 シールド部材
21a、21b 筒状部材
22 ステージ
23 基板
24 ターゲット
25 マグネット
26 電源
27 プラズマ
28 貴金属イオン
29 中性粒子
31 シリコンウエハ
31a 表面
32 ホール
33 絶縁膜
41 電源
DESCRIPTION OF
Claims (7)
前記貴金属膜と同一組成のターゲットの直径をT、このターゲットと前記基板との間の距離をLとした場合に、前記距離Lと前記ターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下とし、
前記基板の表面積をS s (cm 2 )、そのバイアス電力をP s (W)、前記ターゲットの表面積をS t (cm 2 )、そのスパッタリング電力をP t (W)としたとき、前記基板のパワー密度Dsの前記ターゲットのパワー密度Dtに対する比Ds/Dtは、下記の式(1)
0≦Ds/Dt=(P s ×S t )/(P t ×S s )≦0.3 …(1)
を満たすことを特徴とする貴金属膜の成膜方法。 A method of forming a noble metal film by sputtering through an insulating film inside a hole formed in a substrate,
When the diameter of the target having the same composition as the noble metal film is T and the distance between the target and the substrate is L, the ratio L / T between the distance L and the target diameter T is 0.5. or more and is 1.5 or less,
When the surface area of the substrate is S s (cm 2 ), the bias power is P s (W), the surface area of the target is S t (cm 2 ), and the sputtering power is P t (W), The ratio Ds / Dt of the power density Ds to the power density Dt of the target is expressed by the following formula (1).
0 ≦ Ds / Dt = (P s × S t ) / (P t × S s ) ≦ 0.3 (1)
A method for forming a noble metal film, wherein:
真空チャンバ内に配置されるターゲットと、この真空チャンバ内かつ前記ターゲットに対向して配置される基板固定用のステージと、前記ターゲットにスパッタリング電力Pt(W)を印加する電源とを備え、A target disposed in the vacuum chamber, a stage for fixing the substrate disposed in the vacuum chamber and facing the target, and a power source for applying a sputtering power Pt (W) to the target,
前記ターゲットの直径をT、このターゲットと前記ステージ上の基板との間の距離をLとした場合に、前記距離Lと前記ターゲットの直径Tとの比L/Tを、0.5以上かつ1.5以下の範囲で変更可能とし、When the diameter of the target is T and the distance between the target and the substrate on the stage is L, the ratio L / T between the distance L and the target diameter T is 0.5 or more and 1 It can be changed within the range of 5 or less,
前記基板の表面積をSThe surface area of the substrate is S ss (cm(Cm 22 )、そのバイアス電力をP), The bias power is P ss (W)、前記ターゲットの表面積をS(W), the surface area of the target is S tt (cm(Cm 22 )、そのスパッタリング電力をP), The sputtering power is P tt (W)としたとき、前記基板のパワー密度Dsの前記ターゲットのパワー密度Dtに対する比Ds/Dtは、下記の式(1)(W), the ratio Ds / Dt of the power density Ds of the substrate to the power density Dt of the target is expressed by the following formula (1).
0≦Ds/Dt=(P0 ≦ Ds / Dt = (P ss ×S× S tt )/(P) / (P tt ×S× S ss )≦0.3 …(1)) ≦ 0.3 (1)
を満たす条件にて用いられることを特徴とする貴金属膜の成膜装置。A film forming apparatus for a noble metal film, which is used under a condition satisfying
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008097456A JP5248171B2 (en) | 2008-04-03 | 2008-04-03 | Noble metal film forming apparatus and noble metal film forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008097456A JP5248171B2 (en) | 2008-04-03 | 2008-04-03 | Noble metal film forming apparatus and noble metal film forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009249670A JP2009249670A (en) | 2009-10-29 |
| JP5248171B2 true JP5248171B2 (en) | 2013-07-31 |
Family
ID=41310643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008097456A Active JP5248171B2 (en) | 2008-04-03 | 2008-04-03 | Noble metal film forming apparatus and noble metal film forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5248171B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101178B1 (en) * | 2010-01-20 | 2011-12-30 | 한국과학기술연구원 | Plasma ion implantation apparatus and method for precious metals and method for forming precious metal nanocomposites using the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3231900B2 (en) * | 1992-10-28 | 2001-11-26 | 株式会社アルバック | Film forming equipment |
| JP3523962B2 (en) * | 1996-05-21 | 2004-04-26 | アネルバ株式会社 | Sputtering apparatus and method for forming thin film by sputtering into hole |
| JPH111770A (en) * | 1997-06-06 | 1999-01-06 | Anelva Corp | Sputtering apparatus and sputtering method |
| JP2008060503A (en) * | 2006-09-04 | 2008-03-13 | Matsushita Electric Ind Co Ltd | Semiconductor memory device and manufacturing method thereof |
-
2008
- 2008-04-03 JP JP2008097456A patent/JP5248171B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009249670A (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102272927B (en) | Method for manufacturing semiconductor memory | |
| CN105027309B (en) | Lateral wall type memory cell | |
| TWI543419B (en) | Resistive random access memory device and method for fabricating the same | |
| JP5238823B2 (en) | Semiconductor memory device manufacturing method and sputtering apparatus | |
| JP4927799B2 (en) | Ferroelectric thin film element and manufacturing method thereof | |
| JP3868020B2 (en) | Long distance sputtering apparatus and long distance sputtering method | |
| JPWO2012073471A1 (en) | Nonvolatile memory element and manufacturing method thereof | |
| US8617363B2 (en) | Magnetron sputtering apparatus | |
| JP5248171B2 (en) | Noble metal film forming apparatus and noble metal film forming method | |
| CN103258953B (en) | Method for forming of lower electrode layer in resistive random access memory | |
| JP2014132102A (en) | Vapor deposition apparatus | |
| KR20190051319A (en) | Sputtering apparatuses and a method of forming magnetic memory devices using the same | |
| CN102362005B (en) | Sputtering film forming device | |
| US20100032290A1 (en) | Method for forming chalcogenide film and method for manufacturing recording element | |
| US8907315B2 (en) | Memory cells and methods of forming memory cells | |
| US20190392879A1 (en) | MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER | |
| JP2008266665A (en) | Deposition equipment | |
| JP2015525040A5 (en) | ||
| JP4586956B2 (en) | Electrode film manufacturing method | |
| CN115394914A (en) | Resistive random access memory and preparation method thereof | |
| JP5312138B2 (en) | Sputtering method | |
| JP5785660B2 (en) | Film forming method and film forming apparatus | |
| JP3738269B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN102315386A (en) | Manufacturing method of phase change memory storage unit | |
| CN116583169A (en) | Planar resistive random access memory and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5248171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |