JP5121875B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP5121875B2 JP5121875B2 JP2010095098A JP2010095098A JP5121875B2 JP 5121875 B2 JP5121875 B2 JP 5121875B2 JP 2010095098 A JP2010095098 A JP 2010095098A JP 2010095098 A JP2010095098 A JP 2010095098A JP 5121875 B2 JP5121875 B2 JP 5121875B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit device
- connection portion
- connection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/851—
-
- H10W72/07251—
-
- H10W72/07551—
-
- H10W72/20—
-
- H10W72/251—
-
- H10W72/50—
-
- H10W72/5522—
-
- H10W74/00—
-
- H10W90/724—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
Description
図2〜図4は、実施の形態に係る回路装置の製造方法を示す工程断面図である。
Claims (6)
- 基板と、
前記基板の一方の面に設けられた第1の接続部及び第1の配線部と、
前記第1の接続部に搭載された回路素子と、
を備え、
前記第1の配線部が、前記第1の接続部を構成する金属よりイオン化傾向が小さい金属で被覆され、
前記第1の接続部の膜厚が前記第1の配線部の膜厚より薄いことを特徴とする回路装置。 - 前記第1の接続部を構成する金属が銅であり、前記第1の配線部に被覆される金属が金であることを特徴とする請求項1に記載の回路装置。
- 前記回路素子が前記第1の接続部にフリップチップ接続されていることを特徴とする請求項1または請求項2に記載の回路装置。
- 前記第1の接続部および前記第1の配線部に被覆された前記金属が設けられた領域を開口する保護膜が、前記基板の一方の面に設けられる請求項1〜請求項3のいずれかに記載の回路装置。
- 前記基板の一方の面には、前記第1の接続部および前記第1の配線部を含む第1の配線層が設けられ、前記基板の他方の面には、第2の接続部および前記第2の接続部と同等の膜厚の第2の配線部を含む第2の配線層が設けられた2層の基板である請求項1〜請求項4のいずれかに記載の回路装置。
- 前記2層の基板の代わりに、3層以上の多層配線が設けられる請求項5に記載の回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010095098A JP5121875B2 (ja) | 2010-04-16 | 2010-04-16 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010095098A JP5121875B2 (ja) | 2010-04-16 | 2010-04-16 | 回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007146244A Division JP4588046B2 (ja) | 2007-05-31 | 2007-05-31 | 回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157777A JP2010157777A (ja) | 2010-07-15 |
| JP5121875B2 true JP5121875B2 (ja) | 2013-01-16 |
Family
ID=42575378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010095098A Expired - Fee Related JP5121875B2 (ja) | 2010-04-16 | 2010-04-16 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5121875B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111564374A (zh) * | 2020-07-15 | 2020-08-21 | 珠海越亚半导体股份有限公司 | 封装基板制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237338A (ja) * | 2000-02-21 | 2001-08-31 | Nippon Circuit Kogyo Kk | フリップチップボールグリッドアレイ基板及びその製造法 |
| JP2003197856A (ja) * | 2001-12-28 | 2003-07-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2005123223A (ja) * | 2003-10-14 | 2005-05-12 | Hitachi Cable Ltd | 配線板及び半導体装置、ならびに配線板の製造方法 |
-
2010
- 2010-04-16 JP JP2010095098A patent/JP5121875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010157777A (ja) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11024559B2 (en) | Semiconductor package with electromagnetic interference shielding structures | |
| US9627309B2 (en) | Wiring substrate | |
| US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
| US9627308B2 (en) | Wiring substrate | |
| US9635763B2 (en) | Component built-in board mounting body and method of manufacturing the same, and component built-in board | |
| JP2010177597A (ja) | 半導体モジュールおよび携帯機器 | |
| US8373281B2 (en) | Semiconductor module and portable apparatus provided with semiconductor module | |
| JP4588046B2 (ja) | 回路装置およびその製造方法 | |
| JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
| US12309924B2 (en) | Connection structure embedded substrate and substrate structure including the same | |
| US9966331B2 (en) | Wiring substrate and semiconductor device | |
| KR102041666B1 (ko) | 반도체 패키지 및 이의 제조방법, 전자소자 모듈 | |
| US11923282B2 (en) | Wiring substrate | |
| US8129846B2 (en) | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device | |
| JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
| JP5121875B2 (ja) | 回路装置 | |
| JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
| JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
| CN113937013A (zh) | 半导体封装方法及半导体封装结构 | |
| CN113937016A (zh) | 半导体封装方法及半导体封装结构 | |
| JP2009027042A (ja) | 回路モジュール、回路モジュールの製造方法および携帯機器 | |
| CN101494213A (zh) | 元件安装用基板、半导体组件及其制造方法及便携式设备 | |
| JP5087302B2 (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111117 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |