[go: up one dir, main page]

JP5121875B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP5121875B2
JP5121875B2 JP2010095098A JP2010095098A JP5121875B2 JP 5121875 B2 JP5121875 B2 JP 5121875B2 JP 2010095098 A JP2010095098 A JP 2010095098A JP 2010095098 A JP2010095098 A JP 2010095098A JP 5121875 B2 JP5121875 B2 JP 5121875B2
Authority
JP
Japan
Prior art keywords
wiring
circuit device
connection portion
connection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010095098A
Other languages
English (en)
Other versions
JP2010157777A (ja
Inventor
良輔 臼井
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010095098A priority Critical patent/JP5121875B2/ja
Publication of JP2010157777A publication Critical patent/JP2010157777A/ja
Application granted granted Critical
Publication of JP5121875B2 publication Critical patent/JP5121875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/851
    • H10W72/07251
    • H10W72/07551
    • H10W72/20
    • H10W72/251
    • H10W72/50
    • H10W72/5522
    • H10W74/00
    • H10W90/724
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、回路装置およびその製造方法に関する。
携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるLSIに対し、高機能化、高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package )と呼ばれるパッケージ技術が種々開発されている(たとえば、特許文献1参照)。
特開平11−204720号公報
ポータブルエレクトロニクス機器の小型化に伴い、回路装置のさらなる低背化が求められている。たとえば、携帯電話に用いられる回路装置においては、数μm程度の低背化でさえ、携帯電話の小型化に十分に寄与する。
本発明はこうした課題に鑑みてなされたものであり、その目的は、回路装置を低背化する技術の提供にある。
本発明のある態様は、回路装置である。当該回路装置は、基板と、前記基板の一方の面に設けられた接続部及び配線部と、前記接続部に搭載された回路素子と、を備え、前記接続部の膜厚が前記配線部の膜厚より薄いことを特徴とする。
上記態様の回路装置において、前記配線部が、前記接続部を構成する金属よりイオン化傾向が小さい金属で被覆されていてもよい。
上記態様の回路装置において、前記接続部を構成する金属が銅であり、前記配線部に被覆される金属が金であってもよい。
また、上記態様の回路装置において、回路素子が第1の接続部にフリップチップ接続されていてもよい。
本発明の他の態様は、回路装置の製造法である。当該回路装置の製造方法は、基板の一方の面に接続部及び配線部を形成する工程と、前記接続部を構成する金属に比べてイオン化傾向が小さい金属で前記配線部を被覆する工程と、前記接続部にOSP処理を施すことにより、前記接続部の表面にプレフラックス膜を形成する工程と、前記接続部に回路素子を実装する工程と、を備えることを特徴とする。
上記態様の回路装置の製造方法において、第1の接続部を構成する金属が銅であり、第2の接続部に被覆される金属が金であってもよい。
本発明によれば、回路装置を低背化することができる。
実施の形態に係る回路装置の断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。
以下、本発明を具現化した実施形態について図面に基づいて説明する。
図1は、実施の形態に係る回路装置の断面図である。回路装置10は、配線基板20、第1の回路素子30および第2の回路素子40を備える。
配線基板20は、コア(芯)となる絶縁樹脂層22、絶縁樹脂層22の一方の面(以下、L1面とよぶ)に設けられた配線層50、絶縁樹脂層22の他方の面(以下、L2面とよぶ)に設けられた配線層60を有する、二層構造の基板である。
絶縁樹脂層22を構成する材料としては、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。回路装置10の放熱性向上の観点から、絶縁樹脂層22は高熱伝導性を有することが望ましい。このため、絶縁樹脂層22は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。
配線層50は、第1の接続部52および配線部54を含む。配線層50を構成する材料としては、銅などの金属が例示される。より好ましくは、配線層50を構成する材料は圧延銅である。
第1の接続部52は、第1の回路素子30が搭載される端子である。第1の接続部52の膜厚は、配線部54の膜厚より薄い。すなわち、第1の接続部52は、配線部54に比べて薄膜化されている。
配線部54は、回路素子が搭載されない領域に設けられている。配線部54のうち、ワイヤボンディング接続に供される接続端子部分55は、金メッキ層56により被覆されている。金メッキ層56により、接続端子部分55の配線部54の劣化を抑制することができる。
絶縁樹脂層22のL1面には、第1の接続部52および配線部54の接続端子部分55の領域を開口とする保護膜(ソルダーレジスト)58が形成されている。
配線層60は、第2の接続部62および配線部64を含む。配線層60を構成する材料としては、銅などの金属が例示される。より好ましくは、配線層60を構成する材料は圧延銅である。
第2の接続部62は、回路装置10をマザーボードに実装するための端子として用いられる。第2の接続部62は、金メッキ層66によって被覆されている。絶縁樹脂層22のL2面には、第2の接続部62の領域を開口とする保護膜(ソルダーレジスト)68が形成されている。
配線部64は、たとえば、第2の接続部62の再配置に必要な再配線である。本実施の形態では、第2の接続部62の厚さと配線部64の厚さとは同等である。
導通部70は絶縁樹脂層22を貫通し、第1の接続部52と第2の接続部62とを電気的に接続する。導通部70を構成する材料は、たとえば銅、銀ペースト、銅ペーストなどである。
絶縁樹脂層22のL1面には、第1の回路素子30が搭載されている。第1の回路素子30は、たとえば、IC、LSIなどである。本実施の形態では、第1の回路素子30は、電極形成面を下に向けてフリップチップ接続されている。具体的には、第1の回路素子30に形成された外部電極32と、配線基板20に設けられた第1の接続部52とがはんだバンプ34によって電気的に接続されている。
第2の回路素子40は、ダイアタッチフィルムなどの接着部材を介して、第1の回路素子30の上に搭載されている。第2の回路素子40は、たとえば、IC、LSIなどである。第2の回路素子40の外部電極42と配線部54の接続端子部分55とは、金線44によりワイヤボンディング接続されている。
以上説明した回路装置10によれば、第1の接続部52が配線部54に比べて薄くなっているため、第1の接続部52に搭載される第1の回路素子30および第2の回路素子40を含めた回路装置10の高さを低くすること、すなわち回路装置10の低背化を実現することができる。
また、第1の接続部52が配線部54に比べて薄くなっている分だけ、絶縁樹脂層22のL1面に設けられた金属(実施の形態では銅)の量が低減する。これにより、回路装置10の反りが低減し、回路装置10をマザーボードに実装したときの接続信頼性が向上する。
また、回路装置10をマザーボードに実装した場合に、第1の回路素子30とマザーボードとの距離が短くなるため、回路装置10の放熱性が向上する。
(製造方法)
図2〜図4は、実施の形態に係る回路装置の製造方法を示す工程断面図である。
まず、図2(A)に示すように、絶縁樹脂層22の一方の面、および他方の面にそれぞれ銅箔100、110を圧着する。銅箔100、110として、圧延銅を用いることができる。
次に、図2(B)に示すように、導通部の位置に合わせて銅箔100にエッチングなどにより開口102を形成したのち、レーザにより絶縁樹脂層22に貫通穴104を形成する。
次に、図2(C)に示すように、無電解めっき、および電解めっきにより貫通穴104に銅からなる導通部70を形成したのち、フォトリソグラフィ法およびエッチング法により銅箔100、110をパターニングする。なお、この段階では、銅箔100の膜厚は一定である。パターニングされた銅箔100は、第1の接続部52および配線部54となる。また、パターニングされた銅箔110は、第2の接続部62および配線部64となる。
次に、図3(A)に示すように、絶縁樹脂層22のL1面に、所定の位置に開口が設けられた保護膜(ソルダーレジスト膜)58を形成した後、ニッケル金メッキにより、配線部54の接続端子部分55および第2の接続部62に金メッキ層56、66をそれぞれ被覆する。なお、ニッケル金メッキを行う際には、金メッキ層を施す必要がある部分以外の銅に耐金レジストを形成しておくことが好適である。つづいて、絶縁樹脂層22のL2面に、第2の接続部62を開口とする保護膜68を形成する。ここで、保護膜68により配線部64が被覆される。
次に、図3(B)に示すように、第1の接続部52にOSP(Organic Solderability Preservative)処理を施す。OSP処理では、たとえば、イミダゾール化合物を溶媒に溶解させたプレフラックス液を用いる。OSP処理により、第1の接続部52の表面に、たとえば0.5〜2μmの厚さのプレフラックス膜59が形成される。なお、プレフラックス膜59は、第1の接続部52から溶出した銅とイミダゾール化合物が反応して銅−イミダゾール錯体となることにより形成される。このため、第1の接続部52は、プレフラックス膜59の膜厚だけ薄膜化している。一方、第2の接続部62は、プレフラックス液と接触する部分に銅よりもイオン化傾向が小さい金メッキ層66に被覆されているため、OSP処理の影響を受けず、第1の接続部52にのみプレフラックス膜59が形成される。
次に、図4に示すように、はんだバンプ34を用いて第1の接続部52と第1の回路素子30の外部電極32とを接続することにより、第1の回路素子30を配線基板20にフリップチップ接続する。さらに、第1の回路素子30の上に、ダイアタッチフィルムなどの接着部材(図示せず)を介して、第2の回路素子40を搭載する。続いて、第2の回路素子40の外部電極42と、配線部54の接続端子部分55とを金線44を用いて接続する。以上の工程により、図1に示した回路装置を製造することができる。なお、図4に示すように、必要に応じて、第2の接続部62にはんだバンプ200を形成してもよく、トランスファーモールド法などにより封止樹脂210により回路装置10をパッケージ化してもよい。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施の形態では、配線層を2層有する配線基板が例示されているが、配線基板は、3層以上の多層配線を備えてもよい。
また、第2に接続部62を被覆する金属は、第1の接続部52を構成する金属に比べてイオン化傾向が小さければよく、金に限定されない。たとえば、第2に接続部62を被覆する金属は、白金、銀、鉛、はんだなどでもよい。
10 回路装置、20 配線基板、30 第1の回路素子、40 第2の回路素子、50 配線層、52 第1の接続部、54 配線部、56 金メッキ層、60 配線層、62 第2の接続部、64 配線部、66 金メッキ層

Claims (6)

  1. 基板と、
    前記基板の一方の面に設けられた第1の接続部及び第1の配線部と、
    前記第1の接続部に搭載された回路素子と、
    を備え、
    前記第1の配線部が、前記第1の接続部を構成する金属よりイオン化傾向が小さい金属で被覆され、
    前記第1の接続部の膜厚が前記第1の配線部の膜厚より薄いことを特徴とする回路装置。
  2. 前記第1の接続部を構成する金属が銅であり、前記第1の配線部に被覆される金属が金であることを特徴とする請求項1に記載の回路装置。
  3. 前記回路素子が前記第1の接続部にフリップチップ接続されていることを特徴とする請求項1または請求項2に記載の回路装置。
  4. 前記第1の接続部および前記第1の配線部に被覆された前記金属が設けられた領域を開口する保護膜が、前記基板の一方の面に設けられる請求項1〜請求項3のいずれかに記載の回路装置。
  5. 前記基板の一方の面には、前記第1の接続部および前記第1の配線部を含む第1の配線層が設けられ、前記基板の他方の面には、第2の接続部および前記第2の接続部と同等の膜厚の第2の配線部を含む第2の配線層が設けられた2層の基板である請求項1〜請求項4のいずれかに記載の回路装置。
  6. 前記2層の基板の代わりに、3層以上の多層配線が設けられる請求項5に記載の回路装置。
JP2010095098A 2010-04-16 2010-04-16 回路装置 Expired - Fee Related JP5121875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095098A JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095098A JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007146244A Division JP4588046B2 (ja) 2007-05-31 2007-05-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010157777A JP2010157777A (ja) 2010-07-15
JP5121875B2 true JP5121875B2 (ja) 2013-01-16

Family

ID=42575378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095098A Expired - Fee Related JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Country Status (1)

Country Link
JP (1) JP5121875B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237338A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk フリップチップボールグリッドアレイ基板及びその製造法
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
JP2005123223A (ja) * 2003-10-14 2005-05-12 Hitachi Cable Ltd 配線板及び半導体装置、ならびに配線板の製造方法

Also Published As

Publication number Publication date
JP2010157777A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
US9627309B2 (en) Wiring substrate
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
JP4204989B2 (ja) 半導体装置及びその製造方法
US9627308B2 (en) Wiring substrate
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP2010177597A (ja) 半導体モジュールおよび携帯機器
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP4588046B2 (ja) 回路装置およびその製造方法
JP2010262992A (ja) 半導体モジュールおよび携帯機器
US12309924B2 (en) Connection structure embedded substrate and substrate structure including the same
US9966331B2 (en) Wiring substrate and semiconductor device
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
US11923282B2 (en) Wiring substrate
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5121875B2 (ja) 回路装置
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
CN113937013A (zh) 半导体封装方法及半导体封装结构
CN113937016A (zh) 半导体封装方法及半导体封装结构
JP2009027042A (ja) 回路モジュール、回路モジュールの製造方法および携帯機器
CN101494213A (zh) 元件安装用基板、半导体组件及其制造方法及便携式设备
JP5087302B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees