JP5150531B2 - 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 - Google Patents

Description

本発明は、磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法に関する。

磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、開発が盛んに行われている。ＭＲＡＭではメモリセルに磁気抵抗素子が用いられている。磁気抵抗素子は、磁気トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ；ＭＴＪ）を有するＴＭＲ（Ｔｕｎｎｅｌｉｎｇ ＭａｇｎｅｔｏＲｅｓｉｓｔｉｖｅ）素子に例示される。ＭＴＪは、磁化が反転可能なフリー層、及びピン層とフリー層との間に設けられたバリア層で構成される。磁気抵抗素子は、フリー層の磁化の向きとしてデータを記憶する。

この磁気抵抗素子の製造方法として、例えば、特開２００４−１７９２５０号公報に磁気トンネル接合素子の製法と磁気トンネル接合装置が開示されている。図１及び図２は、特開２００４−１７９２５０号公報に記載の磁気トンネル接合素子の製法を示す断面図である。この磁気トンネル接合素子の製法では、まず、基板１２０を覆う絶縁膜１２２の上に、下から順に第１の導電材層１２４、反強磁性層１２６、第１の強磁性層１２８、トンネルバリア層１３０、第２の強磁性層１３２及び第２の導電材層１３４からなる積層を形成する。次に、第２の導電材層１３４に、レジスト層１３６を用いて選択エッチング処理を施して、第１のハードマスク１３４を形成する（図１）。続いて、この第１のハードマスク１３４を選択マスクとするイオンミリング処理により、積層を反強磁性層１２６に達するまでエッチングして分離溝１３８を形成する（図２）。このとき、磁気トンネル接合部ＡＴの側面、すなわち、溝１３８の側壁には堆積物ＤＰが付着する。そのため、薬液処理により溝１３８の側壁の堆積物ＤＰを除去した後、その側壁を絶縁材からなる第２のハードマスクで保護し、更にイオンミリング処理で分離用の溝を深くして、磁気トンネル接合素子を得る。

他の磁気抵抗素子の製造方法として、例えば、特開２００４−２１４６００号公報（対応米国出願：ＵＳ２００４１２７０５４（Ａ１））にマグネチックラムの形成方法が開示されている。図３及び図４は、特開２００４−２１４６００号公報に記載のマグネチックラムの形成方法を示す断面図である。このマグネチックラムの形成方法では、まず、下部絶縁層１４１を介して半導体基板に接続される連結層用金属層１４３を形成する。次に、連結層用金属層１４３上に固定磁化層１４５、トンネル障壁層１４７及び自由磁化層１４９を積層する。続いて、自由磁化層１４９の上部にハードマスク層１５１を形成する。その後、ＭＴＪセルマスクを利用した写真エッチング工程でハードマスク層１５１及び自由磁化層１４９をエッチングしてトンネル障壁層１４７を露出させる。続いて、全体表面の上部に障壁層１５５及び絶縁膜１５７を順次形成する。そして、絶縁膜１５７を異方性エッチングしてハードマスク層１５１及び自由磁化層１４９の側壁に絶縁膜スペーサ１５７を形成する（図３）。その後、絶縁膜スペーサ１５７及びハードマスク層１５１をマスクとしてトンネル障壁層１４７、固定磁化層１４５及び連結層用金属層１４３をエッチングしてＭＴＪセル及び連結層１４３を形成する（図４）。

特開２００４−１７９２５０号公報 特開２００４−２１４６００号公報

上述のように、特開２００４−１７９２５０号公報に記載の方法では、イオンミリング処理で分離溝１３８を形成するとき（図２）、磁気トンネル接合部ＡＴの側面、すなわち、バリア層（トンネルバリア層１３０）の側面に、導電性の堆積物ＤＰが付着する。そのため、上層磁性層（第２の強磁性層１３２）と下層磁性層（第１の強磁性層１２８）との間にショートが起こってしまう。それを避けるために、この方法では、薬液処理によりその堆積物ＤＰを除去する工程を実行する必要がある。加えて、その後に行うイオンミリング処理での堆積物の付着を防止するために、磁気トンネル接合部ＡＴの側面を保護するための第２のハードマスクを形成し、追加のイオンミリング処理を行う必要がある。

一方、特開２００４−２１４６００号公報に記載の方法では、上記のようなバリア層の側面の堆積物の付着を防止することができる。すなわち、まず、上層磁性層（自由磁化層１４７）のみをエッチングして成形した後、その側面を障壁層１５５及び絶縁膜スペーサ１５７で覆う（図３）。その後に、別途、バリア層（トンネル障壁層１４７）及び下層磁性層（固定磁化層１４５）をエッチングにより成形して、ＭＴＪセルを形成する（図４）。それにより、バリア層の側面に堆積物が付着したとしても、障壁層１５５及び絶縁膜スペーサ１５７に阻まれて、上層磁性層と下層磁性層との間にショートが起こることが無くなると考えられる。しかし、この方法では、バリア層をエッチングのストッパー層として用いる必要がある。バリア層は、一般に数ｎｍの膜厚であり極めて薄い。そのため、ＭＲＡＭに用いる場合のように、複数の磁気抵抗素子を作成する場合、全ての磁気抵抗素子において、バリア層の上面でエッチングをストップさせることは容易ではないと考えられる。そのため、製造歩留まりが低下する可能性がある。

以下に、発明を実施するための形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の磁気抵抗素子は、下層磁性層（１１）と、下層磁性層（１１）上に設けられたバリア層（１２）と、バリア層（１２）上に設けられた上層磁性層（１３）とを具備する。バリア層（１２）における下層磁性層（１１）の上面と接する第１面、及び、上層磁性層（１３）におけるバリア層（１２）の上面と接する第２面は、いずれも下層磁性層（１１）の上面の面積よりも広い。

本発明では、上記構成を取ることにより、下層磁性層（１１）の上側端部と上層磁性層（１３）の下側端部とは、単にバリア層（１２）に隔てられているだけでなく、ある程度の距離を隔てて設けられることになる。したがって、その距離があることにより、下層磁性層（１１）と上層磁性層（１３）とが電気的に接触することが非常に起こり難くなる。また、この磁気抵抗素子（１）を素子として用いる場合、一般に下層磁性層（１１）は層間絶縁層（１４、１５）に埋設される。そのため、下層磁性層（１１）の上側端部と上層磁性層（１３）の下側端部とは、単にバリア層（１２）に隔てられているだけでなく、その層間絶縁層（１４、１５）によっても隔てられている。したがって、仮に、バリア層（１２）の外側に導電性の付着物が形成されていたとしても、層間絶縁層（１４、１５）が障壁となり、下層磁性層（１１）と上層磁性層（１３）とが電気的に接触する、ということは起こり得ない。すなわち、下層磁性層（１１）と上層磁性層（１３）とのショートの発生を確実に防止することができる。それにより、磁気抵抗素子（１）の信頼性を向上させることができる。
また、この構造は、特開２００４−２１４６００号公報に記載の構造と上下逆転しているものだが、上下逆転することでバリア層（１２）をエッチングのストッパー層として用いない構造であることは明らかである。そのため、バリア層１２の信頼性を低下させるおそれはなく、その点でも歩留まりを大幅に向上させ、信頼性を大幅に向上させることが可能となる。

本発明の磁気ランダムアクセスメモリは、行列状に配置された複数の磁気メモリセル（８０）を具備する。複数の磁気メモリセル（８０）の各々は、上記の複数の磁気抵抗素子（１）を備える。

本発明では、上記高信頼性の磁気抵抗素子（１）を用いているので、ＭＲＡＭ（９０）の信頼性も同様に向上させることができる。

本発明の磁気抵抗素子の製造方法は、層間絶縁層（１４、１５）及びそれに埋設された下層磁性層（１１）の上面を覆うように、バリア層（１２）及び上層磁性層（１３）をこの順で積層する工程と、バリア層（１２）における下層磁性層（１１）の上面と接する第１面、及び、上層磁性層（１３）におけるバリア層（１２）の上面と接する第２面がいずれも下層磁性層（１１）の上面の面積よりも広くなるように、バリア層（１２）及び上層磁性層（１３）をエッチングする工程とを具備する。

本発明では、上層磁性層（１３）及びバリア層（１２）のエッチング工程のときに、バリア層（１２）の側壁に導電性の付着物が付着しても、上層磁性層（１３）の下側端部は、下層絶縁層（１１）の上側端部と距離が離れている上、層間絶縁層（１４、１５）により下層絶縁層（１１）と隔てられている。そのため、導電性の付着物の付着による上層磁性層（１３）と下層磁性層（１１）との間のショートが抑制される。また、本発明では、バリア層（１２）をエッチングのストッパー層として用いていない。そのため、バリア層（１２）の信頼性を低下させるおそれはない。これらにより、本製造方法で製造される磁気抵抗素子（１）の歩留まりを大幅に向上させ、信頼性を大幅に向上させることが可能となる。

本発明の磁気ランダムアクセスメモリの製造方法は、行列状に配置された複数の磁気メモリセル（８０）を形成する工程を具備する。複数の磁気メモリセル（８０）を形成する工程は、上記の磁気抵抗素子（１１）の製造方法を実行する工程を備える。

本発明では、上記高信頼性の磁気抵抗素子（１）の製造方法を用いているので、本製造方法で製造されるＭＲＡＭ（９０）の歩留まりを大幅に向上させ、信頼性も同様に向上させることができる。

本発明により、信頼性や歩留まりの高い磁気抵抗素子、及びＭＲＡＭを提供することができる。

図１は、特開２００４−１７９２５０号公報に記載の磁気トンネル接合素子の製法を示す断面図である。 図２は、特開２００４−１７９２５０号公報に記載の磁気トンネル接合素子の製法を示す断面図である。 図３は、特開２００４−２１４６００号公報に記載のマグネチックラムの形成方法を示す断面図である。 図４は、特開２００４−２１４６００号公報に記載のマグネチックラムの形成方法を示す断面図である。 図５Ａは、本発明の第１の実施の形態に係る磁気抵抗素子の構成を示す断面図である。 図５Ｂは、本発明の第１の実施の形態に係る磁気抵抗素子の構成を示す平面図である。 図６Ａは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｂは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｃは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｄは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｅは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｆは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｇは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図６Ｈは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。 図７Ａは、本発明の第２の実施の形態に係る磁気抵抗素子の構成を示す断面図である。 図７Ｂは、本発明の第２の実施の形態に係る磁気抵抗素子の構成を示す上面図である。 図８は、本発明の第２の実施の形態に係る磁気抵抗素子に対するデータの書込み原理を示す断面図である。 図９は、本発明の第２の実施の形態に係る磁気抵抗素子を用いたメモリセルの構成の一例を示す回路図である。 図１０は、本発明の第２の実施の形態に係るメモリセルが集積化されたＭＲＡＭの構成の一例を示すブロック図である。

以下、本発明の磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法の実施の形態に関して、添付図面を参照して説明する。

（第１の実施の形態）
本発明の第１実施の形態に係る磁気抵抗素子の構成について説明する。図５Ａは、本発明の第１実施の形態に係る磁気抵抗素子の構成を示す断面図である。図５Ｂは、本発明の第１の実施の形態に係る磁気抵抗素子の構成を示す上面図である。この磁気抵抗素子１は、下層磁性層１１と、バリア層１２と、上層磁性層１３とを具備する。ここでは、各層のｘｙ平面形状が矩形である場合を例にして説明する。ただし、本発明はその例に限定されるものではなく、他の形状、例えば円形や楕円形などであっても同様に適用可能である。

下層磁性層１１は、基板（素子や配線や層間絶縁層が設けられていてもよい）１０上に、層間絶縁層１７（例示：窒化膜１４、酸化膜１５）に埋設されている。下層磁性層１１は、面内磁気異方性（ｘｙ面内方向）、又は、垂直磁気異方性（ｚ方向）を有する強磁性層である。下層磁性層１１は、非磁性層を介して複数の強磁性層を積層させた積層フェリ構造を有していてもよい。バリア層１２は、下層磁性層１１上に設けられ、非磁性又は絶縁性の膜である。上層磁性層１３は、バリア層１２上に設けられ、面内磁気異方性、又は、垂直磁気異方性を有する強磁性層である。上層磁性層１３は、積層フェリ構造を有していてもよい。また、下層磁性層１１及び上層磁性層１３の磁気異方性は基本的に同じである。下層磁性層１１、バリア層１２、及び上層磁性層１３は、磁気トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ；ＭＴＪ）を構成している。

下層磁性層１１及び上層磁性層１３のうち、いずれか一方はその磁化方向が固定され、他方はその磁化方向が変動可能である。磁気抵抗素子１では、磁化が固定された一方の磁性層の磁化の向きと、磁化が変動可能な他方の磁化の向きとの相対的な位置関係で、下層磁性層１１と上層磁性層１３との間の電気抵抗の値が変化する。すなわち、両磁化の向きが互いに平行な場合、相対的に低抵抗となり、両磁化の向きが互いに反平行な場合、相対的に高抵抗となる。そのため、低抵抗にデータ“０”を割り当て、高抵抗にデータ“１”を割り当てることで、磁気抵抗素子１はデータを記憶することができる。

下層磁性層１１の上面４１と接するバリア層１２の第１面４２（下面）、及び、バリア層１２の上面と接する上層磁性層１３の第２面４３（下面）は、いずれも下層磁性層１１の上面４１の面積よりも広い。すなわち、上面（＋ｚ方向）から見ると、バリア層１２及び上層磁性層１３は、下層磁性層１１を完全に覆い、その外側にはみ出している。したがって、例えば、基板１０の表面（ｘｙ平面）に、下層磁性層１１、バリア層１２、及び上層磁性層１３を投射すると、バリア層１２及び上層磁性層１３の射影の内側に、下層磁性層１１の射影が含まれることになる。これらの図の例では、下層磁性層１１（の上面４１：矩形）に対して、バリア層１２（の第１面４２：矩形）及び上層磁性層１３（の第２面４３：矩形）は、−ｘ方向に長さｄ１、＋ｘ方向に長さｄ２、−ｙ方向に長さｄ３、＋ｙ方向に長さｄ４だけ外側に張り出している。その張り出した部分は、層間絶縁層１７に下側から覆われている。なお、長さｄ１〜ｄ４（＞０）は、同じ長さである必要はない。

本実施の形態では、このような構成を取ることにより、下層磁性層１１の上側端部と上層磁性層１３の下側端部とは、単にバリア層１２に隔てられているだけでなく、ある程度の距離（例示：ｄ１〜ｄ４）を隔てて設けられることになる。したがって、その距離があることにより、下層磁性層１１と上層磁性層１３とが電気的に接触することが非常に起こり難くなる。更に、実際の素子では、図示されるように、下層磁性層１１の上側端部と上層磁性層１３の下側端部とは、単にバリア層１２に隔てられているだけでなく、層間絶縁層１７によっても隔てられている。したがって、仮に、バリア層１２の外側に導電性の付着物が形成されていたとしても、層間絶縁層１７が障壁となり、下層磁性層１１と上層磁性層１３とが電気的に接触する、ということは起こりえない。すなわち、下層磁性層１１と上層磁性層１３とのショートの発生を確実に防止することができる。それにより、磁気抵抗素子１の信頼性を向上させることができる。

これらの図の例では、上層磁性層１３とバリア層１２とは、それらｘｙ平面形状が同一（第１面４２の形状と第２面４３の形状とが同一）であり、ｚ方向に重なっている。しかし、本発明はこの例に限定されるものではなく、バリア層１２の第１面４２及び上層磁性層１３の第２面４３がいずれも下層磁性層１１の上面４１の面積よりも広く、上面４１の外側に張り出していればよい。例えば、上層磁性層１３とバリア層１２のｘｙ平面形状が同一でなくてもよいし、相似形状でなくてもよいし、どちらが大きくてもよい。

下層磁性層１１及び上層磁性層１３が面内磁気異方性を有する場合、その材料はＦｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが好ましい。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕなどを添加することで、所望の磁気特性が発現されるように調整可能である。例えば、Ｎｉ−Ｆｅ、Ｃｏ−Ｆｅ、Ｆｅ−Ｃｏ−Ｎｉ、Ｎｉ−Ｆｅ−Ｚｒ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｚｒ−Ｂなどである。また、バリア層１２は、絶縁材料から構成されることが好ましい。具体的にはＭｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが例示される。ただし、この他に、バリア層１２として半導体材料や金属材料のような非磁性材料を用いても本発明は実施可能である。具体的には、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎなどが例示される。

下層磁性層１１及び上層磁性層１３が垂直磁気異方性を有する場合、その材料はＦｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが好ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することで、所望の磁気特性が発現されるように調整可能である。例えば、Ｃｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどである。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層と、異なる層とを交互に積層させることにより垂直方向の磁気異方性を発現させることもできる。例えば、Ｃｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕを交互に積層させた積層膜などである。

磁気抵抗素子（メモリセル）に対するデータの書込み原理及び読み出し原理については、従来知られたＭＴＪを有するＴＭＲ素子の書込み原理及び読み出し原理を用いることができる。また、このような磁気抵抗素子（メモリセル）を用いたＭＲＡＭとしては、ＭＴＪを有するＴＭＲ素子をメモリセルに用いた従来知られたＭＲＡＭの構成を用いることができる。

次に、本発明の第１実施の形態に係る磁気抵抗素子の製造方法について説明する。図６Ａ〜図６Ｈは、本発明の第１実施の形態に係る磁気抵抗素子の製造方法を示す断面図である。

図６Ａに示すように、基板１０（素子や配線や層間絶縁層が設けられていてもよい）上に、下層磁性層１１と、ハードマスクとしての窒化膜２１（ＳｉＮ膜）及び酸化膜２２（ＳｉＯ_２膜）をこの順に積層する。次に、図６Ｂに示すように、ハードマスクである窒化膜２１及び酸化膜２２を所望のパターンにエッチングする。このパターンは、下層磁性層１１の形状となるパターンである。続いて、図６Ｃに示すように、それら窒化膜２１及び酸化膜２２をマスクとして、下層磁性層１１をミリング（エッチング）する。これにより、下層磁性層１１が所望のパターンに成形される。その後、窒化膜２１及び酸化膜２２をエッチング除去する。その結果、基板１０上に所望のパターンを有する下層磁性層１１が露出する。

次に、図６Ｄに示すように、露出された下層磁性層１１及び基板１０を覆うように、層間絶縁層としての窒化膜１４（ＳｉＮ膜）及び酸化膜１５（ＳｉＯ_２膜）をこの順に積層する。続いて、図６Ｅに示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いた酸化膜１５の平坦化処理を行う。これにより、下層磁性層１１の上部を覆う窒化膜１４が露出する。その後、図６Ｆに示すように、窒化膜１４及び酸化膜１５をエッチバックして、下層磁性層１１の上面４１を露出させる（頭出しを行う）。その結果、層間絶縁層（窒化膜１４及び酸化膜１５）に埋設された状態の下層磁性層１１が形成される。

次に、図６Ｇに示すように、窒化膜１４、酸化膜１５、及び下層磁性層１１（の上面４１）を覆うように、バリア層１２、上層磁性層１３、ハードマスクとしての窒化膜２３（ＳｉＮ膜）及び酸化膜２４（ＳｉＯ_２膜）をこの順に積層する。そして、図６Ｈに示すように、ハードマスクである窒化膜２３及び酸化膜２４を所望のパターンにエッチングする。このパターンは、上層磁性層１３及びバリア層１２の形状となるパターンである。このパターンは、下層磁性層１１のパターンを含み、そのパターンよりも広くなるように設定されている。すなわち、バリア層１２における下層磁性層の上面４１と接する第１面、及び、上層磁性層１３におけるバリア層１２の上面と接する第２面がいずれも下層磁性層の上面４１の面積よりも広くなるように設定されている。続いて、それら窒化膜２３及び酸化膜２４をマスクとして、上層磁性層１３及びバリア層１２をミリング（エッチング）する。これにより、上層磁性層１３及びバリア層１２が所望のパターンに成形される。その後、窒化膜２３及び酸化膜２４をエッチング除去する。その結果、基板１０上に所望の形状を有する磁気抵抗素子１が形成される。

なお、上記磁気抵抗素子の製造方法において、窒化膜２３及び酸化膜２４をマスクとして上層磁性層１３及びバリア層１２をミリング（エッチング）する工程では、バリア層１２及び上層磁性層１３を同一の形状にエッチングしている。しかし、本実施の形態はこの例に限定されるものではなく、異なる形状にエッチングしてもよい。例えば、まずバリア層１２を形成して所望の形状にミリング（エッチング）し、その後に上層磁性層１３を形成して所望の形状にミリング（エッチング）することで、実施することができる。

以上のようにして、本発明の第１実施の形態に係る磁気抵抗素子を製造することができる。
また、このような磁気抵抗素子を複数個、行列状に形成して、行列状に配置されたメモリセルを形成することにより、本発明の第１実施の形態に係るＭＲＡＭを製造することができる。この場合、メモリセル及びＭＲＡＭの構成は、従来知られた構成を用いることができる。

本実施の形態では、上層磁性層１３及びバリア層１２のミリング（エッチング）時に、バリア層１２の側壁に導電性の付着物（例示：上層磁性層１３の材料）が付着しても、上層磁性層１３の下側端部は、下層絶縁層１１の上側端部と距離が離れている上、層間絶縁層（窒化膜１４及び酸化膜１５）により下層絶縁層１１と隔てられている。そのため、導電性の付着物の付着による上層磁性層１３と下層磁性層１１との間のショートが抑制される。また、本実施の形態では、バリア層１２をエッチングのストッパー層として用いていない。そのため、バリア層１２の信頼性を低下させるおそれはない。これらにより、磁気抵抗素子１の歩留まりを大幅に向上させ、信頼性を大幅に向上させることが可能となる。

（第２の実施の形態）
本発明の第２実施の形態に係る磁気抵抗素子の構成について説明する。図７Ａは、本発明の第２の実施の形態に係る磁気抵抗素子の構成を示す断面図である。図７Ｂは、本発明の第２の実施の形態に係る磁気抵抗素子の構成を示す上面図である。この磁気抵抗素子１ａは、上層磁性層１３が磁壁移動型の磁化記録層である点で、第１の実施の形態と異なる。ただし、図７Ａにおいて、白矢印は、各層における磁化方向を示している（以下同じ）。

上層磁性層１３は、垂直磁気異方性を有する強磁性膜であり、第１磁化固定領域１３ａと、第２磁化固定領域１３ｂと、磁化反転領域１３ｃとを備える。第１磁化固定領域１３ａは、磁化が第１方向（＋ｚ方向）に固定されている。磁化の固定は、例えば、積層された反強磁性体層３０ａで磁化をピン止めすることにより実現することができる。第２磁化固定領域１３ｂは、磁化が第１方向と反対の第２方向（−ｚ方向）に固定されている。磁化の固定は、例えば、積層された反強磁性体層３０ｂで磁化をピン止めすることにより実現することができる。磁化反転領域１３ｃは、第１磁化固定領域１３ａと第２磁化固定領域１３ｂとの間に設けられ、磁化が反転可能である。下層磁性層１１は、磁化反転領域１３ｃの下方に、バリア層１２を介して設けられている。そして、下層磁性層１１、バリア層１２、及び上層磁性層１３の磁化反転領域１３ｃは、磁気トンネル接合（ＭＴＪ）を構成している。

上記のように第１磁化固定領域１３ａの磁化が＋ｚ方向に固定され、第２磁化固定領域１３ｂの磁化が−ｚ方向に固定され、磁化反転領域１３ｃの磁化の向きが反転可能である。したがって、磁化反転領域１３ｃの磁化の向きにより、第１磁化固定領域１３ａと磁化反転領域１３ｃとの間、又は、第２磁化固定領域１３ｂと磁化反転領域１３ｃとの間に磁壁１６が形成される。すなわち、磁化反転領域１３ｃの磁化の向きが、第１磁化固定領域１３ａの磁化の向きと同じ＋ｚ方向の場合、磁化反転領域１３ｃと第２磁化固定領域１３ｂとの間に磁壁１６ｂが形成される。一方、磁化反転領域１３ｃの磁化の向きが、第２磁化固定領域１３ｂの磁化の向きと同じ−ｚ方向の場合、磁化反転領域１３ｃと第１磁化固定領域１３ａとの間に磁壁１６ａが形成される。

上層磁性層１３に関するその他の機能や材料や構成については、ｘ方向に長い矩形である他は、第１の実施の形態と同様であるのでその説明を省略する。バリア層１２については、ｘ方向に長い矩形である他は、第１の実施の形態と同様であるのでその説明を省略する。下層磁性層１１については、−ｚ方向の垂直磁気異方性を有する他は第１の実施の形態と同様であるのでその説明を省略する。なお、本実施の形態では、上層磁性層１３及び下層磁性層１２は、垂直磁気異方性を有する強磁性層であるが、面内磁気異方性を有する強磁性層であっても同様に実施することができる。

次に、磁気抵抗素子（メモリセル）に対するデータの書込み原理を説明する。図８は、本発明の第２の実施の形態に係る磁気抵抗素子（メモリセル）に対するデータの書込み原理を示す断面図である。データ書き込みは、スピン注入を利用した磁壁移動方式で行われる。書き込み電流Ｉｗは、ＭＴＪを貫通する方向ではなく、上層磁性層１３内を平面的に流れる。その書き込み電流Ｉｗは、第１磁気固定領域１３ａに接続された電流供給端子（図示されず）、及び、第２磁気固定領域１３ｂに接続された電流供給端子（図示されず）のいずれか一方から上層磁性層１３に供給される。図８の（ａ）に示されるように、磁化反転領域１３ｃと下層磁性層１１の磁化の向きが平行である状態が、データ“０”に対応付けられている。データ“０”状態において、磁化反転領域１３ｃの磁化の向きは−ｚ方向である。磁壁１６は、磁化反転領域１３ｃと第１磁化固定領域１３ａとの境界に存在する（磁壁１６ａ）。一方、図８の（ｃ）に示されるように、磁化反転領域１３ｃと下層磁性層１１の磁化の向きが反平行である状態が、データ“１”に対応付けられている。データ“１”状態において、磁化反転領域１３ｃの磁化の向きは＋ｚ方向である。磁壁１６は、磁化反転領域１３ｃと第２磁化固定領域１３ｂとの境界に存在する（磁壁１６ｂ）。

図８の（ａ）の状態において、データ“１”の書き込み動作時、第１書き込み電流Ｉｗ１が、電流供給端子から供給され、第２磁化固定領域１３ｂから磁化反転領域１３ｃを通って第１磁化固定領域１３ａに流れ、電流供給端子から送出される（図８の（ｂ））。この場合、磁化反転領域１３ｃには、第１磁化固定領域１３ａからスピン電子が注入される。注入された電子のスピンは、磁化反転領域１３ｃと第１磁化固定領域１３ａとの境界にある磁壁１６ａを第２磁化固定領域１３ｂの方向に駆動する。その結果、磁化反転領域１３ｃの磁化の向きは、＋ｚ方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域１３ｃの磁化が反転し、その磁化の向きが＋ｚ方向に変わる。そして、磁壁１６は、磁化反転領域１３ｃと第２磁化固定領域１３ｂとの境界に移動する（磁壁１６ｂ、図８の（ｃ））。

一方、データ“０”の書き込み動作時、第２書き込み電流Ｉｗ２が、電流供給端子から供給され、第１磁化固定領域１３ａから磁化反転領域１３ｃを通って第２磁化固定領域１３ｂに流れ、電流供給端子から送出される（図８の（ｄ））。この場合、磁化反転領域１３ｃには、第２磁化固定領域１３ｂからスピン電子が注入される。注入された電子のスピンは、磁化反転領域１３ｃと第２磁化固定領域１３ｂとの境界にある磁壁１６ｂを第１磁化固定領域１３ａの方向に駆動する。その結果、磁化反転領域１３ｃの磁化の向きは、−ｚ方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域１３ｃの磁化が反転し、その磁化の向きが−ｚ方向に変わる。そして、磁壁１６は、磁化反転領域１３ｃと第１磁化固定領域１３ａとの境界に移動する（磁壁１６ａ、図８の（ａ））。

このように、上層磁性層１３内を平面的に流れる書き込み電流Ｉｗ１、Ｉｗ２によって、磁化反転領域１３ｃの磁化の方向がスイッチする。第１磁化固定領域１３ａ及び第２磁化固定領域１３ｂは、異なるスピンを有する電子の供給源の役割を果たしている。また、この場合、上層磁性層１３は、垂直磁気異方性材料により形成されているため、書き込み電流Ｉｗ１、Ｉｗ２に対して上層磁性層１３の各領域の磁化方向は垂直である。従って、書き込み電流Ｉｗ１、Ｉｗ２の大きさを著しく低減することができる。なお、上記書込み原理から、データの上書き（例示：データ“０”にデータ“０”を書き込む）が可能なことは明らかであろう。

次に、磁気抵抗素子（メモリセル）に対するデータの読出し原理を説明する。データ読み出し動作時、読み出し電流は、下層磁性層１１と磁化反転領域１３ｃとの間を流れるように供給される。例えば、読み出し電流は、電流供給端子（図示されず）から供給される。そして、第１磁化固定領域１３ａ、磁化反転領域１３ｃ、及びバリア層１２を経由して下層磁性層１１へ流れ、下層磁性層１１に設けられた電流端子（図示されず）から送出される。又は、読み出し電流は、その逆に流されてもよい。

データ“０”が記憶されている（図８の（ａ）参照）場合、下層磁性層１１の磁化は−ｚ方向に固定されている。磁化反転領域１３ｃの磁化方向も同様に−ｚ方向である。すなわち、両磁化方向は平行である。したがって、上記読出し電流を流すことにより、磁気抵抗素子１ａのデータとして、低抵抗の値すなわちデータ“０”が読み出される。一方、データ“１”が記憶されている（図８の（ｃ）参照）場合、下層磁性層１１の磁化は−ｚ方向に固定されている。磁化反転領域１３ｃの磁化方向は＋ｚ方向である。すなわち、両磁化方向は反平行である。したがって、上記読出し電流を流すことにより、磁気抵抗素子１ａのデータとして、高抵抗の値すなわちデータ“１”が読み出される。

図９は、本発明の第２の実施の形態に係る磁気抵抗素子を用いたメモリセルの構成の一例を示す回路図である。メモリセル８０において、磁気抵抗素子１ａの下層磁性層１１に接続される端子は、読み出しのためのグランド線ＧＬに接続される。上層磁性層１３の第１磁化固定領域１３ａに接続される端子は、ＭＯＳトランジスタＴＲａのソース／ドレインの一方に接続される。ＭＯＳトランジスタＴＲａのソース／ドレインの他方は、書き込みのためのビット線ＢＬａに接続される。ＭＯＳトランジスタＴＲａのゲートはワード線ＷＬに接続される。同様に、上層磁性層１３の第２磁化固定領域１３ｂに接続される端子は、ＭＯＳトランジスタＴＲｂのソース／ドレインの一方に接続される。ＭＯＳトランジスタＴＲｂのソース／ドレインの他方は、書き込みのためのビット線ＢＬｂに接続される。ＭＯＳトランジスタＴＲｂのゲートはワード線ＷＬに接続される。ただし、メモリセルの構成はこの例に限定されるものではない。

図１０は、本発明の第２の実施の形態に係るメモリセルが集積化されたＭＲＡＭの構成の一例を示すブロック図である。図１０において、ＭＲＡＭ９０は、複数のメモリセル８０が行列状に配置されたメモリアレイ９１を具備している。このメモリアレイ９１は、図９で説明されたデータの記録に用いられるメモリセル８０と共に、データ読み出しの際に参照されるリファレンスセル８０ｒを含んでいる。図１０の例では、１列分がリファレンスセル８０ｒである。リファレンスセル８０ｒの構造は、メモリセル８０と同じである。この場合、リファレンスセル８０ｒのＭＴＪは、データ“０”を記憶した場合の抵抗Ｒ０とデータ“１”を記憶した場合の抵抗Ｒ１との中間の抵抗Ｒ０．５を有する。ただし、２列分をリファレンスセル８０ｒとし、そのうち一方の１列を抵抗Ｒ０のリファレンスセル８０ｒとし、他の１列を抵抗Ｒ１のリファレンスセル８０ｒとすることもできる。その場合、抵抗Ｒ０のリファレンスセル８０ｒと抵抗Ｒ１のリファレンスセル８０ｒとから、抵抗０．５を作り出し、読出しに用いる。

ワード線ＷＬ及びグランド線ＧＬは、それぞれ、Ｘ方向に延在している。ワード線ＷＬは、一端をＸ側制御回路９２に接続されている。Ｘ側制御回路９２は、データの書込み動作時、及び読出し動作時において、対象のメモリセル８０につながるワード線ＷＬを選択ワード線ＷＬとして選択する。ビット線ＢＬａ、ＢＬｂは、それぞれ、Ｙ方向に延在し、一端をＹ側制御回路９３に接続されている。Ｙ側制御回路９３は、データの書込み動作時、及び読出し動作時において、対象のメモリセル８０につながるビット線ＢＬａ、ＢＬｂを選択ビット線ＢＬａ、ＢＬｂとして選択する。制御回路９４は、データの書込み動作時、及び読出し動作時において、Ｘ側制御回路９２及びＹ側制御回路９３を制御する。

次に、図１０に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。
まず、書き込みを行う場合について説明する。Ｘ側制御回路９２は、選択ワード線ＷＬを選択する。それにより、選択ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＴＲａ、ＴＲｂが“ＯＮ”になる。また、Ｙ側制御回路９３は、選択ビット線ＢＬａ、ＢＬｂを選択する。それにより、選択ビット線ＢＬａ、ＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“Ｌｏｗ”レベルにプルダウンされる。選択ビット線ＢＬａ、ＢＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“Ｌｏｗ”レベルにプルダウンするかは、当該磁気抵抗素子１ａに書き込まれるべきデータにより決定される。すなわち、上層磁性層１３に流す書込み電流Ｉｗの方向に応じて決定される。以上により、データ“０”とデータ“１”とを書き分けることができる。Ｘ側制御回路９２とＹ側制御回路９３及びそれらを制御する制御回路９４は、メモリセル８０に書き込み電流Ｉｗを供給するための「書き込み電流供給回路」を構成している。

次に、読み出しを行う場合について説明する。Ｘ側制御回路９２は、選択ワード線ＷＬを選択する。それにより、選択ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＴＲａ、ＴＲｂが“ＯＮ”になる。また、Ｙ側制御回路９３は、選択ビット線ＢＬａ、ＢＬｂを選択する。それにより、選択ビット線ＢＬａ、ＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”（フローティング）に設定される。このとき選択ビット線ＢＬａ、ＢＬｂの一方（“ｈｉｇｈ”レベルの側）から、読み出し電流が、例えば、第２磁化固定領域１３ｂ、磁化反転領域１３ｃ、バリア層１２、及び下層磁性層１１を経由してグランド線ＧＬへと流れる。読み出し電流が流されるビット線ＢＬの電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気抵抗素子１ａの抵抗値の変化に依存する。したがって、同様に読み出し電流が流されるリファレンスセル８０ｒのリファレンスビット線ＢＬｒの出力と比較して、この抵抗値の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。Ｘ側制御回路９２とＹ側制御回路９３及びそれらを制御する制御回路９４は、メモリセル８０に読み出し電流ＩＲを供給し読み出すための「読み出し電流供給及びセンス回路」を構成している。

次に、本発明の第２実施の形態に係る磁気抵抗素子の製造方法については、第１の実施の形態と同様であるのでその説明を省略する。また、このような磁気抵抗素子を複数個、行列状に形成して、行列状に配置されたメモリセルを形成することにより、本発明の第２実施の形態に係るＭＲＡＭを製造することができる。

本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。

本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。加えて、各実施の形態の技術は、技術的に矛盾の発生しない限り、他の実施の形態に適用することが可能である。

１、１ａ 磁気抵抗素子
１１ 下層磁性層
１２ バリア層
１３ 上層磁性層
１３ａ 第１磁化固定領域
１３ｂ 第２磁化固定領域
１３ｃ 磁化反転領域
１４ 窒化膜
１５ 酸化膜
１６、１６ａ、１６ｂ 磁壁
１７ 層間絶縁層
２１ 窒化膜
２２ 酸化膜
２３ 窒化膜
２４ 酸化膜
３０ａ、３０ｂ 反強磁性体層
４１ 上面
４２ 第１面
４３ 第２面
８０ メモリセル
９０ ＭＲＡＭ
９１ メモリアレイ
９２ Ｘ側制御回路
９３ Ｙ側制御回路
９４ 制御回路
１２０ 基板
１２２ 絶縁膜
１２４ 導電材層
１２６ 反強磁性層
１２８ 第１の強磁性層
１３０ トンネルバリア層
１３２ 第２の強磁性層
１３４ 第２の導電材層（第１のハードマスク）
１３６ レジスト層
１３８ 分離溝
１４１ 下部絶縁層
１４３ 連結層用金属層
１４５ 固定磁化層
１４７ トンネル障壁層
１４９ 自由磁化層
１５１ ハードマスク層
１５５ 障壁層
１５７ 絶縁膜（絶縁膜スペーサ）

Claims (5)

1. 下層磁性層と、
   前記下層磁性層上に設けられたバリア層と、
   前記バリア層上に設けられた上層磁性層と
   を具備し、
   前記バリア層における前記下層磁性層の上面と接する側の第１面、及び、前記上層磁性層における前記バリア層の上面と接する側の第２面は、いずれも前記下層磁性層の上面の面積よりも広く、
   前記下層磁性層は層間絶縁層に囲まれ、
   前記バリア層は、前記下層磁性層と前記層間絶縁層の一部とを覆うように設けられ、
   前記第１面は、前記第２面と同一の形状であり、
   前記上層磁性層は、
   磁化が第１方向に固定された第１磁化固定領域と、
   磁化が前記第１方向とは反対の第２方向に固定された第２磁化固定領域と、
   前記第１磁化固定領域と前記第２磁化固定領域との間に設けられ、磁化が反転可能な磁化反転領域と
   を備え、
   前記下層磁性層は、前記磁化反転領域の下方に前記バリア層を介して設けられ、
   前記下層磁性層、前記バリア層および前記上層磁性層を基板表面に投射したとき、前記下層磁性層の射影は、前記バリア層および前記磁化反転領域の射影の内側に含まれる
   磁気抵抗素子。
2. 請求項１に記載の磁気抵抗素子において、
   前記下層磁性層及び前記上層磁性層の少なくとも一方が、積層フェリ構造を有する
   磁気抵抗素子。
3. 行列状に配置された複数の磁気メモリセルを具備し、
   前記複数の磁気メモリセルの各々は、請求項１又は２に記載の複数の磁気抵抗素子を備える
   磁気ランダムアクセスメモリ。
4. 層間絶縁層及び前記層間絶縁層に埋設された下層磁性層の上面を覆うように、バリア層及び上層磁性層をこの順で積層する工程と、
   前記バリア層における前記下層磁性層の上面と接する側の第１面、及び、前記上層磁性層における前記バリア層の上面と接する側の第２面がいずれも前記下層磁性層の上面の面積よりも広くなるように、前記バリア層及び前記上層磁性層をエッチングする工程と
   を具備し、
   前記エッチングする工程は、前記バリア層及び前記上層磁性層を同一の形状にエッチングする工程を備え、
   前記上層磁性層は、
   磁化が第１方向に固定された第１磁化固定領域と、
   磁化が前記第１方向とは反対の第２方向に固定された第２磁化固定領域と、
   前記第１磁化固定領域と前記第２磁化固定領域との間に設けられ、磁化が反転可能な磁化反転領域と
   を備え、
   前記下層磁性層は、前記磁化反転領域の下方に前記バリア層を介して設けられ、
   前記下層磁性層、前記バリア層および前記上層磁性層を基板表面に投射したとき、前記下層磁性層の射影は、前記バリア層および前記磁化反転領域の射影の内側に含まれる
   磁気抵抗素子の製造方法。
5. 行列状に配置された複数の磁気メモリセルを形成する工程を具備し、
   前記複数の磁気メモリセルを形成する工程は、請求項４に記載の磁気抵抗素子の製造方法を実行する工程を備える
   磁気ランダムアクセスメモリの製造方法。

Images