[go: up one dir, main page]

JP5029885B2 - 薄膜サーミスタ素子及びその製造方法 - Google Patents

薄膜サーミスタ素子及びその製造方法 Download PDF

Info

Publication number
JP5029885B2
JP5029885B2 JP2007139110A JP2007139110A JP5029885B2 JP 5029885 B2 JP5029885 B2 JP 5029885B2 JP 2007139110 A JP2007139110 A JP 2007139110A JP 2007139110 A JP2007139110 A JP 2007139110A JP 5029885 B2 JP5029885 B2 JP 5029885B2
Authority
JP
Japan
Prior art keywords
thin film
thermistor
electrode layer
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007139110A
Other languages
English (en)
Other versions
JP2008294288A (ja
Inventor
美紀 足立
憲昭 長友
均 稲場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007139110A priority Critical patent/JP5029885B2/ja
Publication of JP2008294288A publication Critical patent/JP2008294288A/ja
Application granted granted Critical
Publication of JP5029885B2 publication Critical patent/JP5029885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、例えば温度センサ、流量センサ等のセンサに用いられる薄膜サーミスタ素子及びその製造方法に関する。
例えば、情報機器、通信機器、医療用機器、住宅設備機器、自動車用伝送機器等の温度センサ、流量センサとして、大きな負の温度係数を有する酸化物半導体の焼結体である薄膜サーミスタ素子が用いられている。このような薄膜サーミスタ素子を作製するには、基板に先に電極を形成した後にサーミスタ薄膜を成膜し、1400℃以下の温度で熱処理する場合と、基板にサーミスタ薄膜を形成し、熱処理を行ってから電極を形成する場合がある。
例えば、特許文献1では、絶縁性基板上に接着層としてCr(クロム)やTi(チタン)等の下地層を形成し、その上にPt(白金)層を基板温度650℃〜750℃で成膜した薄膜サーミスタが提案されている。
また、特許文献2では、アルミナ基板上に先にサーミスタ薄膜を成膜した後にPt薄膜を形成した薄膜サーミスタ素子が提案されている。
さらに、特許文献3では、セラミックス基板上にサーミスタ材料の感熱膜を設け、その上にCrやTi等の密着性高い金属下地層を形成し、さらにその上に電極膜を形成した薄膜サーミスタが提案されている。
特公平3−54841号公報 特開2000−348906号公報 特開平6−61012号公報
上記従来の技術には、以下の課題が残されている。
すなわち、サーミスタ薄膜を成膜する前に先に電極を成膜する場合は、構造的に制限されてしまう不都合がある。また、接着層としてCrやTi等を成膜した後に、白金やその合金などからなる電極層を成膜する場合、接着層の酸化によって耐熱試験後の抵抗値上昇が起こるという不都合があった。さらに、加熱成膜で基板温度を上げて白金やその合金などからなる電極層を成膜する場合には、特殊な成膜装置が必要であると共に、パターニングする際にも腐食性ガスを用いる特殊なエッチング装置が必要になり、設備コストが高くなってしまう不都合がある。また、この場合、CrやTi等の接着層を設けた場合に比較すると、電極層の付着強度が若干弱く、電極剥離の原因になるおそれがあった。
本発明は、前述の課題に鑑みてなされたもので、電極とサーミスタ薄膜との付着強度を改善し、電極として十分な抵抗値であると共に耐熱試験においても抵抗値上昇を抑制した薄膜サーミスタ素子及びその製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る薄膜サーミスタ素子は、基体と、前記基体上に形成されたサーミスタ薄膜と、前記サーミスタ薄膜上に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、前記一対の電極が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層であることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、基体上に形成されたサーミスタ薄膜の膜上に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、前記一対の電極をパターン形成する工程が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態とされた白金又はその合金からなる電極層を成膜する工程を有することを特徴とする。
これらの薄膜サーミスタ素子及びその製造方法では、一対の電極が、少なくともサーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、非晶質状態で成膜された電極層が導電性を十分に維持したままサーミスタ薄膜との十分な付着強度を有すると共に、耐熱試験においても電極剥離が生じず、抵抗値上昇の抑制を図ることができる。
また、本発明に係る薄膜サーミスタ素子は、前記一対の電極が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記電極層を成膜する工程が、酸素及び窒素の少なくとも一方を加えて前記電極層を成膜することを特徴とする。
これらの薄膜サーミスタ素子及びその製造方法では、電極層の成膜時に酸素又は窒素の少なくとも一方を含ませることにより、電極層を好適に非晶質化させることができる。
さらに、本発明に係る薄膜サーミスタ素子は、前記一対の電極における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下であることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記電極層を成膜する工程が、前記電極層における酸素及び窒素の少なくとも一方の含有量を、5重量%以上、かつ15重量%以下にすることを特徴とする。
これらの薄膜サーミスタ素子及びその製造方法では、酸素及び窒素の少なくとも一方の含有量を5重量%以上、かつ15重量%以下に設定することで、電極層を十分に非晶質化させることができ、かつ、電極層の抵抗値の大幅な上昇を抑えることができる。
本発明によれば、以下の効果を奏する。
すなわち、本発明の薄膜サーミスタ素子及びその製造方法によれば、一対の電極が、少なくともサーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、導電性を十分に維持したまま十分な付着強度と耐熱試験での抵抗値上昇の抑制とを実現することができる。非晶質状態で成膜された白金又はその合金からなる電極層は、サーミスタ薄膜の表面形状の影響をほとんど受けず、サーミスタ−電極層界面に隙間が発生することなく成膜可能である。したがって、150℃等の耐熱試験を実施しても変動の少ない安定した抵抗値を有し、好適な電気特性を維持した高い信頼性の薄膜サーミスタ素子を得ることができる。
本発明に係る薄膜サーミスタ素子及びその製造方法の一実施形態について、図1から図3を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
本実施形態に係る薄膜サーミスタ素子1は、例えば赤外線検出用センサであって、図1及び図2に示すように、表面に下地層としてSiO層2Aが形成されたSi基板(基体)2と、SiO層2A上に成膜された第1サーミスタ薄膜(サーミスタ薄膜)5A及び第2サーミスタ薄膜(サーミスタ薄膜)5Bと、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5B上及びSiO層2A上にパターン形成された二対の櫛形電極(電極)3と、SiO層2A、櫛形電極3及び第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bを覆うパッシベーション膜6と、を備えている。
上記第1サーミスタ薄膜5A及び上記第2サーミスタ薄膜5Bは、Mn−Co系複合金属酸化物(例えば、Mn−Co系複合金属酸化物)又はMn−Co系複合金属酸化物にNi、Fe、Cuの少なくとも一種類を含む複合金属酸化物(例えば、Mn−Co−Fe系複合金属酸化物)からなる複合金属酸化物膜であって、スピネル型結晶構造を有し、膜厚方向に延在する柱状結晶構造を有している。
第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bは、それぞれ矩形状に形成され、一方が測定用であり、他方がモニター用として用いられる。
上記櫛形電極3は、電気抵抗測定用の金属電極であって、少なくとも第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bと接触する部分が非晶質状態で成膜された白金(Pt)又はその合金からなる電極層(導電層)である。
これらの櫛形電極3は、何れも櫛歯状に形成され、互いに所定間隔を空けて対向状態に配されている。各櫛形電極3は、それぞれ第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bの外部に延在された電極端子部7を有している。
櫛形電極3の電極層は、後述する方法によって積層時に酸素(O)及び窒素(N)の少なくとも一方を含んで非晶質化されている。この際、酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下となっている。なお、上記酸素及び窒素の少なくとも一方の含有量において、酸素と窒素との両方を含む場合は両方の総含有量をいう。
パッシベーション膜6は、SiO膜からなる。なお、絶縁性を有して外部雰囲気を遮断可能であれば、SiO膜の代わりにガラス、セラミックス、耐熱樹脂等の絶縁性膜でも構わない。
次に、本実施形態に係る薄膜サーミスタ素子1の製造方法について説明する。
本実施形態に係る薄膜サーミスタ素子1の製造方法は、図3に示すように、Si基板2のSiO層2A上に第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bを成膜する工程(S01)と、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bをパターン形成する工程(S02)と、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bを熱処理(アニール)する工程(S03)と、櫛形電極3となる電極層を成膜する工程(S04)と、電極層をパターニングして櫛形電極3を形成する工程(S05)と、SiO層2A、櫛形電極3及び第1サーミスタ薄膜5A及び第2サーミスタ薄膜5B上にパッシベーション膜6を成膜する工程(S06)と、パッシベーション膜6をパターニングする工程(S07)とを備えている。
まず、Si基板2の上面に熱酸化によりSiO層2Aが、例えば膜厚0.5μmで形成されたSiO/Si基板2を用意する。
このSiO/Si基板2上に、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bとなる複合金属酸化物膜を、例えば膜厚0.5μmでスパッタリングにより成膜する(S01)。なお、上記複合金属酸化物膜は、体積抵抗率の膜厚依存性が小さくなる膜厚0.3μm以上に設定することが好ましい。
この際、スパッタ成膜条件は、例えば雰囲気圧力400mPa〜1330mPa、アルゴン(Ar)ガス流量10sccm〜50sccm、及び高周波電力150W〜1000Wの印加に設定する。なお、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bを形成するSiO/Si基板2を加熱しながらスパッタリングを行う方法でも構わない。この際の基板温度は、200〜600℃の範囲内に設定することが好ましい。この場合、後述する熱処理時における抵抗値変化を抑制することが可能である。
スパッタリング後に、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bを所定形状にパターニングし(S02)、所定の熱処理を行って第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bをアニール処理する(S03)。この熱処理は、400℃〜1000℃の温度にて大気中で1〜24時間行う。
なお、上記熱処理において、アルゴンガスや窒素ガス等の不活性ガスの雰囲気中で行う他、これらガスにOを例えば0.1体積%〜5体積%添加しても構わない。
次に、SiO層2A、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5B上に、高周波スパッタリング装置などを用いて櫛形電極3をパターン形成する(S04、S05)。すなわち、SiO層2A、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5B上に、白金(Pt)やその合金等からなる非晶質状態の導電層として電極層を成膜する(S04)。
この際、高周波スパッタリング装置などを用いて、雰囲気圧力400mPa〜1330mPa、アルゴンガス流量10sccm〜50sccm、及び高周波電力150W〜1000Wの印加に加え、酸素ガス及び窒素ガスの少なくとも一方を添加した雰囲気ガスを用いて成膜する。
なお、この際、成膜後における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下となるようなガス濃度とする。なお、酸素ガスや窒素ガスを添加しなくても非晶質化可能であれば、その方法を用いてもよい。
また、上記電極層を非晶質状態の第1電極層と結晶質状態の第2電極層との二層構造としても構わない。この場合、最初に酸素ガス及び窒素ガスの少なくとも一方をアルゴンガスに添加した上記スパッタ条件で非晶質状態の第1電極層を成膜し、この後、アルゴンガスのみで結晶質状態の第2電極層を成膜する。
上記成膜後、電極層を、汎用的なフォトリソグラフィ、エッチングによりパターン形成して櫛形電極3を得る(S05)。
最後に、パッシベーション膜6を成膜する工程(S06)に移行して、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5B上に、保護膜や赤外線吸収膜等としてSiOパッシベーション膜6を積層する。さらに、このパッシベーション膜6を、電極端子部7の上部を除いて所定形状にパターニングする(S07)。
こうして、赤外線検出センサとしての薄膜サーミスタ素子1が作製される。
この薄膜サーミスタ素子1及びその製造方法によれば、一対の櫛形電極3が、少なくとも第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bと接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層とされるので、導電性を十分に維持したまま非晶質状態で成膜された電極層が第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bとの十分な付着強度を有すると共に、耐熱試験においても電極剥離が生じず、抵抗値上昇の抑制を図ることができる。
また、櫛形電極3となる電極層の成膜時に酸素又は窒素の少なくとも一方を含ませることにより、電極層を好適に非晶質化させることができる。特に、電極層における酸素及び窒素の少なくとも一方の含有量を、5重量%以上、かつ15重量%以下としているので、電極層を十分に非晶質化させることができ、かつ、電極層の抵抗値の大幅な上昇を抑えることができる。
なお、酸素または窒素元素が5重量%未満の場合では、Ptやその合金等からなる電極層の非晶質部分が少なく、付着強度向上の十分な効果が得にくい。また、酸素または窒素元素が15重量%より多い場合では、電極材料としての抵抗値が大幅に上昇してしまう。したがって、上記含有量の設定範囲内であれば、例えば、150℃の耐熱試験を実施しても、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bと櫛形電極3との十分な付着強度を維持しつつ、電気特性も好適に維持することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、SiO/Si基板2の代わりにアルミナ(Al)基板等を用い、下地層であるSiO層2Aの代わりに窒化ケイ素膜等を用いても構わない。
次に、本発明に係る薄膜サーミスタ素子を上記実施形態の製法により実際に作製し、評価した結果を、具体的に説明する。
櫛形電極3となる電極層については、高周波出力、膜厚、含有ガス種類及び圧力、アニール条件(温度)、アニール時間を複数変化させて作製した。また、第1サーミスタ薄膜5A及び第2サーミスタ薄膜5Bについては、高周波出力、膜厚、ガス種及び圧力、基板加熱の有無、基板バイアス電圧の印加の有無を複数変化させ、さらに、アニール温度及び時間を複数変化させて作製した。すなわち、これら複数の条件の組み合わせのもとに、本実施例の薄膜サーミスタ素子を作製した。
これら実施例について、150℃に加熱して1000時間の耐熱試験をそれぞれ実施し、櫛形電極3の電気抵抗値を測定した。また、従来の方法として結晶質状態のみの白金からなる電極層によって櫛形電極を作製したものを比較例とした。これら成膜条件及び耐熱試験結果を、以下の表1に示す。
Figure 0005029885
上記評価結果から分かるように、本実施例の薄膜サーミスタ素子では、耐熱試験後においても電気抵抗値の変化率を従来のものよりも大幅に低く抑えることができた。
本発明に係る一実施形態の薄膜サーミスタ素子を示す平面図である。 図1のA−A線矢視断面図である。 本実施形態における薄膜サーミスタ素子の製造方法を示すフロー図である。
符号の説明
1…薄膜サーミスタ素子、2…Si基板(基体)、3…櫛形電極(電極)、5A…第1サーミスタ薄膜(サーミスタ薄膜)、5B…第2サーミスタ薄膜(サーミスタ薄膜)、6…パッシベーション膜

Claims (3)

  1. 基体と、
    前記基体上に形成されたサーミスタ薄膜と、
    前記サーミスタ薄膜上に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、
    前記一対の電極が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態で成膜された白金又はその合金からなる電極層であり、
    前記一対の電極が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする薄膜サーミスタ素子。
  2. 請求項に記載の薄膜サーミスタ素子において、
    前記一対の電極における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下であることを特徴とする薄膜サーミスタ素子。
  3. 基体上に形成されたサーミスタ薄膜の膜上に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、
    前記一対の電極をパターン形成する工程が、少なくとも前記サーミスタ薄膜と接触する部分が非晶質状態とされた白金又はその合金からなる電極層を成膜する工程を有し、
    前記電極層を成膜する工程が、酸素及び窒素の少なくとも一方を加えて前記電極層を成膜することを特徴とする薄膜サーミスタ素子の製造方法。
JP2007139110A 2007-05-25 2007-05-25 薄膜サーミスタ素子及びその製造方法 Expired - Fee Related JP5029885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007139110A JP5029885B2 (ja) 2007-05-25 2007-05-25 薄膜サーミスタ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007139110A JP5029885B2 (ja) 2007-05-25 2007-05-25 薄膜サーミスタ素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008294288A JP2008294288A (ja) 2008-12-04
JP5029885B2 true JP5029885B2 (ja) 2012-09-19

Family

ID=40168686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007139110A Expired - Fee Related JP5029885B2 (ja) 2007-05-25 2007-05-25 薄膜サーミスタ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5029885B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776941B2 (ja) * 2012-03-29 2015-09-09 三菱マテリアル株式会社 温度センサ及びその製造方法
JP5509393B1 (ja) * 2012-07-13 2014-06-04 Semitec株式会社 薄膜サーミスタ素子およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279401B2 (ja) * 1999-06-03 2009-06-17 パナソニック株式会社 薄膜サーミスタ素子
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP4637543B2 (ja) * 2004-10-22 2011-02-23 京セラ株式会社 光電変換装置およびそれを用いた光発電装置
JP4811316B2 (ja) * 2007-03-28 2011-11-09 三菱マテリアル株式会社 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法

Also Published As

Publication number Publication date
JP2008294288A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
CN104169699B (zh) 温度传感器及其制造方法
JP5509393B1 (ja) 薄膜サーミスタ素子およびその製造方法
CN104641208B (zh) 温度传感器
JP5884110B2 (ja) 歪抵抗素子およびそれを用いた歪検出装置
CN104508442B (zh) 温度传感器
CN104823031B (zh) 温度传感器
JP6988585B2 (ja) センサ素子及びこれを備えたガスセンサ
CN104204750B (zh) 温度传感器
CN104170031A (zh) 热敏电阻用金属氮化物膜及其制造方法以及薄膜型热敏电阻传感器
JP4811316B2 (ja) 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法
JP2017022176A (ja) 薄膜抵抗器及びその製造方法
CN104969046A (zh) 温度传感器
JP6451395B2 (ja) センサ素子
JP5029885B2 (ja) 薄膜サーミスタ素子及びその製造方法
JP2019129188A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ
JP2001291607A (ja) 白金薄膜抵抗体の製造方法
JP2008084991A (ja) サーミスタ薄膜及び薄膜サーミスタ素子
JP2018169248A (ja) 温度センサ及びその製造方法
KR20070029219A (ko) 서미스터 박막 및 그 형성 방법
JP4871548B2 (ja) 薄膜サーミスタ
JP2011171596A (ja) 薄膜サーミスタ素子
JP2019096805A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ
JP2018091705A (ja) 歪抵抗膜および高温用歪センサ、ならびにそれらの製造方法
JP4853787B2 (ja) 薄膜サーミスタ及び薄膜サーミスタの製造方法
JP2007287812A (ja) サーミスタ薄膜及び赤外線検出用センサ並びにこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Ref document number: 5029885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees