JP5024032B2 - Semiconductor device manufacturing apparatus and semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5024032B2 JP5024032B2 JP2007335433A JP2007335433A JP5024032B2 JP 5024032 B2 JP5024032 B2 JP 5024032B2 JP 2007335433 A JP2007335433 A JP 2007335433A JP 2007335433 A JP2007335433 A JP 2007335433A JP 5024032 B2 JP5024032 B2 JP 5024032B2
- Authority
- JP
- Japan
- Prior art keywords
- susceptor
- semiconductor device
- device manufacturing
- manufacturing apparatus
- enclosure member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
本発明は半導体装置の製造装置および半導体装置の製造方法に関し、特に、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method for growing a film on a silicon carbide semiconductor substrate.
次世代の半導体材料として、現在のシリコン(Si)に代わって炭化シリコン(SiC)が期待されている。SiCが用いられた半導体素子は、これまでのSiを用いた場合と比較して、オン状態における素子抵抗を数百分の一に低下させることができ、200℃以上の高温環境下で使用することができるなどの利点を有する。このような利点を生かして、例えば、電力変換装置などに主に用いられる、高耐電圧の、大電流下で動作するパワー半導体素子への利用が期待され、このようなパワー半導体素子を用いたハイブリッド自動車などの普及も注目されている。そして、現在までに、SiCを材料に用いたショットキーバリアダイオードが市販され、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor:電界効果トランジスタ)やIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などのスイッチングデバイスも盛んに研究されている。 As a next-generation semiconductor material, silicon carbide (SiC) is expected in place of current silicon (Si). A semiconductor element using SiC can reduce the element resistance in the ON state to hundreds of times compared to the case of using conventional Si, and is used in a high temperature environment of 200 ° C. or higher. Has the advantage of being able to. Taking advantage of such advantages, for example, it is expected to be used for a power semiconductor element that operates mainly under a high current with a high withstand voltage, which is mainly used in a power conversion device. The spread of hybrid vehicles is also attracting attention. To date, Schottky barrier diodes using SiC as a material are commercially available, such as MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors) and IGBTs (Insulated Gate Bipolar Transistors). Switching devices are also being actively researched.
しかし、SiCを用いた半導体素子の作製には、Siを用いた半導体素子の作製技術が応用できるが、SiCの特性による特有の難しさがある。
その1つにエピタキシャル成長がある。SiCを用いたエピタキシャル成長を行う際、1500℃から1700℃のSiの融点をはるかに超える温度が必要となる。したがって、耐熱性の問題からSiを用いた従来の半導体素子の作製装置は使えない。このため、SiCに適用できる独自の装置が開発されている。特に、耐熱性が最も問題になるのは、ウェハを搭載したサセプタ(susceptor)を機械的に駆動して回転させる回転軸の部分である。つまり、高温であるために、回転軸が炉内外の温度差に耐えられず、破損してしまうという問題があった。
However, for the production of a semiconductor element using SiC, a technique for producing a semiconductor element using Si can be applied, but there are peculiar difficulties due to the characteristics of SiC.
One of them is epitaxial growth. When epitaxial growth using SiC is performed, a temperature far exceeding the melting point of Si from 1500 ° C. to 1700 ° C. is required. Therefore, a conventional semiconductor element manufacturing apparatus using Si cannot be used due to the problem of heat resistance. For this reason, a unique apparatus applicable to SiC has been developed. In particular, the heat resistance is most problematic in the portion of the rotating shaft that mechanically drives and rotates the susceptor on which the wafer is mounted. That is, since the temperature is high, the rotating shaft cannot withstand the temperature difference between the inside and outside of the furnace and is damaged.
そこで、サセプタを機械的に回転させるのではなく、炉内に流す水素(H)ガスの勢いでサセプタを回転させる方法が現在の主流となっている(例えば、特許文献1参照)。
また、複数のガス導入路と排出路を設けることが検討されている(例えば、特許文献2参照)。
In addition, providing a plurality of gas introduction paths and discharge paths has been studied (see, for example, Patent Document 2).
しかし、ウェハの処理枚数を上げるために、サセプタのウェハ搭載面積を広くすると、サセプタを機械的に回転させることが難しくなる。ガスで回転させるためには、例えば、回転翼が必要になり、サセプタの加工コストが嵩むという問題点があった。 However, if the wafer mounting area of the susceptor is increased in order to increase the number of processed wafers, it becomes difficult to mechanically rotate the susceptor. In order to rotate with gas, for example, a rotating blade is required, which increases the processing cost of the susceptor.
また、同様にサセプタを広くすると、サセプタの熱容量が大きくなるために、昇降温に時間がかかり、半導体装置の製造のスループットが低下するという別の問題もあった。
また、同様にサセプタを広くすると、装置のフットプリントが増加し、限られた工場敷地を有効に使うことができないという別の問題もあった。
Similarly, when the susceptor is widened, the heat capacity of the susceptor increases, so that it takes time to raise and lower the temperature, and there is another problem that the throughput of manufacturing the semiconductor device decreases.
Similarly, when the susceptor is widened, there is another problem that the footprint of the apparatus increases and the limited factory site cannot be used effectively.
本発明はこのような点に鑑みてなされたものであり、省スペースで、多数の半導体基板に膜を厚さのばらつきなく同時に成長させることができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and provides a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of simultaneously growing a film on a large number of semiconductor substrates without variation in thickness in a space-saving manner. The purpose is to provide.
上記目的を達成するために、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造装置が提供される。
この半導体装置の製造装置は、囲い部材と、前記囲い部材内に設置され、支持棒で保持されて複数が重ねられた、前記半導体基板を搭載したサセプタと、前記囲い部材に形成された、前記囲い部材の内部にガスを導入する導入路と、前記囲い部材に前記導入路と対向して形成された、前記ガスを排出する排出路と、前記囲い部材に形成された、前記サセプタを加熱する加熱部と、前記囲い部材の内部に、複数の前記サセプタを取り囲む断熱材と、から構成され、対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成される。
In order to achieve the above object, a semiconductor device manufacturing apparatus for growing a film on a silicon carbide semiconductor substrate is provided.
The semiconductor device manufacturing apparatus includes an enclosure member, a susceptor that is installed in the enclosure member, is held by a support rod, and a plurality of the susceptors are mounted thereon, and the enclosure member is formed on the enclosure member, Heating the susceptor formed in the enclosure member, the introduction path for introducing gas into the enclosure member, the discharge path for exhausting the gas formed in the enclosure member facing the introduction path, and the enclosure member The heating unit and a heat insulating material surrounding the plurality of susceptors inside the enclosing member, and a plurality of sets of the introduction path and the discharge path facing each other are arranged in different directions on the enclosing member. It is formed.
また、上記目的を達成するために、炭化シリコンの半導体基板上に膜を成長させる半導体装置の製造方法が提供される。
この半導体装置の製造方法は、囲い部材内に設置され、支持棒で保持されて複数が重ねられ、周囲が断熱材保護板を介して断熱材で覆われた、厚さが400μmから前記半導体基板の厚さの3倍以下のサセプタに搭載させた前記半導体基板に対して、前記囲い部材に形成された導入路からガスを導入する工程と、前記囲い部材に前記導入路と対向して形成された排出路から前記ガスを排出する工程と、前記サセプタの最上部及び最下部をそれぞれ加熱して、前記最上部及び前記最下部の前記サセプタから前記最上部及び前記最下部以外の前記サセプタを輻射により相互に誘導加熱する工程と、を有し、対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されて、複数組の前記導入路と前記排出路とから前記ガスを異なるタイミングで導入および排出する。
In order to achieve the above object, a method of manufacturing a semiconductor device is provided in which a film is grown on a silicon carbide semiconductor substrate.
In this method of manufacturing a semiconductor device, the semiconductor substrate has a thickness of 400 μm, which is installed in an enclosure member, is held by a support rod, and a plurality of layers are stacked, and the periphery is covered with a heat insulating material via a heat insulating material protection plate. A step of introducing a gas from an introduction path formed in the enclosure member to the semiconductor substrate mounted on a susceptor having a thickness of 3 times or less of the thickness; and the enclosure member is formed to face the introduction path. radiation from the discharge passage and the step of discharging the gas, and heating respectively the top and bottom of the susceptor, said the susceptor from the top and the bottom of the susceptor other than the top and the bottom was wherein possess the steps of induction heating to each other, and is a set of the introduction path which faces the discharge path, the enclosure member, with a plurality of sets formed in different directions, a plurality of sets of the introduction path by From the discharge path to the front Introducing and discharging the gas at different timings.
上記の半導体装置の製造装置および半導体装置の製造方法では、省スペースで、同時に多数の半導体基板に膜を、膜質、膜厚、不純物濃度などの均一性よく成長させることができる。 In the semiconductor device manufacturing apparatus and the semiconductor device manufacturing method described above, a film can be grown on a large number of semiconductor substrates with good uniformity in film quality, film thickness, impurity concentration, and the like, while saving space.
以下、本発明の実施の形態として、実施の形態の概要を、その後に概要を踏まえた実施の形態について、図面を参照しながら説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。 Hereinafter, as an embodiment of the present invention, an outline of the embodiment will be described, and then an embodiment based on the outline will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments.
まず、実施の形態の概要について図面を参照しながら説明する。
図1は、実施の形態における概要を説明する、(A)は平断面模式図、(B)は側断面模式図である。なお、図1(B)は図1(A)の破線X−X’での断面模式図を示している。
First, an outline of the embodiment will be described with reference to the drawings.
1A and 1B illustrate an outline of an embodiment, FIG. 1A is a schematic cross-sectional view, and FIG. 1B is a schematic side sectional view. Note that FIG. 1B is a schematic cross-sectional view taken along a broken line XX ′ in FIG.
半導体装置の製造装置10では、図1に示すように、半導体基板10aが搭載されたサセプタ12が囲い部材11の内部に設置されている。以下、各構成の詳細について、引き続き、図1を参照しながら説明する。
In the semiconductor
まず、囲い部材11は、四方および上下面が塞がれており、内部に空間を有する。さらに、囲い部材11には、導入路13、排出路14および加熱部15が形成されている。
導入路13は、囲い部材11の内部に通じており、囲い部材11の内部に導入するガスの導入口となる。なお、図中の直線の矢印13aは、ガスの流れを示しており、これによれば、導入路13から導入されたガスは囲い部材11の内部で広がって、サセプタ12同士の隙間を進む。
First, the
The
排出路14は、囲い部材11の内部に通じており、導入路13から導入されたガスの排出口となる。なお、ガスの流れを示す矢印13aによれば、サセプタ12同士の隙間を進んだガスは、排出路14で収束して、囲い部材11の外部へ排出する。
The
加熱部15は、例えば、高周波電流による磁場を発生し、その磁場によって対象物を誘導加熱することができる。
一方、サセプタ12は複数が間隔をあけて重ねられ、支持棒12aに保持されている。各々のサセプタ12上には、半導体基板10aが搭載されている。また、サセプタ12は、加熱部15によって十分に加熱される熱容量を有する大きさであって、厚さは、半導体基板の厚みの3倍程度以下、直径は、半導体基板の直径の3倍程度以下である。さらに、サセプタ12と、サセプタ12に搭載する半導体基板10aとの材質は同質であることが望ましく、同様に、厚さも同程度であることが望ましい。
The
On the other hand, a plurality of the
このように複数が重ねられたサセプタ12が、囲い部材11の内部に設置される。すると、加熱部15からの磁場によって、サセプタ12の最上部および最下部が誘導加熱される。そして、最上部および最下部以外のサセプタ12を、輻射によって相互に加熱させることができる。
The plurality of
このような半導体装置の製造装置10では、加熱部15でサセプタ12を加熱しながら、ガスを導入路13から導入するとともに、排出路14から排出することで、半導体基板10a上に膜を成長させることができる。
In such a semiconductor
したがって、加熱部15で十分に加熱できる大きさのサセプタ12を支持棒12aで縦方向に重ねて保持するため、複数の半導体基板10aを同時に加熱することができ、回転翼などを設置する製造および加工コストを削減でき、省スペースで多数の半導体基板10a上に膜を同時に成長させることができる。
Accordingly, since the
次に、第1の実施の形態について説明する。
第1の実施の形態は上記概要を踏まえて、より具体的な構成をなしている。
図2は、第1の実施の形態における半導体装置の製造装置の平断面模式図である。なお、図2は、半導体装置の製造装置20を上部から見たところを模式的に示している。また、実際の半導体装置の製造装置20の上部には、石英板などが形成されているが、図2ではそれらの記載を省略し、内部のみを記載している。
Next, a first embodiment will be described.
The first embodiment has a more specific configuration based on the above outline.
FIG. 2 is a schematic cross-sectional view of the semiconductor device manufacturing apparatus according to the first embodiment. FIG. 2 schematically shows the semiconductor
半導体装置の製造装置20は、図2に示すように、ウェハ20aが搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図2を参照しながら説明する。
In the semiconductor
囲い部材21は、円筒形の石英管21aによって側部が覆われており、上下面が石英板(図2では図示を省略)によって閉じられた構成をし、内部に空間を有する。さらに、囲い部材21は、導入路23および排出路24が石英管21aの側部に形成されている。
The enclosing
導入路23は、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。また、導入路23は、例えば、ステンレス鋼(Stainless Used Steel:SUS)によって構成されている。
The
排出路24は、石英管21aの側部の、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。また、排出路24は、例えば、SUSによって構成されている。
The
さらに、このような一対の導入路23および排出路24を1組とする、3組の導入路23および排出路24がそれぞれ方向を異ならせて、石英管21aの側部に形成されている。また、第1の実施の形態では、3組の導入路23および排出路24を形成しているが、必要に応じて、4組以上でも構わない。
Further, such a pair of the
一方、サセプタ22は、縦方向(紙面垂直方向)に間隔をもって重ねられて、支持棒22bで保持されることで、サセプタスタック(図2では図示を省略)が構成されている。さらに、サセプタ22は、搭載されるウェハ20aと同質であって、同様に、厚さも同程度であることが望ましい。このようにすると、サセプタ22を加熱した際に、サセプタ22とウェハ20aとの昇降温度速度をほぼ等しくすることができる。したがって、第1の実施の形態では、例えば、サセプタ22およびウェハ20aをSiCで構成している。また、ウェハ20aの厚さを500μm程度とすれば、サセプタ22の厚さを、ウェハ20aとほぼ等しい400μmから600μmとし、ウェハ20aの直径を7.6cm(約3インチ)程度とすれば、サセプタ22の直径を、ウェハ20aの直径の約1.5倍程度の10cmから12cmとする。
On the other hand, the
このようなサセプタスタックが断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置20が構成される。
引き続き、半導体装置の製造装置20について説明を加える。
Such a susceptor stack is covered with a
Next, the semiconductor
図3は、第1の実施の形態における半導体装置の製造装置の側断面模式図である。なお、図3は、図2の破線A−A’における断面図を模式的に示している。また、図3では、図2では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
FIG. 3 is a schematic side sectional view of the semiconductor device manufacturing apparatus according to the first embodiment. FIG. 3 schematically shows a cross-sectional view taken along the broken line A-A ′ in FIG. 2. FIG. 3 also shows a
半導体装置の製造装置20は、図3に示すように、ウェハ(図3では図示を省略)が搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図3を参照しながら説明する。
In the semiconductor
囲い部材21は、円筒形の石英管21aによって側部が覆われており、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、石英管21aと石英板21cとは、オーリング21eを備えたSUS部材21dを介して接合している。また、図3は、図2の破線A−A’での断面図であるために、導入路および排出路を記載していない。
The enclosing
さらに、石英板21cには、高周波加熱用コイル25aおよび放射温度計25bが設置されている。
高周波加熱用コイル25aは、高周波電流によって磁場を発生させることができる。そして、高周波加熱用コイル25aは発生させた磁場により、囲い部材21の内部の最上部および最下部のサセプタ22を誘導加熱させることができる。
Further, the
The high
放射温度計25bは、加熱されたサセプタ22および囲い部材21の内部の温度を、温度観測ポート25cを介して観測することができる。
一方、サセプタ22は、縦方向に4mm程度の間隔で16枚が重ねられて、支持棒22bで保持されることで、サセプタスタック22aを構成している。なお、サセプタ22の厚さおよび直径は既述の通りであって、サセプタスタック22aの高さは、8cm程度となる。
The
On the other hand, 16
このようなサセプタスタック22aが断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置20が構成される。
また、サセプタスタック22aは囲い部材21の内部に設置されるだけではなく、自由に取り出すこともできるため、サセプタ22に搭載したウェハを適宜交換することができる。
Such a
Further, since the
図4は、第1の実施の形態における半導体装置の製造装置のサセプタスタックを取り出した断面模式図である。
側部の石英管21aと上下面の石英板21cとが、オーリング21eを備えたSUS部材21dを介して接合されることで構成される囲い部材21では、上面の石英板21cを、自由に開閉することができる。このため、上面の石英板21cを開けて、囲い部材21の内部のサセプタスタック22aを、ウェハ交換用治具22cを用いて持ち上げて、サセプタ22をウェハ(図4では図示を省略)とともに交換することができる。交換されたサセプタ22は、別途用意した洗浄装置にて、例えば、塩化水素(HCl)ガスによるエッチング処理を行って、クリーニングを行うことができる。したがって、半導体装置の製造装置20を停止することなく、常に付着物の無いクリーンなサセプタ22を用いることが可能となる。
FIG. 4 is a schematic cross-sectional view of the susceptor stack taken out of the semiconductor device manufacturing apparatus according to the first embodiment.
In the
このため、特許文献1にて、例えば、直径が50cm程度の大きなサセプタを備えた半導体装置の製造装置では、15時間に1回の頻度で当該装置のメンテナンスを行う必要があった。一方、サセプタ22を備える半導体装置の製造装置20では、150時間に1回の頻度で半導体装置の製造装置20のメンテナンスを行えばよく、メンテナンス周期を長くすることができる。
For this reason, in Patent Document 1, for example, in a semiconductor device manufacturing apparatus having a large susceptor having a diameter of about 50 cm, it is necessary to perform maintenance of the apparatus once every 15 hours. On the other hand, in the semiconductor
続いて、このような半導体装置の製造装置20におけるサセプタ22の加熱工程について説明する。
半導体装置の製造装置20では、サセプタ22の加熱に石英板21cに設置された高周波加熱用コイル25aが用いられる。すなわち、囲い部材21の上下面の石英板21cに設置した高周波加熱用コイル25aが高周波電流によって磁場を発生すると、囲い部材21の内部に設置したサセプタスタック22aの最上部および最下部のサセプタ22が誘導加熱される。そして、誘導加熱された最上部および最下部のサセプタ22は、輻射によって隣接するサセプタ22を加熱する。このようにして次々とサセプタスタック22aの中央部のサセプタ22へ熱が伝わり、サセプタスタック22aを構成する全てのサセプタ22が加熱される。
Subsequently, a heating process of the
In the semiconductor
図5は、第1の実施の形態における半導体装置の製造装置のサセプタスタックの高さに依存する温度分布を示すグラフである。なお、図5では、横軸に設定した縦座標[mm]は、サセプタスタック22aの高さの中央を基準(0[mm])として、その基準からの距離を表し、縦軸に設定したサセプタ中央温度[℃]は、サセプタ22の中央近傍の温度を表している。また、温度の観測には、サセプタスタック22aの上下部に設置した温度観測ポート25cを介した放射温度計25bによる観測結果を基に、電磁界および熱流体解析によりサセプタ22の温度分布が計算されたものである。また、囲い部材21の内部の温度の管理は、温度観測ポート25cから放射温度計25bにより、最上部および最下部のサセプタ22の温度を観測して、高周波電流を調節することにより行う。また、サセプタスタック22aの高さ、サセプタスタック22aを構成するサセプタ22の枚数およびサセプタ22の厚さ、直径については、既述の通りである。
FIG. 5 is a graph showing a temperature distribution depending on the height of the susceptor stack of the semiconductor device manufacturing apparatus according to the first embodiment. In FIG. 5, the ordinate [mm] set on the horizontal axis represents the distance from the reference with the center of the height of the
図5によれば、最上部および最下部のサセプタ22(図中の点22e,22f)以外は、サセプタスタック22aの中央部のサセプタ22(図中の点22d)の温度を基準として10℃以内の温度差になっていることが示されている。温度差が10℃以内であれば、ガスの囲い部材21の内部の位置による濃度分布およびウェハ20a上に成長させられる膜厚分布に与える影響は小さいと考えられる。
According to FIG. 5, except for the uppermost and lowermost susceptors 22 (
さらに、引き続き、半導体装置の製造装置20について説明を加える。
図6は、第1の実施の形態における半導体装置の製造装置の別の側断面模式図である。なお、図6は、図2の破線B−B’における断面図を模式的に示している。また、図6では、図2では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
Further, the semiconductor
FIG. 6 is another schematic side sectional view of the semiconductor device manufacturing apparatus according to the first embodiment. FIG. 6 schematically shows a cross-sectional view taken along broken line BB ′ in FIG. 6 also shows a
既述の通り、半導体装置の製造装置20は、図6に示すように、ウェハ(図6では図示を省略)が搭載されたサセプタ22が囲い部材21内に設置されている。以下に各構成の詳細について、引き続き、図6を参照しながら説明する。
As described above, in the semiconductor
囲い部材21は、円筒形の石英管21aによって側部が覆われるとともに、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、囲い部材21には、導入路23および排出路24が形成されている。
The enclosing
導入路23は、既述の通り、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。また、導入路23は、例えば、SUSによって構成されている。
As described above, the
排出路24は、既述の通り、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。また、排出路24は、例えば、SUSによって構成されている。
As described above, the
そして、石英板21cには、高周波加熱用コイル25aおよび放射温度計25bが設置されている。なお、高周波加熱用コイル25aおよび放射温度計25bについては、既述の通りである。
The
このような囲い部材21の内部に、既述のサセプタ22が複数重ねられたサセプタスタック22aが設置されている。
そして、サセプタスタック22aが設置された囲い部材21の内部にガスを導入し、外部に排出する場合について説明する。なお、図6中の矢印23aはガスの流れを表している。
Inside such an enclosing
And the case where gas is introduce | transduced into the inside of the
導入路23を介して囲い部材21の内部に導入されたガスは、囲い部材21の内部で上下に広がって進んでいく。そして、広がったガスは、サセプタスタック22aのサセプタ22同士の間を通り、導入路23に対向する位置に形成された排出路24で収束して外部へ排出する。
The gas introduced into the
また、半導体装置の製造装置20には、図2に示したように、一対の導入路23および排出路24を1組とすると、それぞれの方向を異ならせて3組形成してある。そして、3方向からガスの導入および排出を行うことができる。このため、囲い部材21の内部で上下に広がったガスの上部および下部の濃度分布を略均等にできるため、ウェハ上に略均等な膜厚を成長させることが可能となる。なお、ガスを2方向以上から導入および排出させる場合は、サセプタ22の中央近傍で異方向からのガスが衝突して乱れる恐れがある。そこで、2方向以上のガスの導入および排出の場合は、一定時間ごとに各方向から交互にガスの導入および排出を行うようにすれば、ガスの場所による濃度分布を略均等にすることができる。したがって、ガスの導入および排出のタイミングと方向を異ならせて形成することにより、サセプタ22を回転させずに、サセプタ22を回転させた時と同様の効果を得ることができる。この結果、サセプタ22を回転させるために必要な回転軸または回転翼などを必要としないために、半導体装置の製造装置20の製造コストを削減することができる。また、ガスの場所による濃度分布を略均等にすることができるので、膜質、膜厚、不純物濃度等の均一性よく成膜が行える。
In addition, as shown in FIG. 2, in the semiconductor
以上のような構成をなす半導体装置の製造装置20において、実際にウェハ上に膜を成長させる場合について説明する。
まず、14枚のSiCで構成されたウェハがそれぞれ搭載された16枚のサセプタ22により構成されるサセプタスタック22aを囲い部材21の内部に設置する。
A case where a film is actually grown on a wafer in the semiconductor
First, a
続いて、全てのウェハにエピタキシャル成長を行う。3組の導入路23および排出路24にて、例えば、H、モノシラン(SiH4)、プロパン(C3H8)、窒素(N)またはトリメチルアルミニウム((CH3)3Al)ガスの導入および排出を約20分おきに行う。そして、約1時間後には、ウェハ上に、6μm程度のエピタキシャル膜が成長した。このエピタキシャル膜について、エピタキシャル膜の濃度および膜厚のばらつきは、標準偏差/平均値で約3%であった。また、14枚のウェハ間の濃度および膜厚のばらつきは、(最大値−最小値)/平均値で約4%であった。
Subsequently, epitaxial growth is performed on all wafers. In three sets of
なお、半導体装置の製造装置20と同程度のフットプリントである、例えば、特許文献1で示された装置を用いて、半導体装置の製造装置20と同程度の濃度および膜厚のばらつきのエピタキシャル膜を同時に成長させられる枚数は6枚程度である。
It should be noted that the epitaxial film has a footprint similar to that of the semiconductor
このような第1の実施の形態における半導体装置の製造装置20では、3組の導入路23および排出路24、さらに高周波加熱用コイル25aが形成された囲い部材21の内部に、支持棒22bで縦方向に重なって保持され、ウェハが搭載された、複数のサセプタ22が設置される。そして、高周波加熱用コイル25aでサセプタ22を加熱しながら、ガスを導入路23から導入するとともに、排出路24から排出することで、ウェハ上にエピタキシャル膜を成長させることができる。
In the semiconductor
したがって、高周波加熱用コイル25aで十分に加熱できる大きさのサセプタ22を支持棒22bで縦方向に重ねて保持するため、複数のウェハを同時に加熱することができる。また、3組の導入路23および排出路24によりガスの導入および排出を3方向により行うために、囲い部材21の内部で広がったガスの上部および下部の濃度分布を略均等にできるため、ウェハ上に略均等な膜厚を成長させることが可能となる。この結果、サセプタ22を回転させるための回転軸または回転翼などを設置する製造および加工コストを削減でき、省スペースで多数のウェハ上にエピタキシャル膜を同時に成長させることができる。また、囲い部材21の上面の石英板21cは、自由に開閉することができため、サセプタ22をウェハとともに交換することができる。この結果、常に付着物の無いクリーンなサセプタ22を用いることができて、メンテナンス周期を長くすることができる。
Therefore, since the
次に、第2の実施の形態について説明する。
第2の実施の形態では、第1の実施の形態の半導体装置の製造装置20の断熱材21bに対して断熱材保護板をさらに備えた場合を例に挙げて説明する。なお、第2の実施の形態では、第1の実施の形態の半導体装置の製造装置20と同じ構成のものには同じ符号を付しており、詳細な説明を省略する。
Next, a second embodiment will be described.
In the second embodiment, a case where a heat insulating material protection plate is further provided for the
図7は、第2の実施の形態における半導体装置の製造装置の平断面模式図である。なお、図7は、半導体装置の製造装置30を上部から見たところを模式的に示している。また、実際の半導体装置の製造装置30の上部には、石英板などが形成されているが、図7ではそれらの記載を省略し、内部のみを記載している。
FIG. 7 is a schematic cross-sectional view of a semiconductor device manufacturing apparatus according to the second embodiment. FIG. 7 schematically shows the semiconductor
半導体装置の製造装置30は、図2と同様に、ウェハ20aが搭載されたサセプタ22が囲い部材21内に設置されている。
囲い部材21は、石英管21aによって側部が覆われており、上下面が石英板(図7では図示を省略)によって閉じられた構成をし、内部に空間を有する。なお、囲い部材21の石英管21aの直径は既述の通りである。さらに、囲い部材21は、導入路23および排出路24が石英管21aの側部に形成されている。
In the semiconductor
The enclosing
導入路23は、囲い部材21の内部に通じており、囲い部材21の内部へ、ガスを導入する際の導入通路となる。
排出路24は、導入路23と対向する位置に形成され、囲い部材21の内部に通じており、囲い部材21の内部からガスを外部へ排出する際の排出通路となる。
The
The
そして、このような一対の導入路23および排出路24を1組とすると、3組の導入路23および排出路24がそれぞれ方向を異ならせて、石英管21aの側部に形成されている。
When such a pair of
一方、サセプタ22は、縦方向(紙面垂直方向)に間隔をもって重ねられて、支持棒22bで保持されることで、サセプタスタック(図7では図示を省略)が構成されている。
このようなサセプタスタックが、断熱材保護板22gを介して断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置30が構成される。
On the other hand, the
Such a susceptor stack is covered with a
断熱材保護板22gは、サセプタスタックと断熱材21bとの間に設置される。また、断熱材保護板22gはSiC、SiCでコーティング処理されたグラファイトまたは炭化タンタル(TaC)でコーティングされたグラファイトで構成されて、導入された、例えば、Hなどのガスによりエッチングされる断熱材21bを保護する役目を果たす。
The heat insulating
引き続き、半導体装置の製造装置30について説明を加える。
図8は、第2の実施の形態における半導体装置の製造装置の側断面模式図である。なお、図8は、図7の破線C−C’における断面図を模式的に示している。また、図8では、図7では記載していない石英板21c、高周波加熱用コイル25aおよび放射温度計25bも記載している。
Next, the semiconductor
FIG. 8 is a schematic side sectional view of the semiconductor device manufacturing apparatus according to the second embodiment. FIG. 8 schematically shows a cross-sectional view taken along broken line CC ′ in FIG. FIG. 8 also shows a
半導体装置の製造装置30は、図8に示すように、ウェハ(図8では図示を省略)が搭載されたサセプタ22が囲い部材21の内部に設置されている。
囲い部材21は、石英管21aによって側部が覆われており、上下面が石英板21cによって閉じられた構成をし、内部に空間を有する。そして、石英管21aと石英板21cとは、オーリング21eを備えたSUS部材21dを介して接合している。
In the semiconductor
The enclosing
さらに、石英板21cには、既述の通り、高周波加熱用コイル25aおよび放射温度計25bが設置されている。
一方、サセプタ22は、縦方向に4mm程度の間隔で16枚が重ねられて、支持棒22bで保持されることで、サセプタスタック22aが構成されている。
Furthermore, the
On the other hand, 16
このようなサセプタスタック22aは、断熱材保護板22gを介して断熱材21bで覆われて、囲い部材21の内部に設置されて、半導体装置の製造装置30が構成される。
なお、半導体装置の製造装置にて、断熱材保護板22gが無い場合、ガスによってエッチングされた断熱材21bに発生したパーティクル密度は、10ロットの平均で1個/cm2であった。一方、断熱材保護板22gがある半導体装置の製造装置30の場合、断熱材21bに発生したパーティクル密度は、同様に10ロットの平均で0.5個/cm2に改善した。さらに、断熱材保護板22gの有無によって、断熱材21bの使用寿命も150時間から300時間へと向上した。
Such a
In the semiconductor device manufacturing apparatus, when the heat insulating material
したがって、サセプタスタック22aと断熱材21bとの間に断熱材保護板22gを新たに備える半導体装置の製造装置30は、第1の実施の形態の効果とともに、ガスによりエッチングされる断熱材21bを保護することができるために、半導体装置の製造装置30の使用寿命を向上することが可能となる。
Therefore, the semiconductor
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。 The above merely illustrates the principle of the present invention. In addition, many modifications and changes can be made by those skilled in the art, and the present invention is not limited to the precise configuration and application shown and described above, and all corresponding modifications and equivalents may be And the equivalents thereof are considered to be within the scope of the invention.
10 半導体装置の製造装置
10a 半導体基板
11 囲い部材
12 サセプタ
12a 支持棒
13 導入路
13a 矢印
14 排出路
15 加熱部
DESCRIPTION OF
Claims (6)
囲い部材と、
前記囲い部材内に設置され、支持棒で保持されて複数が重ねられた、前記半導体基板を搭載したサセプタと、
前記囲い部材に形成された、前記囲い部材の内部にガスを導入する導入路と、
前記囲い部材に前記導入路と対向して形成された、前記ガスを排出する排出路と、
前記囲い部材に形成された、前記サセプタを加熱する加熱部と、
前記囲い部材の内部に、複数の前記サセプタを取り囲む断熱材と、を有し、
対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されることを特徴とする半導体装置の製造装置。 In a semiconductor device manufacturing apparatus for growing a film on a silicon carbide semiconductor substrate,
An enclosure member;
A susceptor on which the semiconductor substrate is mounted, which is installed in the enclosure member and is held by a support rod and stacked in plural.
An introduction path formed in the enclosure member for introducing gas into the enclosure member;
A discharge path for discharging the gas, which is formed on the enclosure member so as to face the introduction path;
A heating unit for heating the susceptor formed on the enclosure member;
A heat insulating material that surrounds the plurality of susceptors inside the enclosure member;
An apparatus for manufacturing a semiconductor device, wherein a plurality of sets of the introduction path and the discharge path that face each other are formed in different directions in the enclosure member.
2. The semiconductor device manufacturing apparatus according to claim 1, further comprising a protective member for the heat insulating material between the susceptor and the heat insulating material.
囲い部材内に設置され、支持棒で保持されて複数が重ねられ、周囲が断熱材保護板を介して断熱材で覆われた、厚さが400μmから前記半導体基板の厚さの3倍以下のサセプタに搭載させた前記半導体基板に対して、前記囲い部材に形成された導入路からガスを導入する工程と、
前記囲い部材に前記導入路と対向して形成された排出路から前記ガスを排出する工程と、
前記サセプタの最上部及び最下部をそれぞれ加熱して、前記最上部及び前記最下部の前記サセプタから前記最上部及び前記最下部以外の前記サセプタを輻射により相互に誘導加熱する工程と、を有し、
対向する一組の前記導入路と前記排出路とが、前記囲い部材に、異なる方向に複数組形成されて、複数組の前記導入路と前記排出路とから前記ガスを異なるタイミングで導入および排出することを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device in which a film is grown on a silicon carbide semiconductor substrate,
A thickness of 400 μm to 3 times less than the thickness of the semiconductor substrate, which is installed in the enclosure member, is held by a support rod, and a plurality of layers are stacked, and the periphery is covered with a heat insulating material via a heat insulating material protection plate Introducing gas into the semiconductor substrate mounted on a susceptor from an introduction path formed in the surrounding member;
A step of discharging the gas from a discharge passage formed in the enclosure member so as to face the introduction passage;
By heating the top and bottom of the susceptor, respectively, and a step of induction heating to each other by radiation the top and wherein the susceptor other than the bottom from the top and the bottom of the susceptor ,
A plurality of sets of the introduction path and the discharge path facing each other are formed in the enclosure member in different directions, and the gas is introduced and discharged from the plurality of sets of the introduction path and the discharge path at different timings. A method of manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007335433A JP5024032B2 (en) | 2007-12-27 | 2007-12-27 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007335433A JP5024032B2 (en) | 2007-12-27 | 2007-12-27 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009158726A JP2009158726A (en) | 2009-07-16 |
| JP5024032B2 true JP5024032B2 (en) | 2012-09-12 |
Family
ID=40962426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007335433A Expired - Fee Related JP5024032B2 (en) | 2007-12-27 | 2007-12-27 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5024032B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2549522A4 (en) | 2010-03-15 | 2013-07-31 | Sumitomo Electric Industries | METHOD FOR MANUFACTURING SEMICONDUCTOR THIN LAYER, SEMICONDUCTOR THIN LAYER MAKING APPARATUS, SUSCEPTOR, AND SUSCEPTOR HOLDER |
| JP5542560B2 (en) * | 2010-07-20 | 2014-07-09 | 株式会社ニューフレアテクノロジー | Semiconductor manufacturing apparatus and susceptor cleaning method |
| TW201417149A (en) * | 2012-10-31 | 2014-05-01 | Lg伊諾特股份有限公司 | Epitaxial wafer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330884A (en) * | 1996-06-07 | 1997-12-22 | Sony Corp | Epitaxial growth equipment |
| JP2003100643A (en) * | 2001-09-26 | 2003-04-04 | Daiichi Kiden:Kk | High temperature CVD equipment |
| JP2004162114A (en) * | 2002-11-13 | 2004-06-10 | Mitsubishi Electric Corp | Thin film forming equipment |
| JP2005051153A (en) * | 2003-07-31 | 2005-02-24 | Toyota Motor Corp | CVD equipment |
| JP4139306B2 (en) * | 2003-10-02 | 2008-08-27 | 東洋炭素株式会社 | Vertical hot wall CVD epitaxial apparatus and SiC epitaxial growth method |
-
2007
- 2007-12-27 JP JP2007335433A patent/JP5024032B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009158726A (en) | 2009-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5405667B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
| US9624602B2 (en) | Epitaxial wafer manufacturing device and manufacturing method | |
| WO2011114858A1 (en) | Semiconductor thin-film manufacturing method, seminconductor thin-film manufacturing apparatus, susceptor, and susceptor holding tool | |
| CN103890928A (en) | Electrostatic chuck | |
| JP5562188B2 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
| EP2741316B1 (en) | Epitaxial wafer manufacturing device and manufacturing method | |
| CN108475610B (en) | Uniform wafer temperature achievement in asymmetric chamber environments | |
| JP5865796B2 (en) | Epitaxial growth apparatus and silicon carbide epitaxial wafer manufacturing method | |
| JP6000676B2 (en) | Film forming apparatus and film forming method | |
| TWI385725B (en) | A structure that reduces the deposition of polymer on the backside of the substrate | |
| JP5024032B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP5197030B2 (en) | Epitaxial wafer manufacturing apparatus and manufacturing method | |
| US9559031B2 (en) | Apparatus and method for fabricating epi wafer and epi wafer | |
| JP2009071210A (en) | Susceptor and epitaxial growth system | |
| JP7049818B2 (en) | Film forming equipment | |
| US10844490B2 (en) | Vapor phase film deposition apparatus | |
| JP5087983B2 (en) | Silicon carbide semiconductor crystal film forming apparatus and silicon carbide semiconductor crystal film forming method | |
| JP4855029B2 (en) | Semiconductor crystal growth equipment | |
| JP2011151118A (en) | Apparatus and method for manufacturing semiconductor | |
| JP2013206732A (en) | Longitudinal batch type processing device | |
| JP2009021533A (en) | Vapor growth apparatus and vapor growth method | |
| JP3911210B2 (en) | Substrate processing equipment | |
| CN121228206A (en) | Multi-region thermal control spray header | |
| TW202429518A (en) | Faraday faceplate | |
| CN117083704A (en) | Mounting plate and mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101115 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |