JP5018781B2 - 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム - Google Patents
信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム Download PDFInfo
- Publication number
- JP5018781B2 JP5018781B2 JP2008536370A JP2008536370A JP5018781B2 JP 5018781 B2 JP5018781 B2 JP 5018781B2 JP 2008536370 A JP2008536370 A JP 2008536370A JP 2008536370 A JP2008536370 A JP 2008536370A JP 5018781 B2 JP5018781 B2 JP 5018781B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- circuit
- observation
- signal selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
101 回路
102 観測信号リスト
110 回路解析手段
111 観測信号数決定手段
112 観測信号選択手段
400 回路修正装置
401 回路挿入手段
402 修正された回路
501、501.1、…、501.x 観測信号
502、502.1、…、502.x 変化検出回路
503 読出回路
601、604、605 D型フリップフロップ
602、603 信号線
801、802 カウンタ
901 シミュレータ
902 イベント保持手段
903 イベント処理手段
904 観測信号判断手段
905 変化検出手段
906 記憶部
907 表示手段
950 制御部
1101 実装手段
1102 ハードウェアエミュレータ
1103 推定手段
1104 表示手段
本実施形態の信号選択装置の構成を説明する。図1は本実施形態の信号選択装置の一構成例を示すブロック図である。
本発明の第2の実施形態について説明する。ただし、本実施形態の全体の動作は第1の実施形態と同様であるため、ここでは、第1の実施形態と異なる部分を中心に説明する。
本発明の第3の実施形態について説明する。ただし、本実施形態の全体の動作は第1の実施形態と同様であるため、ここでは、第1の実施形態と異なる部分を中心に説明する。
本発明の第4の実施形態について説明する。本実施形態の目的は、第3の実施形態と同様である。しかし、第3の実施形態とは次のように異なる。第3の実施形態では、信号解析手段110が、“変化しない”と認識した信号を信号一覧に出力しないこととした。本実施形態では、観測信号選択手段112が、“変化しない”と認識した信号を選択しないように動作する。所定の信号の観測信号選択手段112への認識のさせ方は、ユーザが信号選択装置100を操作して予め指定してもよく、認識方法をプログラムに予め記述しておいてもよい。
本発明の第5の実施形態について説明する。ただし、本実施形態の全体の動作は第1の実施形態と同様であるため、ここでは、第1の実施形態と異なる部分を中心に説明する。
本発明の第6の実施形態について説明する。本実施形態の目的は、第5の実施形態と同様である。しかし、第5の実施形態とは次のように異なる。第5の実施形態では、信号解析手段110が、“変化する”と認識した信号を信号一覧に出力しないこととした。本実施形態では、観測信号選択手段112が、“変化する”と認識した信号を選択しないように動作する。所定の信号の観測信号選択手段112への認識のさせ方は、ユーザが信号選択装置100を操作して予め指定してもよく、認識方法をプログラムに予め記述しておいてもよい。
本発明の第7の実施形態について説明する。ただし、本実施形態の全体の動作は第1の実施形態と同様であるため、ここでは、第1の実施形態と異なる部分を中心に説明する。
本発明の第8の実施形態について説明する。ただし、本実施形態の全体の動作は第1の実施形態と同様であるため、ここでは、第1の実施形態と異なる部分を中心に説明する。
本発明の第9の実施形態について説明する。ただし、本実施形態の全体の動作は第8の実施形態と同様であるため、ここでは、第8の実施形態と異なる部分を中心に説明する。
本発明の第10の実施形態について図面を参照して詳細に説明する。本実施形態は、観測信号の変化を検出するための構成を回路101に挿入する回路修正装置である。
本発明の第11の実施形態を、図面を用いて詳細に説明する。
本発明の第12の実施形態について図面を参照して詳細に説明する。本実施形態は、プロセッサによって動作する回路シミュレーション装置である。
本発明の第13の実施形態について図面を参照して詳細に説明する。本実施形態は、トグル率や消費電力をハードウェアエミュレータによって測定するための装置である。
本発明の第14の実施形態は、回路101に対して複数のテストベンチをハードウェアエミュレータで動作させたときに、複数のテストベンチを実行させたときの全体のトグル率を測定可能としたものである。本実施形態では、構成のブロックは第13の実施形態と同様であり、全体の動作のみが異なる。
Claims (31)
- 回路の動作パラメータを求めるための信号選択装置であって、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信号を列挙する回路解析手段と、
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラメータを求めるために必要な観測信号の数を該動作パラメータの確率分布を正規分布と仮定して計算する観測信号数決定手段と、
前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択する観測信号選択手段と、
を有する信号選択装置。 - 前記観測信号数決定手段は、前記トグル率が所定の値以上のときだけ、統計学的に値を保証するように前記パラメータuを調整して前記観測信号の数を求める請求項2記載の信号選択装置。
- 前記回路は複数のサブブロックから構成され、
前記回路解析手段は、予め指定されたサブブロック毎に信号を列挙し、
前記観測信号数決定手段は、前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック毎に観測信号の数を前記式(1)の計算式により求め、
前記観測信号選択手段は、前記指定されたサブブロック毎の前記観測信号の数に対応する信号を、前記指定されたサブブロック毎に列挙された前記信号から選択する請求項2または3記載の信号選択装置。 - 前記観測信号数決定手段は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から前記指定されたサブブロック毎の観測信号の数を前記式(1)の計算式により求め、求めた観測信号の数から該サブブロックに包含される指定された1つまたは複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の前記観測信号の数とする請求項4記載の信号選択装置。 - 前記観測信号選択手段は、変化しないと予め認識した信号以外の信号を選択する請求項1から5のいずれか1項記載の信号選択装置。
- 前記観測信号選択手段は、変化すると予め認識した信号以外の信号を選択する請求項1から5のいずれか1項記載の信号選択装置。
- 前記回路解析手段は、列挙した各信号の依存関係を解析し、
前記観測信号選択手段は、選択した信号間で前記依存関係から該信号間で依存がない信号を観測信号として選択する請求項1から7のいずれか1項記載の信号選択装置。 - 請求項1から8のいずれか1項記載の信号選択装置によって選択された観測信号に対して、
前記観測信号の変化を検出する変化検出回路および該変化検出回路により検出された変化を読み出す読出回路を前記回路に挿入する回路挿入手段を有する回路修正装置。 - 前記変化検出回路は前記観測信号の変化の回数を検出し、
前記読出回路は前記観測信号の変化の回数を読み出す請求項9記載の回路修正装置。 - 前記変化検出回路は、
前記観測信号の変化を検出するか否かを決定する手段を有する請求項9または10記載の回路修正装置。 - 請求項1から8のいずれか1項記載の信号選択装置によって選択された観測信号に対して、
前記観測信号の変化を検出する検出手段と、
検出した変化から回路全体のトグル率を推定する推定手段と、
を有する回路シミュレータ。 - 前記検出手段は前記観測信号の変化の回数を数え、
前記推定手段は前記回数から回路全体の消費電力を推定する請求項12記載の回路シミュレータ。 - 請求項9記載の回路修正装置によって修正された回路をエミュレートするエミュレータ手段と、
変化した前記観測信号の数を前記読出回路より読み出し、変化した前記観測信号の数から回路全体のトグル率を推定する推定手段と、
を有する回路エミュレータ。 - 請求項10記載の回路修正装置によって修正された回路をエミュレートするエミュレータ手段と、
前記読出回路によって読み出した変化の回数から回路全体の消費電力を推定する推定手段と、
を有する回路エミュレータ。 - 回路の動作パラメータを求めるための、情報処理装置による信号選択方法であって、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信号を列挙する回路解析を行い、
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラメータを求めるために必要な観測信号の数を該動作パラメータの確率分布を正規分布と仮定して計算する信号数決定を行い、
前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択する信号選択を行う、信号選択方法。 - 前記信号数決定は、前記トグル率が所定の値以上のときだけ、統計学的に値を保証するように前記パラメータuを調整して前記観測信号の数を求めるものである請求項17記載の信号選択方法。
- 前記回路は複数のサブブロックから構成され、
前記回路解析は、予め指定されたサブブロック毎に信号を列挙するものであり、
前記信号数決定は、前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック毎に観測信号の数を前記式(1)の計算式により求めるものであり、
前記信号選択は、前記指定されたサブブロック毎の前記観測信号の数に対応する信号を、前記指定されたサブブロック毎に列挙された前記信号から選択するものである請求項17または18記載の信号選択方法。 - 前記信号数決定は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から前記指定されたサブブロック毎の観測信号の数を前記式(1)の計算式により求め、求めた観測信号の数から該サブブロックに包含される指定された1つまたは複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の前記観測信号の数とするものである請求項19記載の信号選択方法。 - 前記信号選択は、変化しないと予め認識した信号以外の信号を選択するものである請求項16から20のいずれか1項記載の信号選択方法。
- 前記信号選択は、変化すると予め認識した信号以外の信号を選択するものである請求項16から20のいずれか1項記載の信号選択方法。
- 前記回路解析は、列挙した各信号の依存関係を解析するものであり、
前記信号選択は、選択した信号間で前記依存関係から該信号間で依存がない信号を観測信号として選択するものである請求項16から22のいずれか1項記載の信号選択方法。 - 回路の動作パラメータを求めるための信号選択をコンピュータに実行させるためのプログラムであって、
前記回路の情報が入力されると、前記動作パラメータの測定対象となる回路内の信号を列挙する回路解析を行い、
推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記動作パラメータを求めるために必要な観測信号の数を該動作パラメータの確率分布を正規分布と仮定して計算する信号数決定を行い、
前記観測信号の数に対応する信号を列挙された前記信号から観測信号として選択する信号選択を行う処理を前記コンピュータに実行させるためのプログラム。 - 前記信号数決定は、前記トグル率が所定の値以上のときだけ、統計学的に値を保証するように前記パラメータuを調整して前記観測信号の数を求めるものである請求項25記載のプログラム。
- 前記回路は複数のサブブロックから構成され、
前記回路解析は、予め指定されたサブブロック毎に信号を列挙するものであり、
前記信号数決定は、前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から、前記指定されたサブブロック毎に観測信号の数を前記式(1)の計算式により求めるものであり、
前記信号選択は、前記指定されたサブブロック毎の前記観測信号の数に対応する信号を、前記指定されたサブブロック毎に列挙された前記信号から選択するものである請求項25または26記載のプログラム。 - 前記信号数決定は、
前記指定されたサブブロック毎の前記推定誤差の幅および信頼度ならびに列挙された前記信号の数から前記指定されたサブブロック毎の観測信号の数を前記式(1)の計算式により求め、求めた観測信号の数から該サブブロックに包含される指定された1つまたは複数のサブブロックの観測信号の数を引いた数を、前記指定されたサブブロック毎の前記観測信号の数とするものである請求項27記載のプログラム。 - 前記信号選択は、変化しないと予め認識した信号以外の信号を選択するものである請求項24から28のいずれか1項記載のプログラム。
- 前記信号選択は、変化すると予め認識した信号以外の信号を選択するものである請求項24から28のいずれか1項記載のプログラム。
- 前記回路解析は、列挙した各信号の依存関係を解析するものであり、
前記信号選択は、選択した信号間で前記依存関係から該信号間で依存がない信号を観測信号として選択するものである請求項24から30のいずれか1項記載のプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008536370A JP5018781B2 (ja) | 2006-09-29 | 2007-09-25 | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006268142 | 2006-09-29 | ||
| JP2006268142 | 2006-09-29 | ||
| PCT/JP2007/068517 WO2008038617A1 (en) | 2006-09-29 | 2007-09-25 | Signal selecting apparatus, circuit amending apparatus, circuit simulator, circuit emulator, method of signal selection and program |
| JP2008536370A JP5018781B2 (ja) | 2006-09-29 | 2007-09-25 | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008038617A1 JPWO2008038617A1 (ja) | 2010-01-28 |
| JP5018781B2 true JP5018781B2 (ja) | 2012-09-05 |
Family
ID=39230053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008536370A Expired - Fee Related JP5018781B2 (ja) | 2006-09-29 | 2007-09-25 | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8281277B2 (ja) |
| EP (1) | EP2071480A4 (ja) |
| JP (1) | JP5018781B2 (ja) |
| WO (1) | WO2008038617A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9405870B2 (en) * | 2007-09-06 | 2016-08-02 | Globalfoundries Inc. | Generating coverage data for a switch frequency of HDL or VHDL signals |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| JP5785725B2 (ja) | 2010-10-15 | 2015-09-30 | 富士通株式会社 | 電力見積装置、電力見積方法及びプログラム |
| JP5644899B1 (ja) | 2013-06-14 | 2014-12-24 | 日本電気株式会社 | 回路検証装置、回路検証方法および回路検証プログラム |
| JP2016081256A (ja) * | 2014-10-15 | 2016-05-16 | 富士通株式会社 | 検証支援方法、および検証支援プログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426243A (en) * | 1987-02-25 | 1989-01-27 | Nec Corp | Hardware logical simulator |
| JPH1167922A (ja) * | 1997-08-25 | 1999-03-09 | Mitsubishi Electric Corp | 仮想配線長見積り方法 |
| JP2002149714A (ja) * | 2000-08-31 | 2002-05-24 | Toshiba Corp | 信頼性設計支援装置および信頼性設計支援方法およびプログラムを記録した媒体およびプログラム製品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE465799B (sv) * | 1990-03-15 | 1991-10-28 | Ericsson Telefon Ab L M | Anordning foer reducerad effektmatning till en abonnentlinje |
| US6166518A (en) * | 1999-04-26 | 2000-12-26 | Exonix Corporation | Implantable power management system |
| JP2001209797A (ja) | 2000-01-27 | 2001-08-03 | Nikon Corp | 検査方法及び検査装置 |
| JP2003197746A (ja) | 2001-12-21 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路のバーンインテスト設計方法 |
| JP2004054756A (ja) | 2002-07-23 | 2004-02-19 | Nec Electronics Corp | 消費電力見積り装置及び方法 |
| US7134100B2 (en) | 2002-07-29 | 2006-11-07 | Nec Usa, Inc. | Method and apparatus for efficient register-transfer level (RTL) power estimation |
| JP2005351635A (ja) | 2004-06-08 | 2005-12-22 | Mitsubishi Electric Corp | プログラマブルロジックデバイス及び観測信号測定システム |
| JP2006268142A (ja) | 2005-03-22 | 2006-10-05 | National Printing Bureau | 用紙の検査方法及び検査装置 |
| US7425834B2 (en) * | 2005-08-26 | 2008-09-16 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
| TWI279994B (en) * | 2005-11-11 | 2007-04-21 | Realtek Semiconductor Corp | Power consumption control methods applied to communication systems, and related devices |
-
2007
- 2007-09-25 JP JP2008536370A patent/JP5018781B2/ja not_active Expired - Fee Related
- 2007-09-25 EP EP07828334A patent/EP2071480A4/en not_active Withdrawn
- 2007-09-25 WO PCT/JP2007/068517 patent/WO2008038617A1/ja not_active Ceased
- 2007-09-25 US US12/311,249 patent/US8281277B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426243A (en) * | 1987-02-25 | 1989-01-27 | Nec Corp | Hardware logical simulator |
| JPH1167922A (ja) * | 1997-08-25 | 1999-03-09 | Mitsubishi Electric Corp | 仮想配線長見積り方法 |
| JP2002149714A (ja) * | 2000-08-31 | 2002-05-24 | Toshiba Corp | 信頼性設計支援装置および信頼性設計支援方法およびプログラムを記録した媒体およびプログラム製品 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008038617A1 (en) | 2008-04-03 |
| US20100198573A1 (en) | 2010-08-05 |
| EP2071480A1 (en) | 2009-06-17 |
| EP2071480A4 (en) | 2012-08-22 |
| US8281277B2 (en) | 2012-10-02 |
| JPWO2008038617A1 (ja) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8146061B2 (en) | Systems and methods for graphics hardware design debugging and verification | |
| US7882458B2 (en) | Power consumption analyzing method and computer-readable storage medium | |
| CN102214253B (zh) | 用于操作层功能和退化故障分析的方法和装置 | |
| US20080077380A1 (en) | Power consumption peak estimation program for LSI and device therefor | |
| JP5018781B2 (ja) | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム | |
| US12271670B2 (en) | Testbench for sub-design verification | |
| US20150046897A1 (en) | Generalized moment based approach for variation aware timing analysis | |
| JP5454349B2 (ja) | 性能推定装置 | |
| CN102968515B (zh) | 用于计算集成电路模型的验证覆盖率的方法和设备 | |
| US8185858B2 (en) | Apparatus, method, and program for predicting layout wiring congestion | |
| US6725187B1 (en) | Latch inference using dataflow analysis | |
| JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
| WO2023207440A1 (zh) | 一种基于电路翻转行为的vcd矢量压缩方法及装置 | |
| US7103859B2 (en) | System and method for improving testability independent of architecture | |
| US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
| JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
| JP5012816B2 (ja) | 信号選択装置とシステムと回路エミュレータ及び方法並びにプログラム | |
| US10816600B1 (en) | Protocol analysis and visualization during simulation | |
| JP4097461B2 (ja) | テスト容易化設計システム、テスト容易化設計方法、プログラムおよび記録媒体 | |
| Chang et al. | InVerS: an incremental verification system with circuit similarity metrics and error visualization | |
| JP6175637B2 (ja) | 電力見積支援プログラム、電力見積支援装置および電力見積支援方法 | |
| CN118917272B (zh) | 用于提取芯片功耗评估波形的方法及计算设备 | |
| US20130311966A1 (en) | Circuit design support apparatus, computer-readable recording medium, and circuit design support method | |
| JP5381591B2 (ja) | ディレイ解析装置、ディレイ解析方法及びディレイ解析プログラム | |
| CN121211520A (zh) | 一种硬件木马关键节点及路径特征量化分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5018781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |