JP5008125B2 - Filter circuit and semiconductor integrated circuit device - Google Patents
Filter circuit and semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP5008125B2 JP5008125B2 JP2007000264A JP2007000264A JP5008125B2 JP 5008125 B2 JP5008125 B2 JP 5008125B2 JP 2007000264 A JP2007000264 A JP 2007000264A JP 2007000264 A JP2007000264 A JP 2007000264A JP 5008125 B2 JP5008125 B2 JP 5008125B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- output
- inverting
- input
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
本発明は、差動信号の周波数帯域を制限するフィルタ回路及びそのフィルタ回路を搭載する半導体集積回路装置に関し、特に、電圧電流変換を行うGmセルとキャパシタとを組み合わせたGm−Cフィルタ及びそのGm−Cフィルタを搭載する半導体集積回路装置に関する。 The present invention relates to a filter circuit for limiting the frequency band of a differential signal and a semiconductor integrated circuit device equipped with the filter circuit, and more particularly to a Gm-C filter combining a Gm cell for performing voltage-current conversion and a capacitor, and the Gm thereof. The present invention relates to a semiconductor integrated circuit device equipped with a -C filter.
近年の大画面TV(Television)セットでは、画面の大型化に伴う高画質化への要求が強くなっている。そのため、従来からの標準画質のアナログビデオ入力信号の処理においても、高度な画質改善が可能であって信号処理に伴う画質の劣化が無いデジタル回路による信号処理が行われている。そこでは、入力されたアナログビデオ信号は、デジタル信号に一旦変換された後、デジタル回路で信号処理が行われる。このような信号処理を行うLSI(Large Scale Integrated Circuit)は実現されている。それは、アナログビデオ信号を受けるアナログフィルタと、アナログフィルタ出力を受けてデジタル信号に変換するアナログ・デジタル変換器(以後、AD変換器と略す)と、AD変換器からのデジタル信号を受けて主要な信号処理を行うデジタル信号処理回路を有している。入力されたアナログビデオ信号には、アナログビデオ信号の信号源側で除去しきれずに残留しているクロックノイズや、装置内部において、この信号処理LSIの周囲で使用されるその他のデジタルLSIなどからの干渉によるクロックノイズなどが重畳している場合がある。そのため、ここで使用されるアナログフィルタは、これらのクロックノイズを周波数分離により除去し、クロックノイズとAD変換器のサンプリングクロックとの干渉で生じるビート妨害などの画質劣化を防止している。 In recent large-screen TV (television) sets, there is a strong demand for higher image quality as the screen becomes larger. For this reason, even in the conventional processing of analog video input signals of standard image quality, signal processing is performed by a digital circuit that can improve image quality at a high level and does not deteriorate image quality due to signal processing. In this case, the input analog video signal is once converted into a digital signal and then subjected to signal processing by a digital circuit. An LSI (Large Scale Integrated Circuit) that performs such signal processing is realized. It consists of an analog filter that receives an analog video signal, an analog / digital converter (hereinafter abbreviated as an AD converter) that receives the analog filter output and converts it into a digital signal, and receives a digital signal from the AD converter. A digital signal processing circuit that performs signal processing is included. The input analog video signal is not completely removed from the signal source side of the analog video signal, and other digital LSIs used around the signal processing LSI in the device. There may be superimposition of clock noise due to interference. Therefore, the analog filter used here removes these clock noises by frequency separation, and prevents image quality deterioration such as beat disturbance caused by interference between the clock noise and the sampling clock of the AD converter.
このアナログフィルタは、設計上の自由度が高く所望の周波数特性が容易に得られるアクティブフィルタで構成されることが多い。その回路方式としては、アナログビデオ信号が十分通過できるように広帯域なフィルタが実現できるものを選ぶ必要がある。そのような回路方式の一つとして、Gmセルと呼ばれる広帯域な電圧電流変換器と容量とを組み合わせてフィルタを構成するGm−Cフィルタがあり、アナログビデオ信号用のフィルタとして使用されている。 This analog filter is often composed of an active filter that has a high degree of design freedom and can easily obtain a desired frequency characteristic. As the circuit system, it is necessary to select one that can realize a wideband filter so that an analog video signal can pass sufficiently. As one of such circuit systems, there is a Gm-C filter that forms a filter by combining a broadband voltage-current converter called a Gm cell and a capacitor, and is used as a filter for an analog video signal.
また、このアナログフィルタは、同一LSIチップ上に作られたデジタル回路を発生源とするスイッチングノイズの干渉を受けないように、回路的にもレイアウト的にもデジタル回路とは出来る限り分離されている。少なくとも、アナログフィルタの電源系配線とデジタル回路の電源系配線とは分離されている。しかしながら、LSIチップでは、逆バイアスされたPN接合がLSIチップ上の素子分離に使用されている。この逆バイアスを維持するために、LSIチップのサブストレート基板は、デジタル回路及びアナログフィルタの両方のグランドに接続せざるを得ない。したがって、デジタル回路のグランドからサブストレート基板を経由してアナログフィルタのグランドに至るスイッチングノイズの侵入経路がどうしても出来てしまう。よって、アナログフィルタとしては、このグランド経由のスイッチングノイズの干渉を受けにくい回路形式にする必要がある。そのため、入力から出力までの信号の伝達を差動信号で行う差動型Gm−Cフィルタがアナログフィルタとして使用される。 Also, this analog filter is separated from the digital circuit as much as possible in terms of circuit and layout so as not to be affected by switching noise caused by a digital circuit made on the same LSI chip. . At least the power supply wiring of the analog filter and the power supply wiring of the digital circuit are separated. However, in an LSI chip, a reverse-biased PN junction is used for element isolation on the LSI chip. In order to maintain this reverse bias, the substrate substrate of the LSI chip must be connected to the ground of both the digital circuit and the analog filter. Therefore, an intrusion path of switching noise from the digital circuit ground to the analog filter ground via the substrate substrate is inevitably created. Therefore, the analog filter needs to be in a circuit form that is not easily affected by the switching noise via the ground. Therefore, a differential Gm-C filter that transmits a signal from an input to an output as a differential signal is used as an analog filter.
特許文献1に開示されているGm−Cフィルタの回路図が図1に示される。図1に示されるように、このGm−Cフィルタは、Gmセル91〜94と、キャパシタ97(容量C1)と、キャパシタ98(容量C2)とを具備し、差動入力信号を受ける非反転入力ノード11及び反転入力ノード12、差動出力信号を出力する非反転出力ノード13及び反転出力ノード14を備える。Gmセル91〜94は、それぞれgm1〜gm4なるコンダクタンスを有する。Gmセル91〜94の各々は、非反転入力ノードI+及び反転入力ノードI−に受けた入力電圧をコンダクタンスに応じた電流に変換し、非反転出力ノードO+及び反転出力ノードO−に出力する。
A circuit diagram of the Gm-C filter disclosed in
Gm−Cフィルタの入力ノード11、12に差動入力信号が印加される。即ち、非反転入力ノード11に入力信号+ei、反転入力ノード12に入力信号−eiが入力される。非反転入力ノード11は、Gmセル91の非反転入力ノードI+に接続され、反転入力ノード12は、Gmセル91の反転入力ノードI−に接続されている。Gmセル91は、非反転入力ノードI+及び反転入力ノードI−に入力される差動信号の差電圧をGmセル91が有するコンダクタンスgm1に応じた電流に変換し、差動出力信号を非反転出力ノードO+及び反転出力ノードO−から出力する。
A differential input signal is applied to the
Gm−Cフィルタの非反転出力ノード13及び反転出力ノード14から出力される差動信号は、Gmセル92及びGmセル94に反転されて入力される。即ち、非反転出力ノード13は、Gmセル92の反転入力ノードI−及びGmセル94の反転入力ノードI−に接続され、反転出力ノード14は、Gmセル92の非反転入力ノードI+及びGmセル94の非反転入力ノードI+に接続されている。
The differential signals output from the
Gmセル92は、非反転入力ノードI+及び反転入力ノードI−に入力される差動信号の差電圧をコンダクタンスgm2に応じた電流に変換し、差動出力信号を非反転出力ノードO+及び反転出力ノードO−から出力する。Gmセル92の非反転出力ノードO+とGmセル91の非反転出力ノードO+とは共通に接続され、合成された信号は、Gmセル93の非反転入力ノードI+に入力される。Gmセル92の反転出力ノードO−とGmセル91の反転出力ノードO−とは共通に接続され、合成された信号は、Gmセル93の反転入力ノードI−に入力される。つまり、Gm−Cフィルタの出力ノード13、14からGmセル92を介してGmセル93に入力する帰還経路が形成される。
The
また、Gmセル91、92の非反転出力ノードO+と反転出力ノードO−との間にキャパシタ97が接続されており、Gmセル91の出力電流とGmセル92の出力電流との合成電流がキャパシタ97に流れる。その合成電流値は、Gmセル91がGm−Cフィルタの入力電圧を変換した電流値から、Gmセル92がGm−Cフィルタの出力電圧を変換した電流値を差し引いた電流値となる。この電流は、キャパシタ97が有するインピーダンスにより電圧に変換されてGmセル93の入力となる。
A
Gmセル93は、非反転入力ノードI+及び反転入力ノードI−に入力される差動信号の差電圧をコンダクタンスgm3に応じた電流に変換し、差動出力信号を非反転出力ノードO+及び反転出力ノードO−からキャパシタ98に出力する。Gmセル94は、非反転入力ノードI+及び反転入力ノードI−に入力されるGm−Cフィルタの出力信号−eo、+eoの差電圧をコンダクタンスgm4に応じた電流に変換し、非反転出力ノードO+及び反転出力ノードO−から出力する。Gmセル94の非反転出力ノードO+とGmセル93の非反転出力ノードO+とは共通に接続される。Gmセル94の反転出力ノードO−とGmセル93の反転出力ノードO−とは共通に接続される。即ち、Gmセル94の出力ノードO+、O−は、Gmセル94の入力ノードI−、I+に接続され、帰還経路を形成している。したがって、Gmセル93、94の非反転出力ノードO+及び反転出力ノードO−から出力される電流は、合成されてキャパシタ98に出力される。
The
キャパシタ98には、Gmセル93の出力電流とGmセル94の出力電流とを合成した電流が流れる。その電流は、Gmセル93がその入力電圧をコンダクタンスgm3に応じて変換した電流から、Gmセル94が入力されるGm−Cフィルタの出力電圧をコンダクタンスgm4に応じて変換した電流を差し引いた値になる。この電流が、キャパシタ98が有するインピーダンスにより電圧に変換されて、Gm−Cフィルタの非反転出力ノード13及び反転出力ノード14から出力される。したがって、非反転出力3と反転出力4との間の出力電圧とキャパシタ98の電圧とが等しいとした、下記の(1)式が成り立つ。
これを整理すると、下記の(2)式を得る。
(2)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiとの比であり、Gm−Cフィルタの電圧利得を示す。(2)式の右辺は、分母がsの2次関数で分子が定数である2次の伝達関数となり、周波数領域では2次のLPF(Low Pass Filter)特性を示す。つまり、図1に示されるGm−Cフィルタは、2次のLPFとなる。 The left side of equation (2) is the ratio between the output voltage eo and the input voltage ei of the Gm-C filter, and indicates the voltage gain of the Gm-C filter. The right side of equation (2) is a quadratic transfer function with a denominator of s quadratic function and a numerator constant, and shows a second order LPF (Low Pass Filter) characteristic in the frequency domain. That is, the Gm-C filter shown in FIG. 1 is a second-order LPF.
特許文献1には、上記とは別のGm−Cフィルタも開示されている。そのGm−Cフィルタは、図2に示されるように、Gmセル91と、Gmセル92と、キャパシタ97(容量C1)とを有し、差動入力信号を受ける非反転入力ノード11と反転入力ノード12、差動出力信号を出力する非反転出力ノード13と反転出力ノード14を備えている。Gmセル91、92は、それぞれgm1、gm2なるコンダクタンスを有する。Gmセル91、92の各々は、非反転入力ノードI+及び反転入力ノードI−に受けた入力電圧をそのコンダクタンスに応じた電流に変換して、非反転出力ノードO+及び反転出力ノードO−に出力する。
Gmセル91は、Gm−Cフィルタの非反転入力ノード11及び反転入力ノード12を介して非反転入力ノードI+及び反転入力ノードI−にそれぞれ印加される入力信号+ei、−eiを電流に変換し、非反転出力ノードO+及び反転出力ノードO−からキャパシタ97に出力する。Gmセル92の非反転出力ノードO+及び反転出力ノードO−もキャパシタ97に接続されている。Gmセル92は、非反転入力ノードI+及び反転入力ノードI−に受けたGm−Cフィルタの出力信号−eo、+eoを電流に変換してキャパシタ97に出力する帰還経路を形成する。キャパシタ97には、Gmセル91の出力電流とGmセル92の出力電流とを合成した電流が流れる。その値は、Gmセル91がGm−Cフィルタの入力電圧を変換した電流から、Gmセル92がGm−Cフィルタの出力電圧を変換した電流を差し引いた電流値になる。この電流が、キャパシタ97の有するインピーダンスにより電圧に変換され、Gm−Cフィルタの非反転出力ノード13及び反転出力ノード14間に生じる出力電圧になる。したがって、両者が等しいとした、下記の(3)式が成り立つ。
これを整理すると、下記(4)式を得る。
(4)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiとの比であり、Gm-Cフィルタの電圧利得を示す。(4)式の右辺は、分母がSの1次関数で分子が定数である1次の伝達関数となり、周波数領域では1次のLPF特性を示す。つまり、図2に示されるGm−Cフィルタは、1次のLPFとなる。 The left side of the equation (4) is the ratio between the output voltage eo and the input voltage ei of the Gm-C filter and indicates the voltage gain of the Gm-C filter. The right side of the equation (4) is a first-order transfer function in which the denominator is a linear function of S and the numerator is a constant, and shows a first-order LPF characteristic in the frequency domain. That is, the Gm-C filter shown in FIG. 2 is a first-order LPF.
上述の2つのGm−Cフィルタは、共にフィルタの入力電圧2・eiとフィルタの出力電圧2・eoとを、Gmセル91及びGmセル92において、それぞれ別々に電流に変換し、その後に合成して帰還をかける回路形式となっている。そのため、フィルタの入力電圧及びフィルタの出力電圧が電流に変換される際のコンダクタンスが同じになるとは限らない。したがって、Gm−Cフィルタの利得には、上記の(2)式及び(4)式に示されるように、Gmセル91のコンダクタンスgm1とGmセル92のコンダクタンスgm2の比であるgm1/gm2が伝達関数全体に掛かる形となる。即ち、Gmセル91及びGmセル92のコンダクタンスのばらつきにより、フィルタの電圧利得はばらついてしまう。
The two Gm-C filters described above both convert the input voltage 2 · ei of the filter and the output voltage 2 · eo of the filter into currents separately in the
本発明は、Gmセルが有するコンダクタンスのばらつきの影響を受けず、フィルタの電圧利得のばらつきが抑制されるGm−Cフィルタを提供する。 The present invention provides a Gm-C filter that is not affected by variations in conductance of Gm cells and that suppresses variations in the voltage gain of the filter.
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers and symbols used in [Best Mode for Carrying Out the Invention]. These numbers and symbols are added to clarify the correspondence between the description of [Claims] and [Best Mode for Carrying Out the Invention]. However, these numbers and symbols should not be used for the interpretation of the technical scope of the invention described in [Claims].
本発明の観点では、フィルタ回路は、第1回路(21)と、第2回路(22)と、第3回路(17、18、19、23、24、33、34)とを具備する。第1回路(21)は、差動入力信号の一方の信号である第1入力信号(+ei)と、差動出力信号の一方の信号である第1出力信号(+eo)とを差動信号として入力し、第1入力信号(+ei)と第1出力信号(+eo)との電圧差(ei−eo)を所定のコンダクタンスに応じて電流に変換し、電流に変換された差動信号を出力する。第2回路(22)は、差動入力信号の他方の信号である第2入力信号(−ei)と、差動出力信号の他方の信号である第2出力信号(−eo)とを差動信号として入力し、第2出力信号(−eo)と第2入力信号(−ei)との電圧差(ei−eo)を所定のコンダクタンスに応じて電流に変換し、電流に変換された差動信号を出力する。第3回路は、第1回路(21)から出力される差動信号と第2回路(22)から出力される差動信号とを合成した合成差動信号を入力し、差動出力信号(+eo、−eo)を出力する。 In an aspect of the present invention, the filter circuit includes a first circuit (21), a second circuit (22), and a third circuit (17, 18, 19, 23, 24, 33, 34). The first circuit (21) uses a first input signal (+ ei), which is one of differential input signals, and a first output signal (+ eo), which is one of differential output signals, as differential signals. The voltage difference (ei−eo) between the first input signal (+ ei) and the first output signal (+ eo) is converted into a current according to a predetermined conductance, and a differential signal converted into a current is output. . The second circuit (22) differentially differentiates a second input signal (−ei) that is the other signal of the differential input signals and a second output signal (−eo) that is the other signal of the differential output signals. A differential signal that is input as a signal, converts a voltage difference (ei-eo) between the second output signal (-eo) and the second input signal (-ei) into a current according to a predetermined conductance, and is converted into a current. Output a signal. The third circuit receives a combined differential signal obtained by synthesizing the differential signal output from the first circuit (21) and the differential signal output from the second circuit (22), and outputs a differential output signal (+ eo). , -Eo).
本発明の他の観点では、フィルタ回路は、差動入力信号が入力される第1入力ノード(11)及び第2入力ノード(12)と、差動出力信号が出力される第1出力ノード(13)及び第2出力ノード(14)と、第1Gmセル(21)と、第2Gmセル(22)と、回路ブロックとを具備する。第1Gmセル(21)は、第1入力ノード(11)に接続される非反転入力ノード(I+)と、第1出力ノード(13)に接続される反転入力ノード(I−)と、差動信号を出力する非反転出力ノード(O+)及び反転出力ノード(O−)とを備える。第2Gmセル(22)は、第2出力ノード(14)に接続される非反転入力ノード(I+)と、第2入力ノード(12)に接続される反転入力ノード(I−)と、差動信号を出力する非反転出力ノード(O+)及び反転出力ノード(O−)とを備える。回路ブロックは、第3入力ノードと、第4入力ノードと、第3出力ノードと、第4出力ノードと、容量素子とを備える。第3入力ノードは、第1Gmセル(21)の非反転出力ノードと第2Gmセル(22)の非反転出力ノードとに接続される。第4入力ノードは、第1Gmセル(21)の反転出力ノードと第2Gmセル(22)の反転出力ノードとに接続される。第3出力ノードは、第1出力ノードに接続され、第4出力ノードは、第2出力ノードに接続される。 In another aspect of the present invention, the filter circuit includes a first input node (11) and a second input node (12) to which a differential input signal is input, and a first output node (to which a differential output signal is output). 13) and a second output node (14), a first Gm cell (21), a second Gm cell (22), and a circuit block. The first Gm cell (21) includes a non-inverting input node (I +) connected to the first input node (11), an inverting input node (I−) connected to the first output node (13), and a differential A non-inverting output node (O +) for outputting a signal and an inverting output node (O−). The second Gm cell (22) includes a non-inverting input node (I +) connected to the second output node (14), an inverting input node (I−) connected to the second input node (12), and a differential A non-inverting output node (O +) for outputting a signal and an inverting output node (O−). The circuit block includes a third input node, a fourth input node, a third output node, a fourth output node, and a capacitive element. The third input node is connected to the non-inverting output node of the first Gm cell (21) and the non-inverting output node of the second Gm cell (22). The fourth input node is connected to the inverted output node of the first Gm cell (21) and the inverted output node of the second Gm cell (22). The third output node is connected to the first output node, and the fourth output node is connected to the second output node.
上述のように、本発明のGm−Cフィルタは、フィルタの入力電圧と出力電圧の差電圧をとってからGmセルにて電流に変換している。別々のGmセルで入力電圧と出力電圧を電流に変換してから差をとっていた従来のGm−Cフィルタでは、Gmセルのコンダクタンスのばらつきがフィルタの電圧利得のばらつきに影響していた。これに対して、本発明のGm−Cフィルタでは、Gmセルのコンダクタンスがばらついた場合においても、フィルタの電圧利得は、影響を受けず、ばらつきを生じない。 As described above, the Gm-C filter of the present invention takes the voltage difference between the input voltage and the output voltage of the filter and then converts it into a current in the Gm cell. In a conventional Gm-C filter that takes a difference after converting an input voltage and an output voltage into a current in separate Gm cells, the variation in conductance of the Gm cell affects the variation in the voltage gain of the filter. On the other hand, in the Gm-C filter of the present invention, even when the conductance of the Gm cell varies, the voltage gain of the filter is not affected and does not vary.
本発明によれば、Gmセルが有するコンダクタンスのばらつきの影響を受けず、電圧利得のばらつきが抑制されるGm−Cフィルタを提供することができる。 According to the present invention, it is possible to provide a Gm-C filter that is not affected by variations in conductance of Gm cells and that suppresses variations in voltage gain.
以下、図面を参照して、本発明を実施するための最良の形態について説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(第1の実施の形態)
図3は、第1の実施の形態に係るGm−Cフィルタの回路図である。
(First embodiment)
FIG. 3 is a circuit diagram of the Gm-C filter according to the first embodiment.
図3に示されるように、第1の実施の形態に係るGm−Cフィルタは、Gmセル21〜24と、キャパシタ17、18とを具備し、差動入力信号を受ける非反転入力ノード11及び反転入力ノード12、差動出力信号を出力する非反転出力ノード13及び反転出力ノード14を備える。Gmセル21〜24は、それぞれコンダクタンスgm1〜gm4を有し、キャパシタ17、18はそれぞれ静電容量C1、C2を有する。Gmセル21〜24は、それぞれの非反転入力ノードI+と反転入力ノードI−とに受けた入力電圧をそのコンダクタンスに応じた電流に変換し、非反転出力ノードO+と反転出力ノードO−とに出力する。
As shown in FIG. 3, the Gm-C filter according to the first embodiment includes
Gmセル21の非反転入力ノードI+は、Gm−Cフィルタの非反転入力ノード11に接続され、Gmセル21の反転入力ノードI−は、Gm−Cフィルタの非反転出力ノード13に接続される。Gmセル22の非反転入力ノードI+は、Gm−Cフィルタの反転出力ノード14に接続され、Gmセル22の反転入力ノードI−は、Gm−Cフィルタの反転入力ノード12に接続される。Gmセル21及びGmセル22の非反転出力ノードO+は共通接続されてGmセル23の非反転入力ノードI+に接続され、Gmセル21及びGmセル22の反転出力ノードO−は共通接続されてGmセル23の反転入力ノードI−に接続される。共通接続されるGmセル21及びGmセル22の非反転出力ノードO+と反転出力ノードO−との間に、キャパシタ17が接続される。
The non-inverting input node I + of the
Gm−Cフィルタの非反転出力ノード13と反転出力ノード14との間にキャパシタ18が接続される。さらに、Gm−Cフィルタの非反転出力ノード13は、Gmセル24の反転入力ノードI−に接続され、Gm−Cフィルタの反転出力ノード14は、Gmセル24の非反転入力ノードI+に接続される。Gmセル24の非反転出力ノードO+は、Gmセル23の非反転出力ノードO+と共通に接続され、さらに、キャパシタ18の一方の電極及びGm−Cフィルタの非反転出力ノード13に接続される。Gmセル24の反転出力ノードO−は、Gmセル23の反転出力ノードO−と共通に接続され、さらにキャパシタ18の他方の電極及びGm−Cフィルタの反転出力ノード14に接続される。
A
次に、第1の実施の形態に係るGm−Cフィルタの動作について説明する。Gmセル21は、Gm−Cフィルタの非反転入力ノード11に印加される信号+eiを非反転入力ノードI+に受けるとともに、Gm−Cフィルタの非反転出力ノード13から出力される信号+eoを反転入力ノードI−に受ける。Gmセル21は、信号+eiと信号+eoとの差電圧をコンダクタンスgm1に応じた電流に変換し、差動出力信号を非反転出力ノードO+、反転出力ノードO−から出力する。
Next, the operation of the Gm-C filter according to the first embodiment will be described. The
Gmセル22は、Gm−Cフィルタの反転出力ノード14に出力される信号−eoを非反転入力ノードI+に受けるとともに、Gm−Cフィルタの反転入力ノード12に印加される信号−eiを反転入力ノードI−に受ける。Gmセル22は、信号−eoと信号−eiとの差電圧をコンダクタンスgm2に応じた電流に変換し、差動出力信号を非反転出力ノードO+、反転出力ノードO−から出力する。
The
したがって、キャパシタ17は、Gmセル21及びGmセル22から出力される差動出力信号が合成された差動信号により駆動される。即ち、キャパシタ17には、Gmセル21から出力される出力電流と、Gmセル22から出力される出力電流とが合成された電流が流れる。その電流値は、Gm−Cフィルタの入力電圧と出力電圧との差分を、Gmセル21及びGmセル22が変換した電流値の和になる。この電流は、キャパシタ17が有するインピーダンスにより電圧に変換され、Gmセル23の非反転入力ノードI+と反転入力ノードI−とに与えられる。
Therefore, the
Gmセル23は、非反転入力ノードI+と反転入力ノードI−との間に印加される電圧を電流に変換し、非反転出力ノードO+と反転出力ノードO−とからキャパシタ18に出力する。Gmセル24の非反転出力ノードO+及び反転出力ノードO−もキャパシタ18に接続されている。Gmセル24は、非反転入力ノードI+と反転入力ノードI−に受けたGm−Cフィルタの出力信号−eoと出力信号+eoとを電流に変換してキャパシタ18に出力する。したがって、Gmセル24は、帰還経路を形成する。キャパシタ18には、Gmセル23の出力電流とGmセル24の出力電流とを合成した電流が流れる。その電流値は、Gmセル23に印加されるキャパシタ18の両端の電圧をGmセル23が変換した電流から、Gm−Cフィルタの出力ノード13、14間の電圧をGmセル24が変換した電流を差し引いた値になる。この電流はキャパシタ18が有するインピーダンスにより電圧に変換され、Gm−Cフィルタの出力、即ち、非反転出力ノード13と反転出力ノード14との間に生じる出力電圧になる。したがって、両者が等しいとした下記の(5)式が成り立つ。
これを整理すると、下記の(6)式を得る。
(6)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiとの比であり、Gm−Cフィルタの電圧利得を表す。(6)式の右辺は、分母がSの2次関数で分子が定数の2次の伝達関数となり、周波数領域において2次のLPF特性を示す。つまり、図3に示されるGm−Cフィルタは、2次のLPFとなる。 The left side of the equation (6) is a ratio between the output voltage eo and the input voltage ei of the Gm-C filter and represents the voltage gain of the Gm-C filter. The right side of the equation (6) is a quadratic transfer function with a denominator S quadratic function and a numerator constant, and shows quadratic LPF characteristics in the frequency domain. That is, the Gm-C filter shown in FIG. 3 is a second-order LPF.
(6)式では、右辺全体にかかる係数は1であり、Gmセル21〜24のコンダクタンスgm1〜gm4には依存せず一定になる。つまり、Gmセル21〜24のコンダクタンスgm1〜gm4にばらつきがあっても、Gm−Cフィルタの電圧利得は、ばらつくことはなく、常に一定になる。
In the equation (6), the coefficient applied to the entire right side is 1, and is constant without depending on the conductances gm1 to gm4 of the
従来のGm−Cフィルタでは、入力差動信号はGmセル91により電流に変換され、出力差動信号はGmセル92により電流に変換され、その差分が求められた。第1の実施の形態に係るGm−Cフィルタでは、その接続が変更されている。Gmセル21の非反転入力ノードI+はGm−Cフィルタの非反転入力ノード11に接続され、反転入力ノードI−はGm−Cフィルタの非反転出力ノード13に接続される。Gmセル22の非反転入力ノードI+はGm−Cフィルタの反転出力ノード14に接続され、反転入力ノードI−はGm−Cフィルタの反転入力ノード12に接続される。
In the conventional Gm-C filter, the input differential signal is converted into a current by the
本実施の形態に係るGm−Cフィルタの伝達関数の次数は、従来のGm−Cフィルタと同じである。しかし、上述のように接続することにより、伝達関数全体に掛かっていた係数を消去することができる。このGmセルのコンダクタンスの比で表される係数は、電圧利得を示し、Gmセルのコンダクタンスのばらつきの影響を受けて電圧利得がばらつくことを意味する。即ち、上述の接続により、従来のGm−Cフィルタにおいて発生していたGmセルのコンダクタンスのばらつきによる電圧利得のばらつきを排除することが出来る。 The order of the transfer function of the Gm-C filter according to the present embodiment is the same as that of the conventional Gm-C filter. However, by connecting as described above, the coefficient applied to the entire transfer function can be eliminated. The coefficient expressed by the conductance ratio of the Gm cell indicates the voltage gain, and means that the voltage gain varies due to the influence of the variation in the conductance of the Gm cell. That is, by the above-described connection, it is possible to eliminate the variation in voltage gain due to the variation in conductance of the Gm cell that has occurred in the conventional Gm-C filter.
また、次数が4次以上の偶数次のLPFは、2次の伝達関数のLPFの従属接続により実現することができる。即ち、偶数次のLPFの伝達関数は、2次の伝達関数の積に因数分解される。分解された2次の伝達関数各々を実現するLPFを縦続接続することにより偶数次のLPFが実現される。その2次のLPFとして、上述のGm−Cフィルタを用いることができる。つまり、電圧利得のばらつきがない4次以上の偶数次のLPFは、本実施の形態に係るGm−Cフィルタを2回路以上縦続接続することにより実現できる。 Further, an even-order LPF having an order of 4th or higher can be realized by subordinate connection of LPFs of a second-order transfer function. That is, the even-order LPF transfer function is factored into a product of the second-order transfer function. An even-order LPF is realized by cascading LPFs that realize each of the decomposed second-order transfer functions. The Gm-C filter described above can be used as the second-order LPF. That is, an even-order fourth-order or higher-order LPF with no voltage gain variation can be realized by cascading two or more Gm-C filters according to this embodiment.
(第2の実施の形態)
図4に、第2の実施の形態に係るGm−Cフィルタの回路図が示される。第2の実施の形態に係るGm−Cフィルタは、第1の実施の形態に係るGm−CフィルタのGmセル23、24とキャパシタ18とを取り除いた形になっている。したがって、第1の実施の形態に係るGm−Cフィルタと対応する部分には同じ符号が付され、その説明は省略される。
(Second Embodiment)
FIG. 4 shows a circuit diagram of the Gm-C filter according to the second embodiment. The Gm-C filter according to the second embodiment has a shape in which the
Gmセル21の非反転入力ノードI+は、Gm−Cフィルタの非反転入力ノード11に接続され、反転入力ノードI−は、Gm−Cフィルタの非反転出力ノード13に接続される。Gmセル22の非反転入力ノードI+は、Gm−Cフィルタの反転出力ノード14に接続され、反転入力ノードI−は、Gm−Cフィルタの反転入力ノード12に接続される。Gmセル21の非反転出力ノードO+とGmセル22の非反転出力ノードO+とは、Gm−Cフィルタの非反転出力ノード13に共通に接続され、Gmセル21の反転出力ノードO−とGmセル22の反転出力ノードO−は、Gm−Cフィルタの反転出力ノード14に共通に接続される。キャパシタ17(容量C1)は、Gm−Cフィルタの非反転出力ノード13と反転出力ノード14との間に接続される。
The non-inverting input node I + of the
次に、このGm−Cフィルタの動作について説明する。Gmセル21は、Gm−Cフィルタの非反転入力ノード11に印加される信号+eiを非反転入力ノードI+に受けるとともに、非反転出力ノード13に出力される信号+eoを反転入力ノードI−に受ける。Gmセル21は、信号+eiと信号+eoとの差電圧を電流に変換し、非反転出力ノードO+及び反転出力ノードO−からキャパシタ17に出力する。Gmセル22は、Gm−Cフィルタの反転出力ノード14に出力される信号−eoを非反転入力ノードI+に受けるとともに、反転入力ノード12に印加される信号−eiを反転入力ノードI−に受ける。Gmセル22は、信号−eoと信号−eiとの差電圧を電流に変換し、非反転出力ノードO+及び反転出力ノードO−からキャパシタ17に出力する。したがって、キャパシタ17には、Gmセル21の出力電流とGmセル22の出力電流とを合成した電流が流れる。合成電流の値は、Gm−Cフィルタ2の入力電圧とGm−Cフィルタ2の出力電圧の差電圧を、Gmセル21が変換した電流とGmセル22が変換した電流との和になる。この電流は、キャパシタ17が有するインピーダンスにより電圧に変換され、Gm−Cフィルタの非反転出力ノード13及び反転出力ノード14から出力される出力電圧となる。したがって、次式が成り立つ。
これを整理すると、下記の(8)式を得る。
(8)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiの比であり、Gm−Cフィルタの電圧利得を示す。(8)式の右辺は、分母がSの1次関数で分子が定数の1次の伝達関数となる。したがって、この伝達関数は、周波数領域では1次のLPF特性を示す。つまり、図4に示されるGm−Cフィルタは、1次のLPFとなる。 The left side of the equation (8) is the ratio between the output voltage eo and the input voltage ei of the Gm-C filter and indicates the voltage gain of the Gm-C filter. The right side of equation (8) is a linear transfer function with a denominator of a linear function of S and a numerator of a constant. Therefore, this transfer function exhibits a first-order LPF characteristic in the frequency domain. That is, the Gm-C filter shown in FIG. 4 is a first-order LPF.
(8)式では、右辺全体にかかる係数は1であり、Gmセル21、22のコンダクタンスgm1、gm2には依存せず一定になる。つまり、Gmセル21、22のコンダクタンスにばらつきがあっても、Gm−Cフィルタの電圧利得は、ばらつくことはなく、常に一定になる。
In the equation (8), the coefficient applied to the entire right side is 1, and is constant without depending on the conductances gm1 and gm2 of the
次数が3次以上の奇数次のLPFは、1次及び2次の伝達関数のLPFの従属接続により実現することができる。即ち、奇数次のLPFの伝達関数は、1次の伝達関数といくつかの2次の伝達関数の積に因数分解される。分解された1次及び2次の伝達関数各々を実現するLPFを従属接続することにより奇数次のLPFが実現できる。2次のLPFとして第1の実施の形態において示されたGm−Cフィルタを用い、1次のLPFとして第2の実施の形態において示されるGm−Cフィルタを用いることができる。つまり、本実施の形態に示されるGm−Cフィルタと第1の実施の形態に示されるGm−Cフィルタとを組み合わせることにより、電圧利得にばらつきがない3次以上の奇数次のLPFを構成することができる。 An odd-order LPF having an order of 3 or more can be realized by a cascade connection of LPFs of the first-order and second-order transfer functions. That is, the transfer function of the odd-order LPF is factored into the product of the first-order transfer function and several second-order transfer functions. An odd-order LPF can be realized by cascade-connecting LPFs that realize the decomposed first-order and second-order transfer functions. The Gm-C filter shown in the first embodiment can be used as the second-order LPF, and the Gm-C filter shown in the second embodiment can be used as the first-order LPF. That is, by combining the Gm-C filter shown in the present embodiment and the Gm-C filter shown in the first embodiment, an odd-order third-order or higher-order LPF having no variation in voltage gain is formed. be able to.
(第3の実施の形態)
図5に、第3の実施の形態に係るGm−Cフィルタの回路図が示される。第1及び第2の実施の形態に係るGm−Cフィルタに対応する部分には同じ符号が付され、その説明は省略される。
(Third embodiment)
FIG. 5 shows a circuit diagram of a Gm-C filter according to the third embodiment. Portions corresponding to the Gm-C filters according to the first and second embodiments are denoted by the same reference numerals, and description thereof is omitted.
図5に示されるように、Gm−Cフィルタは、図4に示される第2の実施の形態に係るGm−Cフィルタのキャパシタ17を、Gmセル33、34と、キャパシタ19(容量C2)とを含む回路ブロックに置き換えた回路になっている。Gmセル33の非反転入力ノードI+とGmセル34の反転出力ノードO−とが、Gmセル21及びGmセル22の非反転出力ノードO+とGm−Cフィルタの非反転出力ノード13とに接続される。Gmセル33の反転入力ノードI−とGmセル34の非反転出力ノードO+とが、Gmセル21及びGmセル22の反転出力ノードO−とGm−Cフィルタの反転出力ノード14とに接続される。Gmセル33の非反転出力ノードO+と反転出力ノードO−は、それぞれGmセル34の非反転入力ノードI+と反転入力ノードI−に接続される。キャパシタ19は、Gmセル33の非反転出力ノードO+と反転出力ノードO−との間に接続される。
As shown in FIG. 5, the Gm-C filter includes the
次に、このGm−Cフィルタの動作について説明する。Gmセル21、22の動作は、第2の実施の形態と同じである。まず、キャパシタ17から置き換わった回路ブロック(Gmセル33、34、キャパシタ19)の動作が説明される。
Next, the operation of this Gm-C filter will be described. The operations of the
Gm−Cフィルタの非反転出力ノード13に出力される出力電圧+eoと反転出力ノード14に出力される出力電圧−eoとは、Gmセル33が有するコンダクタンスgm3に応じて電流に変換され、キャパシタ19(容量C2)に出力される。Gmセル33の出力電流は、キャパシタ19が有するインピーダンスにより電圧に変換され、Gmセル34に入力される。Gmセル34に入力された電圧は、Gmセル34が有するコンダクタンスgm4に応じて電流に変換されてGmセル34から出力される。ここで、Gmセル34から出力される電流は、下記の(9)式により示される。
Gmセル33、Gmセル34、キャパシタ19を備える回路ブロックは、2・eoの電圧に対して上式で示される電流が流れることになる。そのため、この回路ブロックは、下記の(10)式に示されるインピーダンスを有する2端子の素子と見なすことが出来る。
ここで、第3の実施の形態に係るGm−Cフィルタは、第2の実施の形態に係るGm−Cフィルタのキャパシタ17を、Gmセル33、34と、キャパシタ19とを備える回路ブロックに置き換えたものである。したがって、第2の実施の形態において説明された(7)式に示される式のキャパシタ17(容量C1)が有するインピーダンスを(10)式で置き換えた下記の(11)式が成り立つ。
これを整理すると、下記の(12)式を得る。
(12)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiとの比であり、Gm−Cフィルタの電圧利得を示す。(12)式の右辺は、分母がSの1次関数で、分子がSの伝達関数となる。したがって、この伝達関数は、周波数領域では1次のHPF(High Pass Filter)特性を示す。つまり、図5に示されるGm−Cフィルタは、1次のHPFとなる。 The left side of the equation (12) is the ratio between the output voltage eo and the input voltage ei of the Gm-C filter and indicates the voltage gain of the Gm-C filter. In the right side of the equation (12), the denominator is a linear function of S, and the numerator is a transfer function of S. Therefore, this transfer function exhibits a first-order HPF (High Pass Filter) characteristic in the frequency domain. That is, the Gm-C filter shown in FIG. 5 is a first-order HPF.
(12)式では、右辺全体にかかる係数は1であり、Gmセル21、22、33、34のコンダクタンスgm1、gm2、gm3、gm4には依存せずに一定である。つまり、第3の実施の形態に係るGm−Cフィルタは、HPF特性を有し、Gmセル21、22、33、34のコンダクタンスgm1〜gm4にばらつきがあっても、その電圧利得は影響を受けず、常に一定になる。
In the equation (12), the coefficient applied to the entire right side is 1, and is constant without depending on the conductances gm1, gm2, gm3, and gm4 of the
(第4の実施の形態)
図6に、第4の実施の形態に係るGm−Cフィルタの回路図が示される。第1乃至第4の実施の形態に係るGm−Cフィルタに対応する部分には同じ符号が付され、その説明は省略される。
(Fourth embodiment)
FIG. 6 shows a circuit diagram of a Gm-C filter according to the fourth embodiment. Portions corresponding to the Gm-C filters according to the first to fourth embodiments are denoted by the same reference numerals, and description thereof is omitted.
図6に示されるように、Gm−Cフィルタは、図5に示される第3の実施の形態のGm−Cフィルタにキャパシタ17(容量C1)が付加される。即ち、Gmセル33、Gmセル34、キャパシタ19(容量C2)を備える回路ブロックに並列に、キャパシタ17が接続される。
As shown in FIG. 6, in the Gm-C filter, a capacitor 17 (capacitance C1) is added to the Gm-C filter of the third embodiment shown in FIG. That is, the
次に、このGm−Cフィルタの動作について説明する。第4の実施の形態のGm−Cフィルタは、第3の実施の形態におけるGm−Cフィルタとキャパシタ17を除いて接続が同じであることから、その動作が第3の実施の形態と同じであるGmセル21、22、33、34と、キャパシタ19の動作説明は省略される。
Next, the operation of this Gm-C filter will be described. The Gm-C filter of the fourth embodiment has the same connection as the third embodiment because the connection is the same except for the Gm-C filter and the
キャパシタ17は、Gmセル33、34、キャパシタ19を備える回路ブロックに並列に接続されているから、これら全体のインピーダンスは、(10)式に示されるインピーダンスと、キャパシタ17(容量C1)のインピーダンスとを並列合成した以下の式で示される。
この合成インピーダンスは、第3の実施の形態において説明された(10)式に対応し、(11)式の該当部分に上記の(13)式を代入すると、次式が得られる。
これを整理すると、下記の(15)式を得る。
(15)式の左辺は、Gm−Cフィルタの出力電圧eoと入力電圧eiとの比であり、Gm−Cフィルタの電圧利得を示す。(15)式の右辺は、分母がSの2次関数であり、分子がSである伝達関数となり、周波数領域ではBPF(Band Pass Filter)特性を示す。つまり、図6に示される本実施の形態に係るGm−Cフィルタは、BPFとなる。 The left side of equation (15) is the ratio between the output voltage eo and the input voltage ei of the Gm-C filter, and indicates the voltage gain of the Gm-C filter. The right side of the equation (15) is a transfer function whose denominator is a quadratic function of S and whose numerator is S, and shows a BPF (Band Pass Filter) characteristic in the frequency domain. That is, the Gm-C filter according to the present embodiment shown in FIG. 6 is a BPF.
上記の(15)式では、右辺全体に掛かる係数は1であり、Gmセル21、22、33、34のコンダクタンスgm1〜gm4には依存せず一定である。つまり、第4の実施の形態に係るGm−Cフィルタは、BPF特性を有し、Gmセル21、22、33、34のコンダクタンスgm1〜gm4にばらつきがあっても、その電圧利得は影響を受けず、常に一定になる。
In the above equation (15), the coefficient applied to the entire right side is 1, and is constant without depending on the conductances gm1 to gm4 of the
以上説明したように、本発明によれば、Gm−Cフィルタは、非反転入力と非反転出力間の差電圧を電流に変換して出力する第1のGmセルと、反転入力と反転出力間の差電圧を電流に変換して出力する第2のGmセルを備え、第1のGmセルと第2のGmセルの出力を共通に接続する。これにより、Gm−Cフィルタの電圧利得を、第1のGmセルと第2のGmセルのコンダクタンスに依らず、常に一定にすることができる。したがって、差動型Gm−Cフィルタ内のGmセルのコンダクタンスのばらつきによって生じるGm−Cフィルタの電圧利得のバラツキを排除することが出来る。 As described above, according to the present invention, the Gm-C filter includes the first Gm cell that converts the difference voltage between the non-inverting input and the non-inverting output into a current and outputs the current, and between the inverting input and the inverting output. The second Gm cell that converts the current difference voltage into a current and outputs the current is output, and the outputs of the first Gm cell and the second Gm cell are connected in common. As a result, the voltage gain of the Gm-C filter can be kept constant regardless of the conductance of the first Gm cell and the second Gm cell. Therefore, it is possible to eliminate variations in the voltage gain of the Gm-C filter caused by variations in the conductance of Gm cells in the differential Gm-C filter.
本発明は、LPF、BPF、HPFのいずれの通過特性を持つフィルタにも適用可能である。なお、本発明の実施の形態において、説明を簡単にするために、各Gmセルの非反転入力ノードI+と反転入力ノードI−、及び、非反転出力ノードO+と反転出力ノードO−の接続先を固定したが、各Gmセルの非反転入力ノードI+と反転入力ノードI−、及び、非反転出力ノードO+と反転出力ノードO−をそれぞれ同時に入れ替えるように接続を変更しても、差動入力電圧に対して出力される差動出力電流の極性は反転しないため、各実施の形態はそのまま動作することは、もちろんである。 The present invention is applicable to a filter having any pass characteristic of LPF, BPF, and HPF. In the embodiment of the present invention, in order to simplify the description, the connection destination of the non-inverting input node I + and the inverting input node I− and the non-inverting output node O + and the inverting output node O− of each Gm cell. However, even if the connection is changed so that the non-inverting input node I + and the inverting input node I− and the non-inverting output node O + and the inverting output node O− of each Gm cell are simultaneously replaced, the differential input Since the polarity of the differential output current output with respect to the voltage is not reversed, it goes without saying that each embodiment operates as it is.
11 非反転入力ノード
12 反転入力ノード
13 非反転出力ノード
14 反転出力ノード
17〜19 キャパシタ
21〜24、33、34 Gmセル
91〜94 Gmセル
97、98 キャパシタ
11
Claims (16)
前記差動入力信号の他方の信号である第2入力信号と、前記差動出力信号の他方の信号である第2出力信号とを差動信号として入力し、前記第2出力信号と前記第2入力信号との電圧差を所定のコンダクタンスに応じて電流に変換し、電流に変換された差動信号を出力する第2回路と、
前記第1回路から出力される差動信号と前記第2回路から出力される差動信号とを合成した合成差動信号を入力し、前記差動出力信号を出力する第3回路と
を具備する
フィルタ回路。 A first input signal that is one of the differential input signals and a first output signal that is one of the differential output signals are input as differential signals, and the first input signal and the first output signal are input. A first circuit that converts a voltage difference between the first and second currents into a current according to a predetermined conductance and outputs a differential signal converted into a current;
A second input signal that is the other signal of the differential input signal and a second output signal that is the other signal of the differential output signal are input as differential signals, and the second output signal and the second signal are input. A second circuit for converting a voltage difference from an input signal into a current according to a predetermined conductance and outputting a differential signal converted into a current;
A third circuit for inputting a synthesized differential signal obtained by synthesizing the differential signal output from the first circuit and the differential signal output from the second circuit, and outputting the differential output signal; Filter circuit.
前記合成差動信号を入力する入力ノード間に接続される第1容量素子と、
前記差動出力信号を出力する出力ノード間に接続される第2容量素子と、
前記第1容量素子により生成される電圧を入力し、所定のコンダクタンスに応じて電流に変換し、電流に変換された差動信号を前記出力ノードに出力する第4回路と、
前記差動出力信号を入力し、所定のコンダクタンスに応じて電流に変換し、電流に変換された差動信号を前記出力ノードに出力する第5回路と
を備える請求項1に記載のフィルタ回路。 The third circuit includes:
A first capacitive element connected between input nodes for inputting the combined differential signal;
A second capacitive element connected between output nodes that output the differential output signal;
A fourth circuit that inputs a voltage generated by the first capacitive element, converts the voltage into a current according to a predetermined conductance, and outputs a differential signal converted into a current to the output node;
The filter circuit according to claim 1, further comprising: a fifth circuit that inputs the differential output signal, converts the current into a current according to a predetermined conductance, and outputs the differential signal converted into the current to the output node.
請求項2に記載のフィルタ回路。 The filter circuit according to claim 2, wherein the first circuit, the second circuit, the fourth circuit, and the fifth circuit include Gm cells.
前記合成差動信号を入力する入力ノード間に接続される第1容量素子を備え、
前記入力ノードは、前記差動出力信号を出力する出力ノードにそれぞれ接続される
請求項1に記載のフィルタ回路。 The third circuit includes:
A first capacitor connected between input nodes for inputting the combined differential signal;
The filter circuit according to claim 1, wherein the input node is connected to an output node that outputs the differential output signal.
前記合成差動信号を入力する入力ノードと、前記差動出力信号を出力する出力ノードとがそれぞれ接続され、
前記入力ノードに印加される差動信号を入力し、所定のコンダクタンスに応じて電流に変換して差動信号を出力する第6回路と、
前記第6回路が出力する差動信号を電圧に変換する第2容量素子と、
前記第2容量素子により電圧に変換された電圧を入力し、所定のコンダクタンスに応じて電流に変換した逆相の差動信号を前記出力ノードに出力する第7回路と
を備える
請求項1に記載のフィルタ回路。 The third circuit includes:
An input node for inputting the combined differential signal and an output node for outputting the differential output signal are respectively connected.
A sixth circuit that inputs a differential signal applied to the input node, converts the current into a current according to a predetermined conductance, and outputs the differential signal;
A second capacitive element that converts a differential signal output from the sixth circuit into a voltage;
7. A seventh circuit that inputs a voltage converted into a voltage by the second capacitive element and outputs a differential signal having a reverse phase converted into a current according to a predetermined conductance to the output node. Filter circuit.
請求項5に記載のフィルタ回路。 The filter circuit according to claim 5, wherein the third circuit further includes a third capacitance element connected between the input nodes.
請求項5または請求項6に記載のフィルタ回路。 The filter circuit according to claim 5, wherein the first circuit, the second circuit, and the sixth circuit and the seventh circuit include a Gm cell.
差動出力信号が出力される第1出力ノード及び第2出力ノードと、
前記第1入力ノードに接続される非反転入力ノードと、前記第1出力ノードに接続される反転入力ノードと、差動信号を出力する非反転出力ノード及び反転出力ノードとを備える第1Gmセルと、
前記第2出力ノードに接続される非反転入力ノードと、前記第2入力ノードに接続される反転入力ノードと、差動信号を出力する非反転出力ノード及び反転出力ノードとを備える第2Gmセルと、
前記第1Gmセルの非反転出力ノードと前記第2Gmセルの非反転出力ノードとに接続される第3入力ノードと、前記第1Gmセルの反転出力ノードと前記第2Gmセルの反転出力ノードとに接続される第4入力ノードと、前記第1出力ノードに接続される第3出力ノードと、前記第2出力ノードに接続される第4出力ノードと、容量素子とを備える回路ブロックと
を具備する
フィルタ回路。 A first input node and a second input node to which a differential input signal is input;
A first output node and a second output node from which a differential output signal is output;
A first Gm cell comprising: a non-inverting input node connected to the first input node; an inverting input node connected to the first output node; a non-inverting output node that outputs a differential signal; and an inverting output node; ,
A second Gm cell comprising: a non-inverting input node connected to the second output node; an inverting input node connected to the second input node; a non-inverting output node that outputs a differential signal; and an inverting output node; ,
A third input node connected to the non-inverting output node of the first Gm cell and the non-inverting output node of the second Gm cell; and an inverting output node of the first Gm cell and an inverting output node of the second Gm cell. A circuit block comprising: a fourth input node connected to the first output node; a third output node connected to the first output node; a fourth output node connected to the second output node; and a capacitive element. circuit.
前記第3入力ノードと前記第4入力ノードとの間に接続される第1容量素子と、
前記第3出力ノードと前記第4出力ノードとの間に接続される第2容量素子と、
前記第3入力ノードに接続される非反転入力ノードと、前記第4入力ノードに接続される反転入力ノードと、前記第3出力ノードに接続される非反転出力ノードと、前記第4出力ノードに接続される反転出力ノードとを備える第3Gmセルと、
前記第4出力ノードに接続される非反転入力ノードと、前記第3出力ノードに接続される反転入力ノードと、前記第3出力ノードに接続される非反転出力ノードと、前記第4出力ノードに接続される反転出力ノードとを備える第4Gmセルと
を具備する
請求項10に記載のフィルタ回路。 The circuit block is
A first capacitive element connected between the third input node and the fourth input node;
A second capacitive element connected between the third output node and the fourth output node;
A non-inverting input node connected to the third input node, an inverting input node connected to the fourth input node, a non-inverting output node connected to the third output node, and a fourth output node A third Gm cell comprising an inverting output node connected;
A non-inverting input node connected to the fourth output node; an inverting input node connected to the third output node; a non-inverting output node connected to the third output node; and a fourth output node The filter circuit according to claim 10, further comprising: a fourth Gm cell including an inverting output node connected thereto.
前記第3入力ノードと前記第4入力ノードとの間に接続される第1容量素子を具備し、
前記第3出力ノードは前記第3入力ノードに接続され、前記第4出力ノードは前記第4入力ノードに接続される
請求項10に記載のフィルタ回路。 The circuit block is
A first capacitive element connected between the third input node and the fourth input node;
The filter circuit according to claim 10, wherein the third output node is connected to the third input node, and the fourth output node is connected to the fourth input node.
前記第3入力ノードに接続される非反転入力ノードと、前記第4入力ノードに接続される反転入力ノードと、差動信号を出力する非反転出力ノード及び反転出力ノードとを備える第5Gmセルと、
前記第5Gmセルの非反転出力ノードと反転出力ノードとの間に接続される第3容量素子と、
前記第5Gmセルの非反転出力ノードに接続される非反転入力ノードと、前記第5Gmセルの反転出力ノードに接続される反転入力ノードと、前記第4出力ノードに接続される非反転出力ノードと、前記第3出力ノードに接続される反転出力ノードとを備える第6Gmセルと
を具備し、前記第3入力ノードと前記第3出力ノードとは接続され、前記第4入力ノードと前記第4出力ノードとは接続されている
請求項10に記載のフィルタ回路。 The circuit block is
A fifth Gm cell comprising a non-inverting input node connected to the third input node, an inverting input node connected to the fourth input node, a non-inverting output node for outputting a differential signal, and an inverting output node; ,
A third capacitive element connected between a non-inverting output node and an inverting output node of the fifth Gm cell;
A non-inverting input node connected to the non-inverting output node of the fifth Gm cell; an inverting input node connected to the inverting output node of the fifth Gm cell; and a non-inverting output node connected to the fourth output node; A sixth Gm cell including an inverting output node connected to the third output node, wherein the third input node and the third output node are connected, and the fourth input node and the fourth output The filter circuit according to claim 10, wherein the filter circuit is connected to the node.
請求項13に記載のフィルタ回路。 The filter circuit according to claim 13, wherein the circuit block further includes a fourth capacitance element connected between the third input node and the fourth input node.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007000264A JP5008125B2 (en) | 2007-01-04 | 2007-01-04 | Filter circuit and semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007000264A JP5008125B2 (en) | 2007-01-04 | 2007-01-04 | Filter circuit and semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008167356A JP2008167356A (en) | 2008-07-17 |
| JP5008125B2 true JP5008125B2 (en) | 2012-08-22 |
Family
ID=39696142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007000264A Expired - Fee Related JP5008125B2 (en) | 2007-01-04 | 2007-01-04 | Filter circuit and semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5008125B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311088A (en) * | 1992-07-23 | 1994-05-10 | At&T Bell Laboratories | Transconductance cell with improved linearity |
| JP4572481B2 (en) * | 2001-04-09 | 2010-11-04 | ソニー株式会社 | Transconductor circuit |
-
2007
- 2007-01-04 JP JP2007000264A patent/JP5008125B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008167356A (en) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3079255A1 (en) | Multipath feedforward band pass amplifier | |
| US9148183B2 (en) | Optimal low power complex filter | |
| EP3039789B1 (en) | Harmonic rejection translational filter | |
| US7042291B2 (en) | Balanced amplifier and filter using the same | |
| Alzaher et al. | Optimal low power complex filters | |
| JP2007049285A (en) | Chopper amplifier circuit and semiconductor device | |
| WO2015135508A1 (en) | Feedforward filter using translational filter | |
| JP2019041155A (en) | OTA circuit and filter | |
| JP5008125B2 (en) | Filter circuit and semiconductor integrated circuit device | |
| US7170338B1 (en) | Chopper stabilization circuits and methods | |
| Kumngern et al. | Voltage-mode low-pass, high-pass, band-pass biquad filter using simple CMOS OTAs | |
| US20070247168A1 (en) | Impedance conversion circuit and intergrated circuit including thereof | |
| Jurisic et al. | Low‐noise, low‐sensitivity, active‐RC allpole filters using impedance tapering | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| US7177613B2 (en) | Reducing noise and distortion in a receiver system | |
| JPH03195208A (en) | Analog filter circuit | |
| US20060068742A1 (en) | High order trans-impedance filter with a single operational amplifier | |
| Martincorena-Arraiza et al. | Low-Power Capacitively Coupled AC Amplifiers With Tunable Ultra Low-Frequency Operation | |
| KR20190021947A (en) | Envelope tracking bias circuit | |
| Jerabek et al. | Pseudo-differential electronically controllable second-order band-pass filter using modified current differencing/summing units | |
| JP2001339275A (en) | Filter circuit and detecting circuit using the same | |
| JP2004007529A (en) | Switched capacitor filter circuit and its manufacturing method | |
| JP2006148320A (en) | Switched capacitor filter | |
| JP2010093560A (en) | Band pass filter | |
| Csipkes et al. | An analog array approach to variable topology filters for multi-mode receivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |