JP5081334B2 - 不揮発性記憶素子、その製造方法 - Google Patents

Description

本発明は、不揮発性半導体素子、その製造方法、及び不揮発性記憶素子の設計支援方法に関し、特に、電圧パルスの印加により、抵抗値が変化する抵抗変化型の不揮発性半導体記憶素子およびその製造方法等に関する。

近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、抵抗変化素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。

こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。それに対して、抵抗変化層を記憶部の材料として用いる抵抗変化素子（抵抗変化型メモリ）の場合、２端子の抵抗変化素子で構成される単純な構造の記憶素子（不揮発性記憶素子）で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。抵抗変化層を記憶部の材料として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗および高抵抗の２値を明確に区別し、低抵抗と高抵抗との間を高速に安定して変化させること、また、これら２値が不揮発的に保持されることがメモリ特性の安定上必要になる。

そのため、不揮発性記憶素子では、メモリ特性の安定および記憶素子の微細化を目的とする種々の提案がなされている。このような不揮発性記憶素子を構成する抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた抵抗変化素子が提案されている。例えば特許文献１では、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化する抵抗変化素子が開示されている。この抵抗変化素子は、下部電極と抵抗変化層と上部電極とを有しており、二次元的もしくは三次元的に配置されて、メモリアレイを構成している。また、この抵抗変化素子の抵抗変化層は、第１の抵抗変化層と第２の抵抗変化層の積層構造とから構成されており、第１の抵抗変化層と第２の抵抗変化層とは同種の遷移金属酸化物から構成されている。また、第２の抵抗変化層を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を形成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。

国際公開第２００８／１４９４８４号 国際公開第２００８／１２６３６５号

しかしながら、上述したような従来の不揮発性記憶素子においては、以下のような問題がある。

抵抗変化層として酸素不足型のタンタル酸化物層などの遷移金属酸化物を用いた場合、抵抗変化層を酸素含有率の高い層（高濃度層）と酸素含有率の低い層（低濃度層）との積層構造で構成することにより、安定した動作が得られる。ここで、酸素不足型の金属酸化物とは、化学量論的組成（ストイキオメトリな組成）を有する金属酸化物より酸素含有量が少ない金属酸化物を指し、上述のタンタル酸化物の場合は、その組成をＴａＯ_ｘで表すと、ストイキオメトリな組成を有するタンタル酸化物はＴａＯ_２．５（つまりＴａ_２Ｏ_５）となるので、酸素不足型のタンタル酸化物のｘの値は０＜ｘ＜２．５となる。ｘの範囲は当該遷移金属が有する価数の値により異なる。一般的に化学量論的組成（ストイキオメトリな組成）を有する金属酸化物は絶縁性を示すが、酸素不足型の金属酸化物は半導体的な特性を示すことがある。

しかし、抵抗変化層がこのような高濃度層（高抵抗層）と低濃度層（低抵抗層）の積層構造で構成される場合、最初に電気信号を印加する時の初期抵抗値は、初期状態の高抵抗層により通常の抵抗変化時の高抵抗状態の抵抗値よりも高くなっており、そのままでは、電気信号（通常の電気的パルス）を与えても抵抗変化しないので抵抗変化特性を得ることはできない。

抵抗変化特性を得るためには、初期状態の抵抗変化層に高電圧の電気的パルスを印加して、電気的なパスを高抵抗層内に形成する（高抵抗層をブレイクダウンさせる）必要がある。このような処理は初期ブレイクダウンと呼ばれている。この高電圧の電気的パルスの電圧（初期ブレイクダウン電圧）は、メモリとして抵抗変化層を低抵抗状態から高抵抗状態へ、あるいは高抵抗状態から低抵抗状態へ変化させるために必要な通常の電気的パルスの電圧に比べて高く、このような高電圧の電気的パルスを発生させるための特別な回路が必要である。つまり、高電圧の電気的パルスを発生させるための特別な回路が、通常の電気的パルスを発生させるための回路とは別に必要になるという問題がある。

また、この問題に対して、抵抗変化層の高濃度層の膜厚を薄くすることで初期ブレイクダウンに必要な電気的パルス電圧を低下させることも可能ではあるが、抵抗変化層の高濃度層の膜厚を薄くすることは不揮発性記憶素子およびそれを用いたデバイスの信頼性の観点から望ましくない。つまり、初期ブレイクダウンに必要な電気的パルス電圧を小さくするために抵抗変化層の高濃度層の膜厚を薄くすると抵抗変化素子の抵抗値がばらつき、信頼性が低下するという問題がある。

本発明は、このような事情に鑑みてなされたものであり、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、かつ、不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子、その製造方法、及び不揮発性記憶素子の設計支援方法を提供することを目的とする。

上記目的を達成するために、本発明の第一の態様（ａｓｐｅｃｔ）の不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極及び前記第２電極の間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを有する抵抗変化素子と、所定の抵抗値を有し、前記抵抗変化素子に積層される固定抵抗層と、を備え、前記抵抗変化層は、酸素不足型の第１の遷移金属酸化物層と、前記第１の遷移金属酸化物層よりも高い酸素含有率をもつ第２の遷移金属酸化物絶縁層と、を有し、前記所定の抵抗値は、７０Ω以上かつ１０００Ω以下である。

この構成のように、７０Ω以上かつ１０００Ω以下である固定抵抗層を一体的に備えることにより、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができる。なお、７０Ω以上かつ１０００Ω以下である固定抵抗層を、例えば抵抗変化素子に外付けた場合すなわち非一体的に備える場合には、初期ブレイクダウンに必要な電気的パルス電圧は小さくならない。

このように、７０Ω以上かつ１０００Ω以下である固定抵抗層を一体的に備えることにより、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができるので、抵抗変化層の高濃度層の膜厚を抵抗値の必要以上に薄くしなくてよい。したがって、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、かつ、不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子を実現できる。

ここで、前記第１電極は、前記固定抵抗層上に配置され、前記第１の遷移金属酸化物層は、前記第１電極上に配置され、前記第２の遷移金属酸化物層は、前記第１の遷移金属酸化物層上に配置され、前記第２電極は、前記第２の遷移金属酸化物層上に配置され、前記固定抵抗層は、前記抵抗変化素子と電気的に接続されているとしてもよい。

また、前記固定抵抗層は、前記第２電極上に配置され、前記第２電極は、前記第２の遷移金属酸化物層上に配置され、前記第２の遷移金属酸化物層は、前記第１の遷移金属酸化物層上に配置され、前記第１の遷移金属酸化物層は、前記第１電極上に配置され、前記固定抵抗層は、前記抵抗変化素子と電気的に接続されているとしてもよい。

また、前記第２電極は、前記固定抵抗層上に配置され、前記第２の遷移金属酸化物層は、前記第２電極上に配置され、前記第１の遷移金属酸化物層は、前記第２の遷移金属酸化物層上に配置され、前記第１電極は、前記第２の遷移金属酸化物層上に配置され、前記固定抵抗層は、前記抵抗変化素子と電気的に接続されているとしてもよい。

また、前記固定抵抗層は、前記第１電極上に配置され、前記第１電極は、前記第１の金属酸化物層上に配置され、前記第１の遷移金属酸化物層は、前記第２の遷移金属酸化物層上に配置され、前記第２の遷移金属酸化物層は、前記第２電極上に配置され、前記固定抵抗層は、前記抵抗変化素子と電気的に接続されているとしてもよい。

ここで、前記第２の電極を構成する材料の標準電極電位は、前記第１の電極を構成する材料及び前記抵抗変化層を構成する遷移金属の標準電極電位のいずれよりも大きいとするのが好ましい。

また、前記抵抗変化層は、タンタル酸化物、ハフニウム酸化物及びジルコニウム酸化物の内から選ばれる１つの酸素不足型の遷移金属酸化物層で構成されているとするのが好ましい。

ここで、好ましくは、前記所定の抵抗値は、７０Ω以上かつ４２０Ω以下である。

また、前記固定抵抗層は、窒素チタンアルミニウムで構成されているとしてもよく、前記固定抵抗層は、タンタル酸化物で構成されているとしてもよい。

また、上記目的を達成するために、本発明の一の態様における不揮発性記憶素子の製造方法は、半導体基板上に、７０Ω以上かつ１０００Ω以下である所定の抵抗値を有する固定抵抗層を形成する工程と、前記固定抵抗層上に第１電極を形成する工程と、前記第１電極上に、酸素不足型の第１の遷移金属酸化物と、前記第１の遷移金属酸化物より酸素含有率が高く絶縁物である第２の遷移金属酸化物と、を備える抵抗変化層を形成する工程と、前記抵抗変化層上に第２電極を形成する工程と、を含む。

また、上記目的を達成するために、本発明の一の態様における不揮発性記憶素子の製造方法は、半導体基板上に、第１電極を形成する工程と、前記第１電極上に、酸素不足型の第１の遷移金属酸化物と、前記第１の遷移金属酸化物より酸素含有率が高く絶縁物である第２の遷移金属酸化物と、を備える抵抗変化層を形成する工程と、前記抵抗変化層上に第２電極を形成する工程と、前記第２電極上に、７０Ω以上かつ１０００Ω以下である所定の抵抗値を有する固定抵抗層を形成する工程と、を含む。

また、上記目的を達成するために、本発明の一の態様における不揮発性記憶素子の製造方法は、上記第一の態様に記載の不揮発性記憶素子の製造方法であって、前記固定抵抗層の所定の抵抗値を決定する設計ステップと、前記設計ステップで決定された所定の抵抗値に従って前記不揮発性記憶素子を製造する製造ステップとを含み、前記設計ステップは、前記固定抵抗層の抵抗値と前記不揮発性記憶素子の初期化電圧との依存関係を算出する算出ステップと、設計の対象となる不揮発性記憶素子に要求される初期化電圧を受け付ける受け付けステップと、前記算出ステップで算出された依存関係を参照することで、前記受け付けステップで受け付けた初期化電圧に対応する前記固定抵抗層の所定の抵抗値を特定する特定ステップと、前記特定ステップで特定された所定の抵抗値を出力する出力ステップとを含む。

ここで、前記算出ステップでは、前記固定抵抗層の前記抵抗値が異なる複数の不揮発性記憶素子を実験的に製造する実験製造ステップと、前記実験製造ステップで製造された固定抵抗層の抵抗値が異なる複数の不揮発性記憶素子を初期化することで、初期化電圧を計測及び収集する計測ステップと、前記複数の不揮発性記憶素子について、前記固定抵抗層の各抵抗値と対応する前記初期化電圧とを関係づけることで、前記依存関係を決定する決定ステップとを含むとするのが好ましい。

本発明によれば、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、かつ、不揮発性記憶素子の抵抗値のばらつきを低減し、信頼性の高い不揮発性記憶素子、その製造方法、及び不揮発性記憶素子の設計支援方法を実現することができる。

具体的には、抵抗変化素子に固定抵抗層を積層（一体的に形成）することにより、固定抵抗を配線を介して離れて接続される場合に比べて、配線遅延等の影響で電圧降下を起こさずに、酸素濃度の高い高抵抗層に掛かる電圧分配を安定させてブレイク電圧を低減することができる。それにより、ブレイク電圧の低電圧化とともに、メモリの微細化・大容量化に貢献できる。

図１は、本発明の実施の形態１に係る不揮発性記憶素子の構成例を示す断面図である。 図２は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を説明するためのフローチャートである。 図３は、従来の不揮発性記憶素子の構成例を示す断面図である。 図４は、本発明の実施の形態１に係る不揮発性記憶素子と従来の不揮発性記憶素子とにおける初期ブレイクダウン電圧の比較図である。 図５は、本発明の実施の形態１に係る不揮発性記憶素子と従来の不揮発性記憶素子とにおける初期抵抗及びそのばらつきの比較図である。 図６は、本発明の実施の形態１に係る不揮発性記憶素子における固定抵抗値と初期ブレイクダウン電圧との関係を示す図である。 図７は、本発明の実施の形態１に係る不揮発性記憶素子における抵抗変化層の抵抗値とパルス印加回数との関係を示す図である。 図８は、本発明の実施の形態１に係る不揮発性記憶素子と従来の不揮発性記憶素子とにおける抵抗値変化を示す図である。 図９は、本発明の実施の形態１に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。 図１０は、本発明の実施の形態１に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。 図１１は、本発明の実施の形態１の変形例１に係る不揮発性記憶素子の構成例を示す断面図である。 図１２は、本発明の実施の形態１の変形例２に係る不揮発性記憶素子の構成例を示す断面図である。 図１３は、本発明の実施の形態１の変形例２に係る不揮発性記憶素子の製造方法を説明するためのフローチャートである。 図１４は、本発明の実施の形態１の変形例３に係る不揮発性記憶素子の構成例を示す断面図である。 図１５は、本発明の実施の形態２に係る不揮発性記憶装置の構成を示すブロック図である。 図１６は、図１５に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。 図１７は、図１５に示される不揮発性記憶装置における不揮発性記憶素子の構成を示す断面図である。 図１８は、図１５に示される不揮発性記憶装置を多層化した構造におけるメモリセルアレイの構成を示す斜視図である。 図１９は、本発明の実施の形態３に係る不揮発性記憶装置の構成を示すブロック図である。 図２０は、図１９に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。 図２１は、本発明の実施の形態３に係る不揮発性記憶装置と従来例における不揮発性記憶装置の不揮発性記憶素子の初期ブレイクダウン時間を評価した結果の比較図である。 図２２は、本発明の実施の形態４における不揮発性記憶素子の設計支援方法に関する全体的な手順を示すフローチャートである。 図２３は、図２２におけるステップ１０の詳細な手順を示すフローチャートである。

以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一または相当する要素には同一の符号を付しその説明は省略する場合がある。

（実施の形態１）
［不揮発性記憶素子の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶素子の構成例を示す断面図である。

図１に示す不揮発性記憶素子１００は、抵抗変化型の不揮発性記憶素子であり、基板１０１と、その基板１０１上に形成された絶縁層である酸化物層１０２と、その酸化物層１０２上に形成された固定抵抗層１０８と、固定抵抗層１０８上に形成された抵抗変化素子１０４ａとを備える。

抵抗変化素子１０４ａは、第１電極である第１電極層１０３と、第２電極である第２電極層１０５と、第１電極層１０３および第２電極層１０５に挟まれた抵抗変化層１０４とで構成されている。一例としては、図１に示すように、固定抵抗層１０８上に第１電極層１０３と抵抗変化層１０４と、第２電極層１０５とがこの順に積層されている。

抵抗変化層１０４は、第１電極層１０３と第２電極層１０５との間に介在し、第１電極層１０３及び第２電極層１０５との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する。また、抵抗変化層１０４は、酸素不足型の酸素含有率が低い第１の遷移金属酸化物と、酸素含有率が低い第１の遷移金属酸化物層よりも高い酸素含有率をもつ第２の遷移金属酸化物層とを有する。具体的には、抵抗変化層１０４は、遷移金属酸化物で構成されており、第１電極層１０３に接し、酸素不足型の遷移金属酸化物で構成される第１の遷移金属酸化物層１０６と、第２電極層１０５に接し、第１の遷移金属酸化物層１０６よりも酸素含有率が高い遷移金属酸化物で構成される第２の遷移金属酸化物層１０７との少なくとも２層を有した積層構造で構成されている。

第１の遷移金属酸化物層１０６と第２の遷移金属酸化物層１０７とは、一例としてはタンタル酸化物で構成される。ここで、第１の遷移金属酸化物層１０６を構成するタンタル酸化物は、ＴａＯ_ｘと表した場合に０＜ｘ＜２．５を満足するものである。また、第２の遷移金属酸化物層１０７を構成するタンタル酸化物は、ＴａＯ_ｙと表した場合にｘ＜ｙを満足するものである。特に、抵抗変化素子として安定した動作を実現するためには、ＴａＯ_ｘは、０．８≦ｘ≦１．９を満足することが好ましく、ＴａＯ_ｙは、２．１≦ｙを満足することが好ましい。なお、ＴａＯ_ｙは、２．１≦ｙを満足することで、絶縁性を示すことになる。ＴａＯ_ｙは、ｙ＝２．５で理想的な絶縁性を示す。また、第１の遷移金属酸化物層１０６の膜厚は例えば２０ｎｍ以上〜１００ｎｍ以下程度であり、第２の遷移金属酸化物層１０７の膜厚は例えば２ｎｍ以上〜１２ｎｍ以下程度である。

なお、このように構成される抵抗変化層１０４（第１の遷移金属酸化物層１０６）は、比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に形成することができる。

第２電極層１０５は、抵抗変化層１０４のうち酸素含有率が高い第２の遷移金属酸化物層１０７に接しており、抵抗変化層１０４を構成する遷移金属の標準電極電位より大きい標準電極電位を有する電極材料、例えば５０ｎｍのイリジウム（Ｉｒ）で構成されていることが好ましい。ここで、標準電極電位は、その値が大きいほど酸化されにくい性質を有する。

第１電極層１０３は、抵抗変化層１０４のうち酸素含有率が低い第１の遷移金属酸化物層１０６に接しており、例えば１００ｎｍの窒化タンタル（ＴａＮ）で構成されている。なお、第１電極層１０３の材料（電極材料）は、第２電極層１０５を構成する材料より標準電極電位が小さい材料、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等が好ましい。そのような構成とすることで、第２電極層１０５近傍の第２の遷移金属酸化物層１０７において選択的に第２の遷移金属酸化物層１０７の酸化還元反応が起こり、より安定した抵抗変化特性が得られるからである。

固定抵抗層１０８は、通常の配線抵抗等の導体よりも高い、所定の抵抗値を有し、抵抗変化素子１０４ａに積層される。具体的には、固定抵抗層１０８は、酸化物層１０２上、かつ、第１電極層１０３の下に形成されている。言い換えると、固定抵抗層１０８は酸化物層１０２上に形成され、固定抵抗層１０８の上に抵抗変化素子１０４ａ（第１電極層１０３）が積層されている。そして固定抵抗層１０８は、抵抗変化素子１０４ａの第１電極である第１電極層１０３と電気的に接続されている。

固定抵抗層１０８は、例えば５０ｎｍの厚さの窒化チタンアルミニウム（ＴｉＡｌＮ）で形成される。固定抵抗層１０８の所定の抵抗値（以降、固定抵抗値とも記載）は、７０Ω〜１０００Ωであり、好ましくは１００Ωである。なお、固定抵抗層１０８は、７０Ω〜１０００Ωの範囲に制御しやすいＴａＮ、ＴａＯ_ｘ等の材料で形成されるとしてもよい。

なお、図１では固定抵抗層１０８は、抵抗変化素子１０４ａの下側、すなわち第１電極層１０３が抵抗変化層１０４と接する側とは反対側に積層されるが、それに限られない。第１電極層１０３が、例えば、抵抗変化層１０４の第１の遷移金属酸化物層１０６の下に積層される窒化タンタル（ＴａＮ）と当該ＴａＮの下に積層される窒化チタン（ＴｉＮ、下地酸化膜との密着層）で構成されている場合（積層構造）には、固定抵抗層１０８は、それらＴａＮとＴｉＮとの間に配置されて形成されているとしてもよい。つまり、固定抵抗層１０８は、第１電極層１０３の密着層であるＴｉＮ上に配置され、前記第１電極の一部を構成する前記ＴａＮの下に配置されているとしてもよい。

基板１０１は、例えばシリコン単結晶基板または半導体基板が用いられるが、これらに限定されるわけではない。また、酸化物層１０２は、例えばシリコン酸化物層（ＳｉＯ_２）で構成されるが、絶縁層として機能する限り特に限定されない。

この不揮発性記憶素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧（電気信号）を第１電極層１０３と第２電極層１０５との間に印加する。電圧印加の方向（電圧の極性）に従い、不揮発性記憶素子１００の抵抗変化層１０４の抵抗値が、増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。

以上のように不揮発性記憶素子１００は構成される。不揮発性記憶素子１００では、電極の下に固定抵抗層１０８が形成されていることにより、初期ブレイクダウン電圧を低電圧化することができる。なお、７０Ω以上かつ１０００Ω以下である固定抵抗を、例えば抵抗変化素子に外付けした場合、すなわち非一体的に備える場合には、初期ブレイクダウンに必要な電気的パルス電圧は小さくならない。このように、本実施形態に係る不揮発性記憶素子１００では、電極の下に固定抵抗層１０８が形成されていることにより、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、抵抗変化層の高濃度層（第２の遷移金属酸化物層１０７）の膜厚を必要以上に薄くしなくてよいので、不揮発性記憶素子１００の抵抗値のばらつきを抑制することができる。つまり、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、かつ、不揮発性記憶素子の抵抗値のばらつきを低減することができる。

また、予め酸素含有率の低い第１の遷移金属酸化物層１０６と酸素含有率の高い第２の遷移金属酸化物層１０７との少なくとも２層の積層構造にて抵抗変化層１０４を形成することにより、不揮発性記憶素子１００は抵抗変化動作を安定して行うことができる。

以上により、ブレイク電圧の低電圧化とともに、メモリの微細化・大容量化に貢献できる。

［不揮発性記憶素子の製造方法］
次に、以上のように構成される不揮発性記憶素子１００の製造方法について説明する。

図２は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を説明するためのフローチャートである。

まず、半導体基板上に、所定の抵抗値を有する固定抵抗層を形成する（Ｓ１０）。具体的には、基板１０１上に、ＳｉＯ_２から構成されて絶縁層となる厚さ２００ｎｍの酸化物層１０２を熱酸化法またはＣＶＤ法により形成する。そして、固定抵抗層１０８として厚さ５０ｎｍのＴｉＡｌＮ薄膜を、酸化物層１０２上に形成する。ここで、固定抵抗層の抵抗値は約１００Ωである。

次に、固定抵抗層上に第１電極を形成する（Ｓ１１）。具体的には、第１電極層１０３として厚さ１００ｎｍのＴａＮ薄膜を固定抵抗層１０８上に形成する。

次に、酸素不足型の第１の遷移金属酸化物と、第１の遷移金属酸化物より酸素含有率が高い第２の遷移金属酸化物とから構成される抵抗変化層を第１電極上に形成する（Ｓ１２）。具体的には、例えば、第１電極層１０３上に、まず、抵抗変化層１０４の第１の遷移金属酸化物層１０６として第１のタンタル酸化物層を形成する。この第１のタンタル酸化物層の膜厚は、例えば、２０ｎｍ以上〜１００ｎｍ以下程度である。ここで、抵抗変化層１０４の形成には、例えばＴａターゲットを用い、アルゴンと酸素の混合プラズマ中でスパッタして、タンタル酸化物を堆積させる、いわゆる反応性ＲＦスパッタ法を用いることができる。このとき、タンタル酸化物層中の酸素含有率は、反応性スパッタ時のアルゴンと酸素の流量比を調節することにより酸素不足型のタンタル酸化物層を形成することができる。なお、抵抗変化層１０４の形成において、タンタル酸化物をターゲットとすることによって、Ｏ_２等の反応性ガスを使用しないスパッタ法を用いるようにしてもよい。続いて、第１のタンタル酸化物層に酸化処理を行い、最表面層に酸素含有率のより高い第２の遷移金属酸化物層１０７として第２のタンタル酸化物層を膜厚２ｎｍ以上〜１２ｎｍ以下の範囲で形成する。このようにして抵抗変化層１０４は、抵抗変化層１０４を構成する遷移金属酸化物が酸素濃度の異なる複数層（第１の遷移金属酸化物層１０６および第２の遷移金属酸化物層１０７）から構成された積層構造となるように、第１電極層１０３上に形成される。

最後に、抵抗変化層上に第２電極を形成する（Ｓ１３）。具体的には、抵抗変化層１０４上に、第２電極層１０５として厚さ５０ｎｍのイリジウム層をＤＣスパッタ法により形成する。

以上のようにして、不揮発性記憶素子１００は製造される。

［不揮発性記憶素子の初期ブレイクダウン電圧］
次に、不揮発性記憶素子１００における初期ブレイクダウン電圧を説明する。

図３は、従来の不揮発性記憶素子の構成例を示す断面図である。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。図４は、本発明の実施の形態１に係る不揮発性記憶素子と従来の不揮発性記憶素子とにおける初期ブレイクダウン電圧の比較図である。

図４の右部では、本実施の形態に係る不揮発性記憶素子１００に対する初期ブレイクダウン電圧（図中のＢ）及びそのばらつきを示しており、図４の左部では、固定抵抗層の持たない図３に示す従来の不揮発性記憶素子２００に対する初期ブレイクダウン電圧（図中のＡ）及びそのばらつきを示している。つまり、図４は、固定抵抗層１０８が一体的に形成された不揮発性記憶素子１００の構造における初期ブレイクダウン電圧と、固定抵抗層を持たない従来の不揮発性記憶素子の構造における初期ブレイクダウン電圧とを比較したグラフである。なお、図４の縦軸は、初期ブレイクダウン電圧値（Ｖ）を示している。

図４から、固定抵抗層を持たない従来構造である不揮発性記憶素子２００は、初期ブレイクダウン電圧が高く、そのばらつきも大きいことがわかる。それに対して、固定抵抗を一体的に有する不揮発性記憶素子１００は、従来構造である不揮発性記憶素子２００に比べて、全体的に初期ブレイクダウン電圧の平均値が０．５Ｖ程度低く、その電圧ばらつきも半分以下と小さいことがわかる。

また、図５は、本発明の実施の形態１に係る不揮発性記憶素子と、固定抵抗層を持たない従来の不揮発性記憶素子２００とにおける初期抵抗及びそのばらつきの比較図である。図５の右部には、本実施の形態の不揮発性記憶素子１００の初期抵抗が示されており、図５の左部には、従来の不揮発性記憶素子２００の初期抵抗が示されている。なお、図５の縦軸は、初期抵抗値（Ω）を示している。図５に示されるように、初期抵抗値については、抵抗値の大きさおよびばらつきについて、実施の形態１と従来構造とでは有意差がみられないことがわかる。

以上から、固定抵抗層１０８が積層された不揮発性記憶素子１００は、初期抵抗を変動させることなく、初期ブレイクダウン電圧及びそのばらつきを低減できることがわかる。

［固定抵抗値の範囲］
図６は、本発明の実施の形態１に係る不揮発性記憶素子における固定抵抗値と初期ブレイクダウン電圧の関係を示す図である。ここで、縦軸が初期ブレイクダウン電圧値（Ｖ）を示し、横軸が固定抵抗値（Ω）を示している。固定抵抗値とは、固定抵抗層１０８の有する所定の抵抗値のことである。

図６は、不揮発性記憶素子１００に積層された固定抵抗層１０８の固定抵抗値とそれに対する初期ブレイクダウン電圧及びそのばらつきを示しており、固定抵抗層１０８の材料として、窒化チタンアルミニウム（ＴｉＡｌＮ）及び酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用いて固定抵抗値を変動させた場合の実験結果を示している。ＴｉＡｌＮの抵抗値は７０Ω、ＴａＯ_ｘの抵抗値は１００Ω、４２０Ω、１０００Ωのときの初期ブレイクダウン電圧値を示している。また、図６には、固定抵抗層１０８を持たない（つまり固定抵抗値０Ωの）場合の初期ブレイクダウン電圧及びそのばらつきも示されている。

本発明の実施の形態１に係る不揮発性記憶素子の初期抵抗値は１０^８Ω程度以上であり、初期ブレイクダウン後の高抵抗状態の抵抗値は１０^５Ω程度、低抵抗状態の抵抗値は１０^４Ω程度である。また、初期ブレイクダウンは、正パルスと負パルスとを１組として不揮発性記憶素子の電極間に印加した後、抵抗値を測定し、ブレイクダウンが起こるまで徐々に電圧を増加させる。

図６からわかるように、固定抵抗層１０８を持たない場合（固定抵抗層１０８を設けない場合）は、初期ブレイクダウン電圧値は、２．５Ｖ〜５．１Ｖ程度までばらつきが生じている。一方、固定抵抗層１０８を設けた場合には、ＴｉＡｌＮ及びＴａＯ_ｘともに、１００Ω付近で最も初期ブレイクダウン電圧が低いものの、更に固定抵抗値が増えると逆にブレイクダウン電圧が上昇している。これは固定抵抗値が高いと抵抗変化素子への電圧分配が小さくなり、抵抗変化素子に十分な電圧印加ができずに、逆にブレイクダウンがしにくくなってしまうことを示している。また、固定抵抗層１０８の材料としてＴａＯ_ｘを用いた場合には１０００Ωのときに、固定抵抗層１０８を設けない場合とほぼ同じ初期ブレイクダウン電圧を示している。

以上の結果から、固定抵抗層１０８が設けられた不揮発性記憶素子１００では、固定抵抗層１０８が設けられていない従来構造の不揮発性記憶素子２００よりも初期ブレイクダウン電圧を低くできる固定抵抗値の範囲があり、その範囲は、７０Ω以上１０００Ω以下であるといえる。さらには、７０Ω以上４２０Ω以下がより好ましい。このような構成とすることにより、固定抵抗を設けない素子構造の場合と比べて、初期ブレイクダウン電圧を低くでき、かつそのばらつきを半分以下に低減することができる。

なお、遷移金属酸化物層はタンタル酸化物の積層構造であるとして説明したが、それに限らない。それに代えて、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。これらの積層構造の初期抵抗は、図５に示すタンタル酸化物の積層構造の場合の初期抵抗値のオーダ（１０^７〜１０^８Ω）と近似しているため、同様の効果を奏すると考えられる。

［不揮発性記憶素子の抵抗変化特性］
次に、不揮発性記憶素子１００に対して電気的パルスを印加した場合の抵抗変化特性について説明する。以下、固定抵抗層１０８を構成する材料はＴｉＡｌＮで、その抵抗値は１００Ω程度であるとして説明する。また、以下では、抵抗変化層１０４の膜厚が約５０ｎｍ（そのうち第２の遷移金属酸化物層１０７の膜厚は５ｎｍ）であり、直径０．５μｍのパターンのものであるとして説明する。なお、以降の説明においても、特に断りがない場合、抵抗変化層１０４のサイズはこのとおりとする。

図７は、本発明の実施の形態１に係る不揮発性記憶素子における抵抗変化層の抵抗値とパルス印加回数との関係を示す図である。図７には、第１電極層１０３と第２電極層１０５との間にパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスが交互に印加されたときの抵抗値変化が示されている。

電極間（第１電極層１０３と第２電極層１０５との間）に２種類の電気的パルスを交互に印加することにより、抵抗変化層１０４の抵抗値は可逆的に変化する。具体的には、図７において、まず初期抵抗状態が１０^８Ωの不揮発性記憶素子に負の初期ブレイクダウン電圧パルス（−４．１Ｖ、１００ｎｓ）を印加して１０ｋΩ程度の低抵抗状態にする。そして、正電圧パルス（＋２．４Ｖ、１００ｎｓ）を印加して１００ｋΩ程度の高抵抗状態に戻す。その後、負電圧パルス（電圧−１．５Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が減少して１０ｋΩ（１Ｅ＋０４Ω、低抵抗値）となり、正電圧パルス（電圧＋２．４Ｖ、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が増加して１００ｋΩ（１Ｅ＋０５Ω、高抵抗値）となっている。なお、第１電極層１０３を基準に第２電極層１０５に正の電圧を印加した場合を「正電圧」とし、第１電極層１０３を基準に第２電極層１０５に負の電圧を印加した場合を「負電圧」とする。以降においても、定義は同様とする。

図７から、不揮発性記憶素子１００は、低抵抗値と高抵抗値との間で安定して遷移する抵抗変化特性を示すことがわかる。

なお、ここで−４．１Ｖという高い初期ブレイクダウン電圧を印加しているのは、メモリアレイ内のメモリセルの初期ブレイクダウン電圧のばらつきに対するマージンを考慮して高めの電圧値に設定しているためである。

図８は、本発明の実施の形態１に係る不揮発性記憶素子と従来の不揮発性記憶素子とにおける抵抗値変化を示す図である。図８の右部には、不揮発性記憶素子１００の抵抗変化層１０４の抵抗値変化が示されており、図８の左部には、固定抵抗層を持たない従来の不揮発性記憶素子２００の抵抗変化層１０４の抵抗値変化を示している。なお、図８の縦軸は、電流値（μＡ）を示している。

図８に示されるように、低抵抗状態（１０ｋΩ）における電流値（ＬＲ電流値）と高抵抗状態（１００ｋΩ）における電流値（ＨＲ電流値）の場合において、従来の不揮発性記憶素子２００と本実施の形態の不揮発性記憶素子１００とでは有意差が見られず、いずれの場合も、ＬＲ電流値は約４０μＡ、ＨＲ電流値は約５μＡである。

以上より、不揮発性記憶素子１００での構成すなわち抵抗変化素子１０４ａに固定抵抗層１０８を積層しても、抵抗変化特性への悪影響はないといえる。

［不揮発性記憶素子の動作例］
次に、本実施の形態の不揮発性記憶素子１００のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。

図９は、本発明の実施の形態１に係る不揮発性記憶素子において情報を書き込む場合の動作例を示す図である。

不揮発性記憶素子１００において、図９に示されるように、第１電極層１０３と第２電極層１０５との間に、振幅が所定の閾値電圧以上でパルス幅が１００ｎｓで極性が異なる２種類の電気的パルスを交互に印加すると、抵抗変化層１０４の抵抗値が変化する。すなわち、負電圧パルス（電圧Ｅ１、パルス幅１００ｎｓ）を電極間（第１電極層１０３と第２電極層１０５との間）に印加した場合、抵抗変化層１０４の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２、パルス幅１００ｎｓ）を電極間に印加した場合、抵抗変化層１０４の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。ここで、電圧Ｅ１は、例えば−１．５Ｖであり、電圧Ｅ２は例えば＋２．４Ｖである。

図９に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、抵抗変化層１０４の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、抵抗変化層の抵抗値が低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。

図１０は、本発明の実施の形態１に係る不揮発性記憶素子において情報を読み出す場合の動作例を示す図である。

不揮発性記憶素子１００において、図１０に示されるように、情報の読み出しを行う場合、抵抗変化層１０４の抵抗値を変化させるときに印加する電気的パルスよりも十分振幅の小さい読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜、例えば０．５Ｖ）を電極間に印加する。その結果、抵抗変化層１０４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。

図１０に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値Ｉａが検出された場合は、例えば情報「１」が、出力電流値Ｉｂが検出された場合は、例えば情報「０」がそれぞれ読み出されることになる。

以上のように、第１電極層１０３と第２電極層１０５とに挟まれた抵抗変化層１０４が記憶部として機能することにより、不揮発性記憶素子１００はメモリとして動作することができる。

なお、上記では、不揮発性記憶素子１００は、固定抵抗層１０８上に第１電極層１０３と、抵抗変化層１０４と、第２電極層１０５とがこの順に積層された抵抗変化素子１０４ａを有するとして説明したがそれに限らない。それを以下の変形例で説明する。

（変形例１）
図１１は、本発明の実施の形態１の変形例１に係る不揮発性記憶素子の構成例を示す断面図である。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図１１に示す不揮発性記憶素子１５０が図１に示す不揮発性記憶素子１００と異なる点は、不揮発性記憶素子１００における抵抗変化素子１０４ａが上下反転した抵抗変化素子１５４ａを備えていることである。

具体的には、図１１に示す不揮発性記憶素子１５０は、基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された固定抵抗層１０８と、固定抵抗層１０８上に形成された抵抗変化素子１５４ａとを備える。そして、抵抗変化素子１５４ａは、固定抵抗層１０８上に形成された第２電極である第２電極層１０５と、第２電極層１０５上に形成された抵抗変化層１０４と、抵抗変化層１０４上に形成された第１電極である第１電極層１０３とを備えている。抵抗変化層１０４は、実施の形態１同様に、遷移金属酸化物で構成されており、第１電極層１０３に接し、酸素不足型の遷移金属酸化物で構成される第１の遷移金属酸化物層１０６と、第２電極層１０５に接し、第１の遷移金属酸化物層１０６よりも酸素含有率が高い遷移金属酸化物で構成される第２の遷移金属酸化物層１０７との少なくとも２層を有した積層構造で構成されている。固定抵抗層１０８は、所定の抵抗値を有し、抵抗変化素子１５４ａに積層される。具体的には、酸化物層１０２上、かつ、第２電極層１０５の下に形成されている。

以上のように不揮発性記憶素子１５０は構成される。

この変形例１における構造、すなわち不揮発性記憶素子１５０では、高酸素濃度酸化物層である第２の遷移金属酸化物層１０７の形成後に、低酸素濃度酸化物層である第１の遷移金属酸化物層１０６を形成することになる。そのため、第２の遷移金属酸化物層１０７から第１の遷移金属酸化物層１０６へ酸素が拡散することを抑制しやすいという効果を奏する。

なお、本変形例の不揮発性記憶素子１５０では、第２の遷移金属酸化物層１０７は、第１の遷移金属酸化物層１０６を酸化するという方法では形成できない。そのため、例えば、反応性スパッタリングにおいて、遷移金属または遷移金属酸化物ターゲットを用い、堆積時のスパッタガス雰囲気に含まれる酸素含有量を調整することにより酸素含有率がより高い第２の遷移金属酸化物層１０７を形成する。

（変形例２）
図１２は、本発明の実施の形態１の変形例２に係る不揮発性記憶素子の構成例を示す断面図である。なお、図１と同様の要素には同一の符号を付しており、詳細な説明は省略する。

図１２に示す不揮発性記憶素子３００は、図１に示す不揮発性記憶素子１００に対して、固定抵抗層３０８が抵抗変化素子１０４ａの第２電極層１０５の上に積層されている点で構成が異なる。すなわち、図１２に示す不揮発性記憶素子３００は、基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された抵抗変化素子１０４ａと、抵抗変化素子１０４ａ上に形成された固定抵抗層３０８とを備える。

抵抗変化素子１０４ａは、実施の形態１と同様に、遷移金属酸化物で構成されており、第１電極層１０３と、第１電極層１０３上に形成された抵抗変化層１０４と、抵抗変化層１０４上に形成された第２電極層１０５とを備えている。抵抗変化層１０４は、第１電極層１０３に接し、酸素不足型の遷移金属酸化物で構成される第１の遷移金属酸化物層１０６と、第２電極層１０５に接し、第１の遷移金属酸化物層１０６よりも酸素含有率が高い遷移金属酸化物で構成される第２の遷移金属酸化物層１０７の少なくとも２層を有した積層構造で構成されている。そして、不揮発性記憶素子３００は、第２電極層１０５上に固定抵抗層３０８を備える。すなわち、固定抵抗層３０８は、所定の抵抗値を有し、抵抗変化素子１０４ａの第２電極層１０５上に積層される。

以上のように不揮発性記憶素子３００は構成される。

この変形例２における構造、すなわち不揮発性記憶素子３００では、固定抵抗層３０８が、第２電極層１０５への配線を接続する際のビアホールを形成する際のエッチング突き抜け防止層としての役割も果たす効果がある。

次に、以上のように構成される不揮発性記憶素子３００の製造方法について説明する。

図１３は、本発明の実施の形態１の変形例２に係る不揮発性記憶素子の製造方法を説明するためのフローチャートである。

まず、半導体基板上に、第１電極を形成する（Ｓ２０）。具体的には、基板１０１上に、ＳｉＯ_２から構成されて絶縁層となる厚さ２００ｎｍの酸化物層１０２を熱酸化法またはＣＶＤ法により形成する。そして、第１電極層１０３として厚さ１００ｎｍのＴａＮ薄膜を固定抵抗層１０８上に形成する。

次に、第１電極上に、酸素不足型の第１の遷移金属酸化物と、第１の遷移金属酸化物より酸素含有率が高い第２の遷移金属酸化物とから構成される抵抗変化層を形成する（Ｓ２１）。具体的には、第１電極層１０３上に、まず、抵抗変化層１０４の第１の遷移金属酸化物層１０６として第１のタンタル酸化物層を形成する。この第１のタンタル酸化物層の膜厚は、例えば、２０ｎｍ〜１００ｎｍ程度である。ここで、抵抗変化層１０４の形成には、例えばＴａターゲットを用いた反応性ＲＦスパッタ法を用いる。なお、抵抗変化層１０４の形成において、タンタル酸化物をターゲットとすることによって、Ｏ_２等の反応性ガスを使用しないスパッタ法を用いるようにしてもよい。続いて、第１のタンタル酸化物層に酸化処理を行い、最表面層に酸素含有率のより高い第２の遷移金属酸化物層１０７として第２のタンタル酸化物層を膜厚２ｎｍ〜１２ｎｍの範囲で形成する。このようにして第１電極層１０３上に抵抗変化層１０４を形成する。

次に、抵抗変化層上に第２電極を形成する（Ｓ２２）。具体的には、抵抗変化層１０４上に、第２電極層１０５として厚さ５０ｎｍのイリジウム層をＤＣスパッタ法により形成する。

最後に、第２電極上に、所定の抵抗値を有する固定抵抗層を形成する（Ｓ２３）。具体的には、固定抵抗層３０８として厚さ５０ｎｍのＴｉＡＬＮ薄膜を、第２電極層１０５上に形成する。ここで、固定抵抗層の抵抗値は約１００Ωである。

以上のようにして、不揮発性記憶素子３００は製造される。

（変形例３）
図１２に示す不揮発性記憶素子３００では、酸化物層１０２上に第１電極層１０３と抵抗変化層１０４と、第２電極層１０５とがこの順に積層された抵抗変化素子１０４ａを有するとして説明したがそれに限らない。図１４に示すように、不揮発性記憶素子３００における抵抗変化素子１０４ａが上下反転しても構わない。ここで、図１４は、本発明の実施の形態１の変形例３に係る不揮発性記憶素子の別の構成例を示す断面図である。図１４に示す不揮発性記憶素子３５０では、図１２に示す不揮発性記憶素子３００の抵抗変化素子１０４ａを上下反転した構造の抵抗変化素子３０４ａを備えている。なお、図１及び図１２と同様の要素には同一の符号を付しており、詳細な説明は省略する。

この変形例３における構造、すなわち不揮発性記憶素子３５０では、固定抵抗層３０８が、第１電極層１０３への配線を接続する際のビアホールを形成する際のエッチング突き抜け防止層としての役割も果たす効果がある。

以上のように、実施の形態１に係る不揮発性記憶素子では、固定抵抗層が一体的に設けられている（積層されている）ことにより、酸素濃度の高い高抵抗層に掛かる電圧分配を安定させて初期ブレイクダウン電圧を低減することができる。そのため、抵抗変化層の高濃度層（第２の遷移金属酸化物層１０７）の膜厚を抗変化層の高濃度層の膜厚を抵抗値の必要以上に薄くしなくてよい（つまり、不揮発性記憶素子の抵抗値がばらつく程薄くする必要がない）。したがって、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができ、かつ、不揮発性記憶素子の抵抗値のばらつきを低減することができる不揮発性記憶素子及びその製造方法を実現することができる。

また、予め酸素含有率の低い第１の遷移金属酸化物層１０６と酸素含有率の高い第２の遷移金属酸化物層１０７との少なくとも２層の積層構造により抵抗変化層１０４が形成されることから、実施の形態１に係る不揮発性記憶素子は、抵抗変化動作を安定して行うことができる。

（実施の形態２）
上述した実施の形態１に係る不揮発性記憶素子は、種々の形態の不揮発性半導体装置へ適用することが可能である。本実施の形態では、実施の形態１における不揮発性記憶素子の第１の適用例として、ワード線とビット線との交点（立体交差点）に不揮発性記憶素子（アクティブ層）を介在させた、いわゆるクロスポイント型の不揮発性記憶装置について説明する。

［第１の適用例における不揮発性記憶装置の構成］
図１５は、本発明の実施の形態２に係る不揮発性記憶装置の構成を示すブロック図である。また、図１６は、図１５に示される不揮発性記憶装置におけるＡ部の構成（４ビット分の構成）を示す斜視図である。

図１５に示す不揮発性記憶装置４００は、半導体基板上に、メモリ本体部４０１を備えており、このメモリ本体部４０１は、メモリセルアレイ４０２と、行選択回路ドライバ４０３と、列選択回路４０４と、情報の書き込みを行うための書き込み回路４０５と、選択ビット線に読み出し電圧を印加して流れる電流量を検出し、データ「１」または「０」に対応する信号を出力するセンスアンプ４０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路４０７とを具備している。また、不揮発性記憶装置４００は、外部から入力されるアドレス信号を受け取るアドレス入力回路４０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部４０１の動作を制御する制御回路４０９とをさらに具備している。

メモリセルアレイ４０２は、図１５および図１６に示すように、半導体基板の上に互いに平行に形成された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。

また、メモリセルアレイ４０２には、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。

ここで、メモリセルＭ１１１，Ｍ１１２，…は、それぞれ実施の形態１に係る不揮発性記憶素子と、これらに直列に接続された電流制御素子で構成され、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層と固定抵抗層を有している。ここで、実施の形態２において用いられる実施の形態１の不揮発性記憶素子は、図１の構造のみならず、その変形例としての図１２、図１４の構造であってもよい。

なお、図１５におけるメモリセルＭ１１１，Ｍ１１２，…は、図１６において符号４１０で示されている。

［本不揮発性記憶装置における不揮発性記憶素子の構成］
図１７は、図１５に示される不揮発性記憶装置における不揮発性記憶素子の構成を示す断面図である。なお、図１７では、図１６のＢ部における構成が示されている。

図１７に示すように、図１５に示す不揮発性記憶装置４００において、不揮発性記憶素子４１０は、銅配線である下部配線４１２（図１６におけるワード線ＷＬ１に相当する）および上部配線４１１（図１６におけるビット線ＢＬ１に相当する）の間に介在しており、下部電極４１７と、電流制御層４１６と、内部電極４１５と、抵抗変化層４１４と、上部電極４１３とが順に積層されて構成されている。

ここで、内部電極４１５、抵抗変化層４１４、および上部電極４１３は、例えば図１に示す不揮発性記憶素子１００における第１電極層１０３、抵抗変化層１０４、および第２電極層１０５にそれぞれ相当する。したがって、本実施の形態における不揮発性記憶素子の構成も、実施の形態１における不揮発性記憶素子の構成と同様にして形成される。なお、本実施の形態における不揮発性記憶素子の構成は、実施の形態１に限らずその変形例における不揮発性記憶素子の構成であってもよい。その場合には、実施の形態１の変形例における不揮発性記憶素子の構成と同様にして形成されるとすればよい。

つまり、本実施の形態における不揮発性記憶素子の構成が、図１に示す不揮発性記憶素子の構成の場合には、第１電極層１０３（内部電極４１５）の下部に固定抵抗層１０８を形成することにより、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができる不揮発性記憶素子を構成できる。本実施の形態における不揮発性記憶素子の構成が、図１１に示す不揮発性記憶素子の構成の場合には、第２電極層１０５（内部電極４１５）の下部に固定抵抗層１０８を形成すればよい。また、本実施の形態例における不揮発性記憶素子の構成が、図１２に示す不揮発性記憶素子の構成の場合には、第２電極層１０５（上部電極４１３）の上部に固定抵抗層３０８を形成すればよい。また、本実施の形態例における不揮発性記憶素子の構成が、図１４に示す不揮発性記憶素子の構成の場合には、第１電極層１０３（上部電極４１３）の上部に固定抵抗層３０８を形成すればよい。

電流制御層４１６は、ＴａＮで構成される内部電極４１５を介して、抵抗変化層４１４と直列接続されており、電流制御層４１６と抵抗変化層４１４とは電気的に接続されている。この下部電極４１７、電流制御層４１６、内部電極４１５で構成される電流制御素子は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属の意味）ダイオード又はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属の意味）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。ＭＳＭダイオードの方がより多くの電流を流すことができる。電流制御層４１６としては、絶縁物あるいはＳｉＮやアモルファスＳｉ等を用いることができる。また、この電流制御素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。また、所定の閾値電圧Ｖｆは正側と負側で異なる値を有するよう構成してもよい。

なお、タンタルおよびその酸化物は、既存の半導体プロセスに一般的に用いられている材料であり、既存の半導体プロセスに対して非常に親和性が高いといえる。そのため、既存の半導体製造プロセスに容易に組み入れることが可能である。

［多層化構造の不揮発性記憶装置の構成例］
図１５および図１６に示した不揮発性記憶装置におけるメモリセルアレイを、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することができる。以下、多層化構造の不揮発性記憶装置について説明する。

図１８は、図１５に示されるメモリセルアレイを多層化した構造におけるメモリセルアレイの構成を示す斜視図である。図１８に示す不揮発性記憶装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線（第１の配線）４１２と、これらの複数の下部配線４１２の上方にその半導体基板の主面に平行な面内において互いに平行且つ複数の下部配線４１２に立体交差するように形成された複数の上部配線（第２の配線）４１１と、これらの複数の下部配線４１２と複数の上部配線４１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル（不揮発性記憶素子４１０）とを備えるメモリセルアレイが、複数積層されてなる多層化メモリセルアレイを備えている。

なお、図１８に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。

このように構成された多層化メモリセルアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。

なお、実施の形態１において説明したように、本発明における抵抗変化層は低温で形成することが可能である。したがって、実施の形態１で説明したような配線工程で積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないため、多層化メモリセルアレイを容易に実現することができる。すなわち、本発明のタンタル酸化物を含む抵抗変化層を用いることによって、多層化構造の不揮発性記憶装置を容易に実現することが可能となる。

（実施の形態３）
本実施の形態では、上述した実施の形態１に係る不揮発性記憶素子の第２の適用例として、１トランジスタ−１不揮発性記憶素子（１Ｔ１Ｒ構成）の構造を有する不揮発性記憶装置について説明する。

［本不揮発性記憶装置の構成］
図１９は、本発明の実施の形態３に係る不揮発性記憶装置の構成を示すブロック図である。また、図２０は、図１９に示される不揮発性記憶装置におけるＣ部の構成（２ビット分の構成）を示す断面図である。

図１９に示す不揮発性記憶装置５００は、半導体基板上に、メモリ本体部５０１を備えており、このメモリ本体部５０１は、メモリセルアレイ５０２と、行選択回路ドライバ５０３と、列選択回路５０４と、情報の書き込みを行うための書き込み回路５０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ５０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路５０７とを具備している。また、この不揮発性記憶装置５００は、セルプレート電源（ＶＣＰ電源）５０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路５０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部５０１の動作を制御する制御回路５１０とをさらに具備している。

メモリセルアレイ５０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線（第１の配線）ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線（第２の配線）ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３，…（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。

また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線（第３の配線）ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。図２０に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。

ここで、メモリセルＭ２１１，Ｍ２１２，…は、それぞれが実施の形態１及びその変形例に係る不揮発性記憶素子に相当し、それぞれの不揮発性記憶素子は、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層と固定抵抗層を有している。より具体的には、図２０における不揮発性記憶素子５１３が、図１９におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子５１３は、上部電極５１４、積層構造の酸素不足型の遷移金属酸化物で構成される抵抗変化層５１５、および下部電極５１６から構成されている。上部電極５１４の上部および下部電極５１６下部のいずれか一方に実施の形態１で説明した固定抵抗層を形成することで、初期ブレイクダウンに必要な電気的パルスの電圧を小さくすることができる不揮発性記憶素子を構成できる。

なお、図２０において、５１７はプラグ層を、５１８は金属配線層を、５１９はトランジスタのソースまたはドレイン領域をそれぞれ示している。

図１９に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。

また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。図１９において、各プレート線は固定電位ＶＣＰに接続されているが、個々にドライバを配置して、各プレート線に異なる電圧を出力できるようにしてもよい。

アドレス入力回路５０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路ドライバ５０３へ出力するとともに、列アドレス信号を列選択回路５０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。

制御回路５１０は、情報の書き込みサイクルにおいては、データ入出力回路５０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路５０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路５１０は、読み出し用電圧の印加を指示する読み出し信号をセンスアンプ５０６へ出力する。

行選択回路ドライバ５０３は、アドレス入力回路５０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。

列選択回路５０４は、アドレス入力回路５０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加可能とする。

書き込み回路５０５は、制御回路５１０から出力された書き込み信号を受け取った場合、列選択回路５０４に対して選択されたビット線に対して書き込み用電圧を出力する。

センスアンプ５０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に読み出し電圧を印加し、流れる電流量を検出して、データ「１」または「０」に対応する信号を出力する。その結果得られた出力データＤＯは、データ入出力回路５０７を介して、外部回路へ出力される。

なお、メモリセルが１Ｔ１Ｒの構造を有する本実施の形態の場合、実施の形態２におけるクロスポイント型の不揮発性記憶素子の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような電流制御素子に比べてオンオフ特性が良好であるので、回り込み電流（Ｓｎｅａｋ Ｃｕｒｒｅｎｔ）による種々のディスターブを気にせずに設計でき、動作の制御も容易であるという利点がある。また、ＣＭＯＳプロセスに容易に組み合わせることができるという利点も有る。

また、実施の形態２の場合と同様に、本発明における抵抗変化層は低温で形成することが可能であることから、実施の形態１で説明した配線工程で積層化を行う場合であっても、下層工程で形成されたトランジスタおよびシリサイドなどの配線材料に影響を与えることがないという利点がある。

さらに、実施の形態２の場合と同様に、タンタルおよびその酸化物の形成は、既存の半導体製造プロセスに容易に組み入れることが可能であるため、本適用例における不揮発性記憶装置を容易に製造することができる。

［本不揮発性記憶装置の測定結果］
次に、本実施の形態の不揮発性記憶装置における抵抗変化層（トランジスタから構成される不揮発性記憶素子）の初期ブレイクダウン電圧特性を測定し、第１電極層１０３に相当する下部電極５１６下部に設けられた固定抵抗層の依存性を検討した。

図２１は、本発明の実施の形態３に係る不揮発性記憶装置と従来例における不揮発性記憶装置の不揮発性記憶素子の初期ブレイクダウン時間を評価した結果の比較図である。横軸は不揮発性記憶素子の初期ブレイクダウンに必要なパルス幅（累積値）、縦軸は累積ブレイク率を示す。図２１では、本実施の形態の不揮発性記憶装置の不揮発性記憶素子の初期ブレイクダウン時間を評価した結果は実線Ａで示されており、従来例における不揮発性記憶装置の不揮発性記憶素子の初期ブレイクダウン時間を評価した結果は点線Ｃで示されている。そして、この図２１の結果から、固定抵抗を備える本実施の形態のメモリセルアレイでは、従来例の形態のメモリセルアレイに比べてブレイク時間が早いことがわかる。すなわち、固定抵抗層が不揮発性記憶素子の抵抗変化素子と一体的に設けられていることにより、初期ブレイクダウン電圧を低電圧化することができるのがわかる。

（実施の形態４）
次に、本発明に係る不揮発性記憶素子の設計支援方法の実施の形態について説明する。

図２２は、本発明の実施の形態４における不揮発性記憶素子の設計支援方法に関する全体的な手順を示すフローチャートである。図２３は、図２２に示した設計支援方法にてステップＳ３０の手順を示すフローチャートである。

この設計支援方法では、実施の形態１における不揮発性記憶素子の設計を支援する方法であり、より詳しくは、設計の対象となる不揮発性記憶素子に要求される初期ブレイクダウン電圧（初期化電圧）が入力として与えられると、その要求を満たす固定抵抗層の所定の抵抗値を決定する方法である。

図２２に示す不揮発性記憶素子の設計支援方法では、固定抵抗層の所定の抵抗値を決定する設計ステップと、設計ステップで決定された所定の抵抗値に従って不揮発性記憶素子を製造する製造ステップとを含む。具体的には、設計ステップでは、予め、図６に示されるような依存関係、つまり、固定抵抗層の抵抗値と、そのような固定抵抗層を有する不揮発性記憶素子の初期化電圧との依存関係を、テスト用の半導体チップを作成して算出する（Ｓ３０）。テスト用の半導体チップでは、様々な抵抗値を有する固定抵抗層を形成し、作成された様々な固定抵抗値を有する不揮発性記憶素子の初期化電圧を測定する。次に、設計の対象となる不揮発性記憶素子に要求される初期化電圧（設計仕様）を受け付ける（Ｓ３１）。そして、ステップＳ３０で算出された依存関係を参照することで、受け付けた初期化電圧に対応する固定抵抗層の所定の抵抗値を特定する（Ｓ３２）。最後に、いま特定された抵抗値を出力する（Ｓ３３）。

ここで、上記依存関係の算出（Ｓ３０）は、より詳しくは、図２３に示される手順で実現される。つまり、予め、固定抵抗層の抵抗値が異なる複数の不揮発性記憶素子を実験的に製造しておく（Ｓ４０）。次に、実験的に製造された固定抵抗層の抵抗値が異なる複数の不揮発性記憶素子を初期化することで、各不揮発性記憶素子の初期化電圧を計測及び収集する（Ｓ４１）。最後に、それら複数の不揮発性記憶素子について、固定抵抗層の各抵抗値と、対応する初期化電圧とを関係づけてプロットすることで、固定抵抗層の抵抗値と、そのような固定抵抗層を有する不揮発性記憶素子の初期化電圧との依存関係を決定する（Ｓ４２）。

一方、製造ステップでは、まず、特定された抵抗値に対する材料及び膜厚を決定し、次いで、特定した材料及び膜厚の固定抵抗層形成ステップを含む不揮発性記憶素子の製造ステップを構築する。この製造ステップの製造方法は、上述したのでここでの説明を省略する。

なお、このような設計支援方法は、コンピュータで実行されるプログラムとして実現することもできる。具体的には、コンピュータに備えられたプロセッサは、設計支援用プログラムを実行することによって、複数の不揮発性記憶素子について、固定抵抗層の抵抗値と初期化電圧との対をキーボード等の入力装置を介してユーザから取得し、取得したデータを上記依存関係としてハードディスク等の記憶装置に格納しておいたうえで（Ｓ３０）、設計の対象となる不揮発性記憶素子に要求される初期化電圧を、キーボード等の入力装置を介してユーザから受け付け（Ｓ３１）、記憶装置に格納されている依存関係を参照することで、いま受け付けた初期化電圧に対応する固定抵抗層の所定の抵抗値を特定し（Ｓ３２）、特定した抵抗値をディスプレイ等に出力する（Ｓ３３）。なお、依存関係については、プロセッサは、ユーザから入力された固定抵抗層の抵抗値と初期化電圧との対を用いて最小２乗法等で算出した近似曲線を上記依存関係として記憶装置に格納してもよい。

以上、本発明に係る不揮発性記憶素子、その製造方法及び不揮発性記憶素子の設計支援方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。これらの実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、これらの実施の形態における構成要素を任意に組み合わせて実現される形態も本発明に含まれる。

なお、上記の実施の形態においては、遷移金属酸化物層はタンタル酸化物の積層構造であるとして説明したが、それに限らない。これに代えて、例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。これらの積層構造の初期抵抗は、タンタル酸化物の積層構造の場合の初期抵抗値のオーダ（１０^７〜１０^８Ω）と近似しているため、同様の効果を奏すると考えられる。つまり、７０Ω以上かつ１０００Ω以下である固定抵抗層を、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造で構成される不揮発性記憶素子と一体的に備えることにより、初期ブレイクダウンに必要な電気的パルス電圧を小さくすることができる効果を奏すると考えられる。

ハフニウム酸化物の積層構造を採用する場合は、積層構造のうちの第１の遷移金属酸化物をＨｆＯ_ｘとし、第２の遷移金属酸化物をＨｆＯ_ｙとした場合には、０＜ｘ＜２、で、ｘ＜ｙとし、第２のハフニウム酸化物の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。

また、ジルコニウム酸化物の積層構造を採用する場合は、第１の遷移金属酸化物をＺｒＯ_ｘとし、第２の遷移金属酸化物をＺｒＯ_ｙとすると、０＜ｘ＜２、で、ｘ＜ｙとし、第２の遷移金属酸化物の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。

また、ハフニウム酸化物の場合は、Ｈｆターゲットを用い、アルゴン及び酸素の混合プラズマ中でＨｆターゲットをスパッタリングしてハフニウム酸化物を堆積させる所謂反応性スパッタリング法によって、下部電極の上に第１の遷移金属酸化物を形成する。第２の遷移金属酸化物は、この第１の遷移金属酸化物を形成後に、第１の遷移金属酸化物の表面を酸化させる、例えばアルゴンと酸素の混合プラズマ中に第１の遷移金属酸化物の表面を暴露することにより形成できる。また、第２の遷移金属酸化物は、ＨｆＯ_２ターゲットを用いてスパッタで形成してもよい。第１の遷移金属酸化物の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。

また、第１の遷移金属酸化物をハフニウム酸化物とした場合、第２の遷移金属酸化物の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第１の遷移金属酸化物の組成をＨｆＯ_ｘ、第２の遷移金属酸化物の組成をＨｆＯ_ｙと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０程度、第２の遷移金属酸化物の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。

ジルコニウム酸化物の場合は、Ｚｒターゲットを用い、アルゴン及び酸素の混合プラズマ中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１の遷移金属酸化物を形成する。第２の遷移金属酸化物は、この第１の遷移金属酸化物を形成後に、第１の遷移金属酸化物の表面を酸化させる、例えばアルゴンと酸素の混合プラズマに第１の遷移金属酸化物の表面を暴露することにより形成できる。また、第２の遷移金属酸化物は、ＺｒＯ_２ターゲットを用いてスパッタで形成してもよい。第１の遷移金属酸化物の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。

また、ジルコニウム酸化物の場合、第２の遷移金属酸化物の膜厚は、アルゴンと酸素の混合プラズマへの暴露時間により容易に調整することができる。第１の遷移金属酸化物の組成をＺｒＯ_ｘ、第２の遷移金属酸化物の組成をＺｒＯ_ｙと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０程度、第２の遷移金属酸化物の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。

なお、上述した実施形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、第１電極と第２電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。

また、スパッタリングにて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗変化層に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。

本発明は、抵抗変化型の半導体記憶素子およびこれを備えた不揮発性記憶装置を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、不揮発性メモリを用いる種々の電子機器に有用である。

１００、１５０、２００、３００、３５０、４１０、５１３ 不揮発性記憶素子
１０１ 基板
１０２ 酸化物層
１０３ 第１電極層
１０４、４１４、５１５ 抵抗変化層
１０４ａ、１５４ａ、３０４ａ 抵抗変化素子
１０５ 第２電極層
１０６ 第１の遷移金属酸化物層
１０７ 第２の遷移金属酸化物層
１０８、３０８ 固定抵抗層
４００、５００ 不揮発性記憶装置
４０１、５０１ メモリ本体部
４０２、５０２ メモリセルアレイ
４０３、５０３ 行選択回路ドライバ
４０４、５０４ 列選択回路
４０５、５０５ 書き込み回路
４０６、５０６ センスアンプ
４０７、５０７ データ入出力回路
４０８、５０９ アドレス入力回路
４０９、５１０ 制御回路
４１１ 上部配線
４１２ 下部配線
４１３、５１４ 上部電極
４１５ 内部電極
４１６ 電流制御層
４１７、５１６ 下部電極
５０８ セルプレート電源

Claims (14)

1. 第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極及び前記第２電極の間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層とを有する抵抗変化素子と、
   所定の抵抗値を有し、前記抵抗変化素子に積層される固定抵抗層と、を備え、
   前記抵抗変化層は、酸素不足型の第１の遷移金属酸化物層と、前記第１の遷移金属酸化物層よりも高い酸素含有率をもつ第２の遷移金属酸化物絶縁層と、を有し、
   前記固定抵抗層は、前記抵抗変化素子と電気的に接続されており、
   前記所定の抵抗値は、７０Ω以上かつ１０００Ω以下である
   不揮発性記憶素子。
2. 前記第１電極は、前記固定抵抗層上に配置され、
   前記第１の遷移金属酸化物層は、前記第１電極上に配置され、
   前記第２の遷移金属酸化物層は、前記第１の遷移金属酸化物層上に配置され、
   前記第２電極は、前記第２の遷移金属酸化物層上に配置され、
   前記固定抵抗層は、前記抵抗変化素子と電気的に接続されている
   請求項１に記載の不揮発性記憶素子。
3. 前記固定抵抗層は、前記第２電極上に配置され、
   前記第２電極は、前記第２の遷移金属酸化物層上に配置され、
   前記第２の遷移金属酸化物層は、前記第１の遷移金属酸化物層上に配置され、
   前記第１の遷移金属酸化物層は、前記第１電極上に配置され、
   前記固定抵抗層は、前記抵抗変化素子と電気的に接続されている
   請求項１に記載の不揮発性記憶素子。
4. 前記第２電極は、前記固定抵抗層上に配置され、
   前記第２の遷移金属酸化物層は、前記第２電極上に配置され、
   前記第１の遷移金属酸化物層は、前記第２の遷移金属酸化物層上に配置され、
   前記第１電極は、前記第２の遷移金属酸化物層上に配置され、
   前記固定抵抗層は、前記抵抗変化素子と電気的に接続されている
   請求項１に記載の不揮発性記憶素子。
5. 前記固定抵抗層は、前記第１電極上に配置され、
   前記第１電極は、前記第１の金属酸化物層上に配置され、
   前記第１の遷移金属酸化物層は、前記第２の遷移金属酸化物層上に配置され、
   前記第２の遷移金属酸化物層は、前記第２電極上に配置され、
   前記固定抵抗層は、前記抵抗変化素子と電気的に接続されている
   請求項１に記載の不揮発性記憶素子。
6. 前記第２の電極を構成する材料の標準電極電位は、前記第１の電極を構成する材料及び前記抵抗変化層を構成する遷移金属の標準電極電位のいずれよりも大きい
   請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
7. 前記抵抗変化層は、タンタル酸化物、ハフニウム酸化物及びジルコニウム酸化物の内から選ばれる１つの酸素不足型の遷移金属酸化物層で構成されている
   請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
8. 前記所定の抵抗値は、７０Ω以上かつ４２０Ω以下である
   請求項１〜７のいずれか１項に記載の不揮発性記憶素子。
9. 前記固定抵抗層は、窒素チタンアルミニウムで構成されている
   請求項１〜８のいずれか１項に記載の不揮発性記憶素子。
10. 前記固定抵抗層は、タンタル酸化物で構成されている
    請求項１〜８のいずれか１項に記載の不揮発性記憶素子。
11. 半導体基板上に、７０Ω以上かつ１０００Ω以下である所定の抵抗値を有する固定抵抗層を形成する工程と、
    前記固定抵抗層上に第１電極を形成する工程と、
    前記第１電極上に、酸素不足型の第１の遷移金属酸化物と、前記第１の遷移金属酸化物より酸素含有率が高く絶縁物である第２の遷移金属酸化物と、を備える抵抗変化層を形成する工程と、
    前記抵抗変化層上に第２電極を形成する工程と、を含み、
    前記固定抵抗層は、前記抵抗変化素子に積層、あるいは、一体的に形成されている
    不揮発性記憶素子の製造方法。
12. 半導体基板上に、第１電極を形成する工程と、
    前記第１電極上に、酸素不足型の第１の遷移金属酸化物と、前記第１の遷移金属酸化物より酸素含有率が高く絶縁物である第２の遷移金属酸化物と、を備える抵抗変化層を形成する工程と、
    前記抵抗変化層上に第２電極を形成する工程と、
    前記第２電極上に、７０Ω以上かつ１０００Ω以下である所定の抵抗値を有する固定抵抗層を形成する工程と、を含み、
    前記固定抵抗層は、前記抵抗変化素子に積層、あるいは、一体的に形成されている
    不揮発性記憶素子の製造方法。
13. 請求項１記載の不揮発性記憶素子の製造方法であって、
    前記固定抵抗層の所定の抵抗値を決定する設計ステップと、
    前記設計ステップで決定された所定の抵抗値に従って前記不揮発性記憶素子を製造する製造ステップとを含み、
    前記設計ステップは、
    前記固定抵抗層の抵抗値と前記不揮発性記憶素子の初期化電圧との依存関係を算出する算出ステップと、
    設計の対象となる不揮発性記憶素子に要求される初期化電圧を受け付ける受け付けステップと、
    前記算出ステップで算出された依存関係を参照することで、前記受け付けステップで受け付けた初期化電圧に対応する前記固定抵抗層の所定の抵抗値を特定する特定ステップと、
    前記特定ステップで特定された所定の抵抗値を出力する出力ステップとを含む
    不揮発性記憶素子の製造方法。
14. 前記算出ステップでは、
    前記固定抵抗層の前記抵抗値が異なる複数の不揮発性記憶素子を実験的に製造する実験製造ステップと、
    前記実験製造ステップで製造された固定抵抗層の抵抗値が異なる複数の不揮発性記憶素子を初期化することで、初期化電圧を計測及び収集する計測ステップと、
    前記複数の不揮発性記憶素子について、前記固定抵抗層の各抵抗値と対応する前記初期化電圧とを関係づけることで、前記依存関係を決定する決定ステップとを含む
    請求項１３に記載の不揮発性記憶素子の製造方法。

Images