JP5080721B2

JP5080721B2 - 半導体装置及びその半導体装置を使用したボルテージレギュレータ

Info

Publication number: JP5080721B2
Application number: JP2004275293A
Authority: JP
Inventors: 敏久永田; 宏治吉井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-09-22
Filing date: 2004-09-22
Publication date: 2012-11-21
Anticipated expiration: 2024-09-22
Also published as: EP1792342A1; JP2006093311A; EP1792342A4; KR20060096116A; KR100797873B1; US20080197829A1; WO2006033461A1

Description

本発明は、ドライバトランジスタに流れる電流をモニタするために、ドライバトランジスタに流れる電流に比例した電流が流れるモニタトランジスタを備えた半導体装置及びその半導体装置を使用したボルテージレギュレータに関し、特に、負荷に出力する電流を制御して該負荷に定電圧が印加されるようにする電圧制御用のドライバトランジスタから出力された電流を、該電流に比例した電流を出力するモニタトランジスタから出力された電流から検出するようにした半導体装置及びその半導体装置を使用したボルテージレギュレータに関する。

従来、図５で示すように、負荷に出力する電流を制御して該負荷に定電圧が印加されるようにする電圧制御用ドライバトランジスタＭａに流れる電流を、該電圧制御用ドライバトランジスタＭａから出力される電流に比例した電流を出力するモニタトランジスタＭｂに流れる電流として検出しフィードバックする回路を備えたボルテージレギュレータがあった（例えば、特許文献１参照）。図５において、回路が作動中であるときの電圧制御用ドライバトランジスタＭａは、自身を流れる電流によって発熱する。
特開平０３−１５８９１２号公報

しかし、半導体チップ上において、電圧制御用ドライバトランジスタＭａが占めているエリアは通常かなり大きいことから、該エリアが同じ温度で均一に発熱する訳ではなく、通常、中心部の温度が周辺部の温度よりも高くなっていた。また、半導体チップにこのようなドライバトランジスタが複数搭載され、しかも各ドライバトランジスタが並んで配置されている場合、エリアの一方から他方に向かって傾斜した温度分布になる場合もあった。このため、ドライバトランジスタＭａの動作時の温度は、該ドライバトランジスタＭａが占めているエリアの温度分布を平均した温度となる。

このため、図６で示すように、モニタトランジスタＭｂをドライバトランジスタＭａの近辺に配置しても、モニタトランジスタＭｂの温度は必ずしもドライバトランジスタＭａの平均温度と一致しなかった。この結果、回路が動作を開始してドライバトランジスタＭａの温度が上昇するに連れて、ドライバトランジスタＭａの温度とモニタトランジスタＭｂの温度との差が大きくなり、ドライバトランジスタＭａに流れる電流を正確に検出することができなかった。
また、ドライバトランジスタＭａを形成しているエリアは大きいので、半導体チップをパッケージに実装したときの微かな応力によってもドライバトランジスタＭａの特性が変化し、モニタトランジスタＭｂとの特性に差異が生じ、ドライバトランジスタＭａに流れる電流とモニタトランジスタＭｂに流れる電流との電流比が変動するという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、ドライバトランジスタの平均温度とモニタトランジスタの温度が同じになるようにして、ドライバトランジスタに流れる電流とモニタトランジスタに流れる電流との電流比が、ドライバトランジスタの発熱によって変化しないようにし、ドライバトランジスタに流れる電流を正確に検出することができる半導体装置及びその半導体装置を使用したボルテージレギュレータを得ることを目的とする。

この発明に係る半導体装置は、制御電極に入力された信号に応じた電流を出力するドライバトランジスタと、制御電極に該ドライバトランジスタの制御電極と同じ信号が入力され該ドライバトランジスタに流れる電流に比例した電流が流れるモニタトランジスタとを備えた半導体装置において、
前記モニタトランジスタは、並列に接続された複数のトランジスタで形成され、該各トランジスタは、前記ドライバトランジスタが形成された半導体チップの領域内における中央と周辺との中間の位置にそれぞれ形成されるものである。

また、前記モニタトランジスタを形成する各トランジスタは、等間隔に形成されるようにしてもよい。

具体的には、前記ドライバトランジスタ及びモニタトランジスタは、ＭＯＳトランジスタである。

また、この発明に係る半導体装置は、出力端子から出力される電流に応じた制御信号が制御電極に入力されて該出力端子の電圧を所定の定電圧値になるように制御を行うドライバトランジスタを有し、入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路部と、
制御電極に前記ドライバトランジスタの制御電極と同じ信号が入力され前記ドライバトランジスタに流れる電流に比例した電流が流れるモニタトランジスタを有し、該モニタトランジスタを使用して、前記ドライバトランジスタに流れた電流の検出を行う出力電流検出回路部と、
を備えたボルテージレギュレータにおいて、
前記モニタトランジスタは、並列に接続された複数のトランジスタで形成され、該各トランジスタは、前記ドライバトランジスタが形成された半導体チップの領域内における中央と周辺との中間の位置にそれぞれ形成されるものである。

具体的には、前記出力電流検出回路部は、前記モニタトランジスタに流れた電流を電圧に変換して出力するようにした。

一方、前記定電圧回路部は、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御用のドライバトランジスタと、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路と、
前記比例電圧が前記基準電圧になるように前記ドライバトランジスタの動作制御を行う演算増幅回路と、
を備え、
前記出力電流検出回路部は、前記モニタトランジスタに流れた電流に比例した電流を前記演算増幅回路における差動対に供給するようにしてもよい。

前記定電圧回路部及び出力電流検出回路部は、１つのＩＣに集積されるようにしてもよい。

本発明の半導体装置及び該半導体装置を使用したボルテージレギュレータによれば、ドライバトランジスタに流れる電流を検出するため、ドライバトランジスタに並列に接続された複数のトランジスタで形成されたモニタトランジスタを備え、該各トランジスタをドライバトランジスタが形成されている半導体チップの領域の周囲、又は該領域内に配置するようにしたことから、ドライバトランジスタとモニタトランジスタとの電流比が温度によって変動することなく、ドライバトランジスタに流れる電流を正確に検出することができる。更に、パッケージに実装した場合に生じる応力によるトランジスタ特性の変動に対して、ドライバトランジスタとモニタトランジスタの特性を合わせることができ、より正確な電流検出を行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体装置を使用するボルテージレギュレータの構成例を示した図である。
図１において、ボルテージレギュレータ１は、入力端子ＩＮに入力された入力電圧である電源電圧Ｖｄｄを所定の定電圧に変換して出力端子ＯＵＴから負荷１０に出力する定電圧回路部２と、出力端子ＯＵＴから出力される電流ｉｏの検出を行い、該検出した電流ｉｏに応じた電流を出力する出力電流検出回路部３とで構成されている。なお、定電圧回路部２及び出力電流検出回路部３は、１つのＩＣに集積されるようにしてもよい。

定電圧回路部２は、出力端子ＯＵＴから出力される電流値に対応したゲート電圧が印加されて出力端子ＯＵＴの電圧を所定の定電圧値になるように制御を行うＰＭＯＳトランジスタからなるドライバトランジスタＭ１と、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路５と、分圧電圧ＶＦＢが基準電圧ＶｒになるようにドライバトランジスタＭ１の動作制御を行う演算増幅回路ＡＭＰ１とで構成されている。なお、抵抗Ｒ１及びＲ２は出力電圧検出回路をなす。

電源電圧Ｖｄｄと接地電圧との間には、ドライバトランジスタＭ１、抵抗Ｒ１及びＲ２が直列に接続されており、ドライバトランジスタＭ１と抵抗Ｒ１との接続部は出力端子ＯＵＴに接続されている。抵抗Ｒ１とＲ２は、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し、該分圧電圧ＶＦＢは演算増幅回路ＡＭＰ１の非反転入力端に入力されている。演算増幅回路ＡＭＰ１の反転入力端には基準電圧Ｖｒが入力され、演算増幅回路ＡＭＰ１の出力端はドライバトランジスタＭ１のゲートに接続されている。なお、定電圧回路部２を構成している抵抗Ｒ１，Ｒ２は、大きな抵抗値の抵抗であり、抵抗Ｒ１及びＲ２に流れる電流ｉＲは、ドライバトランジスタＭ１に流れる電流ｉ１と比較して無視できるほど小さく、出力端子ＯＵＴから出力される電流ｉｏは電流ｉ１と同じ電流値であるものとする。

演算増幅回路ＡＭＰ１は、差動対をなすＮＭＯＳトランジスタＭ２，Ｍ３と、該差動対の負荷をなすカレントミラー回路を形成するＰＭＯＳトランジスタＭ４，Ｍ５と、前記差動対の電流源をなすＮＭＯＳトランジスタＭ６とで構成されている。ＰＭＯＳトランジスタＭ４及びＭ５の各ソースは電源電圧Ｖｄｄにそれぞれ接続され、ＰＭＯＳトランジスタＭ４及びＭ５の各ゲートは接続され該接続部がＰＭＯＳトランジスタＭ５のドレインに接続されている。ＮＭＯＳトランジスタＭ３のドレインはＰＭＯＳトランジスタＭ４のドレインに接続され、該接続部は演算増幅回路ＡＭＰ１の出力端をなし、ドライバトランジスタＭ１のゲートに接続されている。ＮＭＯＳトランジスタＭ２のゲートには分圧電圧ＶＦＢが入力され、ＮＭＯＳトランジスタＭ３のゲートには基準電圧Ｖｒが入力されている。ＮＭＯＳトランジスタＭ２及びＭ３の各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭ６が接続されている。ＮＭＯＳトランジスタＭ６のゲートには基準電圧Ｖｒが入力され、ＮＭＯＳトランジスタＭ６は定電流源をなす。

次に、出力電流検出回路部３は、ドライバトランジスタＭ１と同じゲート電圧が入力されるＰＭＯＳトランジスタからなるモニタトランジスタＭ１１と、モニタトランジスタＭ１１のドレイン電流ｉ２と同じ電流が流れるＮＭＯＳトランジスタＭ１２と、ＮＭＯＳトランジスタＭ１２とカレントミラー回路を構成するＮＭＯＳトランジスタＭ１３とで構成されている。更に、モニタトランジスタＭ１１は、並列に接続された複数のＰＭＯＳトランジスタＱ１〜Ｑｎ（ｎは、ｎ＞１の整数）からなり、ＰＭＯＳトランジスタＱ１〜Ｑｎの各ゲートは接続され該接続部がモニタトランジスタＭ１１のゲートをなし、ＰＭＯＳトランジスタＱ１〜Ｑｎの各ソースは接続され該接続部がモニタトランジスタＭ１１のソースをなし、ＰＭＯＳトランジスタＱ１〜Ｑｎの各ドレインは接続され該接続部がモニタトランジスタＭ１１のドレインをなす。

電源電圧Ｖｄｄと接地電圧との間にはモニタトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２が直列に接続されており、モニタトランジスタＭ１１のゲートはドライバトランジスタＭ１のゲートに接続されている。ＮＭＯＳトランジスタＭ１２及びＭ１３の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されており、ＮＭＯＳトランジスタＭ１３は、ＮＭＯＳトランジスタＭ６に並列に接続されている。

このような構成において、ドライバトランジスタＭ１に流れる電流ｉ１が増加すると、該電流ｉ１をモニタするためのモニタトランジスタＭ１１を流れる電流ｉ２が増加し、ＮＭＯＳトランジスタＭ１３から供給される電流が増加する。このため、差動対をなすＮＭＯＳトランジスタＭ２及びＭ３に供給する電流が増加し、演算増幅回路ＡＭＰ１は、分圧電圧ＶＦＢの変化に対する応答速度が速くなる。一方、ドライバトランジスタＭ１に流れる電流ｉ１が減少すると、モニタトランジスタＭ１１を流れる電流ｉ２が減少し、ＮＭＯＳトランジスタＭ１３から供給される電流が減少する。このため、差動対をなすＮＭＯＳトランジスタＭ２及びＭ３に供給する電流が減少し、演算増幅回路ＡＭＰ１は、分圧電圧ＶＦＢの変化に対する応答速度が遅くなるが、消費電力が低下する。

なお、図１では、出力電流検出回路部３は、ドライバトランジスタＭ１に流れる電流ｉ１に比例した電流を出力するようにしたが、図２で示すように、ドライバトランジスタＭ１に流れる電流ｉ１に比例した電流を抵抗Ｒ３によって電圧に変換して出力するようにしてもよい。該電圧は、ドライバトランジスタＭ１の過電流を防止する回路や、ドライバトランジスタＭ１の電流を制限する回路等で使用される。

次に、図３は、本発明の第１の実施の形態における半導体装置の例を示した図であり、図１のドライバトランジスタＭ１及びモニタトランジスタＭ１１を半導体チップ上に形成した際の各トランジスタの領域の配置例を示している。なお、以下、ｎ＝４の場合を例にして説明する。
図３において、２１は半導体チップを、ＰＡ１〜ＰＡ４は半導体チップ２１と外部回路とを接続するためのパッドを、ＡＭ１はドライバトランジスタＭ１が形成されている領域を、ＡＱ１〜ＡＱ４はモニタトランジスタＭ１１を形成するＰＭＯＳトランジスタＱ１〜Ｑ４が形成されている領域である。

ドライバトランジスタＭ１は、ドライバトランジスタＭ１が形成されている領域ＡＭ１と同じ大きさの１つのトランジスタでも、複数の単位セルの集合体として形成されていてもよい。同様に、領域ＡＱ１〜ＡＱ４に配置されたＰＭＯＳトランジスタＱ１〜Ｑ４においても、それぞれ１つずつのトランジスタであっても、単位セルの集合体であってもどちらでもよい。説明の便宜上、単位セルの集合体の場合も含め、単にトランジスタと表記する。
図３の場合、モニタトランジスタＭ１１を形成するＰＭＯＳトランジスタＱ１〜Ｑ４をドライバトランジスタＭ１の領域ＡＭ１の周囲に配置しており、ＰＭＯＳトランジスタＱ１〜Ｑ４の領域ＡＱ１〜ＡＱ４は等間隔に形成するようにしてもよい。ＰＭＯＳトランジスタＱ１〜Ｑ４はそれぞれ並列に接続されており、合成された１つのＰＭＯＳトランジスタとして動作する。このため、該合成されたＰＭＯＳトランジスタであるモニタトランジスタＭ１１の温度は、ＰＭＯＳトランジスタＱ１〜Ｑ４の各ＭＯＳトランジスタの温度を平均した温度になることから、ドライバトランジスタＭ１の平均温度に近づけることができる。

ここで、ドライバトランジスタＭ１が形成された領域ＡＭ１の温度分布は、通常、領域ＡＭ１の中心部ほど温度が高く、周辺に向かうほど温度が低くなる。このため、ドライバトランジスタＭ１の平均温度は、領域ＡＭ１における中央と周辺との中間ぐらいの位置の温度とほぼ等しくなる。このようなことから、ＰＭＯＳトランジスタＱ１〜Ｑ４を、ドライバトランジスタＭ１の領域ＡＭ１における中央と周辺との中間ぐらいの位置にそれぞれ配置することにより、ドライバトランジスタＭ１とＰＭＯＳトランジスタＱ１〜Ｑ４の平均温度とを近づけることができる。図４は、このようにした場合の各トランジスタの領域の配置例を示しており、ＰＭＯＳトランジスタＱ１〜Ｑ４の領域ＡＱ１〜ＡＱ４は等間隔に形成するようにしてもよい。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。

また、半導体チップをパッケージに実装した場合、半導体チップに僅かに応力が生じ、ＭＯＳトランジスタのしきい値電圧等の特性を変化させてしまう場合がある。該変化の度合いは、半導体チップの中央よりも周辺の方が大きいことから、図３及び図４で示したように、モニタトランジスタＭ１１を形成する複数のＰＭＯＳトランジスタＱ１〜Ｑ４をドライバトランジスタＭ１の領域ＡＭ１の周辺又は内部に配置しておくことにより、半導体チップに生じた応力によるＭＯＳトランジスタの特性変化を平均化することができ、ドライバトランジスタＭ１とモニタトランジスタＭ１１の特性を合わせることができる。

なお、図３及び図４では、モニタトランジスタＭ１１を形成するＰＭＯＳトランジスタの数が４つの場合を例にして示したが、本発明は、モニタトランジスタＭ１１を形成するＭＯＳトランジスタの数を４つに限定するものではなく、ドライバトランジスタＭ１が形成されている領域の大きさや温度分布の状態を考慮して、モニタトランジスタＭ１１を形成するＭＯＳトランジスタの数を最適な数になるようにすればよい。但し、製造上において、モニタトランジスタＭ１１を形成するＭＯＳトランジスタの数は偶数にする方がモニタトランジスタＭ１１の特性のばらつきを小さくすることができる。また、ドライバトランジスタＭ１及びモニタトランジスタＭ１１は、ＭＯＳトランジスタに限定するものではなく、バイポーラトランジスタや、ジャンクション型ＦＥＴであってもよい。

このように、本第１の実施の形態における半導体装置は、ドライバトランジスタＭ１に流れる電流を検出するため、ドライバトランジスタＭ１に並列に接続された複数のＰＭＯＳトランジスタＱ１〜Ｑｎで形成されたモニタトランジスタＭ１１を備え、各ＰＭＯＳトランジスタＱ１〜Ｑｎをドライバトランジスタが形成されている半導体チップの領域の周囲、又は該領域内に配置するようにしたことから、ドライバトランジスタＭ１とモニタトランジスタＭ１１との電流比が温度によって変動することなく、ドライバトランジスタに流れる電流を正確に検出することができる。更に、パッケージに実装した場合に生じる応力によるトランジスタ特性の変動に対して、ドライバトランジスタとモニタトランジスタの特性を合わせることができ、より正確な電流検出を行うことができる。

本発明の第１の実施の形態における半導体装置を使用するボルテージレギュレータの構成例を示した図である。本発明の第１の実施の形態における半導体装置を使用するボルテージレギュレータの他の構成例を示した図である。本発明の第１の実施の形態における半導体装置の例を示した図である。本発明の第１の実施の形態における半導体装置の他の例を示した図である。従来の半導体装置を使用するボルテージレギュレータの構成例を示した図である。従来の半導体装置の例を示した図である。

符号の説明

１ボルテージレギュレータ
２定電圧回路部
３出力電流検出回路部
５基準電圧発生回路
１０負荷
２１半導体チップ
Ｍ１ドライバトランジスタ
Ｍ１１モニタトランジスタ
ＡＭＰ１演算増幅回路
Ｒ１〜Ｒ３抵抗
Ｑ１〜ＱｎＰＭＯＳトランジスタ
Ｍ１２，Ｍ１３ＮＭＯＳトランジスタ

Claims

制御電極に入力された信号に応じた電流を出力するドライバトランジスタと、制御電極に該ドライバトランジスタの制御電極と同じ信号が入力され該ドライバトランジスタに流れる電流に比例した電流が流れるモニタトランジスタとを備えた半導体装置において、
前記モニタトランジスタは、並列に接続された複数のトランジスタで形成され、該各トランジスタは、前記ドライバトランジスタが形成された半導体チップの領域内における中央と周辺との中間の位置にそれぞれ形成されることを特徴とする半導体装置。
前記モニタトランジスタを形成する各トランジスタは、等間隔に形成されることを特徴とする請求項１記載の半導体装置。
前記ドライバトランジスタ及びモニタトランジスタは、ＭＯＳトランジスタであることを特徴とする請求項１又は２記載の半導体装置。
出力端子から出力される電流に応じた制御信号が制御電極に入力されて該出力端子の電圧を所定の定電圧値になるように制御を行うドライバトランジスタを有し、入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路部と、
制御電極に前記ドライバトランジスタの制御電極と同じ信号が入力され前記ドライバトランジスタに流れる電流に比例した電流が流れるモニタトランジスタを有し、該モニタトランジスタを使用して、前記ドライバトランジスタに流れた電流の検出を行う出力電流検出回路部と、
を備えたボルテージレギュレータにおいて、
前記モニタトランジスタは、並列に接続された複数のトランジスタで形成され、該各トランジスタは、前記ドライバトランジスタが形成された半導体チップの領域内における中央と周辺との中間の位置にそれぞれ形成されることを特徴とするボルテージレギュレータ。
前記モニタトランジスタを形成する各トランジスタは、等間隔に形成されることを特徴とする請求項４記載のボルテージレギュレータ。
前記出力電流検出回路部は、前記モニタトランジスタに流れた電流を電圧に変換して出力することを特徴とする請求項４又は５記載のボルテージレギュレータ。
前記定電圧回路部は、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御用のドライバトランジスタと、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路と、
前記比例電圧が前記基準電圧になるように前記ドライバトランジスタの動作制御を行う演算増幅回路と、
を備え、
前記出力電流検出回路部は、前記モニタトランジスタに流れた電流に比例した電流を前記演算増幅回路における差動対に供給することを特徴とする請求項４又は５記載のボルテージレギュレータ。
前記ドライバトランジスタ及びモニタトランジスタは、ＭＯＳトランジスタであることを特徴とする請求項４、５、６又は７記載のボルテージレギュレータ。
前記定電圧回路部及び出力電流検出回路部は、１つのＩＣに集積されることを特徴とする請求項５、６、７又は８記載のボルテージレギュレータ。