JP5067295B2

JP5067295B2 - センサ及びその製造方法

Info

Publication number: JP5067295B2
Application number: JP2008186220A
Authority: JP
Inventors: 和彦相田; 克美橋本; 正史平林
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2008-07-17
Filing date: 2008-07-17
Publication date: 2012-11-07
Anticipated expiration: 2028-07-17
Also published as: JP2010025698A

Description

本発明は、物理量を検出可能なセンサとその製造方法に関し、特にピエゾ抵抗素子を検出素子として複数の方向の加速度を検出するタイプのセンサとその製造方法に関する。

近年、ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）技術を用いて小型で単純な構造を有するセンサとして、ピエゾ抵抗を検出素子としたセンサが実用化されている。このようなセンサは加速度や圧力などの物理量検出を行なうセンサである。ピエゾ抵抗型の加速度センサはＨＤＤ（ハードディスクドライブ）の落下検出装置、車載用エアバック装置、携帯電話などの携帯端末、ゲーム機などの幅広い分野に用いられている。

従来の加速度センサとしては、例えば特許文献１に記載されているものがある。互いに直交する２対の梁構造の可撓部を有し、可撓部よりも厚肉の重錘体とその周辺に配置した固定部とを該可撓部で接続し、Ｘ軸方向とＺ軸方向とを同一の梁上に、また、Ｙ軸方向をこれと直交する他の梁上に形成したピエゾ抵抗素子で検出するように、該梁上には各軸４個のピエゾ抵抗素子が形成されてなるセンサ構造が示されている。なお、特許文献１の図１などに記載されたようにピエゾ抵抗素子は各軸ごとにブリッジ回路を構成するように配置した引き出し電極と、この引出し電極と接続する外部接続パッドと接続されている。
特開２００３−１０１０３３号公報

従来の加速度センサの実使用時には、ブリッジ回路に電圧を印加した状態で可撓部の歪みに起因した出力を計測することで、重錘体に作用した加速度を検出している。ピエゾ抵抗型加速度センサでは、通電状態下において加速度を検出するためにピエゾ抵抗素子からジュール熱が発生する。一般にピエゾ抵抗は動作温度によってその抵抗特性が変化してしまうために、通電時間ごとの熱変動に起因してセンサの出力特性が変動するという問題がある。

そこで上記に鑑み、本発明の目的は通電による出力特性変動を抑えたセンサ及びその製造方法を提供することにある。

本発明に係るセンサは、錘部と、前記錘部の周囲に位置するフレーム部と、前記フレーム部と前記錘部とを連結するダイアフラム状あるいは梁状の可撓部と、前記可撓部及び／又は前記フレーム部に配設され、少なくとも１軸方向の物理量を検出するための歪検出部と、前記可撓部及び前記フレーム部上に、ブリッジ回路を構成するように前記歪検出部を接続する配線部と、を備え、前記配線部を介して前記歪検出部と接続された複数の外部接続パッドと、前記配線部を介して前記歪検出部と接続されるとともに前記外部接続パッドとは別のダミーパッドと、を前記フレーム部上に配置したことを特徴とする。

本発明に係るセンサの製造方法は、半導体基板を用いて少なくとも１軸方向の物理量を検出するセンサを製造する方法であって、前記半導体基板の一方の面に不純物を拡散して歪検出部を形成する工程と、前記半導体基板から、錘部と、前記錘部の周囲に位置するフレーム部と、前記フレーム部と前記錘部とを連結するダイアフラム状あるいは梁状の可撓部と、を形成する工程と、前記可撓部及び前記フレーム部上に、ブリッジ回路を構成するように前記歪検出部を接続する配線部を形成する工程と、前記配線部を介して前記歪検出部と接続された複数の外部接続パッドと、前記配線部を介して前記歪検出部と接続されるとともに前記外部接続パッドとは別のダミーパッドとを前記フレーム部上に形成する工程と、を含むことを特徴とする。

本発明によれば、通電による出力特性変動を抑えたセンサ及びその製造方法を提供することができる。

以下、図面を参照して本発明に係るセンサの一態様である、半導体３軸加速度センサに関して説明する。図１は本発明に係る加速度センサの全体斜視図である。
図１に示すように加速度センサ１は略直方体であり、半導体基板からなるセンサ本体２と、ガラスなどからなる支持基板３により構成されている。図では加速度センサの面内に直交する２軸（Ｘ軸とＹ軸）を設定し、この２軸に垂直な方向をＺ軸と定めている。センサ本体２はＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板１１０からなり、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０が順に積層して構成されている。略中央に重錘体（錘部１４２）が配置され、重錘体の周囲に開口を有するフレーム（フレーム部１２１およびフレーム部１４１）が位置し、重錘体とフレームとを連結する可撓性を有する梁（可撓部１２３）を有する構成である。支持基板３はセンサ本体２を支持する台座としての機能と、重錘体の下方（Ｚ軸負方向）への過剰な変位を規制するストッパ基板としての機能を併せもっている。センサ本体２をパッケージ基板（図示しない）へ直接実装する場合には、支持基板３を必ずしも必要としない。

図２は加速度センサの分解斜視図である。シリコン膜１２０は、固定されたフレーム部１２１（フレーム上部）と、フレーム部１２１内に配置された錘接合部１２２と、フレーム部１２１と錘接合部１２２とを接続する２対（計４本）の可撓部１２３を備えている。フレーム部１２１、錘接合部１２２、可撓部１２３は開口１２４によって画定されている。フレーム部１２１はシリコン酸化膜１３０を介してフレーム部１４１（フレーム下部）と接合されている。また、錘接合部１２２はシリコン酸化膜１３０を介して鉛直視略クローバー状の錘部１４２と接合されている。錘部１４２はフレーム部１４１内に離間して配置されている。

支持基板３は例えば、ガラス基板からなりセンサ本体２と陽極接合により接合されている。支持基板はガラス基板に限定されず、金属板（ステンレス、Ｆｅ−３６％Ｎｉ合金からなるインバーなど）、絶縁性樹脂板、Ｓｉなどの半導体基板を用いることができる。接合方法として、直接接合、共晶接合、接着剤による接合などから適宜選択することができる。

図３は加速度センサの平面図及び断面図である。図３（Ａ）は加速度センサの平面図であり、４本の可撓部１２３上には３軸（ＸＹＺ）方向の加速度を検出するための歪検出部Ｒｘ〜Ｒｚが配設されている。歪検出部Ｒｘ〜Ｒｚは、可撓部１２３がフレーム部１２１および錘接合部１２２と接続する領域に配置されている。図面ではＸ軸に沿った方向に配置した１対の可撓部には、Ｘ方向およびＺ方向の加速度を検出するために歪検出部Ｒｘ１〜Ｒｘ４およびＲｚ１〜Ｒｚ４が配置される。一方、Ｙ軸に沿った方向に配置した１対の可撓部にはＹ方向の加速度を検出するための歪検出部Ｒｙ１〜Ｒｙ４が配置されている。なお、Ｙ軸に沿った方向に配置した１対の可撓部に歪検出部Ｒｚ１〜Ｒｚ４を配置してもよい。歪検出部Ｒは直線状のピエゾ抵抗素子で形成した例を図示したが、少なくとも１回以上の折り返し構造を有し、蛇行した形状であってもよい。これについては後述する。
図３（Ｂ）は加速度センサをＡ−Ａに沿った断面図であり、錘部１４２の下面はフレーム部１４１の下端よりも高くされており、ガラス基板３との間にギャップによりＺ負方向に一定量の変位可能なように設定されている。図３（Ｃ）は加速度センサをＢ−Ｂに沿った断面図であり、可撓部１２３は可撓性をもった自立薄膜である。

図３（Ａ）では歪検出部Ｒを可撓部１２３の幅中心線を境に、一方の側にＲｘ１〜Ｒｘ４、他方の側にＲｚ１〜Ｒｚ４を配置しているが、この配置に限定されるものではない。例えば、歪検出部Ｒｘ（Ｒｙ，Ｒｚでもよい）を錘部１４２の中心に対して点対称に配置してもよく、その場合には加速度によって生じた可撓部１２３の捻れ（錘部１４２の回転）による、検出したくない方向の物理量変動の検出（他軸感度）を抑えることができる。したがって、検出信号の精度を向上させることができる。

また、Ｙ軸に沿った可撓部１２３に歪検出部Ｒｙを配置しているが、Ｘ軸に沿った可撓部１２３と同様のレイアウトとなるように歪検出部Ｒｙとダミー歪検出部とを設け、可撓部の幅中心線に対称に配置してもよい。ダミー歪検出部を配置することで、可撓部上における歪検出部Ｒ及び配線１５２のレイアウトを対称性良くすることが可能になり、オフセット電圧を低減することができる。

図４は可撓部における詳細を説明する図面である。図４（Ａ）は歪検出部が配置された可撓部の平面図であり、図４（Ｂ）は図４（Ａ）の平面図のＣ−Ｃにおける断面図である。歪検出部Ｒは可撓部１２３の応力集中部付近に置かれたピエゾ抵抗素子である。歪検出部Ｒの一端が、可撓部１２３とフレーム部１２１が接続する境界、および可撓部１２３と錘接合部１２２が接続する境界に接するように配置している。なお、境界を跨ぐように歪検出部Ｒを配置してもよいし、各軸ごと出力差に応じて配置位置を変更することも可能である。

歪検出部Ｒ上には絶縁層１５０が形成されており、絶縁層１５０には配線１５２との接続箇所にコンタクトホール１５１を有している。接続抵抗を下げるためにコンタクトホール１５１によって露出した部分に、高濃度拡散領域（ピエゾ抵抗素子領域よりも１桁程以上度濃度が高い不純物領域）を設けて接続してもよい。なお、Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４の計１２個の歪検出部は検出方向ごとに接続されて、ブリッジ回路を構成している。フレーム部１２１上には後述する、外部回路と接続するための外部接続パッドＰ及びダミーパッドＰ´（後述する）を有し、配線１５２と外部接続パッドＰと接続して加速度に伴う電気信号を外部回路へ取り出している。配線１５２を保護するために、配線１５２上に保護層１５３を形成している。

図５は折り返し構造を有する歪検出部を説明する図面である。歪検出部Ｒはピエゾ抵抗素子を折返した態様（図５（Ａ）参照）、あるいは複数本のピエゾ抵抗素子を金属配線あるいは高濃度不純物拡散層により直列につないで１つの歪検出部とした態様であってもよい（図５（Ｂ）参照）。歪検出部Ｒは少なくとも１回以上折り返した構造（折り返し部１７０）を有しており、応力集中部に効率的に歪検出部を配置するとともに、所定の抵抗値（抵抗長に相当する）を得ることができ、高感度かつ低消費電力化に対応可能なセンサを提供できる。

図５（Ａ）では、折り返し部１７０はピエゾ抵抗素子と略同様の濃度領域（１０¹⁷〜１０¹⁹ａｔｍ／ｃｍ³）の層で構成されている。また、図５（Ｂ）では、折り返し部１７０は金属配線あるいは高濃度不純物拡散層により構成されている。高濃度不純物拡散層とは、ピエゾ抵抗素子よりも不純物濃度が１桁以上高い低抵抗層のことを指す。

歪検出部Ｒの長さは１０μｍ〜１００μｍ、幅は０．２μｍ〜１０μｍの範囲、折り返し部１７０の長さは２μｍ〜２０μｍ、幅は０．２μｍ〜１０μｍの範囲で適宜設定できる。但し、歪検出部の幅は２μｍ以上、より好ましくは３μｍ以上であり、かつ可撓部の幅の１／１０以下であることが好ましい。２μｍ未満であると歪検出部を形成する際のリソグラフィ工程における不良が現れやすくなり、センサ特性のバラツキにつながる。なお、３μｍ以上とすると出力変動をさらに抑えられることが本発明者らにより確認されている。歪検出部の幅が可撓部の幅の１／１０より大きいと捻れによる抵抗変化を大きく検知してしまう。
また、隣接する歪検出部間の間隔は５μｍ以上であることが好ましい。５μｍ未満であると、隣接する歪検出部間で不純物拡散領域の重なりが生じ、電流リークが起こるためである。

次に図６を参照して、本発明に係る配線レイアウトについて詳細に説明する。
図６は配線レイアウトを示す図面である。実装基板（図示せず）側のＩＣなどの素子と接続するための外部接続パッドＰに加えて、外部接続パッドとは別のダミーパッドＰ´が配線１５２に接続された状態でフレーム部１２１上に配置されている。外部接続パッドをＩＣなどの素子と接続する場合には、通常ダミーパッドＰ´は外部接続に用いない。外部接続パッドＰ及びダミーパッドＰ´は導電性材料からなり、例えば金属材料である。外部接続パッドＰはワイヤボンディングなどの手段により外部素子との接続のために用いるため、保護層１５３が開孔されて表面が露出しており、大気と接している。また、ダミーパッドＰ´は外部素子との接続を行なわないが、表面が露出させて大気と接するようにしてもよい。外部接続パッドＰ及びダミーパッドＰ´の表面は導電性を有するバリア導電層（図示せず）により保護することで表面劣化を防ぐ構成としてもよい。

ダミーパッドＰ´が配線１５２を介して歪検出部Ｒと接続している。図面においてダミーパッドは、外部接続パッドＰと歪検出部を接続する配線１５２から分岐した配線１５２´により歪検出部と接続している。そのため歪検出部Ｒで発生する熱をダミーパッドＰ´を通じて効果的に外部へ放出することができる。特に小型の加速度センサ（例えば外形が１〜３ｍｍサイズ）では、センサ躯体の小型化にしたがって歪検出部の幅／長さを小さく設計しなければならない。そのため、歪検出部の抵抗値が小さくなるために消費電力が高くなり、発熱量が増加する。ダミーパッドＰ´を配置することで、歪検出部で発生するジュール熱を効果的に外部へ放出することができる。ダミーパッドＰ´はフレーム部１２１上に可能な限り広い面積で配置されることが好ましく、外部接続パッドＰの表面積の総和に対してダミーパッドＰ´の表面積の総和が１．５倍以上であることが好ましい。

図６では外部接続パッドＰのうち、入力電圧を供給するための入力用パッドをＶｄ、グラウンド端子をＸＧ，ＹＧ，ＺＧ、そしてＸＹＺ方向の出力電圧を検出するための出力用パッドをそれぞれ（Ｘ₊，Ｘ_-）、（Ｙ₊，Ｙ_-）、（Ｚ₊，Ｚ_-）として、またダミーパッドＰ´をｄｍと表記している。なお、図６ではダミーパッドＰ´が全て入力用パッドＶｄに接続された場合を例示している。

図７は検出回路（ブリッジ回路）を示す回路図である。各パッドと歪検出部は配線部を介して接続し、ブリッジ回路を構成している。ブリッジ回路では以下の式（１）〜（３）で表される入力電圧Ｖｉｎ（Ｖｄ）に対する出力電圧Ｖｏｕｔ（｜Ｘ₊−Ｘ_-間の電圧｜，｜Ｙ₊−Ｙ_-間の電圧｜，｜Ｚ₊−Ｚ_-間の電圧｜）の関係から加速度を検出できる。
Ｖｘｏｕｔ／Ｖｘｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙｏｕｔ／Ｖｙｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚｏｕｔ／Ｖｚｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）

図８はパッド接続の別の態様を説明する図面である。各方向の出力用パッドに接続する配線１５２から分枝させた配線１５２´によりダミーパッドＰ´を歪検出部と接続してもよい。ダミーパッドＰ´は外部接続パッドに対して並列に配置しており、外部接続パッドの不良時に代用パッドとして用いることができる。したがって、不良率を低減することができる。

図９はダイアフラム状の可撓部を有する加速度センサを説明する図面である。本発明に係る加速度センサは、略中央に配置した錘部１４２を薄肉ダイアフラム状の可撓部１２３によりフレーム部１２１と連結する構造であってもよい。図９（Ａ）は加速度センサの平面図である。直交する２軸に沿ってＸ及びＹ軸方向検出用の歪検出部を、ＸＹ軸に対して４５°をなす方向にＺ軸方向検出用の歪検出部を配置している。図９（Ｂ）は図９（Ａ）におけるＸ軸に沿った（Ｄ−Ｄ）断面図である。錘部１４２はダイアフラム状の可撓部１２３と一体あるいは接合されている。

次に図１０を参照して、実施形態に係る加速度センサの製造方法について述べる。図１０は本発明に係る実施形態の製造方法を示す図面である。
§加速度センサの製造方法
（１）ＳＯＩ基板の準備（図１０（Ａ）参照）
シリコン膜１２０、酸化シリコン膜１３０、シリコン基板１４０を積層してなるＳＯＩ基板１１０を用意する。上述したように、シリコン膜１２０はフレーム部１２１、錘接合部１２２、可撓部１２３を構成する層である。酸化シリコン膜１３０は、シリコン膜１２０とシリコン基板１４０とを接合する層であり、かつエッチングストッパ層として機能する層である。シリコン基板１４０はフレーム部１４１、錘部１４２を構成する層である。ＳＯＩ基板１１０は、ＳＩＭＯＸないし、貼り合せ法等により作成される。ＳＯＩ基板１１０は、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０の厚みがそれぞれ、５μｍ、２μｍ、６００μｍである。なお、外周が１〜２ｍｍ程度の加速度センサ１が直径１５０ｍｍ〜２００ｍｍのウエハに多面付けで複数個配置されている。

（２）歪検出部の形成（図１０（Ｂ）参照）
ＳＯＩ基板１１０のシリコン膜１２０側に不純物拡散用のマスクを形成する（図示せず）。このマスク材としては、例えばシリコン窒化膜（Ｓｉ₃Ｎ₄）やシリコン酸化膜（ＳｉＯ₂）、レジストなどを用いることができる。ここではシリコン酸化膜をシリコン膜１２０全面に熱酸化あるいはプラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長）法により成膜した後、シリコン窒化膜を成膜し、シリコン窒化膜上にレジストパターン（図示せず）を形成し、シリコン窒化膜、シリコン酸化膜に検出部Ｒに対応する開口をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）及びフッ酸などのウエットエッチングにより形成する。拡散用マスクはシリコン膜１２０側からシリコン酸化膜、シリコン窒化膜の２層構造とした。シリコン窒化膜は後述する拡散剤の拡散防止用のために用いている。

シリコン膜１２０上にＢ（ボロン）などを含む拡散剤を塗布する。そして熱処理（約１０００℃）を施して、シリコン膜１２０内に拡散（ドライブイン）させ、ピエゾ抵抗素子を形成する。不要な拡散剤は、フッ酸などを用いて除去する。その後、シリコン窒化膜（Ｓｉ₃Ｎ₄）は熱リン酸によって、エッチング除去する。また上述の塗布拡散法以外にも、ＢＢｒ₃などのドーパントガスを使用したガス拡散法を用いることもできる。
なお、熱拡散法以外にイオン注入法によってピエゾ抵抗素子を形成してもよい。イオン注入法の場合には、レジストをマスクとして用いることができる。

歪検出部Ｒをピエゾ抵抗素子が折り返し部１７０により連続して形成する場合には、蛇行した形状の開口を有するマスクを用いてシリコン膜１２０に不純物を拡散すればよい。歪検出部Ｒを複数のピエゾ抵抗素子を金属配線で直列に接続して形成する場合には、本工程において複数のピエゾ抵抗素子を形成しておき、その後、後述する配線、外部接続パッド及びダミーパッドの作成工程において成膜し、パターニングして折り返し部１７０を形成すればよい。また、歪検出部Ｒを複数のピエゾ抵抗素子を不純物拡散配線で直列に接続して形成する場合には、折り返し部１７０に対応する開口を有するマスクを用いて不純物を注入することで折り返し部１７０を形成できる。

（３）絶縁層およびコンタクトホールの形成（図１０（Ｃ）参照）
シリコン膜１２０上に絶縁層１５０を形成する。例えば、シリコン膜１２０の表面を熱酸化することで、絶縁層をＳｉＯ₂の層により形成できる。絶縁層はプラズマＣＶＤ法で形成してもよい。絶縁層１５０上にレジストをマスクとしたＲＩＥによってコンタクトホール１５１を形成する。なお、コンタクトホール１５１の形成はシリコン基板１４０の加工後であってもよい。

（４）ギャップ形成（図１０（Ｄ）参照）
フレーム部１４１の内枠に沿った開口を有するマスクを用いて、シリコン基板１４０をエッチングしてギャップ１６０を形成する。ギャップ１６０は、錘部１４２が下方（ガラス基板３側）へ変位するために必要な間隔であり、例えば、５〜１０μｍである。ギャップ１６０の値は、センサのダイナミックレンジに応じて適宜設定することができる。

（５）シリコン基板の加工（図１０（Ｅ）参照）
次に、フレーム部１４１、錘部１４２に画定するためのマスクをシリコン基板１４０の下面に形成する。このマスクを用いてシリコン基板１４０をシリコン酸化膜１３０の下面が露出するまでエッチングを行なう。エッチングにはＤＲＩＥ（ＤｅｅｐＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を用いるのが好適である。

ＤＲＩＥでは材料層を厚み方向に侵食しながら掘り進むエッチングステップと、彫った穴の側壁にポリマーの壁を形成するデポジションステップと、を交互に繰り返す。掘り進んだ穴の側壁は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ侵食を進ませることが可能である。エッチングガスとしてＳＦ₆等のイオン・ラジカル供給ガスを用い、デポジションガスとしてＣ₄Ｆ₈等を用いることができる。

（６）配線、外部接続パッド及びダミーパッドの作成（図１０（Ｆ）参照）
配線１５２、外部接続パッドＰ及びダミーパッドＰ´を形成する。これらはＡｌ，Ａｌ−Ｓｉ合金，Ａｌ−Ｎｄ合金などの金属材料を蒸着法、スパッタ法などによって、例えば、０．１μｍ〜１．０μｍの厚さに成膜し、それをパターニングすることで得られる。外部接続パッド、ダミーパッドの個々の面積はセンサのサイズによって適宜設定しうる値をとるものとする。Ｃｕ，Ａｕなどの金属材料を用いることもできるが、Ｃｕを用いた場合には金属拡散の可能性があり、Ａｕを用いた場合には製造コストが嵩んでしまう。製品の信頼性および製造コストの点でＡｌ系の材料が好ましい。なお、配線１５２と歪検出部Ｒとの間でオーミックコンタクトを形成するために、熱処理（３８０℃〜４００℃）を施す。なお、ダミーパッドＰ´は配線１５２及び１５２´により所定の歪検出部Ｒと接続されている。

外部接続パッドＰ及びダミーパッドＰ´上にバリア導電層としてＴｉＮなどを設けておくことで、表面劣化を防止することができる。なお、バリア導電層はスパッタ法により０．１μｍ〜０．５μｍの厚さで形成する。

そして、配線１５２上に保護層１５３としてシリコン窒化膜（Ｓｉ₃Ｎ₄）などの膜を設ける。外部接続パッドＰ及びダミーパッドＰ´を覆う部分についてはＲＩＥまたはウェットエッチングによって開孔しておく。保護層１５３は高感度化のためになるべく薄く設定することが好ましい、例えば０．３μｍ〜０．６μｍであると好適である。

加速度センサはＳｉ基板上に、各種層（絶縁層、保護層、配線）を形成して構成している。ピエゾ抵抗で発生したジュール熱に伴い、これらの層の熱膨張係数差によりセンサ躯体に応力がかかる。ジュール熱を効果的に放熱するダミーパッドをフレーム部に配置した場合には、フレーム部が可撓部より厚い厚肉部であるから、ダミーパッドの放熱の影響による歪みが発生しづらい点で好適である。可撓部あるいは錘部上では配線の設計ルールの関係から、放熱用の電極を設けることが困難な場合があるが、フレーム部にあっては設計ルールによる配置制限を受けにくい。また、配線を太く設計することがないため、配線抵抗を上げることなく放熱効果を得ることができる。

（７）シリコン膜の加工（図１０（Ｇ）参照）
シリコン膜１２０をシリコン酸化膜１３０の上面が露出するまでＲＩＥによりエッチングして開口１２４を形成して、フレーム部１２１、錘接合部１２２、可撓部１２３を画定する。

（８）不要なシリコン酸化膜の除去（図１０（Ｈ）参照）
エッチングストッパとして用いた部分の不要なシリコン酸化膜をＲＩＥあるいはウェットエッチングにより除去する。これにより、シリコン酸化膜１３０は、フレーム部１２１とフレーム部１４１、錘接合部１２２と錘部１４２の間に存在している。

（９）ガラス基板の接合（図１０（Ｉ）参照）
センサ本体２とガラス基板３とを接合する。ガラス基板３は、Ｎａイオンなどの可動イオンを含む、いわゆるパイレックス（登録商標）ガラスであって、ＳＯＩ基板１１０との接合には陽極接合を用いる。なお、陽極接合時の静電引力により錘部１４２がガラス基板３の上面にスティッキングするのを防ぐために、ガラス基板３の上面にスパッタ法によりＣｒなどのスティッキング防止膜（図示せず）を形成しておいてもよい。これによりセンサ本体２とガラス基板３が接合され、加速度センサ１が構成される。

（１０）個片化
加速度センサ１をダイシングソー等でダイシングし、個々の加速度センサ１に個片化する。本明細書ではウエハに多面付け配置された「加速度センサ」と、個片化された「加速度センサ」とを特に区別せず加速度センサ１と呼んでいる。以上は本発明に係る加速度センサの製造方法の一例であって、適宜順序は変更可能であり、上記に限られない。

加速度センサ１はチップ単体としても流通するが、ＩＣなどの能動素子を搭載したパッケージ基板／回路基板と組み合わせて、電子部品として流通する。加速度センサ１は、ゲーム機やモバイル端末機（例えば、携帯電話）等の様々な用途で利用可能である。なお、加速度センサ１の外部接続パッドＰとパッケージ基板／回路基板とは、ワイヤボンディング、フリップチップ等の方法によって電気的に接続される。

（実施例１）
ＳＯＩ基板（５μｍ／２μｍ／６２５μｍ）に１．５ｍｍ正方の加速度センサを多面付けで作製した。Ａｌからなる１１個の外部接続パッド（各面積：１００μｍ×１００μｍ）に加えて、外部接続パッドと略同面積のダミーパッドを２７個配置した。当該加速度センサのブリッジ回路に３Ｖの電圧を印加した際の出力変動を１０分間（６００秒）にわたり観測した。本実施例に係る加速度センサでは、初期動作（通電開始３０秒内）以降の出力変動は±０．０３ｍＶの範囲内であり、出力変動が非常に小さかった。

（実施例２）
歪検出部を１回の折返し構造を有するピエゾ抵抗素子（幅２μｍ）により構成した点を除き、実施例１と略同様の構成で加速度センサを作製した。本実施例に係る加速度センサでは、通電時の出力変動が±０．０３ｍＶの範囲内であるとともに、初期動作（通電開始３０秒以内）のドリフト電圧値が０．０３ｍＶであり、通電直後から安定した動作が可能であった。

（実施例３）
歪検出部であるピエゾ抵抗素子の幅を３μｍに設定した点を除き、実施例２と略同様の構成で加速度センサを作製した。本実施例に係る加速度センサでは、通電時の出力変動が±０．０３ｍＶの範囲内であるとともに、初期動作（通電開始３０秒以内）のドリフト電圧値が０．０２ｍＶ未満であり、通電直後から安定した動作が可能であった。

（比較例）
Ａｌからなる１１個の外部接続パッド（面積：１００μｍ×１００μｍ）のみを備えた従来の加速度センサにつき、上記と同様に出力変動を測定したところ、初期動作以降の出力変動は±２．０ｍＶの範囲内でバラツキが現れ、出力変動が大きかった。また、初期動作におけるドリフト電圧値が２ｍＶを超え、不安定な動作であった。

以上、本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。

本発明に係る加速度センサの全体斜視図である。加速度センサの分解斜視図である。加速度センサの平面図および断面図である。可撓部における詳細を説明する図面である。折り返し構造を有する歪検出部を説明する図面である。配線レイアウトを説明する図面である。検出回路（ブリッジ回路）を示す回路図である。パッド接続の別の態様を説明する図面である。ダイアフラム状の可撓部を有する加速度センサを説明する図面である。本発明に係る加速度センサの製造方法を表す図面である。

符号の説明

１：加速度センサ
２：センサ本体
３：支持基板
１１０：ＳＯＩ基板
１２０：シリコン膜
１２１：フレーム部
１２２：錘接合部
１２３：可撓部
１２４：開口
１３０：シリコン酸化膜
１４０：シリコン基板
１４１：フレーム部
１４２：錘部
１５０：絶縁層
１５１：コンタクトホール
１５２：配線
１５２´：配線
１５３：保護層
１６０：ギャップ
１７０：折り返し部

Ｒ：歪検出部
Ｒｘ：Ｘ軸方向検出用歪検出部
Ｒｘ：Ｙ軸方向検出用歪検出部
Ｒｚ：Ｚ軸方向検出用歪検出部
Ｐ：外部接続パッド
Ｐ´：ダミーパッド
Ｖｄ：入力用端子
Ｘ₊，Ｘ_-，Ｙ₊，Ｙ_-，Ｚ₊，Ｚ_-：出力用端子
ＸＧ，ＹＧ，ＺＧ：グラウンド端子
ｄｍ：ダミーパッド

Claims

錘部と、
前記錘部の周囲に位置するフレーム部と、
前記フレーム部と前記錘部とを連結するダイアフラム状あるいは梁状の可撓部と、
前記可撓部及び／又は前記フレーム部に配設され、少なくとも１軸方向の物理量を検出するための歪検出部と、
前記可撓部及び前記フレーム部上に、ブリッジ回路を構成するように前記歪検出部を接続する配線部と、を備え、
前記配線部を介して前記歪検出部と接続された複数の外部接続パッドと、
前記配線部を介して前記歪検出部と接続されるとともに前記外部接続パッドとは別のダミーパッドと、を前記フレーム部上に配置したことを特徴とするセンサ。
前記外部接続パッドはブリッジ回路に電圧を入力するための入力用パッドと、ブリッジ回路の出力電圧を取り出すための出力用パッドとを有し、
前記ダミーパッドのいずれかは、前記入力用パッドと前記歪検出部を接続する前記配線部から分岐した配線部により前記歪検出部と接続していることを特徴とする請求項１記載
のセンサ。
前記ダミーパッドのいずれかは、前記出力用パッドと前記歪検出部を接続する前記配線部から分岐した配線部により前記歪検出部と接続していることを特徴とする請求項２記載のセンサ。
前記ダミーパッドの面積の和が、前記外部接続パッドの面積の和の１．５倍以上であることを特徴とする請求項１乃至３のいずれか１項記載のセンサ。
前記ダミーパッドは、前記外部接続用パッドの代用パッドとして利用可能であることを特徴とする請求項１乃至４のいずれか１項に記載のセンサ。
半導体基板を用いて少なくとも１軸方向の物理量を検出するセンサを製造する方法であって、
前記半導体基板の一方の面に不純物を拡散して歪検出部を形成する工程と、
前記半導体基板から、錘部と、前記錘部の周囲に位置するフレーム部と、前記フレーム部と前記錘部とを連結するダイアフラム状あるいは梁状の可撓部と、を形成する工程と、
前記可撓部及び前記フレーム部上に、ブリッジ回路を構成するように前記歪検出部を接続する配線部を形成する工程と、
前記配線部を介して前記歪検出部と接続された複数の外部接続パッドと、前記配線部を介して前記歪検出部と接続されるとともに前記外部接続パッドとは別のダミーパッドとを
前記フレーム部上に形成する工程と、を含むことを特徴とするセンサの製造方法。
前記配線部と前記外部接続パッド及び前記ダミーパッドを同時に形成することを特徴とする請求項６記載の製造方法。