[go: up one dir, main page]

JP4930229B2 - Soiウェーハの評価方法 - Google Patents

Soiウェーハの評価方法 Download PDF

Info

Publication number
JP4930229B2
JP4930229B2 JP2007178892A JP2007178892A JP4930229B2 JP 4930229 B2 JP4930229 B2 JP 4930229B2 JP 2007178892 A JP2007178892 A JP 2007178892A JP 2007178892 A JP2007178892 A JP 2007178892A JP 4930229 B2 JP4930229 B2 JP 4930229B2
Authority
JP
Japan
Prior art keywords
soi
layer
soi wafer
wafer
soi layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007178892A
Other languages
English (en)
Other versions
JP2009016681A (ja
Inventor
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007178892A priority Critical patent/JP4930229B2/ja
Publication of JP2009016681A publication Critical patent/JP2009016681A/ja
Application granted granted Critical
Publication of JP4930229B2 publication Critical patent/JP4930229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、SOIウェーハの評価方法であって、詳しくは、SOIウェーハのシリコン活性層及び埋め込み酸化層の評価を行うSOIウェーハの評価方法に関する。
近年、電気的に絶縁性のあるシリコン酸化膜の上にシリコン活性層が形成されたSOI構造を有するSOIウェーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウェーハとして特に注目されている。これは、SOIウェーハでは支持基板とシリコン活性層(以下SOI層と表記)の間に絶縁体である埋め込み酸化膜(以下BOX層と表記)が存在するため、SOI層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
また、SOI層が1μm以下の厚みの薄膜SOIウェーハにおいて、SOI層上に形成されたMOS(Metal Oxide Semiconductor)型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのPN接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるBOX層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。
最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なSOIウェーハが求められている。そのため、SOIウェーハのSOI層およびBOX層の品質を評価することが積極的に行われている。このSOIウェーハの品質評価の一手法として、SOI層の表面にMOS(Metal Oxide Semiconductor)構造を形成し、その電極部分に電圧を印加してSOI層およびBOX層の品質を評価することが行われている。
しかしながら、SOIウェーハを評価するためにMOS構造をSOI層上に形成するには、フォトリソグラフィ工程のような大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。
そこで、従来のような多数の工程を通してMOS構造をSOIウェーハ上に形成せずとも、MOS構造の電極として作用するプローブを用いてもっと簡便にSOIウェーハを評価するための評価方法が開発されている。その一つとして、SOIウェーハを評価対象としたPseudo−MOSFET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。この手法によれば、SOI層とBOX層の界面における界面準位密度やSOIウェーハの電気特性を精度良く、かつ容易に測定できる。
このPseudo−MOSFET法について説明する。図4はPseudo−MOS構造をあらわす模式図である。まず、図4に示すように、擬似的なMOS構造を形成するSOIウェーハ10のSOI層11側に評価用電極として、直接ニードルブローブ、または、水銀プローブを接触させ、これらをソース電極(S)およびドレイン電極(D)とする。そして、SOIウェーハ10の裏面、すなわち、SOIウェーハの支持基板13の裏面を、電極としても用いることができるステージに真空吸着させるか、ウェーハ裏面にニードルを接触させることによりゲート電極(G)を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。このとき、評価を行う前にフッ酸を含む水溶液でSOIウェーハを洗浄すれば、SOI層表面に形成される自然酸化膜を除去できるので、その自然酸化膜の影響を排除してより正確な電気特性を得ることが可能となる。
この評価方法においては、支持基板をゲート電極、BOX膜をゲート酸化膜に見立てる。SOI層表面側に接触させた電極間での電流値から評価を行う訳であるが、この電流経路はSOI層を強反転状態として、SOI/BOX界面に形成される反転層とすることでSOI/BOX界面品質が評価できる。例えば、P型基板であれば、ゲート電圧を正側に印加して測定することにより、SOI層の電子移動度およびSOI層とBOX層の界面の界面準位密度が得られる。一方、ゲート電圧を負側に印加して測定することにより、SOI層の正孔移動度やBOX層の電荷密度が得られる。
しかし、Pseudo−MOSFET法では、BOX膜を通じてゲート電圧を印加する際、SOI層が薄いと、SOIウェーハの電気特性の評価が不可能であった。非常に高いゲート電圧を印加し測定することも考えられたが、薄膜SOI層ではBOX膜厚も一般的に薄いことが多く、測定中にBOX膜が絶縁破壊してしまい測定が困難になるという問題があった。
特開2001−60676号公報 特開2001−267384号公報 S. Cristoleveanu et al., " A Review of the Pseudo−MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. ElectronDev, 47 1018 (2000) H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid−State Electronics, 47, 1311 (2003)
本発明は、上記問題点に鑑みてなされたもので、極薄膜SOIウェーハにおいても、電子移動度や界面準位密度、正孔移動度、BOX層電荷密度等の電気特性を簡便に測定することができる評価方法を提供することを目的としている。
上記課題を解決するため、本発明では、Pseudo−MOSFETによるSOIウェーハの評価方法において、前記SOIウェーハのSOI層にソース電極およびドレイン電極を接触させ、前記SOIウェーハの支持基板にゲート電極を接触させて前記SOIウェーハの電気特性を評価する際に、前記SOI層へキャリアを注入しながら評価を行うことを特徴とするSOIウェーハの評価方法を提供する(請求項1)。
このように、Pseudo−MOSFETによってSOIウェーハの電気特性を評価する際に、SOI層にキャリアを注入しながら評価を行うことで、従来はキャリア不足で測定に十分な電流値を得ることができなかったため、評価することができなかった薄膜SOIウェーハの電気特性を、BOX層に過大な負荷を掛けることなく、かつ容易な手段によって評価することが可能となる。
また、キャリアを注入する方法として、光を照射することが好ましい(請求項2)。
このように、光を照射してキャリアを注入することで、容易にキャリアを注入することができ、SOI層やBOX層にダメージを与えることなく、また容易に測定を行うことが可能になる。
以上説明したように、本発明のSOIウェーハの評価方法では、SOIウェーハの電気特性を評価する際に、SOI層へキャリアの注入を行いながら評価を行う。このため、層内にキャリアの絶対数が少ない極薄膜SOIウェーハであっても、キャリア不足を補うことができるため、ゲート電圧を高くするなどの負荷をかけなくても、ウェーハの構造に損傷を与えることなく、電子移動度や界面準位密度、正孔移動度、BOX層電荷密度等の電気特性を短時間で、かつ容易に測定することができる。
以下、本発明についてより具体的に説明する。
前述のように、Pseudo−MOSFET法では、SOI層が薄い場合、評価を行うことが困難であった。そのため、薄膜SOIウェーハの電気特性を、短時間で、かつ容易に評価する方法の開発が待たれていた。
そこで、本発明者は、なぜPseudo−MOSFET法によって薄膜SOIウェーハの電気特性を評価することができないかについて、その原因を探ることにした。
その結果、BOX膜を通じてゲート電圧を印加する際、SOI層が薄いと、この反転層を形成するのに十分なキャリアが発生出来ないため、SOIウェーハの電気特性の評価が不可能になってしまうことがわかった。例えば、P型基板の評価の場合、特に正側に電圧を印加した際は、強反転層のキャリアが少なく、負側に印加した際は、蓄積層がBOX界面に形成されるが、やはりキャリア数が少ないため、測定を行うことが出来ないことがわかった。
そこで、本発明者は、SOI層やBOX層の構造に大きな影響を及ぼすことなく、かつ容易に、SOI層のキャリアの不足を補うことができる方法について鋭意検討を重ねた。
その結果、本発明者は、SOI層にキャリアを注入しながら電気特性の評価を行うことによって課題を解決できることを見い出し、本発明を完成させた。
以下、本発明について図1を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の評価方法で評価するSOIウェーハの一例は、以下に示すように一般的な構造のものである。
例えば、支持基板上に絶縁層が形成され、その絶縁層の上にSOI層が形成されたものである。
本発明の評価方法の手順を以下に例示する。
まず、評価対象となるSOIウェーハを準備する。準備するSOIウェーハとしては、少なくとも一方のシリコンウェーハ表面にシリコン酸化膜を形成した2枚の鏡面研磨ウェーハの研磨面を貼り合せ、熱処理後、一方のウェーハを研削、研磨により薄膜化したSOIウェーハを準備する。
また、あらかじめ一方の鏡面研磨ウェーハに水素をイオン注入した後、2枚の鏡面研磨ウェーハの研磨面を貼り合せ、その後の熱処理により水素イオン注入層で一方のウェーハを剥離してSOI構造を形成した後、SOI層となる薄膜の表面を研磨したSOIウェーハであってもよい。
また、1枚の鏡面研磨ウェーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるSIMOX(Separated Implanted Oxide)ウェーハであってもよい。
そして、このSOIウェーハのSOI層表面に形成されている自然酸化膜を除去するため、フッ酸を含む水溶液でSOIウェーハを洗浄する。
フッ酸を含む水溶液のフッ酸濃度は、自然酸化膜を除去できる程度であればよく、水溶液温度、洗浄時間などの洗浄条件も同様に自然酸化膜を除去できる程度であれば良い。フッ酸の濃度が高いと、SOI層11と支持基板13の間に介在するBOX層12をエッチングしてしまう可能性があるので、フッ酸濃度は低い方が好ましい。
このようなフッ酸を含む水溶液でSOIウェーハを洗浄した後、SOIウェーハを純水でリンスして、乾燥させる。
乾燥方法は、乾燥空気をSOIウェーハに当てて乾燥させることができる。また、スピンドライヤーのような装置を用いて乾燥させることもできる。あるいは、IPA(イソプロピルアルコール)のような薬液を用いて乾燥させてもよい。
上記のような手順で前処理されたSOIウェーハ10の電気特性を、図1のようにして評価を行う。まずSOIウェーハ10の支持基板13側の面を真空チャック14で吸着する。この真空チャック14は金属等の導電性材料でできており、ゲート電極(G)を兼ねることができる。
ここで、キャリア注入源15を準備する。キャリア注入源によってキャリアをSOI層11へ注入しながら評価を行う。ここで、キャリアを注入する方法として、光を照射することができる。そしてこの光源としては、ハロゲンランプを用いることができるし、LEDとすることができるし、また、蛍光灯とすることができる。すなわち、光を放出するものであれば、キャリアの注入源として用いることができる。
また、光の照度に関しても特に制限はない。どのような照度であっても光が当たっていれば、SOI層にキャリアを注入してSOIウェーハの電気特性をPseudo−MOSFET法によって評価することができる。ここで、ハロゲンランプは400nm(〜3.1eV)から900nm(〜1.4eV)の波長で700nm(〜1.8eV)付近にピークを持ち、SiOのバンドギャップ(〜9eV)よりも低くシリコンのバンドギャップ(〜1.1eV)よりも高いため、好都合である。
SOIウェーハ10を真空チャック14に吸着させたら、SOI層11表面のごく近傍にニードルプローブないしは水銀プローブを近づけ、SOI層11に接触させる。どちらか一方をソース電極(S)にし、他方をドレイン電極(D)にする。さらにSOI層11側にキャリア注入源15を準備し、SOI層11にキャリアを注入することでPseudo−MOSFET測定が可能になる。
このPseudo−MOS構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を変化させることで、ドレイン電流の変化をモニタリングし、ゲート電圧Vとドレイン電流Iの関係、すなわちV−I特性を測定する。測定されたV−I特性は、例えば図2のような結果となる。そして、測定されたV−I特性から電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を求めることができる。
以上の工程を行うことにより、SOI層の電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を評価することができる。
また、SOI層の厚さとしては40nm以下とすることができる。また、BOX層の厚さは、100nm以下とすることができる。SOI層へキャリアの注入を行うことによって、従来はSOI層は厚さが50nm以上、BOX層は厚さが145nm以上ないと、評価に十分なキャリアの量を得ることができなかったが、本発明のようにキャリアを注入しながら評価を行うことによって、層の厚さが薄くなってもキャリアが不足することなく、電気特性を評価するのに十分な電流量を得ることができるため、膜厚が薄いSOIウェーハでも評価することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
測定対象ウェーハとして、支持基板、SOI層となるウェーハとも、導電型P型、直径200mm、結晶方位<100>であるシリコンSOIウェーハを準備した。なお、このウェーハをP型にするためのドーパントとしてボロンを用い、ウェーハの抵抗率は10Ω・cmである。また、SOI層とBOX層の厚さは、それぞれ20nm、50nm程度である。
このSOIウェーハを、質量%で1%のフッ酸を含む水溶液で1分間洗浄後、純水にてリンスを行い、その後、乾燥空気を吹き付けて水分を除去して乾燥させた。このSOIウェーハにプローブを接触させた後、SOI層にキャリアを注入するために、20Wのハロゲンランプを準備し、光を照射した状態で、V−I特性の測定を行なった。測定は、一定のドレイン電圧を印加した状態でゲート電圧を変化させてドレイン電流をモニタリングして行った。その結果を図2に示す。図2は、本発明によりV−I特性を求めた一例を示す図である。この測定にはケースレー社製半導体パラメータアナライザSC4200を使用した。
(比較例)
実施例において、プローブを接触させてV−I特性の測定を行う際に、SOI層に光の照射を行わないで測定を行った以外は、実施例と同様の条件でSOIウェーハの評価を行った。その測定結果を図3に示す。図3は比較例におけるV−I特性を求めた一例を示す図である。
図2より、実施例のV−I特性では、SOI層の電子移動度、界面準位密度、正孔移動度および酸化膜電荷密度を評価するのに十分なV−I特性を得ることができた。
これに対し、図3に示す比較例のV−I測定結果では、SOI層中のキャリアが不足しているため、充分な電流値が得られず、この結果からはSOI層の電子移動度、界面順位密度などを計算することはできなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明を説明するための概略説明図である。 本発明によりV−I特性を求めた一例を示す図である。 比較例におけるV−I特性を求めた一例を示す図である。 Pseudo−MOS構造をあらわす模式図である。
符号の説明
10…SOIウェーハ、 11…SOI層、 12…BOX層、 13…支持基板、 14…真空チャック、 15…キャリア注入源。

Claims (2)

  1. Pseudo−MOSFETによるSOIウェーハの評価方法において、前記SOIウェーハのSOI層にソース電極およびドレイン電極を接触させ、前記SOIウェーハの支持基板にゲート電極を接触させて前記SOIウェーハの電気特性を評価する際に、前記SOI層へキャリアを注入しながら評価を行うことを特徴とするSOIウェーハの評価方法。
  2. 前記キャリアを注入する方法として、光を照射することを特徴とする請求項1に記載のSOIウェーハの評価方法。
JP2007178892A 2007-07-06 2007-07-06 Soiウェーハの評価方法 Active JP4930229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007178892A JP4930229B2 (ja) 2007-07-06 2007-07-06 Soiウェーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178892A JP4930229B2 (ja) 2007-07-06 2007-07-06 Soiウェーハの評価方法

Publications (2)

Publication Number Publication Date
JP2009016681A JP2009016681A (ja) 2009-01-22
JP4930229B2 true JP4930229B2 (ja) 2012-05-16

Family

ID=40357208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178892A Active JP4930229B2 (ja) 2007-07-06 2007-07-06 Soiウェーハの評価方法

Country Status (1)

Country Link
JP (1) JP4930229B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277716A (ja) * 1999-03-26 2000-10-06 Canon Inc 半導体層の評価方法、半導体層の評価装置及び記憶媒体
JP2001060676A (ja) * 1999-08-20 2001-03-06 Mitsubishi Materials Silicon Corp 界面準位密度の算出方法
JP2001267384A (ja) * 2000-03-15 2001-09-28 Mitsubishi Materials Silicon Corp 擬似mosfetの測定方法
JP2006093597A (ja) * 2004-09-27 2006-04-06 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法

Also Published As

Publication number Publication date
JP2009016681A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
CN101529592B (zh) 半导体晶片的评价方法
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP5003322B2 (ja) Soiウェーハの評価方法
JP2010165832A (ja) 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法
JP4419712B2 (ja) Soiウエーハの評価方法
JP4930229B2 (ja) Soiウェーハの評価方法
CN102110601A (zh) 制备可测量mos电容器低频cv曲线的器件结构的方法
CN112151403A (zh) 基于无结型晶体管的表征方法
JP4379597B2 (ja) Soiウエーハの評価方法
JP4419710B2 (ja) Soiウエーハの評価方法
JP4419711B2 (ja) Soiウエーハの評価方法
US20080054920A1 (en) Method For Evaluating Soi Wafer
JP4640204B2 (ja) Soiウエーハの評価方法
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP2006093597A (ja) 半導体ウェーハの評価方法
CN114388653B (zh) 一种基于水蒸气处理二硫化钨表面p型掺杂的光电晶体管及其制备方法
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
CN115346889A (zh) 外延工艺的监控方法
JP7347318B2 (ja) 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
CN115558897A (zh) 一种气敏传感器及其制备方法与应用
JP3671894B2 (ja) 基板評価用素子、その製造方法及びsoi基板の評価方法
JP2004119553A (ja) Soiウエーハの評価方法
JP6020359B2 (ja) 半導体基板の評価方法
CN118248577A (zh) 一种氧化物沟道晶体管缺陷态密度测试方法及系统
CN119852197A (zh) 剥离外延层的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4930229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250