JP4926179B2 - 分波器デバイス用回路基板、分波器、及び通信装置 - Google Patents

Description

本発明は、分波器を実装するための回路基板、分波器及びこれを用いた通信装置に関する。

近年、携帯電話機等の携帯式の通信端末に搭載されている分波器には、圧電基板に櫛歯状電極が形成された弾性表面波フィルタ（ＳＡＷフィルタ）や、圧電薄膜に対して上下から挟むように電極が設けられた薄膜共振器を用いた所謂ＦＢＡＲ（Film Bulk Acoustic Resonator）フィルタが採用されている。

これらの分波器は、従来使用されていた誘電体フィルタを用いた分波器と比較して、非常に小型化を図ることが可能であるという利点を有し、携帯可能な機器のサイズに対して複数の高機能を有するアプリケーションの搭載が求められる通信端末においては、無くてはならない部品となっている。

図１５に示すように、分波器は、信号端子７０１に接続される送信回路から入力された送信信号を信号線路７０７と信号線路７０９とを介してアンテナ端子７０３へと透過させる送信用フィルタ７０４と、アンテナ端子７０３から入力される受信信号を信号線路７１０と信号線路７０８とを介して信号端子７０２に接続された受信回路へと透過させる受信用フィルタ７０５とを備えている。この分波器では、アンテナを送受信で共用するため、送信用フィルタ７０４及び受信用フィルタ７０５が共に接続されるアンテナ端子（共通端子）７０３を備えている。

これらの信号端子７０１，７０２、共通端子７０３、送信用フィルタ７０４、受信用フィルタ７０５、及び信号線路７０７〜７１０を単純に接続すると、送信回路から入力され送信用フィルタ７０４を透過した信号が受信用フィルタ７０５に漏洩してしまう。このため、受信用の周波数帯域についてはアンテナから送信回路へのインピーダンスがほぼ無限大となる一方で、送信用の周波数帯域については送信回路から受信回路へのインピーダンスがほぼ無限大となるように調整する整合回路７０６が設けられている。

この整合回路７０６は、通常１点以上のインダクタなどの部品からなるが、携帯式の通信端末に用いられる回路や部品に対する小型化の要求に応えるために、整合回路７０６も分波器の素子内に納められた整合回路一体型の分波器が求められている。そして、整合回路一体型の分波器の小型化を図るためには、整合回路７０６自体に用いられる素子数をできる限り削減する必要があり、整合回路７０６の部品点数を最少とした構成は、共通端子７０３と接地端子との間にインダクタを設けた構成である。

ところで、整合回路７０６において必要なインダクタンスの値は、分波器を用いる周波数帯域によって左右されるが、２ＧＨｚ近辺の周波数帯域では１〜６ｎＨ程度、９００ＭＨｚ近辺の周波数帯域では数ｎＨ〜十数ｎＨ程度である。そして、このような整合回路７０６を分波器内に収める方法としては、フィルタ素子を形成した基板を実装する回路基板やパッケージの内部に線路を用いたインダクタを設ける方法が挙げられる。

但し、このような方法で整合回路一体型の分波器の小型化を図ると、整合回路７０６と送受信用の信号線路との間、及び送信用の信号線路と受信用の信号線路との間における電気的な干渉によりアイソレーションが悪化するといった問題が生じる。

そこで、整合回路７０６と送受信用の信号線路との間、及び送信用の信号線路と受信用の信号線路との間における電気的な干渉を低減して、良好なアイソレーション特性を得るために、送受信用の信号線路と整合回路間、及び送信用の信号線路と受信用の信号線路との間に接地パターンを設ける技術が提案されている（例えば、特開２００３−２９８４６２号公報参照）。

しかしながら、特開２００３−２９８４６２号公報に記載の技術では、送受信用の信号線路が回路基板の外周部に形成されているため、回路基板の外部空間において、信号線路間で電磁界の結合が起こり、アイソレーションが十分に得られない問題があった。また、回路基板外部へ信号が放射されるために他の部品に悪影響を与えるとともに、外部の部品からの信号（ノイズ）の影響を受け易いといった問題があった。

本発明は上記課題に鑑みてなされたものであり、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を向上させることが可能な分波器デバイス用回路基板、分波器及びこれを用いた通信装置を提供することを目的とする。

上記課題を解決するため、第１の態様に係る分波器デバイス用回路基板は、相互に積層された複数の誘電体層と、前記複数の誘電体層によって包囲されているとともに、相互に通過周波数帯域が異なる第１及び第２のフィルタ素子間のインピーダンスを調整するための整合回路用線路と、前記複数の誘電体層によって包囲されているとともに、前記複数の誘電体層の最上層から最下層に渡って形成され、かつ前記第１のフィルタ素子と第１の信号電送用端子とを電気的に接続するための第１の信号電送用線路と、前記第２のフィルタ素子と第２の信号電送用端子とを電気的に接続するための第２の信号電送用線路と、前記第１の信号電送用線路と前記整合回路用線路との間、及び前記第１の信号電送用線路と前記第２の信号電送用線路との間に設けられ、かつ前記第１の信号電送用線路を囲む第１の接地用導体と、を備え、前記第１の接地用導体が、前記複数の誘電体層のうちの相互に隣接した１組以上の誘電体層の層間において、前記第１の信号伝送用線路の一部を構成する導体パターンの全体を囲むように環状に形成された第１の接地用パターン領域を含むようにした。

これにより、回路基板内部の線路間が電気的に遮蔽されるとともに、接地用の導体によって囲まれた信号電送用線路と回路基板外部との間も電気的に遮蔽されるため、回路基板内部における電気的な干渉及び回路基板外部との間における電気的な干渉を低減することができ、その結果として、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を向上させることができる。

第２の態様に係る分波器デバイス用回路基板は、第１の態様に係る分波器デバイス用回路基板であって、前記第２の信号電送用線路が、前記複数の誘電体層によって包囲されているとともに、前記複数の誘電体層の最上層から最下層に渡って形成され、前記分波器デバイス用回路基板が、前記第２の信号電送用線路と前記整合回路用線路との間、及び前記第２の信号電送用線路と前記第１の信号電送用線路との間に設けられ、かつ前記第２の信号電送用線路を囲む第２の接地用導体、を更に備え、前記第２の接地用導体が、前記複数の誘電体層のうちの相互に隣接した１組以上の誘電体層の層間において、前記第２の信号伝送用線路の一部を構成する導体パターンの全体を囲むように環状に形成された第２の接地用パターン領域を含むようにした。

これにより、送信用及び受信用の信号電送用線路の双方について、回路基板内部の線路間が電気的に遮蔽されるとともに、回路基板外部との間も電気的に遮蔽されるため、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性をより向上させることができる。

第３の態様に係る分波器デバイス用回路基板は、第１の態様に係る分波器デバイス用回路基板であって、前記複数の誘電体層のうちの最上部を構成する誘電体層の上面に設けられた環状電極パターンと、前記複数の誘電体層のうちの最下部を構成する誘電体層の下面に設けられた接地用端子と、をさらに備え、前記環状電極パターンと前記接地用端子とが電気的に接続され、前記環状電極パターンの枠内に前記第１の信号電送用線路の一端を構成する導体パターンが位置しているようにした。

第４の態様に係る分波器デバイス用回路基板は、第１の態様に係る分波器デバイス用回路基板であって、前記第１の接地用パターン領域は、前記複数の誘電体層のうちの相互に隣接した複数組の誘電体層の層間にそれぞれ形成されており、当該複数の第１の接地用パターン領域によって挟まれた誘電体層を貫通し、かつ前記複数の第１の接地用パターン領域を相互に電気的に接続した１以上の導体をさらに含むようにした。

第５の態様に係る分波器デバイス用回路基板は、第４の態様に係る分波器デバイス用回路基板であって、前記１以上の導体が、前記第１の信号電送用線路を囲むように設けられた複数の導体を含むようにした。

これにより、信号電送用線路を更に誘電体層を貫通する複数の接地用の導体で囲むことで、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を更に向上させることができる。

第６の態様に係る分波器デバイス用回路基板は、第１の態様に係る分波器デバイス用回路基板であって、前記第１及び第２のフィルタ素子が、それぞれラダー型のフィルタ素子であるようにした。

第７の態様に係る分波器デバイス用回路基板は、第４の態様に係る分波器デバイス用回路基板であって、前記第１及び第２のフィルタ素子のうちの相対的に高い通過周波数帯域を有するフィルタ素子が、並列腕に共振子を有し、前記共振子が、前記第１の接地用導体に対して電気的に接続されているようにした。

これにより、信号電送用線路の周囲に接地用の導体パターンが設けられたことで、接地用の導体パターン間に誘電体層を貫通する導体をより多く配置する事ができ、その結果として、相対的に高い通過周波数帯域を有するフィルタ素子の並列共振子と接地用の端子との間を電気的に接続する導体のインダクタンスが小さくなるため、相対的に高い通過周波数帯域を有するフィルタ素子の低周波側の帯域外減衰量が増大する。

第８の態様に係る分波器デバイス用回路基板は、第３の態様に係る分波器デバイス用回路基板であって、前記環状電極パターンの枠内に前記第２の信号電送用線路の一端を構成する導体パターンが位置しているようにした。

第９の態様に係る分波器デバイス用回路基板は、第２の態様に係る分波器デバイス用回路基板であって、前記第２の接地用パターン領域は、前記複数の誘電体層のうちの相互に隣接した複数組の誘電体層の層間にそれぞれ形成されており、当該複数の第２の接地用パターン領域によって挟まれた誘電体層を貫通し、かつ前記複数の第２の接地用パターン領域を相互に電気的に接続した１以上の導体をさらに含むようにした。

第１０の態様に係る分波器デバイス用回路基板は、第９の態様に係る分波器デバイス用回路基板であって、前記複数の第２の接地用パターン領域を相互に電気的に接続した１以上の導体が、前記第２の信号電送用線路を囲むように設けられた複数の導体を含むようにした。

これにより、信号電送用線路を更に誘電体層を貫通する複数の接地用の導体で囲むことで、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を更に向上させることができる。

第１１の態様に係る分波器デバイス用回路基板は、第８の態様に係る分波器デバイス用回路基板であって、前記環状電極パターンは、前記第１の信号電送用線路の一端を構成する導体パターンと前記第２の信号電送用線路の一端を構成する導体パターンとを個別に囲むように形成されているようにした。

これにより、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を更に向上させることができる。

第１２の態様に係る分波器デバイス用回路基板は、第９の態様に係る分波器デバイス用回路基板であって、前記第１及び第２のフィルタ素子が、それぞれラダー型のフィルタ素子であるようにした。

第１３の態様に係る分波器デバイス用回路基板は、第９の態様に係る分波器デバイス用回路基板であって、前記第１及び第２のフィルタ素子のうちの相対的に高い通過周波数帯域を有するフィルタ素子が、並列腕に共振子を有し、前記共振子が、前記第１及び第２の接地用導体に対して電気的に接続されているようにした。

これにより、信号電送用線路の周囲に接地用の導体パターンが設けられたことで、接地用の導体パターン間に誘電体層を貫通する導体をより多く配置する事ができ、その結果として、相対的に高い通過周波数帯域を有するフィルタ素子の並列共振子と接地用の端子との間を電気的に接続する導体のインダクタンスが小さくなるため、相対的に高い通過周波数帯域を有するフィルタ素子の低周波側の帯域外減衰量が増大する。

第１４の態様に係る分波器デバイス用回路基板は、第１の態様に係る分波器デバイス用回路基板であって、前記第１のフィルタ素子が、送信用フィルタ素子であり、前記第２のフィルタ素子が、受信用フィルタ素子であるようにした。

第１５の態様に係る分波器は、第１から第１４の態様のいずれかの態様に係る分波器デバイス用回路基板と、前記分波器デバイス用回路基板に対して実装された前記第１及び第２のフィルタ素子と、を備えるようにした。

第１６の態様に係る分波器は、第１５の態様に係る分波器であって、前記第１のフィルタ素子が、送信用フィルタ素子であり、前記第２のフィルタ素子が、受信用フィルタ素子であり、前記第１及び第２のフィルタ素子が、アンテナに対して電気的に接続された共通端子に共通して電気的に接続され、前記整合回路の一端が、前記共通端子に対して電気的に接合され、前記整合回路の一端とは異なる前記整合回路の他端が、接地されているようにした。

第１７の態様に係る分波器は、第１６の態様に係る分波器であって、前記整合回路が、所定の受信用の周波数帯域の信号について前記共通端子から送信回路へのインピーダンスがほぼ無限大となり、所定の送信用の周波数帯域の信号について前記送信回路から受信回路へのインピーダンスがほぼ無限大となるようにした。

第１８の態様に係る分波器は、第１７の態様に係る分波器であって、前記受信用の周波数帯域が、８６９〜８９４ＭＨｚであり、前記送信用の周波数帯域が、８２４〜８４９ＭＨｚであるようにした。

第１９の態様に係る分波器は、第１５の態様に係る分波器であって、前記第１及び第２のフィルタ素子が、それぞれ環状電極部によって取り囲まれているようにした。

第２０の態様に係る通信装置は、第１５から第１９の態様のいずれかの態様に係る分波器が搭載されたものとした。

本発明の第１実施形態に係る通信装置の機能構成を示すブロック図である。 本発明の第１実施形態に係る分波器の回路構成を例示する図である。 本発明の第１実施形態に係る回路基板の概略構成を例示する断面模式図である。 本発明の第１実施形態に係る回路基板の導体パターンとビアの配置を例示する図である。 本発明の第１実施形態に係る回路基板の導体パターンとビアの配置を例示する図である。 本発明の第１実施形態に係る弾性表面波素子の構成を例示する上面図である。 本発明の第２実施形態に係る回路基板の導体パターンとビアの配置を例示する図である。 本発明の第２実施形態に係る回路基板の導体パターンとビアの配置を例示する図である。 本発明の第２実施形態に係る分波器の等価回路を示す図である。 比較例に係る回路基板の導体パターンとビアの配置を示す図である。 比較例に係る回路基板の導体パターンとビアの配置を示す図である。 実施例１，２及び比較例のアイソレーション特性を示す図である。 実施例１，２及び比較例のアイソレーション特性を示す図である。 実施例１，２及び比較例のアイソレーション特性を示す図である。 従来の分波器の回路構成を例示する図である。

以下、本発明の実施形態を図面に基づいて説明する。

＜第１実施形態＞
＜通信装置＞
図１は、本発明の第１実施形態に係る通信装置１００の機能構成を示すブロック図である。通信装置１００は、例えば、携帯電話機や携帯式の無線端末等によって構成される。

図１に示すように、通信装置１００は、主に制御部２００、送受信機３００、アンテナ４００、操作部６００、マイクロフォンＭＰ、及びスピーカＳＰを備えている。

制御部２００は、通信装置１００の各種動作を統括制御する部位である。この制御部２００は、ＣＰＵ、ＲＡＭ、及びＲＯＭ等を備え、ＲＯＭ内等に格納されたプログラムをＣＰＵが読み込んで実行することで、通信装置１００の各種制御や機能が実現される。

アンテナ４００は、送受信機３００からの送信信号に基づいて無線電波を発信する一方、通信装置１００の外部からの無線電波を受け付けて送受信機３００に対して受信信号を転送する部位である。

スピーカＳＰは、送受信機３００からの音声信号に応答して音声を発する部位であり、マイクロフォンＭＰは、音声の受け付けに応答して音声信号を生成して制御部２００を介して送受信機３００に対して音声信号を出力する部位である。

操作部６００は、ユーザーによる通信装置１００への各種入力を受け付ける部位であり、例えば、各種ボタン等によって構成される。

送受信機３００は、マイクロフォンＭＰから制御部２００を介して入力された音声信号を送信信号に変換してアンテナ４００に出力する一方、アンテナ４００からの受信信号を音声信号に変換してスピーカＳＰに対して出力する部位である。

この送受信機３００では、マイクロフォンＭＰから制御部２００を介して入力されたアナログ音声信号がＤＳＰ(Digital Signal Processor)３０１でＡ／Ｄ変換（アナログ信号からデジタル信号へ変換）された後、変調器３０２で変調され、更に局部発振器３２０の発振信号を用いてミキサ３０３で周波数変換される。ミキサ３０３の出力は送信用バンドパスフィルタ３０４およびパワーアンプ３０５を通り、分波器３０６を通ってアンテナ４００に対して送信信号として出力される。

また、アンテナ４００からの受信信号は分波器３０６を通ってローノイズアンプ３０７、受信用バンドパスフィルタ３０８を経てミキサ３０９へ入力される。ミキサ３０９は局部発振器３２０の発振信号を用いて受信信号の周波数を変換し、当該変換された信号はローパスフィルタ３１０を通って復調器３１１で復調され、更にＤＳＰ３０１でＤ／Ａ変換（デジタル信号からアナログ信号へ変換）された後、制御部２００を介してスピーカＳＰに対してアナログ音声信号として出力される。

なお、通信装置１００の送受信機３００では、アイソレーション特性に優れた分波器３０６が搭載されているため、ノイズの少ない通話が可能である。以下、分波器３０６について詳述する。

＜分波器＞
図２は、本発明の第１実施形態に係る分波器３０６の回路構成を例示する図である。

図２に示すように、分波器３０６は、信号端子１，２、共通端子３、送信用フィルタ素子（以下、単に「送信用フィルタ」と略称する）４、受信用フィルタ素子（以下、単に「受信用フィルタ」と略称する）５、整合回路６、及び信号線路７〜１０を備えている。

信号端子１は、送信側の回路（送信回路）に含まれるパワーアンプ３０５に対して電気的に接続（導通接続）される端子（送信側信号端子）であり、信号端子２は、受信側の回路（受信回路）に含まれるローノイズアンプ３０７に対して電気的に接続される端子（受信側信号端子）である。共通端子３は、アンテナ４００に対して電気的に接続される端子である。

送信用フィルタ４は、受信用フィルタ５とは選択的に通過させる信号の周波数帯域（通過周波数帯域）が相互に異なり、共通端子３と送信側信号端子１との間に設けられている。具体的には、送信用フィルタ４は、送信側信号端子１及び共通端子３に対して信号線路７，９によって電気的に接続されている。この送信用フィルタ４は、送信側信号端子１から信号線路７を介して入力された信号のうち、所定の送信用の周波数帯域（例えば、８２４〜８４９ＭＨｚ）の信号を選択的に通過させて、信号線路９を介して共通端子３に対して出力する。

受信用フィルタ５は、共通端子３と受信側信号端子２との間に設けられている。具体的には、受信用フィルタ５は、受信側信号端子２及び共通端子３に対して信号線路８，１０によって電気的に接続されている。この受信用フィルタ５は、アンテナ４００側すなわち共通端子３から信号線路１０を介して入力された信号のうち、所定の受信用の周波数帯域（例えば、８６９〜８９４ＭＨｚ）の信号を選択的に通過させて、信号線路８を介して受信側信号端子２に対して出力する。

整合回路６は、一端が共通端子３に対して電気的に接続され、他端が接地された回路であり、所定の受信用の周波数帯域の信号については共通端子３から送信回路へのインピーダンスがほぼ無限大となる一方で、所定の送信用の周波数帯域の信号については送信回路から受信回路へのインピーダンスがほぼ無限大となるように調整する部位である。

ここでは、送信信号を電送する場合には、送信用フィルタ４から見て、共通端子３の前段に整合回路６が設けられ、受信信号を電送する場合には、共通端子３から見て、受信用フィルタ５の前段に整合回路６が設けられている。

このような回路構成を有する分波器３０６は、薄い誘電体の層が複数積層されて形成された回路基板上に送信用フィルタ４と受信用フィルタ５とが例えばフリップチップ実装されて構成される。また、整合回路６を構成する整合用線路は、複数の誘電体層にわたって構成された螺旋状の導体パターン（螺旋状パターン）又は蛇行状の導体パターン（蛇行状パターン）若しくは螺旋状パターン及び蛇行状パターンの両方で構成され、端部が接地される。

ここで、送信用フィルタ４及び受信用フィルタ５は、弾性表面波フィルタ（ＳＡＷフィルタ）であっても、所謂ＦＢＡＲフィルタであっても、その他の方式のフィルタであっても良い。また、送信用フィルタ４及び受信用フィルタ５は、同一基板（例えば、ＳＡＷフィルタでは圧電基板、ＦＢＡＲフィルタでは種々の基板）上に作製されていても、各々別個の基板上に作製されていても構わないが、以下の理由により同一基板上に作製されている方が好ましい。

送信用フィルタ４及び受信用フィルタ５の各々には製造上のばらつきが発生する。このため、各フィルタ４，５が別個の基板上に作製されている場合には、別個に様々な製造上のばらつきが生じた送信用フィルタ４と受信用フィルタ５とが組み合わされる事となる。その結果、整合回路６の線路の導体パターン（線路パターン）の最適なインダクタンスの値が、送信用フィルタ４と受信用フィルタ５との組合せによって異なってしまう不具合が生じ易い。これに対して、各フィルタ４，５が同一基板上に作製されている場合には、ウェハーのほぼ同じ場所に作製されたフィルタ間では同様なばらつきが生じるため、ウェハーから切り出したどのフィルタ４，５の組合せに対しても最適なインダクタンスの値が略同一となる。したがって、送信用フィルタ４と受信用フィルタ５との組合せによる特性のばらつきを気にする必要性が無くなるといった点から、送信用フィルタ４及び受信用フィルタ５が同一基板上に作製されていることが好ましい。

＜分波器デバイス用回路基板＞
図３は、分波器３０６のうちの送信用フィルタ４及び受信用フィルタ５を実装するための回路が配設された基板（以下「分波器デバイス用回路基板」とも称する）８００の概略構成を例示する断面模式図である。なお、図３及び図３以降の図では、方位関係を明確化するためにＸＹＺの直交する３軸が付されている。

分波器デバイス用回路基板（以下、単に「回路基板」と略称する）８００は、所定形状（ここでは略矩形状）の外形を有する複数層（ここでは３層）の誘電体の薄膜（誘電体層）Ｌｂ，Ｌｄ，Ｌｆと、当該誘電体層Ｌｂ，Ｌｄ，Ｌｆの表面及び層間に設けられた４層の導体の配線パターンが設けられた層（導体配線パターン層）Ｌａ，Ｌｃ，Ｌｅ，Ｌｇとを備えている。すなわち、３層の誘電体層Ｌｂ，Ｌｄ，Ｌｆが相互に積層され、その層間に複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって挟まれた２層の導体配線パターン層Ｌｃ，Ｌｅが形成されている。

導体配線パターン層Ｌａは、誘電体層Ｌｂの上面（＋Ｚ方向の面）すなわち回路基板８００を構成する多層基板の一方主面（ここでは、表面）に設けられている。

導体配線パターン層Ｌｃは、誘電体層Ｌｂの下面（−Ｚ方向の面）であり、かつ誘電体層Ｌｄの上面（＋Ｚ方向の面）に設けられている。つまり、導体配線パターン層Ｌｃは、誘電体層Ｌｂと誘電体層Ｌｄとの層間に設けられている。

導体配線パターン層Ｌｅは、誘電体層Ｌｄの下面（−Ｚ方向の面）であり、かつ誘電体層Ｌｆの上面（＋Ｚ方向の面）に設けられている。つまり、導体配線パターン層Ｌｅは、誘電体層Ｌｄと誘電体層Ｌｆとの層間に設けられている。

導体配線パターン層Ｌｇは、誘電体層Ｌｆの下面（−Ｚ方向の面）すなわち回路基板８００を構成する多層基板の他方主面（ここでは、裏面）に設けられている。

このように、回路基板８００は、図３中の上から順番に、導体配線パターン層Ｌａ、誘電体層Ｌｂ、導体配線パターン層Ｌｃ、誘電体層Ｌｄ、導体配線パターン層Ｌｅ、誘電体層Ｌｆ、及び導体配線パターン層Ｌｇが積層されて構成されている。

誘電体層Ｌｂ，Ｌｄ，Ｌｆを構成する誘電体の材料としては、例えばアルミナを主成分とするセラミックスや、低温で焼結可能なガラスセラミックス、又は有機材料を主成分とするガラスエポキシ樹脂等が用いられる。

なお、誘電体の材料として、セラミックスやガラスセラミックスを用いる場合には、まず、セラミックス等の金属酸化物と有機バインダとが有機溶剤等で均質に混練されたスラリーをシート状に成型することでグリーンシートを複数枚作製する。次に、複数枚のグリーンシートに対して所望の導体のパターン（導体パターン）や表面から裏面へと貫通するビアホールに導体を充填した導体部分（以下、単に「ビア」と略称する）を形成した後に、複数枚のグリーンシートを積層して圧着することで一体形成して焼成することにより、回路基板８００が作製される。

整合回路６を構成する螺旋状パターンや蛇行状パターンは、各誘電体層（ここでは、誘電体層Ｌｄ，Ｌｆ）の表面に導体によって作製された複数の導体パターンが、誘電体層を貫通して設けられたビアによって電気的に接続されることで形成されている。

ここで、導体パターンを構成する導体としては、銀、銀にパラジウムを添加した合金、タングステン、銅、及び金などを採用することができる。当該導体パターンは、金属導体を用いたスクリーン印刷、或いは蒸着やスパッタリング等の成膜法とエッチングとの組合せ等によって形成される。

また、送信用フィルタ４及び受信用フィルタ５に対して直接接続される導体パターンや、ＰＣＢ等の外部回路に分波器を搭載する際に接続するための導体パターン（端子）については、送信用フィルタ４及び受信用フィルタ５等の接続端子との接合性の向上に必要であれば、適宜導体パターンの表面にＮｉ或いはＡｕ等のめっきを施しても良い。

以下、回路基板８００の具体的な例について説明する。

図４及び図５は、回路基板８００を構成する各層Ｌａ〜Ｌｇにおける導体パターン及びビアの配置を例示する図である。図４及び図５では、回路基板８００の外縁すなわち誘電体層Ｌｂ，Ｌｄ，Ｌｆの外縁との位置関係を明確化するために、回路基板８００の外縁の位置が破線で示されている。

回路基板８００を構成する多層基板は、３層の誘電体層が積層した構造（３層積層構造）を有し、多層基板表面に形成された導体パターン（図４(ａ)）、多層基板裏面に形成された導体パターン（図５(ｃ)）、誘電体層Ｌｂと誘電体層Ｌｄとの層間に形成された導体パターン（図４(ｃ)）、誘電体層Ｌｄと誘電体層Ｌｆとの層間に形成された導体パターン（図５(ａ)）、誘電体層Ｌｂを挟んで設けられた導体パターン間を電気的に接続するための誘電体層Ｌｂを貫通する複数のビア（図４(ｂ)）、誘電体層Ｌｄを挟んで設けられた導体パターン間を電気的に接続するための誘電体層Ｌｄを貫通する複数のビア（図４(ｄ)）、及び誘電体層Ｌｆを挟んで設けられた導体パターン間を電気的に接続するための誘電体層Ｌｆを貫通する複数のビア（図５(ｂ)）を備えている。

なお、図４及び図５では、送信用及び受信用フィルタ４，５は図示されていないが、回路基板８００の上面（＋Ｚ方向の面）が、送信用及び受信用フィルタ４，５を搭載するための面（フィルタ搭載面）となっており、図４(ａ)の右方が送信用フィルタ４のフィルタ搭載面、図４(ａ)の左方が受信用フィルタ５のフィルタ搭載面となっている。

なお、送信用及び受信用フィルタ４，５が実装されて送信及び受信回路が接続される前段階の回路基板８００単体の状態では、整合回路６は、相互に通過周波数帯域が異なる送信用及び受信用フィルタ４，５間のインピーダンスを調整するための線路（以下「整合回路用線路」とも称する）であり、各信号線路７〜１０は、信号を伝送するための線路（以下「信号電送用線路」とも称する）であり、更に、信号端子１，２、及び共通端子３は、信号を伝送するための端子（以下「信号電送用端子」とも称する）である。

ここで、図４及び図５を参照しつつ、回路基板８００における導体パターン及びビアの接続状態と、回路基板８００に対して送信用及び受信用フィルタ４，５が実装されて送信及び受信回路が接続された際の送信／受信信号の流れについて説明する。

送信側信号端子１に対して、導体パターン１４，２７，４１とビア１９，３２，４６とによって構成される信号線路７が電気的に接続されており、導体パターン１４は、送信用フィルタ４が電気的に接続される端子として機能する。より詳細には、信号線路７が、上下方向（Ｙ軸に沿った方向）を除いて複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲されており、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって構成された多層基板の内部において当該複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆを貫通するように複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆの最上層から最下層に渡って形成されている。そして、送信側信号端子１から入力される送信用の信号は、信号線路７を介して送信用フィルタ４に入力されることになる。

また、共通端子３に対して、導体パターン１２，２５，４０とビア１７，３１，４５とによって構成される信号線路９が電気的に接続されており、導体パターン１２は、送信用フィルタ４が電気的に接続される端子として機能する。より詳細には、信号線路９が、上下方向（Ｙ軸に沿った方向）を除いて複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲されており、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって構成される多層基板の内部において当該複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆを貫通するように複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆの最上層から最下層に渡って形成されている。そして、送信用フィルタ４から出力される送信信号は、信号線路９と共通端子３とを介して、アンテナ４００（図１）に出力されることになる。

一方、共通端子３に対して、導体パターン１５，２５，４０とビア２０，３１，４５とによって構成される信号線路１０が電気的に接続されており、導体パターン１５は、受信用フィルタ５が電気的に接続される端子として機能する。より詳細には、信号線路１０が、上下方向（Ｙ軸に沿った方向）を除いて複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲されており、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって構成される多層基板の内部において当該複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆを貫通するように複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆの最上層から最下層に渡って形成されている。そして、アンテナ４００から入力される受信信号は共通端子３と信号線路１０とを介して受信用フィルタ５に入力されることになる。

また、受信側信号端子２に対して、導体パターン１６，２９，４３とビア２１，３６，４８とによって構成される信号線路８が電気的に接続されており、導体パターン１６は、受信用フィルタ５が電気的に接続される端子として機能する。より詳細には、信号線路８が、上下方向（Ｙ軸に沿った方向）を除いて複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲されており、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって構成される多層基板の内部において当該複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆを貫通するように複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆの最上層から最下層に渡って形成されている。そして、受信用フィルタ５から出力される信号は、信号線路８を介して受信側信号端子２から出力されることになる。

共通端子３に電気的に接続されている整合回路６は、共通端子３に対してビア４５によって電気的に接続される導体パターン２８，４０及びビア３４を含む線路（整合用線路）によって構成されている。整合回路６を構成する導体パターン２８，４０は螺旋状パターンによって構成されている。より詳細には、整合回路６が、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲されており、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって構成される多層基板の内部において誘電体層Ｌｄを貫通して形成されている。また、導体パターン２８の一端（螺旋状パターン４０とビア３４によって接続されている側とは反対側の端部）は、ビア３５によって接地用の導体パターン（接地用パターン）４４に対して電気的に接続されている。ここで、「接地用の導体」とは「定電圧あるいは基準電圧が与えられる導体」ということもできる。

回路基板８００の最上部を構成する導体配線パターン層Ｌａに含まれる環状電極パターン１１は、各々複数のビアによって構成されるビア群２２〜２４によって接地用の導体パターン（接地用パターン）３０に対して電気的に接続されている。接地用パターン３０は、１組の誘電体層Ｌｂ，Ｌｄの層間に形成され、かつ２層の誘電体層Ｌｂ，Ｌｄによって包囲されており、ビア群３７〜３９によって接地用パターン４４に対して電気的に接続されている。更に、接地用パターン４４は、１組の誘電体層Ｌｄ，Ｌｆの層間に形成され、かつ２層の誘電体層Ｌｄ，Ｌｆによって包囲されており、ビア群４９〜５１によって回路基板８００の裏面に設けられた接地用の端子（接地用端子）５２に対して電気的に接続されている。

なお、導体パターン１３，２６，４２とビア１８，３３，４７によって構成される線路は、送信用フィルタ４を接地用端子５２に対して電気的に接続するための線路である。

回路基板８００の裏面では、図５（ｃ）で示すように、導体配線パターン層Ｌｇのうち、送信側信号端子１が図中右下方に配置され、受信側信号端子２が図中左下方に配置され、共通端子３が図中上方の略中央に配置されている。このように回路基板８００の裏面では、３つの端子１〜３が相互に極力離隔されて配置されている。

このような線路配置は、信号線路７（導体パターン１４，２７，４１とビア１９，３２，４６とによって構成）と整合回路６（導体パターン２８，４０とビア３４とによって構成）との間におけるアイソレーション、信号線路８（導体パターン１６，２９，４３とビア２１，３６，４８とによって構成）と整合回路６との間におけるアイソレーション、信号線路７と信号線路８との間におけるアイソレーションを確保するためのものである。つまり、限られた空間内において、整合回路６、信号線路７、及び信号線路８の３つの線路間の距離が、それぞれ適正な距離設定となるように工夫されている。

更に、回路基板８００では、信号線路７及び信号線路８の周囲が、それぞれ、側方より接地用パターン３０，４４によって囲まれている。

より具体的には、導体配線パターン層Ｌｃ（図４(ｃ)）の面内において、接地用パターン３０が、信号線路７を構成する導体パターン２７と信号線路８を構成する導体パターン２９との間の空間領域、及び導体パターン２７と整合回路６を構成する導体パターン２８との間の空間領域の双方の空間領域を通るように設けられ、かつ導体パターン２７を側方より囲む環状の接地用の導体パターンの領域（接地用パターン領域）３０ａを有するとともに、導体パターン２９と導体パターン２７との間の空間領域、及び導体パターン２９と導体パターン２８との間の空間領域の双方の空間領域を通るように設けられ、かつ導体パターン２９を側方より囲む環状の接地用の導体パターンの領域（接地用パターン領域）３０ｂを有する。なお、導体パターンの領域３０ａは、その内縁と導体パターン２７との間隔が、導体パターン２７の全周にわたって均一であることがよい。この場合、導体パターンの領域３０ａと導体パターン２７との間に、浮遊容量が発生するのを抑えることができる。導体パターンの領域３０ｂと導体パターン２９との関係においても同様の構成がよい。

また、導体配線パターン層Ｌｅ（図５(ａ)）の面内において、接地用パターン４４が、信号線路７を構成する導体パターン４１と信号線路８を構成する導体パターン４３との間の空間領域、及び導体パターン４１と整合回路６を構成する導体パターン４０との間の空間領域の双方の空間領域を通るように設けられ、かつ導体パターン４１を側方より囲む環状の接地用の導体パターンの領域（接地用パターン領域）４４ａを有するとともに、導体パターン４３と導体パターン４１との間の空間領域、及び導体パターン４３と導体パターン４０との間の空間領域の双方の空間領域を通るように設けられ、かつ導体パターン４３を側方より囲む環状の接地用の導体パターンの領域（接地用パターン領域）４４ｂを有する。

図６は、図４（ａ）で示したフィルタ搭載面上に実装される弾性表面波素子９００の構成を例示する上面図である。ここでは、送信用フィルタ４及び受信用フィルタ５が同一基板上に形成されることで弾性表面波素子９００が形成されている。なお、図６で示される弾性表面波素子９００は、いわゆるラダー型のフィルタ素子によって構成されている。

図６に示すように、弾性表面波素子９００は、主に圧電基板９０２の一方主面上に送信用フィルタ（Ｔｘフィルタ）４と受信用フィルタ（Ｒｘフィルタ）５とを備えている。弾性表面波素子９００では、Ｔｘフィルタ４とＲｘフィルタ５とを個別に取り囲む環状電極部（環状導体）９３０が設けられている。図６では、環状電極部９３０で囲まれた２つの領域のうち上方の領域がＴｘフィルタ４が設けられた領域、下方の領域がＲｘフィルタ５が設けられた領域を示している。

Ｔｘフィルタ４には、６つの直列腕の共振子（直列共振子）９１４ａ〜９１４ｆと２つの並列腕の共振子（並列共振子）９１５ａ，９１５ｂとによって構成される複数の励振電極が設けられ、各励振電極間が接続電極９１７によって電気的に接続されている。そして、Ｔｘフィルタ４には、入力パッド部９１１、アンテナ４００と電気的に接続される出力パッド部９１２、及び接地電極部９１３が設けられている。そして、並列共振子９１５ａ，９１５ｂは、それぞれ接地電極部９１３に対して電気的に接続されている。

一方、Ｒｘフィルタ５には、４つの直列共振子９２４ａ〜９２４ｄと４つの並列共振子９２５ａ〜９２５ｄとによって構成される複数の励振電極が設けられ、各励振電極間が接続電極９２７によって電気的に接続されている。そして、Ｒｘフィルタ５には、入力パッド部９２１、出力パッド部９２２、及び接地用電極９２３が設けられており、並列共振子９２５ａ〜９２５ｄは、それぞれ接地用電極９２３に対して電気的に接続されている。更に、接地用電極９２３が、環状電極部９３０に対して電気的に接続されている。

このような構成を有する弾性表面波素子９００が、回路基板８００上にフェイスダウン実装によって搭載されることで、分波器３０６が形成される。具体的には、環状電極パターン１１に対して環状電極部９３０が、入力パッド部９１１に対して導体パターン１４が、出力パッド部９１２に対して導体パターン１２が、接地電極部９１３に対して導体パターン１３が、入力パッド部９２１に対して導体パターン１５が、出力パッド部９２２に対して導体パターン１６が、それぞれ半田バンプを介して電気的に接続される。ここでは、並列共振子９２５ａ〜９２５ｄが、接地用電極９２３、環状電極部９３０、半田バンプ、環状電極パターン１１、ビア群２２〜２４、接地用パターン３０、ビア群３７〜３９、接地用パターン４４、ビア群４９〜５１を順次介して接地用端子５２に対して電気的に接続（導通接続）される。

以上のように、第１実施形態に係る回路基板８００では、整合回路６が、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲された多層基板内部に配置される。そして、信号線路７及び信号線路８のそれぞれが、複数の誘電体層Ｌｂ，Ｌｄ，Ｌｆによって包囲された多層基板内部に配置され、かつ他方の信号線路７，８ならびに整合回路６との間を通りかつ周囲を囲む接地用の導体（ここでは、接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂ）が設けられている。

このため、回路基板８００内部の各線路間（整合回路６、信号線路７、及び信号線路８の各線路間）が電気的に遮蔽されるとともに、信号線路７及び信号線路８と回路基板８００の外部との間も電気的に遮蔽される。したがって、回路基板８００内部における電気的な干渉及び回路基板８００の外部との間における電気的な干渉を低減することができる。すなわち、回路基板８００内部におけるアイソレーション特性、並びに回路基板８００外部との間におけるアイソレーション特性を向上させることができる。

また、信号線路７，８の周囲を囲む接地用の導体を、誘電体層間に形成された導体パターンによって形成するような構成を採用すると、容易に接地用の導体を形成することができる。

更に、回路基板８００を搭載した分波器３０６はアイソレーション特性に優れるため、当該分波器３０６を搭載した通信装置１００では、良好な通信を行うことができる。

＜第２実施形態＞
上述した第１実施形態に係る回路基板８００では、信号線路７，８が、接地用パターン３０，４４によって囲まれた。これに対して、第２実施形態に係る回路基板８００Ａでは、信号線路７，８を囲むような位置に接地用パターン３０，４４間を電気的に接続するビアを設けることで、更にアイソレーション特性の向上を図っている。

第２実施形態に係る通信装置１００Ａは、適宜ビアを追加配置した以外は、第１実施形態に係る通信装置１００と同様な構成を有する。以下、第２実施形態に係る通信装置１００Ａのうち、第１実施形態に係る通信装置１００と同様な部分については同じ符号を付して説明を省略しつつ、第１実施形態に係る通信装置１００と異なる回路基板８００Ａの構成について主に説明する。

図７及び図８は、第２実施形態に係る回路基板８００Ａを構成する各層Ｌａ〜Ｌｇにおける導体パターン及びビアの配置を例示する図である。

図７及び図８に示すように、回路基板８００Ａでは、導体パターン１４，２７，４１とビア１９，３２，４６とによって構成される信号線路７の周囲に接地用の複数のビアからなるビア群５３ａ，５３ｂが設けられている。また、導体パターン１６，２９，４３とビア２１，３６，４８とによって構成される信号線路８の周囲に接地用の複数のビアからなるビア群５４ａ，５４ｂが設けられている。

具体的には、図７（ｄ）に示すように、信号線路７と信号線路８並びに整合回路６との間を通るように設けられ、かつ信号線路７の周囲を囲む２つの環状の接地用パターン領域３０ａ，４４ａの間を電気的に接続する接地用のビア群５３ａ，５３ｂが設けられている。また、信号線路８と信号線路７並びに整合回路６との間を通るように設けられ、かつ信号線路８の周囲を囲む２つの環状の接地用パターン領域３０ｂ，４４ｂの間を電気的に接続する接地用のビア群５４ａ，５４ｂが設けられている。

より詳細には、信号線路７を構成するビア３２と、信号線路８を構成するビア３６ならびに整合回路６を構成するビア３４との間の空間領域において環状に配置された複数のビアによって構成される接地用のビア群５３ａ，５３ｂが設けられている。また、信号線路８を構成するビア３６と、信号線路７を構成するビア３２ならびに整合回路６を構成するビア３４との間の空間領域において環状に配置された複数のビアによって構成された接地用のビア群５４ａ，５４ｂが設けられている。

このように、回路基板８００Ａでは、信号線路７，８の周囲をそれぞれ接地用の導体で囲むために新たに接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂを設けたことで、新たに接地用のビアを設けることができる領域が増加したことを利用して、信号線路７，８の周囲をそれぞれ囲む接地用のビア群５３ａ，５３ｂ，５４ａ，５４ｂが新たに設けられている。また、接地用パターン領域３０ａ，３０ｂを設けたことで、環状電極パターン１１（図７(ａ)）と導体パターン３０（図７(ｃ)）との間を電気的に接続するビア群５５ｂ，５６ｂ（図７(ｂ)）も新たに設けることができた。

図９は、第２実施形態に係る分波器３０６Ａの等価回路を示す図である。ここでは、接地用のビア群５３ａ，５３ｂ，５４ａ，５４ｂが新たに設けられたことで、図９に示すように、受信用フィルタ５の並列共振子９２５ａ〜９２５ｄが接地される配線経路（すなわち接地用電極９２３から接地用端子５２へ向けた配線経路）において、電気的に並列接続される配線経路が増加する。このため、接地用電極９２３から接地用端子５２に向けた配線経路（回路）のインダクタンスが低下する。

以上のように、第２実施形態に係る回路基板８００Ａでは、信号線路７，８の周囲が、複数組の誘電体層間に形成された複数の接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂと、複数の接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂによって挟まれた誘電体層Ｌｄを貫通し、かつ複数の接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂを電気的に接続する導体（ここでは、ビア群５３ａ，５３ｂ，５４ａ，５４ｂ）とによって囲まれている。

このような構成を採用すると、回路基板８００Ａ内部の線路間（整合回路６、信号線路７、及び信号線路８の各線路間）が電気的に遮蔽されるとともに、回路基板８００Ａ外部と、接地用の導体（ここでは、接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂ、ビア群５３ａ，５３ｂ，５４ａ，５４ｂ）によって囲まれた信号線路７，８との間も電気的に遮蔽される。したがって、回路基板内部における電気的な干渉及び回路基板外部との間における電気的な干渉を更に低減することができる。その結果、回路基板内部におけるアイソレーション特性、並びに回路基板外部との間におけるアイソレーション特性を更に向上させることができる。

また、受信側の信号線路８の周囲に接地用パターン領域３０ｂ，４４ｂが設けられたことで、信号線路８の周囲において、複数の接地用パターン領域３０ｂ，４４ｂの間に誘電体層Ｌｄを貫通する導体であるビアを配置する事ができる領域（位置）が増加する。そして、受信用及び送信用フィルタのうち、相対的に高い通過周波数帯域を有するフィルタ（一般的には、受信用フィルタ）の並列共振子と接地用端子との間を電気的に接続する線路（すなわち、回路基板の導体パターン及び誘電体層を貫通するビア等によって構成される導体）において生じるインダクタンスの値が小さくなれば、分波器のうちの相対的に高い通過周波数帯域を有するフィルタの低周波側の帯域外減衰量が大きくなる性質が存在することが知られている。

この性質に従えば、並列共振子に対して電気的に接続された接地用パターン３０，４４間を誘電体層を貫通して電気的に接続する導体であるビア（ここでは、ビア群５３ａ，５３ｂ，５４ａ，５４ｂ）がより多く配置されることで、ビア群５３ａ，５３ｂ，５４ａ，５４ｂが並列の接地用の線路を形成して、並列共振子９２５ａ〜９２５ｄと接地用端子５２との間のインダクタンスの値が小さくなる。このため、受信用フィルタ５の帯域外減衰量を増大させることができる。すなわち、ここでは、ビア群５３ａ，５３ｂ，５４ａ、５４ｂを新しく設けることができたことがインダクタンスの値の低減に寄与していると言える。

したがって、回路基板８００Ａにおいて、信号線路７，８の周囲をそれぞれ囲むように、多数の接地用のビアが設けられることで、アイソレーション特性の更なる向上とともに、受信用フィルタ５の帯域外減衰量の増大による通信装置１００Ａの通信特性の更なる向上を図ることができる。

＜変形例＞
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

◎例えば、上記第１実施形態では、信号線路７，８の双方が、周囲を接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂによって囲まれたが、これに限られず、例えば、信号線路７，８のうちの少なくとも一方の信号線路の周囲が、相互に隣接した１組以上の誘電体層の層間に設けられた１以上の接地用の導体（例えば、導体パターン領域３０ａ，３０ｂ，４４ａ，４４ｂ等）によって囲まれれば、第１実施形態と同様な効果を奏する。

但し、アイソレーション特性をより向上させる観点から言えば、信号線路７，８の双方の周囲が、より多くの相互に隣接した組の誘電体層の層間にそれぞれ形成された複数の接地用の導体（例えば、導体パターン領域３０ａ，３０ｂ，４４ａ，４４ｂ）によって囲まれる方が好ましい。

◎また、上記第２実施形態では、接地用パターン領域３０ａ，４４ａ間を接地用のビア群５３ａ，５３ｂによって電気的に接続し、接地用パターン領域３０ｂ，４４ｂ間を接地用のビア群５４ａ，５４ｂによって電気的に接続したが、これに限られず、接地用パターン領域３０ａ，４４ａ間、及び接地用パターン領域３０ｂ，４４ｂ間のうちの少なくとも一方をビア群によって電気的に接続するようにしても、第２実施形態と同様な効果を得ることができる。

但し、アイソレーション特性をより向上させる観点、及びフィルタの帯域外減衰量をより増大させる観点から言えば、接地用パターン領域３０ａ，４４ａ間、及び接地用パターン領域３０ｂ，４４ｂ間の双方を、より多くのビアによって電気的に接続する方が好ましい。更に、多層基板を構成する誘電体層が４層以上である場合には、より多くの相互に隣接した複数組の誘電体層の層間にそれぞれ形成され、かつ各信号線路７，８を囲む複数の接地用パターン領域が、より多くのビアによって電気的に接続される方が好ましい。

◎また、上記実施形態では、信号線路７，８を環状の接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂによって囲んだが、環状の接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂについては、接地用の電気的な接続を確保できる範囲内で、適宜スリット等が設けられても構わない。

また、信号線路７，８を囲む導体パターン領域３０ａ，３０ｂ，４４ａ，４４ｂの形状は環状である必要性はなく、信号線路７や信号線路８の周囲を囲みかつ他方の信号線路７，８ならびに整合回路６との間を通るように設けられた接地用の導体パターンであれば、種々の形状のものを採用することができる。

◎また、上記実施形態では、信号線路７，８の周囲を囲む導体が、誘電体層の層間に形成された接地用の導体パターン及びビアによって構成されたが、これに限られず、誘電体の多層膜を貫通する接地用の導体であれば良い。

◎また、上記実施形態では、整合回路６が、２層の螺旋状の導体パターン２８，４０によって構成されたが、これに限られず、例えば、所望のサイズやインダクタンスの値が得られる場合には、１層又は３層以上の導体パターン等によって構成されても良い。

◎また、上記第２実施形態では、送信用及び受信用フィルタ４，５のうち、受信用フィルタ５の方が相対的に高い通過周波数帯域を有していたが、これに限られず、種々の異なる規格等に従って、送信用フィルタ４の方が相対的に高い通過周波数帯域を有するようにしても良い。このとき、第２実施形態に係る受信用フィルタ５と同様に、送信用フィルタ４の並列共振子を接地用端子５２に対して電気的に接続するための線路のインダクタンスをより低減することで、送信用フィルタ４の帯域外減衰量を増大させることができる。

◎また、上記第２実施形態では、ラダー型フィルタの並列共振子９２５ａ〜９２５ｄを接地用端子５２に対して電気的に接続する線路のインダクタンスを低減することにより、フィルタの帯域外減衰量を増大させる例を挙げて説明したが、これに限られず、例えば、いわゆるＤＭＳフィルタに並列共振子を設ける等、並列腕に共振子を有するフィルタ、すなわち並列腕の共振子（並列共振子）を有するフィルタであれば、当該並列共振子を接地用端子に対して電気的に接続する線路のインダクタンスを低減することで、フィルタの帯域外減衰量を増大させることができる。

（実施例）
実施例として、上記第１実施形態に係る回路基板８００を用いた分波器３０６、及び上記第２実施形態に係る回路基板８００Ａを用いた分波器３０６Ａと同様な構成を有する２種類の分波器を作製した。なお、分波器３０６に相当するものを実施例１、分波器３０６Ａに相当するものを実施例２とした。

つまり、実施例１に係る回路基板８００として、整合回路６が、複数の誘電体層によって包囲された多層膜内部に配置されるとともに、信号線路７，８の双方が、複数の誘電体層によって包囲された多層膜内部に配置され、かつ他方の信号線路７，８ならびに整合回路６との間を通る接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂによって囲まれたものを用いた。

また、実施例２に係る回路基板８００Ａとして、整合回路６が、複数の誘電体層によって包囲された多層膜内部に配置されるとともに、信号線路７，８の双方が、複数の誘電体層によって包囲された多層膜内部に配置され、かつ他方の信号線路７，８ならびに整合回路６との間を通る接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂと、当該接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂの間を電気的に接続する接地用のビア群５３ａ，５３ｂ，５４ａ，５４ｂとによって囲まれたものを用いた。

分波器３０６，３０６Ａにおいては、圧電基板上にＩＤＴ（Inter Digital Transducer）電極及び反射器電極を備えた共振器と、当該各共振器間を接続する配線電極と、回路基板に接続するための接続端子とが形成された弾性表面波フィルタ（弾性表面波素子）９００（図６）を用いた。

ここで、弾性表面波素子９００を使用した分波器３０６，３０６Ａ（実施例１，２）の製造について説明する。

弾性表面波素子９００の製造については、まず、タンタル酸リチウム（ＬｉＴａＯ₃）製の圧電基板を用い、当該圧電基板の主面上に厚みが６ｎｍのＴｉ薄膜を形成し、当該Ｔｉ薄膜上に厚さが１２５ｎｍのＡｌ−Ｃｕ薄膜を形成して、このＴｉ薄膜及びＡｌ−Ｃｕ薄膜を交互に各３層ずつ積層することで、合計６層のＴｉ／Ａｌ−Ｃｕ積層膜を形成した。

次に、レジスト塗布装置によって厚さが約０．５μｍのフォトレジストを塗布した。そして、縮小投影露光装置（ステッパー）等を用いて、図６で示した共振器や信号線、及びパッド電極等となるフォトレジストのパターンを形成した。受信用フィルタにおけるアンテナ側に最も近い並列共振子についても、この工程でフォトレジストのパターンが形成される。更に、現像装置によって不要部分のフォトレジストをアルカリ現像液で溶解させた。

その次に、ＲＩＥ（Reactive Ion Etching）装置によって図６で示した電極パターンを形成した。そして、電極パターンの所定の領域上に保護膜を作製した。ここでは、ＣＶＤ（Chemical Vapor Deposition）装置によって、電極パターン及び圧電基板の主面上に厚さが約１５ｎｍのＳｉＯ₂膜を形成した。

更に、フォトリソグラフィによってフォトレジストのパターニングを行ない、ＲＩＥ装置等でフリップチップ用の電極部（入出力電極、接地電極及びパッド電極）を覆っているＳｉＯ₂膜のエッチングを行った。そして、スパッタリング装置を使用して、ＳｉＯ₂膜を除去した部分にＣｒ層、Ｎｉ層、Ａｕ層を積層してなる積層電極を成膜した。このときの積層電極の膜厚は約１μｍ、Ｃｒ層、Ｎｉ層、及びＡｕ層の厚さをそれぞれ０．０１μｍ、１μｍ、及び０．２μｍとした。その後、フォトレジスト及び積層電極の不要箇所をリフトオフ法によって同時に除去し、積層電極が形成された部分を、フリップチップ用のバンプを電気的に接続するためのフリップチップ用の電極部とした。そして、圧電基板のダイシング線に沿ってダイシング加工を施すことで、各弾性表面波素子９００を構成するチップに分割した。

回路基板８００，８００Ａの製造については、まず、セラミックス等の金属酸化物と有機バインダとを有機溶剤等で均質混練したスラリーをシート状に成型したグリーンシートを作製した。そして、複数枚のグリーンシートに対して所望の導体パターン及びビアを形成した後に、複数枚のグリーンシートを積層して圧着することによって多層膜を作製し、焼成することにより複数の回路基板８００，８００Ａが集まった回路基板（集合回路基板）を作製した。集合回路基板に設けられた導体パターン等に用いられる材料としては銀とガラスとを主成分としたものを用い、合計３層の誘電体層とその表裏面及び層間に形成された導体パターンを備えた集合回路基板を作製した。

弾性表面波素子９００と集合回路基板とを電気的に接続する工程については、まず導体配線パターン層Ｌａ（図４(ａ)，図７(ａ)）の導体パターン１１〜１６の上に導電性を有する材料（導電材）を印刷した。この導電材としては半田を使用した。

そして、弾性表面波素子９００をフリップチップ実装装置によって、弾性表面波素子９００の電極形成面を下面にして集合回路基板上に仮接着した。この仮接着はＮ₂ガス雰囲気中で行った。更に、Ｎ₂ガス雰囲気中でリフローを行ない、半田を溶融することにより、弾性表面波素子９００と集合回路基板上とを接着し、気密封止を施した。

そして、弾性表面波素子９００が接着された集合回路基板に樹脂を塗布し、Ｎ₂ガス雰囲気中でベークを行なうことで、弾性表面波素子９００を樹脂によって封止した。

ここでは、複数の弾性表面波素子９００を搭載できる集合回路基板を用いたため、集合回路基板のダイシング線に沿ってダイシング加工を施すことで、回路基板８００，８００Ａの個片に分割することで、複数の分波器３０６，３０６Ａを一度の工程で得た。なお、出来上がった各分波器３０６，３０６Ａの寸法（できあがり寸法）を、実装面積２．５ｍｍ×２．０ｍｍ×高さ０．９ｍｍとした。

このようにして作製された２種類の分波器３０６，３０６Ａについて、ネットワークアナライザーを用いた測定値（Ｓパラメータ）より送信側信号端子１から受信側信号端子２への透過係数（すなわちアイソレーション）を得た。

（比較例）
一方、比較例として、第１実施形態に係る回路基板８００から、信号線路７，８の双方の周囲を囲む接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂが削除された回路基板を用いた分波器を採用した。つまり、比較例としては、信号線路７，８の双方が、接地用パターンによっても接地用のビアによっても囲まれていない分波器を採用した。

図１０及び図１１は、比較例に係る分波器に含まれる回路基板を構成する各層Ｌａ〜Ｌｇにおける導体パターン及びビアの配置を示す図である。

図１０（ｃ）に示すように、変形例に係る導体配線パターン層Ｌｃでは、第１実施形態に係る導体配線パターン層Ｌｃの導体パターンから信号線路７，８をそれぞれ囲んでいた環状の接地用パターン領域３０ａ，３０ｂが除かれて、接地用の導体パターン３０が３つの接地用の導体パターン５５〜５７に分離された形態を有する。

また、図１１（ａ）に示すように、変形例に係る導体配線パターン層Ｌｅでは、第１実施形態に係る導体配線パターン層Ｌｅの導体パターンから信号線路７，８をそれぞれ囲んでいた環状の接地用パターン領域４４ａ，４４ｂが除かれて、接地用の導体パターン４４が３つの接地用の導体パターン５８〜６０に分離された形態を有する。

なお、これらの特徴点を除いて、変形例に係る回路基板は、第１実施形態に係る回路基板８００と同様な構成を有するため、図１０及び図１１では、第１実施形態に係る回路基板８００と同様な部分については同様な符号を付して、説明を省略する。

また、変形例に係る分波器は、実施例１，２に係る分波器と同様に弾性表面波素子９００を使用した分波器であり、当該分波器の製造方法については、上記実施形態１，２に係る分波器と同様であるため説明を省略する。

このようにして作製された変形例に係る分波器についても、実施例１，２に係る分波器３０６，３０６Ａと同様に、ネットワークアナライザーを用いた測定値（Ｓパラメータ）より送信側信号端子１から受信側信号端子２への透過係数（すなわちアイソレーション）を得た。

（実施例と比較例の比較）
上述のようにして得られた、実施例１，２に係る２種類の分波器と、比較例に係る分波器とについての、送信側信号端子１から受信側信号端子２への透過係数（すなわちアイソレーション）を、図１２〜図１４、及び下表１に示す。図１２〜図１４では、横軸は周波数（単位：ＭＨｚ）を、縦軸はアイソレーション（単位：ｄＢ）を示している。そして、実施例１のアイソレーションが実線Ｒ１で示され、実施例２のアイソレーションが太線Ｒ２で示され、更に、比較例のアイソレーションが破線Ｒ３で示されている。また、図１２では、広範囲の周波数帯域（７６０〜９６０ＭＨｚ）におけるアイソレーションを示している。図１３では、ＵＳ−ＣＤＭＡ方式で必要とされる送信用の周波数帯域（８２４〜８４９ＭＨｚ）に着目したアイソレーション、すなわち図１２の太破線Ａ１で囲まれた領域に着目したアイソレーションを示している。図１４では、ＵＳ−ＣＤＭＡ方式で必要とされる受信用の周波数帯域（８６９〜８９４ＭＨｚ）に着目したアイソレーション、すなわち図１２の太破線Ａ２で囲まれた領域に着目したアイソレーションを示している。そして、下表１では、実施例１、２、及び比較例について、送信用の周波数帯域（８２４〜８４９ＭＨｚ）におけるアイソレーションの最大値、及び受信用の周波数帯域（８６９〜８９４ＭＨｚ）におけるアイソレーションの最大値がそれぞれ示されている。

信号線路７，８の双方の周囲を囲む接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂ、及びビア群５３ａ，５３ｂ，５４ａ，５４ｂが設けられていない比較例の分波器では、送信用の周波数帯域（８２４〜８４９ＭＨｚ）におけるアイソレーションの最大値が−５３ｄＢであり、受信用の周波数帯域（８６９〜８９４ＭＨｚ）におけるアイソレーションの最大値が−４２ｄＢであった。

一方、信号線路７，８の双方の周囲を囲む接地用パターン領域３０ａ，３０ｂ，４４ａ，４４ｂが設けられた実施例１の分波器では、比較例と比べて、受信用の周波数帯域（８６９〜８９４ＭＨｚ）におけるアイソレーションの最大値は−４１ｄＢとほとんど変化しなかったが、送信用の周波数帯域（８２４〜８４９ＭＨｚ）におけるアイソレーションの最大値が−５６ｄＢと減少し、送受信の周波数帯域全体としてアイソレーション特性が向上した。特に通信装置では受信信号と比較して送信信号の方が出力が大きい（ハイパワーである）為、送信用の周波数帯域におけるアイソレーションの向上が通信特性の改善にとって重要である点を考慮すると、比較例と比べて実施例１では、送信用の周波数帯域（８２４〜８４９ＭＨｚ）におけるアイソレーションの最大値が３ｄＢも減少しており、通信特性の改善に大きく寄与するアイソレーションの特性が向上したと言える。

また、実施例１の分波器に対して、更に信号線路７，８の双方の周囲を囲む接地用のビア群５３ａ，５３ｂ，５４ａ，５４ｂが設けられた実施例２の分波器では、比較例と比べて、受信用の周波数帯域（８６９〜８９４ＭＨｚ）におけるアイソレーションの最大値は−４２ｄＢと全く変化しなかったが、送信用の周波数帯域（８２４〜８４９ＭＨｚ）におけるアイソレーションの最大値が−５７ｄＢと減少した。そして、実施例２については、実施例１と比較して、送信用の周波数帯域（８２４〜８４９ＭＨｚ）及び受信用の周波数帯域（８６９〜８９４ＭＨｚ）の双方において、アイソレーションの最大値が若干減少する傾向を示した。すなわち、信号線路７，８の双方の周囲を囲む接地用のビア群５３ａ，５３ｂ，５４ａ，５４ｂが設けられたことで、アイソレーションの特性をより向上させることができた。

以上の結果より、信号線路７，８の双方を複数の誘電体層の内部に配置し、かつ信号線路７，８の双方の周囲を、他方の信号線路７，８ならびに整合回路６との間を通る接地用の導体によって囲むことで、アイソレーション特性が向上した分波器が得られる事を確認した。また、信号線路７，８の双方の周囲を、誘電体層の層間に設けられた接地用パターンによって囲むだけよりも、更に接地用のビア群によって囲む方がアイソレーション特性が更に向上する傾向がある事を確認した。

Claims (20)

1. 相互に積層された複数の誘電体層と、
   前記複数の誘電体層によって包囲されているとともに、相互に通過周波数帯域が異なる第１及び第２のフィルタ素子間のインピーダンスを調整するための整合回路用線路と、
   前記複数の誘電体層によって包囲されているとともに、前記複数の誘電体層の最上層から最下層に渡って形成され、かつ前記第１のフィルタ素子と第１の信号電送用端子とを電気的に接続するための第１の信号電送用線路と、
   前記第２のフィルタ素子と第２の信号電送用端子とを電気的に接続するための第２の信号電送用線路と、
   前記第１の信号電送用線路と前記整合回路用線路との間、及び前記第１の信号電送用線路と前記第２の信号電送用線路との間に設けられ、かつ前記第１の信号電送用線路を囲む第１の接地用導体と、
   を備え、
   前記第１の接地用導体が、
   前記複数の誘電体層のうちの相互に隣接した１組以上の誘電体層の層間において、前記第１の信号伝送用線路の一部を構成する導体パターンの全体を囲むように環状に形成された第１の接地用パターン領域を含むことを特徴とする分波器デバイス用回路基板。
2. 請求項１に記載の分波器デバイス用回路基板であって、
   前記第２の信号電送用線路が、
   前記複数の誘電体層によって包囲されているとともに、前記複数の誘電体層の最上層から最下層に渡って形成され、
   前記分波器デバイス用回路基板が、
   前記第２の信号電送用線路と前記整合回路用線路との間、及び前記第２の信号電送用線路と前記第１の信号電送用線路との間に設けられ、かつ前記第２の信号電送用線路を囲む第２の接地用導体、
   を更に備え、
   前記第２の接地用導体が、
   前記複数の誘電体層のうちの相互に隣接した１組以上の誘電体層の層間において、前記第２の信号伝送用線路の一部を構成する導体パターンの全体を囲むように環状に形成された第２の接地用パターン領域を含むことを特徴とする分波器デバイス用回路基板。
3. 請求項１に記載の分波器デバイス用回路基板であって、
   前記複数の誘電体層のうちの最上部を構成する誘電体層の上面に設けられた環状電極パターンと、
   前記複数の誘電体層のうちの最下部を構成する誘電体層の下面に設けられた接地用端子と、
   をさらに備え、
   前記環状電極パターンと前記接地用端子とが電気的に接続され、
   前記環状電極パターンの枠内に前記第１の信号電送用線路の一端を構成する導体パターンが位置していることを特徴とする分波器デバイス用回路基板。
4. 請求項１に記載の分波器デバイス用回路基板であって、
   前記第１の接地用パターン領域は、前記複数の誘電体層のうちの相互に隣接した複数組の誘電体層の層間にそれぞれ形成されており、
   当該複数の第１の接地用パターン領域によって挟まれた誘電体層を貫通し、かつ前記複数の第１の接地用パターン領域を相互に電気的に接続した１以上の導体をさらに含むことを特徴とする分波器デバイス用回路基板。
5. 請求項４に記載の分波器デバイス用回路基板であって、
   前記１以上の導体が、
   前記第１の信号電送用線路を囲むように設けられた複数の導体を含むことを特徴とする分波器デバイス用回路基板。
6. 請求項１に記載の分波器デバイス用回路基板であって、
   前記第１及び第２のフィルタ素子が、
   それぞれラダー型のフィルタ素子であることを特徴とする分波器デバイス用回路基板。
7. 請求項４に記載の分波器デバイス用回路基板であって、
   前記第１及び第２のフィルタ素子のうちの相対的に高い通過周波数帯域を有するフィルタ素子が、並列腕に共振子を有し、
   前記共振子が、
   前記第１の接地用導体に対して電気的に接続されていることを特徴とする分波器デバイス用回路基板。
8. 請求項３に記載の分波器デバイス用回路基板であって、
   前記環状電極パターンの枠内に前記第２の信号電送用線路の一端を構成する導体パターンが位置していることを特徴とする分波器デバイス用回路基板。
9. 請求項２に記載の分波器デバイス用回路基板であって、
   前記第２の接地用パターン領域は、前記複数の誘電体層のうちの相互に隣接した複数組の誘電体層の層間にそれぞれ形成されており、
   当該複数の第２の接地用パターン領域によって挟まれた誘電体層を貫通し、かつ前記複数の第２の接地用パターン領域を相互に電気的に接続した１以上の導体をさらに含むことを特徴とする分波器デバイス用回路基板。
10. 請求項９に記載の分波器デバイス用回路基板であって、
    前記複数の第２の接地用パターン領域を相互に電気的に接続した１以上の導体が、前記第２の信号電送用線路を囲むように設けられた複数の導体を含むことを特徴とする分波器デバイス用回路基板。
11. 請求項８に記載の分波器デバイス用回路基板であって、
    前記環状電極パターンは、前記第１の信号電送用線路の一端を構成する導体パターンと前記第２の信号電送用線路の一端を構成する導体パターンとを個別に囲むように形成されていることを特徴とする分波器デバイス用回路基板。
12. 請求項９に記載の分波器デバイス用回路基板であって、
    前記第１及び第２のフィルタ素子が、
    それぞれラダー型のフィルタ素子であることを特徴とする分波器デバイス用回路基板。
13. 請求項９に記載の分波器デバイス用回路基板であって、
    前記第１及び第２のフィルタ素子のうちの相対的に高い通過周波数帯域を有するフィルタ素子が、並列腕に共振子を有し、
    前記共振子が、
    前記第１及び第２の接地用導体に対して電気的に接続されていることを特徴とする分波器デバイス用回路基板。
14. 請求項１に記載の分波器デバイス用回路基板であって、
    前記第１のフィルタ素子が、送信用フィルタ素子であり、
    前記第２のフィルタ素子が、受信用フィルタ素子であることを特徴とする分波器デバイス用回路基板。
15. 請求項１から請求項１４のいずれかに記載された分波器デバイス用回路基板と、
    前記分波器デバイス用回路基板に対して実装された前記第１及び第２のフィルタ素子と、
    を備えることを特徴とする分波器。
16. 請求項１５に記載の分波器であって、
    前記第１のフィルタ素子が、送信用フィルタ素子であり、
    前記第２のフィルタ素子が、受信用フィルタ素子であり、
    前記第１及び第２のフィルタ素子が、アンテナに対して電気的に接続された共通端子に共通して電気的に接続され、
    前記整合回路の一端が、前記共通端子に対して電気的に接合され、
    前記整合回路の一端とは異なる前記整合回路の他端が、接地されていることを特徴とする分波器。
17. 請求項１６に記載の分波器であって、
    前記整合回路が、所定の受信用の周波数帯域の信号について前記共通端子から送信回路へのインピーダンスがほぼ無限大となり、所定の送信用の周波数帯域の信号について前記送信回路から受信回路へのインピーダンスがほぼ無限大となることを特徴とする分波器。
18. 請求項１７に記載の分波器であって、
    前記受信用の周波数帯域が、８６９〜８９４ＭＨｚであり、
    前記送信用の周波数帯域が、８２４〜８４９ＭＨｚであることを特徴とする分波器。
19. 請求項１５に記載の分波器であって、
    前記第１及び第２のフィルタ素子が、それぞれ環状電極部によって取り囲まれていることを特徴とする分波器。
20. 請求項１５から請求項１９のいずれかに記載の分波器が搭載されたことを特徴とする通信装置。

Images