[go: up one dir, main page]

JP4918795B2 - パワーエレクトロニクス機器 - Google Patents

パワーエレクトロニクス機器 Download PDF

Info

Publication number
JP4918795B2
JP4918795B2 JP2006073164A JP2006073164A JP4918795B2 JP 4918795 B2 JP4918795 B2 JP 4918795B2 JP 2006073164 A JP2006073164 A JP 2006073164A JP 2006073164 A JP2006073164 A JP 2006073164A JP 4918795 B2 JP4918795 B2 JP 4918795B2
Authority
JP
Japan
Prior art keywords
circuit
signal
transformer
power electronics
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006073164A
Other languages
English (en)
Other versions
JP2007252109A (ja
Inventor
弘幸 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006073164A priority Critical patent/JP4918795B2/ja
Priority to CN2007100073229A priority patent/CN101039068B/zh
Priority to US11/702,558 priority patent/US7622887B2/en
Priority to DE200710007262 priority patent/DE102007007262A1/de
Publication of JP2007252109A publication Critical patent/JP2007252109A/ja
Application granted granted Critical
Publication of JP4918795B2 publication Critical patent/JP4918795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H10W74/00—
    • H10W90/753—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明はパワーエレクトロニクス機器に関し、特に、絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図１１は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図１１において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
図１２は、図１１の昇降圧コンバータの概略構成を示すブロック図である。
図１２において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
また、スイッチング素子ＳＷ２には、制御回路１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
図１３は、昇圧動作時に図１２のリアクトルＬに流れる電流の波形を示す図である。
図１３において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（４）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （４）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、フォトカプラを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
図１４は、従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図１４において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３がそれぞれ介挿され、制御回路１では、フォトカプラＦＵ１〜ＦＵ３、ＦＤ１〜ＦＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＵ１は、フォトカプラＦＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、フォトカプラＦＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＵ３は、フォトカプラＦＵ３を介してＣＰＵ４に入力される。
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＤ１は、フォトカプラＦＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、フォトカプラＦＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３は、フォトカプラＦＤ３を介してＣＰＵ４に入力される。
図１５は、フォトカプラの周辺回路の概略構成を示すブロック図である。
図１５において、フォトカプラ２００８には、順電流Ｉｆによって赤外光を放射する赤外発光ダイオード２００３、放射された赤外光を受光する受光ダイオード２００４および受光ダイオード２００４で発生した光電流をベース電流として電流増幅動作を行うバイポーラトランジスタ２００５が設けられている。そして、赤外発光ダイオード２００３のカソードは抵抗２００２を介して電界効果型トランジスタ２００１に接続され、バイポーラトランジスタ２００５のコレクタは、抵抗２００６を介して電源電圧Ｖｃｃ２に接続されるとともに、バイポーラトランジスタ２００５のコレクタを介して出力される出力信号ＶｏｕｔはＩＧＢＴドライブＩＣ２００７に入力される。
そして、電界効果型トランジスタ２００１のゲートに信号ＳＰが入力されると、順電流Ｉｆが赤外発光ダイオード２００３に流れ、赤外光が放射される。そして、赤外発光ダイオード２００３から放射された赤外光は、受光ダイオード２００４にて受光され、その赤外光に応じた光電流がバイポーラトランジスタ２００５のベースに流れる。そして、バイポーラトランジスタ２００５のベースに光電流が流れると、バイポーラトランジスタ２００５にコレクタ電流Ｉｃが流れ、片端を電源電圧Ｖｃｃ２に接続された抵抗２００６にコレクタ電流Ｉｃを流すことにより、抵抗２００６の他端電圧の変化が出力信号ＶｏｕｔとしてＩＧＢＴドライブＩＣ２００７に入力される。
ここで、フォトカプラ２００８単体の入出力特性は、電流変換効率（ＣＴＲ：Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ Ｒａｔｉｏ）、すなわちＩｃ／Ｉｆにて定義することができる。そして、フォトカプラ２００８を用いて回路設計を行う際には、（１）バイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性、（２）赤外発光ダイオード２００３発の発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要がある。
図１６は、フォトカプラの電流変換効率の温度特性を示す図である。
図１６において、低温になるほど、フォトカプラ２００８の電流変換効率は低下し、この要因はバイポーラトランジスタ２００５の電流増幅率ｈｆｅの温度特性である。
図１７は、フォトカプラの電流変換効率の経時劣化特性を示す図である。
図１７において、フォトカプラ２００８のＣＴＲは、発光ダイオード２００３の順電流、環境温度、累積使用時間に依存して低下し、特に、フォトカプラ２００８の連続使用時間が１０００時間を越えると、ＣＴＲの低下が顕著に表れる。
一方、フォトカプラ以外の伝送信号の絶縁手段として絶縁トランスを用いる方法が挙げられる。
図１８は、従来の信号伝送用絶縁トランスの概略構成を示す平面図である。
図１８において、絶縁トランスには、磁気コアＭＣが設けられ、磁気コアＭＣには１次巻線Ｍ１および２次巻線Ｍ２が巻かれている。なお、磁気コアＭＣは、フェライトやパーマロイなどの強磁性体にて構成することができる。そして、１次巻線Ｍ１に印加された電流により生成された磁束φは磁気コアＭＣにて集束され、磁気コアＭＣ内を通過して第２次巻線Ｍ２を鎖交し、２次巻線Ｍ２の両端にｄφ／ｄＴなる電圧が発生する。ここで、磁気コアＭＣを用いることにより閉磁路を形成することができ、外部磁界の影響を軽減しつつ、１次巻線Ｍ１と２次巻線Ｍ２との間の結合係数を高くすることができる。
図１９は、従来の信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図１９において、絶縁トランスＴの１次巻線の一端は抵抗Ｒ１を介して電界効果型トランジスタＭ１のドレインに接続され、絶縁トランスＴの２次巻線の一端は復調回路１２０３に接続されている。そして、変調回路１２０２には、局部発振回路１２０１にて生成された局部発振信号が入力される。そして、ＰＷＭ信号ＳＰが変調回路１２０２に入力されると、局部発振信号がＰＷＭ信号ＳＰにて変調され、電界効果型トランジスタＭ１の制御信号として電界効果型トランジスタＭ１のゲートに入力される。そして、電界効果型トランジスタＭ１のゲートに制御信号が入力されると、高周波で変調された変調信号が絶縁トランスＴを介して復調回路１２０３に伝送され、復調回路１２０３にてＰＷＭ信号ＳＰが復調される。
また、特許文献１には、誘導加熱装置の電力伝達効率を高めるため、中空のローラ基体に複数の２次コイルを配して加熱ローラを構成し、加熱ローラ内部に１次コイルを備えた誘導コイル装置を挿入して、１次コイルと２次コイルとを誘導トランス結合させる方法が開示されている。
また、特許文献２には、第１基板上に形成されたドライバと、第２基板上に形成されたレシバーとを、コイルを用いた磁気結合によって接続する方法が開示されている。
また、特許文献３には、入力回路と出力回路とを分離するためのロジック分離回路として、リンク結合変成器体を用いる方法が開示されている。
特開２００２−２２２６８８号公報 特表２００１−５２１１６０号公報 特表２００１−５１３２７６号公報
しかしながら、伝送信号の絶縁手段としてフォトカプラを用いる方法では、トランジスタのｈｆｅの温度特性、（２）発光ダイオードの発光効率の寿命劣化、（３）ＣＴＲのバラツキなどの点を考慮する必要があるため、車両や産業機器などの高温雰囲気中で１０年以上に渡って連続使用を満足させるような回路設計は困難である。
また、信号伝送用絶縁トランスとしてコア付きトランスを用いる方法では、磁性体の透磁率の温度特性の影響を受け、結合係数の温度依存性が大きい上に、低価格化および小型化が困難であるという問題があった。また、コア付きトランスを介してＰＷＭ信号自体を直接送ることができず、高周波で変調した変調信号を２次巻線で受信してから復調する必要があるので、回路規模が大きくなるという問題があった。
一方、信号伝送用絶縁トランスとして空芯トランスを用いる方法では、磁気コアを用いていないので、低価格化および小型化は可能だが、磁気回路が閉じていないため、外部磁束がノイズとして２次巻線に重畳し易く、誤動作を招く危険性があった。
そこで、本発明の目的は、経時劣化を抑制した上で、耐環境性を向上させつつ、外部磁束に起因するノイズとしての影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能なパワーエレクトロニクス機器を提供することである。
上述した課題を解決するために、請求項１記載のパワーエレクトロニクス機器によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、 前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように前記スイッチング素子ごとに設けられ、１次巻線と２次巻線とが互いに対向配置された絶縁トランスと、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流す１次側回路と、前記絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記伝送信号を復元する２次側回路と、を備えることを特徴とする。
請求項２記載のパワーエレクトロニクス機器によれば、前記１次側回路は、前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルスのレベルに基づいて前記伝送信号を復元することを特徴とする。
これにより、１次巻線および２次巻線に電流を流す期間を短くして大電流を流すことが可能となる。このため、微細加工技術にて１次巻線および２次巻線の導体断面積が小さくなった場合においても、１次巻線および２次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する１次巻線および２次巻線の溶断を防止しつつ、１次巻線と２次巻線の巻径を小さくすることが可能となる。
請求項３記載のパワーエレクトロニクス機器によれば、前記１次側回路は、前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じてレベルが異なるパルス信号を生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルスのレベルに基づいて前記伝送信号を復元することを特徴とする。
これにより、１次巻線および２次巻線に電流を流す期間を短くして大電流を流すことが可能となり、微細加工技術にて１次巻線および２次巻線の導体断面積が小さくなった場合においても、１次巻線および２次巻線に流れる平均電流を許容直流電流以下にすることができる。
請求項４記載のパワーエレクトロニクス機器によれば、前記１次側回路は、前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じてパルス数が異なるパルス信号を生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルス列に基づいて前記伝送信号を復元することを特徴とする。
これにより、１次巻線および２次巻線に電流を流す期間を短くして大電流を流すことが可能となり、微細加工技術にて１次巻線および２次巻線の導体断面積が小さくなった場合においても、１次巻線および２次巻線に流れる平均電流を許容直流電流以下にすることができる。
これにより、１次巻線と２次巻線とを導電体のエッチングにて形成することが可能となり、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
また、請求項５記載のパワーエレクトロニクス機器によれば、前記１次巻線と前記２次巻線とは絶縁層を介して互いに積層されていることを特徴とする。
これにより、半導体プロセス技術によって１次巻線と２次巻線とを形成することができ、１次巻線と２次巻線との結合係数を高めつつ、外部磁束に起因するノイズとしての影響を軽減することが可能となる。
また、請求項６記載のパワーエレクトロニクス機器によれば、前記絶縁トランスが微細加工技術によって形成されていることを特徴とする。
これにより、１次巻線および２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、外部磁束が１次巻線および２次巻線に鎖交した場合においてもノイズとしての影響を低減することができ、Ｓ／Ｎ比を向上させることができる。
また、請求項７記載のパワーエレクトロニクス機器によれば、前記絶縁トランスは空芯トランスであることを特徴とする。
これにより、磁気コアに起因する温度特性を低減することが可能となるとともに、磁気コアを不要として低コスト化を図ることができる。
また、請求項８記載のパワーエレクトロニクス機器によれば、前記スイッチング素子はＩＧＢＴであることを特徴とする。
これにより、スイッチング動作の高速化を実現しつつ、電流容量を確保することができ、車両機器などに用いられる電動機の駆動システムに適用することができる。
また、請求項９記載のパワーエレクトロニクス機器によれば、前記制御回路は、論理回路、中央演算処理回路または論理回路と中央演算処理回路との組み合わせであることを特徴とする。
これにより、制御回路を集積化することが可能となり、実装面積の増大を抑制しつつ、様々の機能を制御回路に搭載することが可能となる。
また、請求項１０記載のパワーエレクトロニクス機器によれば、前記制御回路と前記スイッチング素子との間で信号を伝送する複数の絶縁トランスが設けられていることを特徴とする。
これにより、低圧側と高圧側とを電気的に絶縁しながら複数の信号の授受を並列に行うことが可能となる。このため、スイッチング素子の制御を行いつつ、スイッチング素子の動作状態を制御回路側で把握することが可能となり、スイッチング素子の破壊を防止しつつ、スイッチング素子を高速動作させることができる。
また、請求項１１記載のパワーエレクトロニクス機器によれば、前記絶縁トランスを介して前記制御回路と前記スイッチング素子との間で伝送される信号は、少なくとも前記スイッチング素子の制御信号および前記スイッチング素子の状態信号を含むことを特徴とする。
これにより、スイッチング素子の制御を行いつつ、スイッチング素子の動作状態を制御回路側で把握することが可能となり、スイッチング素子の破壊を防止しつつ、スイッチング素子を高速動作させることができる。
また、請求項１２記載のパワーエレクトロニクス機器によれば、前記スイッチング素子側に配置され、前記スイッチング素子の状態信号を生成する自己診断回路をさらに備え、前記制御回路は、前記スイッチング素子の状態信号を受けて、前記制御信号を停止するかまたは周波数を変化させることを特徴とする。
これにより、スイッチング素子の動作状態を制御回路側で把握することが可能となり、スイッチング素子の破壊を防止しつつ、スイッチング素子を動作させることができる。
また、請求項１３記載のパワーエレクトロニクス機器によれば、前記絶縁トランスが搭載された回路基板と前記スイッチング素子とは同一モジュールに配置されていることを特徴とする。
これにより、絶縁トランスとスイッチング素子とを一体的に構成することができ、取り扱いの容易性を向上させつつ、パワーエレクトロニクス機器の小型化を図ることができる。
また、請求項１４記載のパワーエレクトロニクス機器によれば、複数の絶縁トランスが同一パッケージに搭載されていることを特徴とする。
これにより、低圧側と高圧側との間に複数の絶縁トランスを設けた場合においても、実装面積の増大を抑制することができ、パワーエレクトロニクス機器の大型化を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号の授受を並列に行うことが可能となる。
また、請求項１５記載のパワーエレクトロニクス機器によれば、上アーム用の信号を伝送する絶縁トランスと、下アーム用の信号を伝送する絶縁トランスとが同一パッケージに搭載されていることを特徴とする。
これにより、実装面積の増大を抑制しつつ、上アーム用および下アーム用としてスイッチング素子を作動させることを可能となり、車両機器などに用いられる電動機の駆動システムの省エネルギー化および高効率化を図ることが可能となる。
以上説明したように、本発明によれば、微細加工技術にて絶縁トランスを形成することで、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。
以下、本発明の実施形態に係るパワーエレクトロニクス機器について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは互いに対向配置されるように構成されている。例えば、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１を空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とが互いに対向配置されるように微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上さることが可能となる。
図２（ａ）は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図、図２（ｂ）は、図２（ａ）の絶縁トランスの概略構成を示す平面図である。
図２において、基板１１には引き出し配線層１２が埋め込まれるとともに、基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
これにより、半導体プロセス技術によって１次コイルパターン１４と２次コイルパターン１７とを形成することができる。このため、１次コイルパターン１４と２次コイルパターン１７の巻径を小さくすることが可能となるとともに、１次コイルパターン１４と２次コイルパターン１７との間隔を小さくすることができ、１次コイルパターン１４と２次コイルパターン１７との結合係数を高めつつ、１次コイルパターン１４と２次コイルパターン１７に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となる。
図３は、周回するコイルを流れる電流により発生する磁界を示す図である。
図３において、周回する巻線３１に鎖交する磁束が変化する場合、巻線３１の両端の発生電圧は、下記のファラデーの法則にて定義することができる。
Figure 0004918795
この（１）式を用いることにより、主回路電流の外部磁場に起因して２次巻線に発生する起電圧Ｖ N は以下の（２）式にて表すことができる。また、絶縁トランスの１次巻線に流れる電流（信号電流）によって生じる信号磁場に起因して２次巻線に発生する起電圧Ｖ T は、以下の（３）式にて表すことができる。
Figure 0004918795
Figure 0004918795
そして、トランス設計によって２次巻線における磁束との鎖交面積ＳRおよび信号電流による磁束密度ＢTを変更することにより、ＶT≫ＶNの関係を成立させることができる。なお、信号電流による磁束密度ＢTは、信号電流値および巻線の周回数に比例するので、トランス設計によって変更することができる。
そして、簡単のため、主回路電流による磁場ベクトルと２次巻線が周回して形成する面積の法線ベクトルが同一とすると、２次巻線における磁束との鎖交面積ＳRは、２次巻線により形成される面積となる。そして、１次巻線を流れる周回電流によって２次巻線の中心に発生する磁束密度ＢTは、下記の式で表わすことができる。
Figure 0004918795
ただし、ｒは、１次巻線の特定位置から観測点までの距離、ａは１次巻線の特定位置の半径、ｚは１次巻線の特定位置から観測点までの高さである。
ここで、主回路電流による外部磁場を一様磁場とし、ａ＞ｚの関係が維持されるならば、主回路電流による外部磁場で発生する起電圧ＶNは、ＳR＝πａ2に比例し、主回路電流の外部磁場に起因して２次巻線に発生する起電圧ＶTは概ねＳR／ａに比例する。この結果、巻線３１の巻径を出来るだけ小さくした方が、ＳＮ比=２０ｌｏｇ10（ＶT／ＶN）を高くすることができ、微細加工技術を適用して形成された絶縁トランスの方が、銅線を用いた巻線型トランスよりも巻線径を小さくすることができることから、微細加工技術を適用して絶縁トランスを形成することで、Ｓ／Ｎ比を向上させることができる。
図４および図５は、本発明の第２実施形態に係る絶縁トランスの製造方法を示す断面図である。
図４（ａ）において、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板５１内に選択的に注入することにより、１次コイルパターン５５ａの中心からの引き出しを行うための引き出し拡散５２を半導体基板５１に形成する。なお、半導体基板５１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。
次に、図４（ｂ）に示すように、引き出し拡散５２が形成された半導体基板５１上にプラズマＣＶＤなどの方法にて絶縁層５３を形成する。なお、絶縁層５３の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図４（ｃ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応して開口部５４ａが設けられたレジストパターン５４を絶縁層５３上に形成する。
次に、図４（ｄ）に示すように、開口部５４ａが形成されたレジストパターン５４をマスクとして絶縁層５３をエッチングすることにより、１次コイルパターン５５ａの中心からの引き出し部分に対応した開口部５３ａを絶縁層５３に形成する。
次に、図４（ｅ）に示すように、レジストパターン５４を薬品により絶縁層５３から剥離する。
次に、図４（ｆ）に示すように、スパッタや蒸着などの方法により、導電膜５５を絶縁層５３上に形成する。なお、導電膜５５の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図４（ｇ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａに対応したレジストパターン５６を形成する。
次に、図４（ｈ）に示すように、レジストパターン５６をマスクとして導電膜５５をエッチングすることにより、１次コイルパターン５５ａを絶縁層５３上に形成する。
次に、図４（ｉ）に示すように、レジストパターン５６を薬品により１次コイルパターン５５ａから剥離する。
次に、図４（ｊ）に示すように、１次コイルパターン５５ａが形成された絶縁層５３上にプラズマＣＶＤなどの方法にて平坦化膜５７を形成する。なお、平坦化膜５７の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図４（ｋ）に示すように、斜めエッチングあるいはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜５７を平坦化し、平坦化層５７の表面の凹凸を除去する。
次に、図４（ｌ）に示すように、フォトリソグラフィー技術を用いることにより、１次コイルパターン５５ａの外端の配線取出し部分に対応して開口部５８ａが設けられたレジストパターン５８を平坦化膜５７上に形成する。
次に、図５（ａ）に示すように、開口部５８ａが設けられたレジストパターン５８をマスクとして平坦化膜５７をエッチングすることにより、２次コイルパターン６０ａの外端の配線取出し部分に対応した開口部５７ａを平坦化膜５７に形成する。
次に、図５（ｂ）に示すように、レジストパターン５８を薬品により平坦化膜５７から剥離する。
次に、図５（ｃ）に示すように、１次コイルパターン５５ａと２次コイルパターン６０ａとの分離層５９を平坦化膜５７上に形成する。なお、分離層５９の形成方法としては、ポリイミド層を平坦化膜５７上に塗布する方法などを用いることができる。
次に、図５（ｄ）に示すように、スパッタや蒸着などの方法により、導電膜６０を分離層５９上に形成する。なお、導電膜６０の材質としては、ＡｌやＣｕなどの金属を用いることができる。
次に、図５（ｅ）に示すように、フォトリソグラフィー技術を用いることにより、２次コイルパターン６０ａに対応したレジストパターン６１を形成する。
次に、図５（ｆ）に示すように、レジストパターン６１をマスクとして導電膜６０をエッチングすることにより、２次コイルパターン６０ａを分離層５９上に形成する。
次に、図５（ｇ）に示すように、レジストパターン６１を薬品により２次コイルパターン６０ａから剥離する。
次に、図５（ｈ）に示すように、２次コイルパターン６０ａが形成された分離層５９上にプラズマＣＶＤなどの方法にて保護膜６２を形成する。なお、保護膜６２の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜６２をパターニングすることにより、２次コイルパターン６０ａの端部および中央部を露出させる。
これにより、微細加工技術によって１次コイルパターン５５ａ上に２次コイルパターン６０ａを積層することができ、１次コイルパターン５５ａおよび２次コイルパターン６０ａの巻径を小さくすることが可能となるとともに、１次コイルパターン５５ａと２次コイルパターン６０ａとの間隔を小さくすることができる。
図６は、本発明の第３実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。
図６において、放熱の役割を行う銅ベース７１上には、絶縁用セラミックス基板７２を介して、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂが実装されている。そして、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂは、ボンディングワイヤ７４ａ〜７４ｃを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子７７に接続されている。また、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂ上には、ＩＧＢＴのゲート駆動および監視を行う回路基板７５が配置され、ＩＧＢＴチップ７３ａ、ＦＷＤチップ７３ｂおよび回路基板７５はモールド樹脂７６にて封止されている。ここで、ＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板７５には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。
そして、主回路電流は、主端子７７のみならず、主端子７７とＩＧＢＴチップ７３ａおよびＦＷＤチップ７３ｂを接続するボンディングワイヤ７４ａ〜７４ｃにも流れるが、ボンディングワイヤ７４ａ〜７４ｃは回路基板７５の直近に配置されるので、ボンディングワイヤ７４ａ〜７４ｃを流れる主回路電流で生成される磁界による影響の方が大きい。この主回路電流は、通常の運転時には、最高でも２５０Ａ程度であるが、例えば発進時あるいは、空転後の負荷等では、９００Ａ以上流れる場合が有る。
ここで、車体筐体に接地される制御回路側と、高圧となる上アーム側および下アーム側との間には、空芯型絶縁トランスがそれぞれ介挿され、制御回路では、空芯型絶縁トランスを用いて上アーム側および下アーム側と電気的に絶縁しながら信号の授受が行われる。
そして、空芯型絶縁トランスを微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となり、ＩＧＢＴチップ７３ａ、ＦＷＤチップ７３ｂおよび主端子７７を電気的に接続するボンディングワイヤ７４ａ〜７４ｃに主回路の大電流が流れた場合でも、空芯型絶縁トランスの受信側である２次巻線の出力電圧における信号レベルを主回路電流によるノイズレベルに対して十分大きくすることが可能となり、空芯型絶縁トランスを用いた場合においても、誤動作の無い信号伝達が可能となる。
なお、微細加工技術を適用して形成された絶縁トランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスを用いる場合、絶縁トランスに電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にすることができる。
図７は、本発明の第４実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図７において、排他的論理和回路１０２の一方の入力端子には制御信号Ｓ１が遅延素子１０１を介して入力されるとともに、排他的論理和回路１０２の他方の入力端子には制御信号Ｓ１が直接入力される。また、否定論理積回路１０４の一方の入力端子には、排他的論理和回路１０２からの出力が入力されるとともに、否定論理積回路１０４の他方の入力端子には、制御信号Ｓ１が直接入力される。さらに、論理積回路１０５の一方の入力端子には、排他的論理和回路１０２からの出力が入力されるとともに、論理積回路１０５の他方の入力端子には、制御信号Ｓ１がインバータ１０３を介して入力される。
また、Ｐチャンネル電界効果型トランジスタ１０８およびＮチャンネル電界効果型トランジスタ１０９は互いに直列接続され、Ｐチャンネル電界効果型トランジスタ１０８のソースは電源電圧Ｖｃｃ１に接続されるとともに、Ｎチャンネル電界効果型トランジスタ１０９のソースは接地されている。そして、否定論理積回路１０４の出力は、Ｐチャンネル電界効果型トランジスタ１０８のゲートに接続されるとともに、論理積回路１０５の出力はＮチャンネル電界効果型トランジスタ１０９のゲートに接続されている。絶縁トランス１１０の１次巻線の一端は抵抗１０６を介して電源電圧Ｖｃｃ１の１／２に固定されるとともに、絶縁トランス１１０の１次巻線の他端は、Ｐチャンネル電界効果型トランジスタ１０８とＮチャンネル電界効果型トランジスタ１０９との接続点に接続されている。また、絶縁トランス１１０の２次巻線の一端は電源電圧Ｖｃｃ２の１／２に固定されるとともに、絶縁トランス１１０の２次巻線の両端は抵抗１１１を介して互いに接続されている。また、抵抗１１２の一端は電源電圧Ｖｃｃ２に接続されるとともに、抵抗１１２、１１３の接続点の電位がＶｃｃ２／２＋α、抵抗１１３、１１４の接続点の電位がＶｃｃ２／２−αとなるように抵抗１１２〜１１４が直列接続されている。
そして、コンパレータ１１５の正転入力端子はＶｃｃ２／２＋αの電位に固定されるとともに、コンパレータ１１５の反転入力端子は絶縁トランス１１０の２次巻線の他端に接続され、コンパレータ１１５の出力はフリップフロップ１１７のセット端子に接続されている。また、コンパレータ１１６の正転入力端子はＶｃｃ２／２−αの電位に固定されるとともに、コンパレータ１１６の反転入力端子は絶縁トランス１１０の２次巻線の他端に接続され、コンパレータ１１６の出力はフリップフロップ１１７のリセット端子に接続されている。
そして、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１と、この制御信号Ｓ１を遅延素子１０１で遅らせた信号とが排他的論理和回路１０２に入力され、排他的論理和回路１０２にて排他論理和がとられることにより、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２および“１”から“０”へのエッジに同期したエッジ信号Ｓ２´が抽出される。そして、これらのエッジ信号Ｓ２、Ｓ２´は、否定論理積回路１０４、論理積回路１０５に入力され、否定論理積回路１０４にて制御信号Ｓ１との否定論理積がとられることにより、立上りエッジパルスＳ３が生成されるとともに、論理積回路１０５にて制御信号Ｓ１の反転信号との論理積がとられることにより、論理積回路１０５にて立下りエッジパルスＳ４が生成される。
そして、否定論理積回路１０４にて生成された立上りエッジパルスＳ３はＰチャンネル電界効果型トランジスタ１０８のゲートに入力され、制御信号Ｓ１の立上りでは、電源から絶縁トランス１１０の１次巻線にパルス電流が流れ込みむような動作を行う。一方、論理積回路１０５にて生成された立下りエッジパルスＳ４はＮチャンネル電界効果型トランジスタ１０９のゲートに入力され、制御信号Ｓ１の立下りでは絶縁トランス１１０の１次巻線からグランドに対してパルス電流が流れ出すような動作を行うことができる。
そして、制御信号Ｓ１の立上りおよび立下りに応じて絶縁トランス１１０の１次巻線側の流れる電流の向きが変わることにより、１次巻線側で発生する磁束の向きも変わるので、受信の役割を果たす２次巻線側に発生する起電力の向きも変わり、制御信号Ｓ１の立上りおよび立下りの識別を受信側で行うことができる。
具体的には、絶縁トランス１１０の２次側巻線の一方の端子は電源電圧Ｖｃｃ２の１／２に固定され、２次側巻線の他方の端子の電圧は、電源電圧Ｖｃｃ２の１／２の電圧を中心として、制御信号Ｓ１の立上りでは＋方向に変化するとともに、制御信号Ｓ１の立下りでは−方向に変化することができる。そして、この２次巻線側の出力は、Ｖｃｃ２／２＋αの閾値に設定されたコンパレータ１１５と、Ｖｃｃ２／２−αの閾値に設定されたコンパレータ１１６に導かれる。なお、αはノイズなどで誤動作しないような値に設定することが好ましい。
そして、制御信号Ｓ１の立上りエッジでは、２次側巻線の端子電圧の＋方向の変化に伴って、コンパレータ１１５からパルスＳ５が送出され、制御信号Ｓ１の立下りエッジでは、２次側巻線の端子電圧の−方向の変化に伴って、コンパレータ１１６からパルスＳ６が出力される。そして、これらのパルスＳ５、Ｓ６がＲＳフリップフロップ１１７に入力されると、コンパレータ１１５からのパルスＳ５にてＲＳフリップフロップ１１７がセットされるとともに、コンパレータ１１６からのパルスＳ６にてＲＳフリップフロップ１１７がリセットされ、送信側の制御信号Ｓ１が復元された制御信号Ｓ７を受信側で生成することができる。
なお、上述した実施形態では、スイッチング素子の制御信号の伝送を例にして説明したが、スイッチング素子の状態を表す２値化信号を伝送する場合に適用してもよい。
図８は、本発明の第５実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図８において、排他的論理和回路２０２の一方の入力端子には制御信号Ｓ１１が遅延素子２０１を介して入力されるとともに、排他的論理和回路２０２の他方の入力端子には制御信号Ｓ１１が直接入力される。また、論理積回路２０４の一方の入力端子には、排他的論理和回路２０２からの出力が入力されるとともに、論理積回路２０４の他方の入力端子には、制御信号Ｓ１１が直接入力される。さらに、論理積回路２０５の一方の入力端子には、排他的論理和回路２０２からの出力が入力されるとともに、論理積回路２０５の他方の入力端子には、制御信号Ｓ１１がインバータ２０３を介して入力される。
また、Ｎチャンネル電界効果型トランジスタ２０７のドレインは抵抗２０６を介して絶縁トランス２１０の１次巻線の一端に接続されるとともに、Ｎチャンネル電界効果型トランジスタ２０９のドレインは抵抗２０８を介して絶縁トランス２１０の１次巻線の一端に接続されている。抵抗２０６の値と抵抗２０８の値とを相違させておくと、Nチャンネル電界トランジスタ２０７、２０９をオンした時の絶縁トランス２１０の１次巻線に流れる電流を、制御信号Ｓ１１の立上りと立下りで相違させることができる。そして、論理積回路２０４の出力はＮチャンネル電界効果型トランジスタ２０９のゲートに接続されるとともに、論理積回路２０５の出力はＮチャンネル電界効果型トランジスタ２０７のゲートに接続されている。また、絶縁トランス２１０の１次巻線の他端は電源電圧Ｖｃｃ１に固定されている。また、絶縁トランス２１０の２次巻線の両端は抵抗２１１を介して互いに接続されている。また、抵抗２１２の一端は電源電圧Ｖｃｃ２に接続されるとともに、抵抗２１２、２１３の接続点の電位がＶｔｈ２、抵抗２１３、２１４の接続点の電位がＶｔｈ１となるように抵抗２１２〜２１４が直列接続されている。
そして、コンパレータ２１５の正転入力端子はＶｔｈ１の電位に固定されるとともに、コンパレータ２１５の反転入力端子は絶縁トランス２１０の２次巻線の一端に接続され、コンパレータ２１５の出力はフリップフロップ２１７のセット端子に接続されている。また、コンパレータ２１６の正転入力端子はＶｔｈ２の電位に固定されるとともに、コンパレータ２１６の反転入力端子は絶縁トランス２１０の２次巻線の一端に接続され、コンパレータ２１６の出力はフリップフロップ２１７のリセット端子に接続されている。
そして、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ１１と、この制御信号Ｓ１１を遅延素子２０１で遅らせた信号とが排他的論理和回路２０２に入力され、排他的論理和回路２０２にて排他論理和がとられることにより、制御信号Ｓ１１の“０”から“１”へのエッジに同期したエッジ信号Ｓ１２および“１”から“０”へのエッジに同期したエッジ信号Ｓ１２´が抽出される。そして、これらのエッジ信号Ｓ１２、Ｓ１２´は、論理積回路２０４、２０５に入力され、論理積回路２０４にて制御信号Ｓ１１との論理積がとられることにより、立上りエッジパルスＳ１３が生成されるとともに、論理積回路２０５にて制御信号Ｓ１１の反転信号との論理積がとられることにより、論理積回路２０５にて立下りエッジパルスＳ１４が生成される。
そして、論理積回路２０４にて生成された立上りエッジパルスＳ１３はＮチャンネル電界効果型トランジスタ２０９のゲートに入力されるとともに、論理積回路２０５にて生成された立下りエッジパルスＳ１４はＮチャンネル電界効果型トランジスタ２０７のゲートに入力され、制御信号Ｓ１１の立上りと立下りとでは、絶縁トランス１１０の１次巻線に流れるパルス電流のレベルが異なるような動作を行うことができる。
そして、制御信号Ｓ１１の立上りおよび立下りに応じて絶縁トランス１１０の１次巻線側の流れる電流のレベルが変わることにより、１次巻線側で発生する磁束の強さも変わるので、受信の役割を果たす２次巻線側に発生する起電力のレベルも変わり、制御信号Ｓ１１の立上りおよび立下りの識別を受信側で行うことができる。すなわち、２次巻線側に発生した起電力は、Ｖｔｈ１の閾値に設定されたコンパレータ２１５と、Ｖｔｈ２の閾値に設定されたコンパレータ２１６に導かれる。
そして、制御信号Ｓ１１の立上りエッジでは、２次側巻線の端子電圧のレベルの変化に伴って、コンパレータ２１５からパルスＳ１５が送出され、制御信号Ｓ１１の立下りエッジでは、２次側巻線の端子電圧のレベルの変化に伴って、コンパレータ２１６からパルスＳ１６が出力される。そして、これらのパルスＳ１５、Ｓ１６がＲＳフリップフロップ２１７に入力されると、コンパレータ２１５からのパルスＳ１５にてＲＳフリップフロップ２１７がセットされるとともに、コンパレータ２１６からのパルスＳ１６にてＲＳフリップフロップ２１７がリセットされ、送信側の制御信号Ｓ１１が復元された制御信号Ｓ１７を受信側で生成することができる。
図９は、本発明の第６実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図９において、排他的論理和回路３０２の一方の入力端子には制御信号Ｓ２１が遅延素子３０１を介して入力されるとともに、排他的論理和回路３０２の他方の入力端子には制御信号Ｓ２１が直接入力される。また、論路積回路３０４ａの一方の入力端子には、排他的論理和回路３０２からの出力が入力されるとともに、論路積回路３０４ａの他方の入力端子には、制御信号Ｓ２１が直接入力される。さらに、論路積回路３０４ｂの一方の入力端子には、排他的論理和回路３０２からの出力が入力されるとともに、論路積回路３０４ｂの他方の入力端子には、制御信号Ｓ２１がインバータ３０３を介して入力される。
そして、論路積回路３０４ａの出力は、立上りコード発生器３０５に接続されるとともに、論路積回路３０４ｂの出力は立下りコード発生器３０６に接続されている。なお、立上りコード発生器３０５は、論路積回路３０４ａから出力される立上りエッジパルスＳ２３を識別するためのコードを発生させるとともに、立下りコード発生器３０６は、論路積回路３０４ｂから出力される立下りエッジパルスＳ２４を識別するためのコードを発生させることができる。例えば、立上りコード発生器３０５は、論路積回路３０４ａから出力される立上りエッジパルスＳ２３に応じて、電流パルス１個を出力させるとともに、立下りコード発生器３０６は、論路積回路３０４ｂから出力される立下りエッジパルスＳ２４に応じて、電流パルス３個を出力させることができる。
そして、立上りコード発生器３０５の出力は、論理和回路３０７の一端に入力されるとともに、立下りコード発生器３０６の出力は、論理和回路３０７の他端に入力される。
そして、論理和回路３０７の出力は、Ｎチャンネル電界効果型トランジスタ３０８のゲートに接続されるとともに、Ｎチャンネル電界効果型トランジスタ３０８のドレインは抵抗３０９を介して絶縁トランス３１０の１次巻線の一端に接続されている。
また、絶縁トランス３１０の１次巻線の他端は電源電圧Ｖｃｃ１に固定されている。また、絶縁トランス３１０の２次巻線の両端は抵抗３１１を介して互いに接続されている。また、抵抗３１２の一端は電源電圧Ｖｃｃ２に接続されるとともに、抵抗３１２、３１３の接続点の電位がＶｔｈ１となるように抵抗３１２、３１３が直列接続されている。
そして、コンパレータ３１４の正転入力端子はＶｔｈ１の電位に固定されるとともに、コンパレータ３１４の反転入力端子は絶縁トランス３１０の２次巻線の他端に接続され、コンパレータ３１４の出力は立上り用コード認識部３１５および立下り用コード認識部３１６に接続されている。立上り用コード認識部３１５の出力はフリップフロップ３１７のセット端子に接続され、立下り用コード認識部３１６の出力はフリップフロップ３１７のリセット端子に接続されている。
そして、図１のスイッチング素子ＳＷＤ、ＳＷＵの導通および非導通をそれぞれ指示する制御信号Ｓ２１と、この制御信号Ｓ２１を遅延素子３０１で遅らせた信号とが排他的論理和回路３０２に入力され、排他的論理和回路３０２にて排他論理和がとられることにより、制御信号Ｓ２１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２２および“１”から“０”へのエッジに同期したエッジ信号Ｓ２２´が抽出される。そして、これらのエッジ信号Ｓ２２、Ｓ２２´は、論路積回路３０４ａ、３０５に入力され、論路積回路３０４ａにて制御信号Ｓ２１との論理積がとられることにより、立上りエッジパルスＳ２３が生成されるとともに、論路積回路３０４ｂにて制御信号Ｓ２１の反転信号との論理積がとられることにより、論路積回路３０４ｂにて立下りエッジパルスＳ２４が生成される。
そして、論路積回路３０４ａにて生成された立上りエッジパルスＳ２３は立上りコード発生器３０５に入力されるとともに、論路積回路３０４ｂにて生成された立下りエッジパルスＳ２４は立下りコード発生器３０６に入力される。そして、立上りコード発生器３０５では、立上りエッジパルスＳ２３を識別するためのパルス電流Ｓ２５が生成されるとともに、立下りコード発生器３０６では、立下りエッジパルスＳ２４を識別するためのパルス電流Ｓ２６が生成され、制御信号Ｓ２１の立上りと立下りとでは、１次巻線に流れるパルス電流のパルス数が異なるような動作を行うことができる。
そして、制御信号Ｓ２１の立上りおよび立下りに応じて絶縁トランス３１０の１次巻線側の流れるパルス電流のパルス数が変わることにより、１次巻線側で発生する磁束の変化の回数も変わるので、受信の役割を果たす２次巻線側に発生する起電力の変化の回数も変わり、制御信号Ｓ２１の立上りおよび立下りの識別を受信側で行うことができる。すなわち、２次巻線側に発生した起電力は、Ｖｔｈ１の閾値に設定されたコンパレータ３１４に導かれる。
そして、制御信号Ｓ２１の立上りエッジでは、２次側巻線の端子電圧の変化の回数に対応したパルスＳ２７が出力され、制御信号Ｓ２１の立下りエッジでは、２次側巻線の端子電圧の変化の回数に対応したパルスＳ２８が出力され、この２次巻線側の出力は、Ｖｔｈ１の閾値に設定されたコンパレータ３１４を介して立上り用コード認識部３１５および立下り用コード認識部３１６に導かれる。
そして、パルスＳ２７がコンパレータ３１４を介して立上り用コード認識部３１５に入力されると、立上りエッジパルスＳ２３に対応したパルス信号Ｓ２９が復元され、パルスＳ２８がコンパレータ３１４を介して立下り用コード認識部３１６に入力されると、立下りエッジパルスＳ２４に対応したパルス信号Ｓ３０が復元され、ＲＳフリップフロップ３１７に入力される。
そして、これらのパルスＳ２９、Ｓ３０がＲＳフリップフロップ３１７に入力されると、立上り用コード認識部３１５からのパルス信号Ｓ２９にてＲＳフリップフロップ３１７がセットされるとともに、立下り用コード認識部３１６からのパルス信号Ｓ３０にてＲＳフリップフロップ３１７がリセットされ、送信側の制御信号Ｓ２１が復元された制御信号Ｓ３１を受信側で生成することができる。
図１０は、本発明の第７実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図１０において、制御回路４０１側には、送信回路５１１ａ、５１４ａおよび受信回路５１２ａ、５１３ａ、５１５ａ、５１６ａが設けられ、上アーム４０２側には、受信回路５１１ｃおよび送信回路５１２ｃ、５１３ｃが設けられ、下アーム４０３側には、受信回路５１４ｃおよび送信回路５１５ｃ、５１６ｃが設けられている。
ここで、送信回路５１１ａと受信回路５１１ｃとは、絶縁トランス５１１ｂを介して接続され、受信回路５１２ａと送信回路５１２ｃとは、絶縁トランス５１２ｂを介して接続され、受信回路５１３ａと送信回路５１３ｃとは、絶縁トランス５１３ｂを介して接続され、送信回路５１４ａと受信回路５１４ｃとは、絶縁トランス５１４ｂを介して接続され、受信回路５１５ａと送信回路５１５ｃとは、絶縁トランス５１５ｂを介して接続され、
受信回路５１６ａと送信回路５１６ｃとは、絶縁トランス５１６ｂを介して接続されている。
ここで、絶縁トランス５１１ｂ〜５１６ｂは、微細加工技術によって形成することができ、上アーム４０２側および下アーム４０３側に搭載されるＩＧＢＴおよび回路基板を１つのモジュールとして組立てることができる。また、この回路基板において、信号伝送を行う絶縁トランス５１１ｂ〜５１６ｂ、送信回路５１１ａ、５１２ｃ、５１３ｃ、５１４ａ、５１５ｃ、５１６ｃおよび受信回路５１１ｃ、５１２ａ、５１３ａ、５１４ｃ、５１５ａ、５１６ａは微細化することができるので、これらの複数組を１個のＩＣパッケージに組み込むことができ、また上アーム４０２および下アーム４０３分を１個のＩＣパッケージに組み込むようにしてもよい。
本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。 図２（ａ）は、本発明の第１実施形態に係る絶縁トランスの概略構成を示す断面図、図２（ｂ）は、図２（ａ）の絶縁トランスの概略構成を示す平面図である。 周回するコイルを流れる電流により発生する磁界を示す図である。 本発明の第２実施形態に係る絶縁トランスの製造方法を示す断面図である。 本発明の第２実施形態に係る絶縁トランスの製造方法を示す断面図である。 本発明の第３実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。 本発明の第４実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。 本発明の第５実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。 本発明の第６実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。 本発明の第７実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。 従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。 図１１の昇降圧コンバータの概略構成を示すブロック図である。 昇圧動作時に図１２のリアクトルに流れる電流の波形を示す図である。 従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。 フォトカプラの周辺回路の概略構成を示すブロック図である。 フォトカプラの電流変換効率の温度特性を示す図である。 フォトカプラの電流変換効率の経時劣化特性を示す図である。 従来の信号伝送用絶縁トランスの概略構成を示す平面図である。 従来の信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
符号の説明
１、４０１ 制御回路
２、４０２ 上アーム
３、４０３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ ゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３、１１０、２１０、３１０、５１１ｂ〜５１６ｂ 絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２、１０６、１１１〜１１４、２０６、２０８、２１１〜２１４、３０９、３１１〜３１３ 抵抗
ＣＵ、ＣＤ ＰＷＭ変換器
１１ 基板
１２ 引き出し配線層
１３ 引き出し部
１４、５５ａ １次コイルパターン
１５、５７ 平坦化膜
５３ 絶縁層
１７、６０ａ ２次コイルパターン
１８、６２ 保護膜
５１ 半導体基板
５２ 引き出し拡散層
５４、５６、５８、６１ レジストパターン
５４ａ、５７ａ、５８ａ 開口部
５５、６０ 導電膜
５９ 分離層
７１ 銅ベース
７２ 絶縁用セラミックス基板
７３ａ ＩＧＢＴチップ
７３ｂ ＦＷＤチップ
７４ａ〜７４ｃ ボンディングワイヤ
７５ 回路基板
７６ モールド樹脂
７７ 主端子
１０１、２０１、３０１ 遅延素子
１０２、２０２、３０２ 排他的論理和回路
１０３、２０３、３０３ インバータ
１０４、１０５、２０４、２０５、３０４ａ、３０４ｂ 論理積回路
１０８ Ｐチャンネル電界効果型トランジスタ
１０９、２０７、３０８ Ｎチャンネル電界効果型トランジスタ
１１５、１１６、２１５、２１６、３１４ コンパレータ
１１７、２１７、３１７ フリップフロップ
３０５ 立上りコード発生器
３０６ 立下りコード発生器
３０７ 論理和回路
３１５ 立上り用コード認識部
３１６ 立下り用コード認識部
５１１ａ、５１２ｃ、５１３ｃ、５１４ａ、５１５ｃ、５１６ｃ 送信回路
５１１ｃ、５１２ａ、５１３ａ、５１４ｃ、５１５ａ、５１６ａ 受信回路

Claims (15)

  1. 上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、
    前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、 前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
    前記制御回路と前記駆動回路とが絶縁されるように前記スイッチング素子ごとに設けられ、１次巻線と２次巻線とが互いに対向配置された絶縁トランスと、
    前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流す１次側回路と、
    前記絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記伝送信号を復元する２次側回路と、
    を備えることを特徴とするパワーエレクトロニクス機器。
  2. 前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、
    前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルスのレベルに基づいて前記伝送信号を復元することを特徴とする請求項１記載のパワーエレクトロニクス機器。
  3. 前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じてレベルが異なるパルス信号を生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、
    前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルスのレベルに基づいて前記伝送信号を復元することを特徴とする請求項１記載のパワーエレクトロニクス機器。
  4. 前記１次側回路は、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じてパルス数が異なるパルス信号を生成し、当該生成したパルス信号に応じた電流を前記絶縁トランスの１次巻線に流し、
    前記２次側回路は、前記絶縁トランスの２次巻線に発生する電圧パルス列に基づいて前記伝送信号を復元することを特徴とする請求項１記載のパワーエレクトロニクス機器。
  5. 前記１次巻線と前記２次巻線とは絶縁層を介して互いに積層されていることを特徴とする請求項１から４のいずれか１項記載のパワーエレクトロニクス機器。
  6. 前記絶縁トランスが微細加工技術によって形成されていることを特徴とする請求項１から５のいずれか１項記載のパワーエレクトロニクス機器。
  7. 前記絶縁トランスは空芯トランスであることを特徴とする請求項１から６のいずれか１項記載のパワーエレクトロニクス機器。
  8. 前記スイッチング素子はＩＧＢＴであることを特徴とする請求項１から７のいずれか１項記載のパワーエレクトロニクス機器。
  9. 前記制御回路は、論理回路、中央演算処理回路または論理回路と中央演算処理回路との組み合わせであることを特徴とする請求項１から８のいずれか１項記載のパワーエレクトロニクス機器。
  10. 前記制御回路と前記スイッチング素子との間で信号を伝送する複数の絶縁トランスが設けられていることを特徴とする請求項１から９のいずれか１項記載のパワーエレクトロニクス機器。
  11. 前記絶縁トランスを介して前記制御回路と前記スイッチング素子との間で伝送される信号は、少なくとも前記スイッチング素子の制御信号および前記スイッチング素子の状態信号を含むことを特徴とする請求項１０記載のパワーエレクトロニクス機器。
  12. 前記スイッチング素子側に配置され、前記スイッチング素子の状態信号を生成する自己診断回路をさらに備え、
    前記制御回路は、前記スイッチング素子の状態信号を受けて、前記制御信号を停止するかまたは周波数を変化させることを特徴とする請求項１１記載のパワーエレクトロニクス機器。
  13. 前記絶縁トランスが搭載された回路基板と前記スイッチング素子とは同一モジュールに配置されていることを特徴とする請求項１から１２のいずれか１項記載のパワーエレクトロニクス機器。
  14. 複数の絶縁トランスが同一パッケージに搭載されていることを特徴とする請求項１から１３のいずれか１項記載のパワーエレクトロニクス機器。
  15. 上アーム用の信号を伝送する絶縁トランスと、下アーム用の信号を伝送する絶縁トランスとが同一パッケージに搭載されていることを特徴とする請求項１から１４のいずれか１項記載のパワーエレクトロニクス機器。
JP2006073164A 2006-03-16 2006-03-16 パワーエレクトロニクス機器 Expired - Fee Related JP4918795B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006073164A JP4918795B2 (ja) 2006-03-16 2006-03-16 パワーエレクトロニクス機器
CN2007100073229A CN101039068B (zh) 2006-03-16 2007-01-25 电力电子设备
US11/702,558 US7622887B2 (en) 2006-03-16 2007-02-06 Power electronics equipments
DE200710007262 DE102007007262A1 (de) 2006-03-16 2007-02-14 Leistungselektronik-Anlage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073164A JP4918795B2 (ja) 2006-03-16 2006-03-16 パワーエレクトロニクス機器

Publications (2)

Publication Number Publication Date
JP2007252109A JP2007252109A (ja) 2007-09-27
JP4918795B2 true JP4918795B2 (ja) 2012-04-18

Family

ID=38375083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073164A Expired - Fee Related JP4918795B2 (ja) 2006-03-16 2006-03-16 パワーエレクトロニクス機器

Country Status (4)

Country Link
US (1) US7622887B2 (ja)
JP (1) JP4918795B2 (ja)
CN (1) CN101039068B (ja)
DE (1) DE102007007262A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
JP2009183059A (ja) * 2008-01-30 2009-08-13 Fuji Electric Device Technology Co Ltd ノイズ除去回路、絶縁トランスを用いた信号伝送回路および電力変換装置
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
JP4528841B2 (ja) * 2008-03-12 2010-08-25 日立オートモティブシステムズ株式会社 電力変換装置
US20100073980A1 (en) * 2008-09-23 2010-03-25 Gm Global Technology Operations, Inc. Power converter assembly with isolated gate drive circuit
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP5397055B2 (ja) * 2009-07-13 2014-01-22 パナソニック株式会社 洗濯液センサ
JP5294335B2 (ja) * 2010-06-18 2013-09-18 三菱電機株式会社 半導体装置
US20120002377A1 (en) * 2010-06-30 2012-01-05 William French Galvanic isolation transformer
JP5827393B2 (ja) * 2010-08-06 2015-12-02 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
JP6104512B2 (ja) * 2011-04-01 2017-03-29 ローム株式会社 温度検出装置
FR2978001B1 (fr) * 2011-07-11 2014-09-26 Astrium Sas Circuit de commande d'un circuit electrique de puissance en fonction d'impulsions de commande
JP5990887B2 (ja) 2011-09-28 2016-09-14 サンケン電気株式会社 ゲート駆動回路
FR2982092B1 (fr) * 2011-11-02 2015-01-02 Valeo Systemes De Controle Moteur Module de puissance et dispositif electrique pour l'alimentation et la charge combinees respectivement d'un accumulateur et d'un moteur
JP5682593B2 (ja) * 2012-05-24 2015-03-11 株式会社デンソー スイッチング素子の駆動装置
US8824161B2 (en) * 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
JP5964183B2 (ja) * 2012-09-05 2016-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2013042517A (ja) * 2012-09-27 2013-02-28 Fuji Electric Co Ltd 半導体装置
JP6201296B2 (ja) * 2012-11-06 2017-09-27 富士電機株式会社 電力変換装置の制御装置
US9891640B2 (en) * 2013-06-14 2018-02-13 Infineon Technologies Ag Sensing element for semiconductor
CN104065253B (zh) 2014-06-25 2017-12-19 台达电子企业管理（上海）有限公司 电力变换装置、驱动装置及驱动方法
CN104135266B (zh) * 2014-06-25 2018-02-27 台达电子企业管理（上海）有限公司 驱动装置及驱动方法
US9912225B2 (en) * 2015-10-30 2018-03-06 Faraday & Future Inc. Method and system for overcurrent protection for insulated-gate bipolar transistor (IGBT) modules
CN109463036B (zh) * 2016-07-01 2020-10-23 罗姆股份有限公司 半导体器件
US9837887B1 (en) * 2016-08-01 2017-12-05 Ford Global Technologies, Llc IGBT gate drive with active turnoff to reduce switching loss
US10090792B2 (en) * 2016-12-08 2018-10-02 Ford Global Technologies, Llc Self-balancing parallel power devices with a temperature compensated gate driver
JP7038511B2 (ja) * 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
CN109557892A (zh) * 2017-09-26 2019-04-02 株洲中车时代电气股份有限公司 一种 dio 通道状态检测方法及嵌入式测试系统
DE102018202484A1 (de) * 2018-02-19 2019-08-22 Zf Friedrichshafen Ag Leistungselektronikanordnung
CN110417242B (zh) * 2018-06-08 2021-06-22 李湛明 用于GaN集成电路的高侧栅极驱动器
FR3088497B1 (fr) 2018-11-13 2021-05-07 Renault Sas Systeme de transfert d'une puissance electrique sans contact et procede associe
US20200343037A1 (en) 2019-04-26 2020-10-29 Analog Devices International Unlimited Company Micro-scale planar-coil transformer with shield
US11929666B2 (en) 2019-12-03 2024-03-12 Mitsubishi Electric Corporation Gate drive circuit and power conversion device
US11728090B2 (en) 2020-02-10 2023-08-15 Analog Devices International Unlimited Company Micro-scale device with floating conductive layer
JP7203141B2 (ja) * 2021-04-15 2023-01-12 三菱電機株式会社 電力変換装置
US11863186B2 (en) * 2022-03-24 2024-01-02 Infineon Technologies Ag Pulse counting registers for monitoring control signals of power switches
US12464739B2 (en) 2022-07-01 2025-11-04 Analog Devices International Unlimited Company Micro-scale passive device with particles in insulator layer
US12457758B2 (en) 2022-07-01 2025-10-28 Analog Devices International Unlimited Company Micro-scale passive device with particles in insulator layer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983321A (en) * 1974-07-30 1976-09-28 Exxon Research And Engineering Company Switching circuit utilizing a base storage characteristics of a transistor for use in a facsimile transceiver and the like
US4554512A (en) * 1984-08-27 1985-11-19 Aerotech, Inc. Switching amplifier with MOSFET driver circuit
US4825450A (en) 1987-03-12 1989-04-25 The Boeing Company Binary data communication system
DE3731020A1 (de) 1987-09-11 1989-03-30 Siemens Ag Schaltungsanordnung zur uebertragung von sendeimpulsen zwischen zwei galvanisch getrennten stromkreisen
FR2679670B1 (fr) 1991-07-23 1993-10-29 Dan Serbanescu Systeme de communication bilaterale sans contacts pour les cartes de credit a microprocesseur.
FR2693604B1 (fr) * 1992-07-10 1994-10-07 Sgs Thomson Microelectronics Convertisseur commandé par impulsions et commande électrique de moteur.
US5384808A (en) 1992-12-31 1995-01-24 Apple Computer, Inc. Method and apparatus for transmitting NRZ data signals across an isolation barrier disposed in an interface between adjacent devices on a bus
US5533054A (en) 1993-07-09 1996-07-02 Technitrol, Inc. Multi-level data transmitter
US5449991A (en) * 1993-09-20 1995-09-12 Southwest Electric Company Motor control system and apparatus for providing desired three-phase voltage therein using a main transformer energized through an autotransformer
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
US5596466A (en) * 1995-01-13 1997-01-21 Ixys Corporation Intelligent, isolated half-bridge power module
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US6054780A (en) 1997-10-23 2000-04-25 Analog Devices, Inc. Magnetically coupled signal isolator using a Faraday shielded MR or GMR receiving element
DE69928336T2 (de) * 1998-09-08 2006-07-27 Kabushiki Kaisha Toshiba, Kawasaki Stromwandlungssystem
JP2001224170A (ja) * 2000-02-09 2001-08-17 Sony Corp スイッチング電源回路
US6262600B1 (en) 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
FR2818824B1 (fr) * 2000-12-21 2003-03-21 St Microelectronics Sa Commutateur integre a commande par transformateur rf
JP2002222688A (ja) 2001-01-24 2002-08-09 Harison Toshiba Lighting Corp 誘導加熱ローラ装置、誘導加熱ローラ装置における加熱ローラ、定着装置および画像形成装置
JP4074064B2 (ja) * 2001-02-28 2008-04-09 株式会社東芝 半導体装置
JP4082672B2 (ja) * 2003-03-06 2008-04-30 株式会社デンソー 電気絶縁型スイッチング素子駆動回路
US7075329B2 (en) 2003-04-30 2006-07-11 Analog Devices, Inc. Signal isolators using micro-transformers
JP4449640B2 (ja) * 2004-08-10 2010-04-14 株式会社日立製作所 インバータ装置
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器

Also Published As

Publication number Publication date
US7622887B2 (en) 2009-11-24
US20070218595A1 (en) 2007-09-20
CN101039068A (zh) 2007-09-19
CN101039068B (zh) 2011-06-22
DE102007007262A1 (de) 2007-09-20
JP2007252109A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4918795B2 (ja) パワーエレクトロニクス機器
JP5076725B2 (ja) 絶縁トランスおよび電力変換装置
JP4900019B2 (ja) 絶縁トランスおよび電力変換装置
JP2007250891A (ja) パワーエレクトロニクス機器
JP2008277485A (ja) トランスユニットおよび電力変換装置
JP4894604B2 (ja) 空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置
CN103944360B (zh) 使用磁耦合电流隔离引线框架通信的开关模式功率转换器
CN103081332A (zh) 功率半导体模块、电力转换装置及铁路车辆
CN103811454A (zh) 使用引线框架的磁耦合电流隔离式通信
JP4418208B2 (ja) Ｄｃ−ｄｃコンバータ装置
JP5061716B2 (ja) ノイズ除去回路
JP7069358B2 (ja) 半導体装置および電力変換装置
JPWO2018185805A1 (ja) スイッチング素子駆動ユニット
JP5151235B2 (ja) 絶縁トランスの駆動装置および電力変換装置
JP2023006385A (ja) 半導体装置
JP6838297B2 (ja) 電力変換装置
JP4857967B2 (ja) パワーエレクトロニクス機器
JP6305492B1 (ja) Ｄｃ−ｄｃコンバータ
JP7524853B2 (ja) 半導体装置
US20250196665A1 (en) Integrated power module for electric vehicle
JP2025038815A (ja) 半導体モジュール
WO2025257935A1 (ja) 半導体装置および電力変換装置
JP2000116136A (ja) 整流回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

R150 Certificate of patent or registration of utility model

Ref document number: 4918795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees