[go: up one dir, main page]

JP4902362B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4902362B2
JP4902362B2 JP2006552850A JP2006552850A JP4902362B2 JP 4902362 B2 JP4902362 B2 JP 4902362B2 JP 2006552850 A JP2006552850 A JP 2006552850A JP 2006552850 A JP2006552850 A JP 2006552850A JP 4902362 B2 JP4902362 B2 JP 4902362B2
Authority
JP
Japan
Prior art keywords
semiconductor
forming
insulating film
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006552850A
Other languages
English (en)
Other versions
JPWO2006075444A1 (ja
Inventor
康守 福島
裕 ▲高▼藤
正生 守口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006552850A priority Critical patent/JP4902362B2/ja
Publication of JPWO2006075444A1 publication Critical patent/JPWO2006075444A1/ja
Application granted granted Critical
Publication of JP4902362B2 publication Critical patent/JP4902362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10P10/00—
    • H10P14/20—
    • H10P30/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10P14/61—
    • H10P14/6334—
    • H10P14/69215—
    • H10P90/1916—
    • H10W10/181—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関するものである。
従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるＳＯＩ（Silicon On Insulator）基板が知られている。ＳＯＩ基板にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くすることができる。すなわち、デバイスの高集積化や高性能化を図ることができる。上記絶縁層は、例えばシリコン酸化膜（ＳｉＯ２）により形成されている。
上記ＳＯＩ基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減するために、単結晶シリコン層の膜厚を薄く形成することが望ましい。そこで、従来より、シリコン基板をガラス基板等の他の基板に貼り合わせた後に、シリコン基板の一部を分離除去することにより、ＳＯＩ基板を作製する方法が知られている（例えば、非特許文献１参照）。
ここで、上記貼り合わせによるＳＯＩ基板の作製方法について、図２４〜図２７を参照して説明する。なお、ＳＯＩ層の薄膜化の方法は、機械研磨や化学ポリッシングやポーラスシリコンを利用した手法など種々あるが、ここでは、水素注入による方法について示す。まず、図２４に示すように、第１の基板であるシリコン基板２０１の表面を酸化処理することにより、絶縁層である酸化シリコン（ＳｉＯ２）層２０２を形成する。次に、図２５に示すように、酸化シリコン（ＳｉＯ２）層２０２を介してシリコン基板２０１中に、剥離用物質である水素をイオン注入する。このことにより、シリコン基板２０１の所定の深さ位置に剥離層である水素注入層２０４を形成する。続いて、ＲＣＡ洗浄等の基板表面洗浄処理を行った後、図２６に示すように、上記酸化シリコン層２０２の表面に第２の基板である例えばシリコン基板２０３を貼り付ける。その後、熱処理を行うことにより、水素イオン注入深さ部分にマイクロクラックが形成されるため、図２７に示すように、シリコン基板２０１の一部を上記水素注入層２０４に沿って分離する。こうして、シリコン基板２０１を薄膜化してシリコン層２０１を形成する。なお、分離後、必要に応じて研磨、エッチング等の種々の手法によって所望の膜厚に薄膜化し、また、熱処理等により水素注入によって生成される結晶欠陥修復やシリコン表面の平滑化等を行う。
以上のようにして、シリコン基板（第２の基板）２０３の表面にＳｉＯ２層（絶縁層）２０２が形成されると共に、ＳｉＯ２層２０２の表面にシリコン層２０１が薄く形成されたＳＯＩ基板が作製される。
また、基板上に複数の素子を形成する場合に、各素子間を絶縁して分離するために、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法により選択酸化膜（以下、ＬＯＣＯＳ酸化膜と称する）を形成することが、一般に知られている。一般的なＬＯＣＯＳ酸化膜は、シリコン基板上に酸化膜を介してパターニングされたシリコン窒化膜を形成した後に、酸化を行いシリコン窒化膜で覆われていないシリコン基板表面に選択的に酸化膜を形成することにより作製される。ＬＯＣＯＳ酸化膜形成時には、ＬＯＣＯＳ酸化膜の膜厚の約４５％に相当するシリコンが消費される。したがって、ＬＯＣＯＳ酸化膜の表面は、ＬＯＣＯＳ酸化膜の膜厚の約半分の厚みだけ、酸化されないシリコン基板表面よりも高くなり、段差が形成される。
Michel Bruel ,"Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
本発明者らは、ＭＯＳトランジスタ等の半導体素子を有する半導体基板に対し、水素注入層を形成して半導体基板の一部を分離することにより、半導体素子を他の基板上に薄膜化して製造できることを見出した。
ところで、一般に、ＭＯＳトランジスタ等の半導体装置の製造方法においては、製造期間を短縮し製造コスト抑える目的で、使用マスクの枚数を減らして工程数を少なくすることが望ましい。典型的には、１回のフォト工程によってＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのウェル形成を行うことが知られている。
そこで、一回のフォト工程により、本発明者らが見出した上記製造方法を行うことが考えられる。以下に、図２８〜図３４を参照して、その製造工程を説明する。
まず、図２８に示すように、シリコン基板１０１の上に熱酸化膜１０２を形成し、その熱酸化膜１０２の上に窒化珪素膜１０３を形成する。続いて、フォト工程を行う。すなわち、レジスト１０４をマスクとして窒化珪素膜１０３をパターニングする。その後、図２９に示すように、レジスト１０４が開口された領域であるＮウェル形成領域に対し、イオン注入によりＮ型不純物元素１０５（例えばリン）を注入する。
その後、レジスト１０４を除去し、図３０に示すように、上記窒化珪素膜１０３をマスクとしてシリコン基板１０１を熱酸化することにより、Ｎウェル形成領域上に酸化膜１０６を形成する。続いて、図３１に示すように、上記窒化珪素膜１０３を除去した後に、酸化膜１０６をマスクとしてシリコン基板１０１にＰ型不純物元素１０７（例えばホウ素）をイオン注入する。その結果、シリコン基板１０１上の酸化膜１０６が形成されていないＰウェル形成領域にＰ型不純物元素１０７が注入される。
次に、熱酸化膜１０２及び酸化膜１０６を除去した後に、上記シリコン基板１０１を酸化雰囲気中で熱処理する。このことにより、図３２に示すように、熱酸化膜１０８が基板表面に形成されると共に、Ｎウェル形成領域及びＰウェル形成領域に注入された不純物元素１０５，１０７が拡散し、Ｎウェル領域１０９及びＰウェル領域１１０が形成される。このとき、基板表面は段差状に形成されており、酸化膜１０６が形成されていたＮウェル領域１０９の表面は、Ｐウェル領域１１０の表面よりも低くなっている。
その後、詳細な説明を省略するが、図３３に示すように、Ｎウェル領域１０９及びＰウェル領域１１０にＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２をそれぞれ形成する。
ＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２は、ゲート酸化膜１１３、ＬＯＣＯＳ酸化膜１１４、ゲート電極１１５、サイドウォール１１６を有している。さらに、ＮＭＯＳトランジスタ１１１は、Ｎ型高濃度不純物領域１１９及びＮ型低濃度不純物領域１２０を有する一方、ＰＭＯＳトランジスタ１１２は、Ｐ型高濃度不純物領域１１７及びＰ型低濃度不純物領域１１８を有している。
続いて、図３４に示すように、半導体素子を他の基板上に薄膜化して形成するために、ＳｉＯ２等の絶縁膜を形成した後に、ＣＭＰ法（Chemical Mechanical Polshing）等により平坦化膜１２１を形成する。その後、シリコン基板１０１に水素をイオン注入して水素注入層１２２を形成する。
ここで、水素をイオン注入する前に平坦化膜１２１を形成する理由について説明する。図３３に示されるように、基板表面にゲート電極１１５等が突出して設けられていると、その基板表面には、急峻な段差形成を有することとなる。このように、水素をイオン注入する基板の表面に急峻な段差が形成されていると、シリコン基板１０１内に形成される水素注入層も上記段差に応じて急峻な段差状に形成される。本発明者らの実験では、水素注入層が急峻な段差状に形成されていると、熱処理時に水素注入層に沿ってうまく分離させることができないことを確認している。特に、水素注入層における急峻な段差部分において、分離させるべき領域の一部がシリコン基板１０１側に残ってしまい、その結果、半導体素子を他の基板上に薄膜化して形成することが困難になる。
以上の理由により、水素をイオン注入する前に平坦化膜１２１を形成して基板表面を平坦化することは、水素注入層においてシリコン基板１０１を確実に分離させるためには必須である。しかしながら、図３４に示すように、水素注入層１２２は平坦化膜１２１の表面から一定の深さ位置に形成される一方、上記ＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２は、段違いに形成されているため、水素注入層１２２で分離して半導体素子を他の基板上に薄膜化して形成したときにおける、ＰＭＯＳトランジスタ１１２のシリコン層厚さａと、ＮＭＯＳトランジスタ１１１のシリコン層厚さｂとが異なってしまうという問題がある。
シリコン層の膜厚は、寄生容量、スイッチング電圧のしきい値及びサブスレッシュ特性等トランジスタの電気特性に大きな影響を与える。したがって、上述のようにＮＭＯＳトランジスタ１１１及びＰＭＯＳトランジスタ１１２におけるシリコン層の厚さが異なると、それらの電気特性もアンバランスになると共に、シリコン膜厚の制御も難しくなってしまう。
また、完全空乏型のＳＯＩトランジスタでは、シリコン層の膜厚を５０〜１００ｎｍ以下に規定することが必要になる。ところが、上述のようにＮＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１１２とにおいてシリコン層の厚さに違いがあると、一方のシリコン層の厚みを５０〜１００ｎｍに合わせようとすると、他方のシリコン層が厚くなったり、あるいは逆に薄くなったりしてしまい、ＮＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１１２との双方のシリコン層を適正な厚みに形成できないという問題も生じる。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、剥離層が形成される半導体層に対し、高さの異なる複数の素子形成面を形成すると共に各素子形成面に半導体素子を形成し、各半導体素子の半導体層を同じ厚みに形成することにある。
上記の目的を達成するために、この発明では、半導体層に対し、半導体素子を覆うと共に素子形成面に沿った段差状の表面を有する段差補償絶縁膜を形成するようにした。
具体的に、本発明に係る半導体装置の製造方法は、半導体層に高さの異なる複数の素子形成面を段差状に形成する素子形成面形成工程と、上記複数の素子形成面を含む領域に半導体素子をそれぞれ形成する半導体素子形成工程と、上記半導体層に対し、上記半導体素子を覆うと共に上記素子形成面に沿った段差状の表面を有する段差補償絶縁膜を形成する段差補償絶縁膜形成工程と、上記半導体層に対し、上記段差補償絶縁膜を介して剥離物質をイオン注入することにより、剥離層を形成する剥離層形成工程と、上記半導体層の一部を上記剥離層に沿って分離する分離工程とを備え、上記段差補償絶縁膜形成工程は、上記半導体層に対して上記半導体素子を覆うように、平坦な表面を有する絶縁膜を積層する絶縁膜積層工程と、上記絶縁膜の表面を上記素子形成面に沿って段差状に成形する成形工程とを備えている。
上記成形工程では、エッチングにより上記絶縁膜の表面を成形してもよい。
上記段差補償絶縁膜を覆う平坦化膜を形成する平坦化膜形成工程と、上記平坦化膜の表面に基板を貼り付ける貼付工程とを備えていてもよい。
上記貼付工程は、上記分離工程の前に行われることが好ましい。
上記素子形成面形成工程では、上記半導体層に対し、フォトリソグラフィ法により形成したマスク層を用いて選択酸化膜を形成することにより、素子形成面を段差状に形成してもよい。
上記半導体層は、シリコン層であることが好ましい。
上記剥離用物質は、水素及び不活性ガスの少なくとも一方により構成することが好ましい。
上記半導体素子は、ＭＯＳトランジスタであってもよい。
−作用−
次に、本発明の作用について説明する。
半導体装置を製造する場合には、まず、素子形成面形成工程において、例えばシリコン層等の半導体層に、高さの異なる複数の素子形成面を段差状に形成する。この素子形成面形成工程では、例えば、上記半導体層に対し、フォトリソグラフィ法により形成したマスク層を用いて選択酸化膜を形成することにより、素子形成面を段差状に形成することが可能である。
続いて、半導体素子形成工程において、上記素子形成面を含む各領域に、ＭＯＳトランジスタ等の半導体素子をそれぞれ形成する。このとき、半導体層の表面は、素子形成面の上に半導体素子が形成されるために、比較的急峻な凹凸形状に形成されている。
次に、段差補償絶縁膜形成工程において、上記半導体層に対し、半導体素子を覆うと共に素子形成面に沿った段差状の表面を有する段差補償絶縁膜を形成する。この段差補償絶縁膜形成工程では、絶縁膜積層工程と、成形工程とを行う。すなわち、まず、絶縁膜積層工程では、半導体層に対し、半導体素子を覆うように、平坦な表面を有する絶縁膜を積層する。続いて、成形工程では、例えばエッチング等により上記絶縁膜の表面を素子形成面に沿って段差状に成形すればよい。このことにより、上記凹凸形状の半導体層の表面は、比較的なだらかな表面に形成されると共に、素子形成面上の段差補償絶縁膜が一定の厚みに形成される。
その後、剥離層形成工程において、上記半導体層に対し、上記段差補償絶縁膜を介して例えば水素や不活性ガス等の剥離物質をイオン注入することにより剥離層を形成する。剥離層は、イオン注入される段差補償絶縁膜の表面から一定の深さ位置に形成されるため、上記段差補償絶縁膜及び素子形成面に沿って段差状に形成されることとなる。すなわち、剥離層は、素子形成面から一定の深さ位置に形成される。
次に、分離工程において、上記半導体層の一部を上記剥離層に沿って分離する。その結果、剥離層が素子形成面に沿って段差状に形成されているため、残された半導体層は一定の厚みに形成されることとなる。つまり、形成された複数の半導体素子が同じ電気特性を有し、各半導体素子における半導体層の厚みも適切に制御することが可能となる。
また、上記分離工程の前に、平坦化膜形成工程と、貼付工程とを行うことが可能である。すなわち、平坦化膜形成工程では、上記段差補償絶縁膜を覆う平坦化膜を形成する。続いて、貼付工程では、上記平坦化膜の表面にガラス基板等の基板を貼り付ける。
本発明によれば、半導体層に対し、半導体素子を覆うように積層した絶縁膜の平坦な表面を素子形成面に沿って段差状の表面に成形した段差補償絶縁膜を形成することにより、剥離層を素子形成面から一定の深さ位置にイオン注入して形成できるため、分離後に残された半導体層を一定の厚みに形成することができる。その結果、形成された複数の半導体素子の電気特性を均一化できると共に、各半導体素子における半導体層の厚みを適切に制御することができる。
図１は、実施形態１の半導体装置を示す断面図である。 図２は、素子形成面形成工程で形成された熱酸化膜及び窒化珪素膜を示す断面図である。 図３は、素子形成面形成工程においてＮ型不純物元素がイオン注入される状態を示す断面図である。 図４は、素子形成面形成工程で形成された選択酸化膜を示す断面図である。 図５は、素子形成面形成工程においてＰ型不純物元素がイオン注入される状態を示す断面図である。 図６は、素子形成面形成工程で形成された素子形成面を示す断面図である。 図７は、半導体素子形成工程でパターニングされた窒化珪素膜及び熱酸化膜を示す断面図である。 図８は、半導体素子形成工程で形成されたＬＯＣＯＳ酸化膜を示す断面図である。 図９は、半導体素子形成工程で形成されたゲート電極を示す断面図である。 図１０は、半導体素子形成工程で形成されたゲート酸化膜を示す断面図である。 図１１は、半導体素子形成工程で形成されたＮ型低濃度不純物領域を示す断面図である。 図１２は、半導体素子形成工程で形成されたＰ型低濃度不純物領域を示す断面図である。 図１３は、半導体素子形成工程で形成されたサイドウォールを示す断面図である。 図１４は、半導体素子形成工程で形成されたＮ型高濃度不純物領域を示す断面図である。 図１５は、半導体素子形成工程で形成されたＰ型高濃度不純物領域を示す断面図である。 図１６は、絶縁膜積層工程で形成された絶縁膜を示す断面図である。 図１７は、成形工程で形成された段差補償絶縁膜を示す断面図である。 図１８は、剥離層形成工程で形成された剥離層を示す断面図である。 図１９は、電極形成工程で形成された層間絶縁膜を示す断面図である。 図２０は、電極形成工程で形成されたを電極示す断面図である。 図２１は、平坦化膜形成工程で形成された平坦化膜と、貼付工程で貼り付けられたガラス基板とを示す断面図である。 図２２は、分離工程で一部が剥離層に沿って分離された半導体層を示す断面図である 。 図２３は、実施形態２の半導体装置を示す断面図である。 図２４は、従来のＳＯＩ基板の作製工程において、酸化シリコン層を形成した状態を示す図である。 図２５は、従来のＳＯＩ基板の作製工程において、水素注入層を形成した状態を示す図である。 図２６は、従来のＳＯＩ基板の作製工程において、ガラス基板に貼り付けた状態を示す図である。 図２７は、従来のＳＯＩ基板の作製工程において、シリコン層の一部を分離した状態を示す図である。 図２８は、シリコン基板の上に形成された熱酸化膜及び窒化珪素膜を示す断面図である。 図２９は、Ｎ型不純物元素が注入されるシリコン基板を示す断面図である。 図３０は、シリコン基板に形成された酸化膜を示す断面図である。 図３１は、Ｐ型不純物元素が注入されるシリコン基板を示す断面図である。 図３２は、段差状に形成された基板表面を示す断面図である。 図３３は、基板表面に形成されたトランジスタを示す断面図である。 図３４は、シリコン基板に形成された剥離層を示す断面図である。
Ｓ 半導体装置
１ 半導体層（シリコン層）、半導体基板
６ 選択酸化膜
２８ 段差補償絶縁膜（絶縁膜）
２９ レジスト
３０ 剥離用物質
３１ 剥離層
３５ 平坦化膜
３６ ガラス基板（基板）
５０ 素子形成面
５１ ＰＭＯＳトランジスタ（半導体素子）
５２ ＮＭＯＳトランジスタ（半導体素子）
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図２２は、本発明に係る半導体装置Ｓ及びその製造方法の実施形態１を示している。
図１は、半導体装置Ｓの構成を示す断面図である。図１に示すように、半導体装置Ｓは、ガラス基板３６と、このガラス基板３６の上にそれぞれ積層された平坦化膜３５、層間絶縁膜３２、段差補償絶縁膜２８、ゲート酸化膜１３、半導体層１、保護膜３７、及び複数の半導体素子５１，５２とを備えている。
上記半導体層１は、例えばシリコン層により構成され、高さの異なる複数の素子形成面５０が、図１で下側の表面に、段差状に形成されている。半導体層１は、素子分離膜であるＬＯＣＯＳ酸化膜１２により互いに分離されたＮウェル領域９及びＰウェル領域１０を有している。Ｎウェル領域９及びＰウェル領域１０には、上記素子形成面５０がそれぞれ形成されている。図１に示すように、Ｎウェル領域９の素子形成面５０は、Ｐウェル領域１０の素子形成面５０よりも上方に形成されている。
また、半導体層１のＮウェル領域９には、例えばホウ素等のＰ型不純物元素がドープされたＰ型低濃度不純物領域２０及びＰ型高濃度不純物領域２７とを有する活性領域５３が形成されている。一方、半導体層１のＰウェル領域１０には、例えばリン等のＮ型不純物元素がドープされたＮ型低濃度不純物領域１７及びＮ型高濃度不純物領域２４を有する活性領域５４が形成されている。
一方、半導体層１における素子形成面５０とは反対側の表面（つまり、図１で上側の表面）も、上記素子形成面５０に沿った段差状に形成されている。すなわち、半導体層１は、一定の厚みに形成されている。この半導体層１の上側表面は、後述するように、半導体層１の一部が、剥離用物質３０がイオン注入されることにより形成された剥離層３１に沿って分離されることにより形成されている。そして、上記保護膜３７は、絶縁層により構成され、上記半導体層１の上側の表面を保護するように設けられている。
上記半導体素子５１，５２は、ＭＯＳトランジスタであって、上記素子形成面５０を含むＮウェル領域９に形成されたＰＭＯＳトランジスタ５１と、上記素子形成面５０を含むＰウェル領域１０に形成されたＮＭＯＳトランジスタ５２とにより構成されている。すなわち、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２は、ガラス基板３６上の異なる高さ位置に形成されている。
ＰＭＯＳトランジスタ５１は、上記活性領域５３と、素子形成面５０を覆うゲート酸化膜１３と、ゲート酸化膜１３を介して素子形成面５０に形成されたゲート電極１４とを備えている。ゲート電極１４の左右側部には、サイドウォール２１がそれぞれ形成されている。そして、ゲート電極１４の上方の活性領域５３にはチャネル部が形成される一方、サイドウォール２１の上方の活性領域５３には、上記Ｐ型低濃度不純物領域２０がそれぞれ形成されている。また、Ｐ型高濃度不純物領域２７は、各Ｐ型低濃度不純物領域２０の外側にそれぞれ形成されている。
ＮＭＯＳトランジスタ５２は、上記活性領域５４と、素子形成面５０を覆うゲート酸化膜１３と、ゲート酸化膜１３を介して素子形成面５０に形成されたゲート電極１４とを備えている。ゲート電極１４の左右側部には、サイドウォール２１がそれぞれ形成されている。そして、ゲート電極１４の上方の活性領域５４にはチャネル部が形成される一方、サイドウォール２１の上方の活性領域５４には、上記Ｎ型低濃度不純物領域１７がそれぞれ形成されている。また、Ｎ型高濃度不純物領域２４は、各Ｎ型低濃度不純物領域１７の外側にそれぞれ形成されている。
上記段差補償絶縁膜２８は、上記半導体層１に対し、上記ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２を覆うと共に上記素子形成面５０に沿った段差状の表面を有している。このことにより、段差補償絶縁膜２８は、ゲート電極１４やサイドウォール２１により形成されている急峻な段差を補償し、比較的なだらかな表面に形成されている。また、
上記層間絶縁膜３２は、段差補償絶縁膜２８を均一な厚みで覆うように形成されている。さらに、上記平坦化膜３５は、絶縁膜により構成され、層間絶縁膜３２を介して上記段差補償絶縁膜２８を覆うように設けられている。平坦化膜３５の下側の表面は、平坦な平面に形成されている。
また、上記ゲート酸化膜１３、段差補償絶縁膜２８及び層間絶縁膜３２には、コンタクトホール３３が貫通して形成されている。各コンタクトホール３３には、電極３４が上記Ｎ型高濃度不純物領域２４又はＰ型高濃度不純物領域２７に接続されるように形成されている。
そして、上記ガラス基板３６は、上記平坦化膜３５の平坦な表面に貼り付けられている。このように、本実施形態の半導体装置Ｓは、ガラス基板３６の上に段差補償絶縁膜２８等の複数の絶縁膜を介して設けられ、ＬＯＣＯＳ酸化膜１２により互いに分離された複数のＭＯＳトランジスタ５１，５２を備えている。
−半導体装置の製造方法−
次に、図１〜図２２を参照し、本発明に係る半導体装置の製造方法について説明する。
本実施形態の製造方法は、素子形成面形成工程と、半導体素子形成工程と、段差補償絶縁膜形成工程と、剥離層形成工程と、電極形成工程と、平坦化膜形成工程と、貼付工程と、分離工程とを備えている。
まず、素子形成面形成工程において、半導体層１である半導体基板１に、高さの異なる複数の素子形成面５０を段差状に形成する。この素子形成面形成工程では、上記半導体基板１に対し、フォトリソグラフィ法により形成したマスク層（レジスト４）を用いて選択酸化膜を形成することにより、素子形成面を段差状に形成する。
すなわち、図２に示すように、半導体基板１の上に熱酸化膜２を形成し、その熱酸化膜２の上に窒化珪素膜３を形成する。続いて、フォト工程を行う。すなわち、レジスト４をマスクとして窒化珪素膜３をパターニングする。その後、図３に示すように、レジスト４が開口された領域であるＮウェル形成領域に対し、イオン注入によりＮ型不純物元素５（例えばリン）を注入する。
その後、レジスト４を除去し、図４に示すように、上記窒化珪素膜３をマスクとして半導体基板１を熱酸化することにより、Ｎウェル形成領域上に選択酸化膜６を形成する。続いて、図５に示すように、上記窒化珪素膜３を除去した後に、選択酸化膜６をマスクとして半導体基板１にＰ型不純物元素７（例えばボロン）をイオン注入する。その結果、半導体基板１上の選択酸化膜６が形成されていないＰウェル形成領域にＰ型不純物元素７が注入される。
次に、熱酸化膜２及び選択酸化膜６を除去した後に、上記半導体基板１を酸化雰囲気中で熱処理する。このことにより、図６に示すように、熱酸化膜８が基板表面に形成されると共に、Ｎウェル形成領域及びＰウェル形成領域に注入された不純物元素５，７が拡散し、Ｎウェル領域９及びＰウェル領域１０が形成される。このことにより、高さの異なる素子形成面５０が半導体基板１の表面に段差状に形成される。選択酸化膜６が形成されていたＮウェル領域９の表面は、Ｐウェル領域１０の表面よりも低くなっている。
続いて、半導体素子形成工程を行う。この半導体素子形成工程では、上記素子形成面５０を含む領域であるＮウェル領域９及びＰウェル領域１０に対し、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２の少なくとも活性領域５３，５４及びゲート電極１４をそれぞれ形成する。
まず、Ｎウェル領域９とＰウェル領域１０との境界領域にＬＯＣＯＳ酸化膜１２を形成する。すなわち、図７に示すように、上記熱酸化膜８の上に窒化珪素膜１１を形成した後、窒化珪素膜１１及び熱酸化膜８のパターニングを行う。このことにより、Ｎウェル領域９とＰウェル領域１０との境界領域に開口部を形成する。次に、図８に示すように、ＬＯＣＯＳ酸化を行い、上記開口部にＬＯＣＯＳ酸化膜１２を形成する。その後、図９に示すように、窒化珪素膜１１及び熱酸化膜８を一旦除去した後に、ゲート酸化膜１３を形成する。
続いて、図１０に示すように、Ｎウェル領域９及びＰウェル領域１０におけるゲート酸化膜１３の上にゲート電極１４をそれぞれパターン形成する。その後、図１１に示すように、Ｐウェル領域１０が開口するようにレジスト１５を形成し、ゲート電極１４をマスクとして、リン等のＮ型不純物元素１６をＰウェル領域１０にイオン注入する。このことにより、Ｎ型低濃度不純物領域１７を形成する。
次に、図１２に示すように、Ｎウェル領域９が開口するようにレジスト１８を形成し、ゲート電極１４をマスクとして、ホウ素等のＰ型不純物元素１９をＮウェル領域９にイオン注入する。このことにより、Ｐ型低濃度不純物領域２０を形成する。
その後、ＣＶＤ法等によりＳｉＯ２膜を形成した後に、図１３に示すように、異方性ドライエッチングを行うことにより、上記各ゲート電極１４の両側壁にＳｉＯ２によって構成されたサイドウォール２１をそれぞれ形成する。続いて、図１４に示すように、Ｐウェル領域１０が開口するようにレジスト２２を形成し、ゲート電極１４及びサイドウォール２１をマスクとして、リン等のＮ型不純物元素２３をＰウェル領域１０にイオン注入する。このことにより、Ｎ型低濃度不純物領域１７の外側にＮ型高濃度不純物領域２４を形成する。
次に、図１５に示すように、Ｎウェル領域９が開口するようにレジスト２５を形成し、ゲート電極１４及びサイドウォール２１をマスクとして、ホウ素等のＰ型不純物元素２６をＮウェル領域９にイオン注入する。このことにより、Ｐ型低濃度不純物領域２０の外側にＰ型高濃度不純物領域２７を形成する。その後、熱処理を行うことにより、イオン注入した上記各不純物元素を活性化させる。
こうして、Ｎウェル領域９には、ＰＭＯＳトランジスタ５１の活性領域５３と、ゲート電極１４及びサイドウォール２１とが形成される一方、Ｐウェル領域１０には、ＮＭＯＳトランジスタ５２の活性領域５４と、ゲート電極１４及びサイドウォール２１とが形成される。このとき、半導体基板１の表面は、素子形成面５０の上にゲート酸化膜１３を介して上記ゲート電極１４及びサイドウォール２１が突出して形成されるため、比較的急峻な凹凸形状になっている。
次に行う段差補償絶縁膜形成工程では、上記半導体基板１に対し、上記ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２の各ゲート電極１４等を覆うと共に素子形成面５０に沿った段差状の表面を有する段差補償絶縁膜２８を形成する。この段差補償絶縁膜形成工程は、絶縁膜積層工程と、成形工程とにより行う。
すなわち、まず、絶縁膜積層工程では、図１６に示すように、半導体基板１に対し、上記ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２の各ゲート電極１４等を覆うようにＳｉＯ２等の絶縁膜２８を積層し、ＣＭＰ法等により平坦化する。言い換えれば、平坦な表面を有する絶縁膜２８を、上記半導体基板１に積層して形成する。続いて、成形工程では、図１７に示すように、Ｐウェル領域１０にパターン形成したレジスト２９をマスクにして、Ｎウェル領域９及びＰウェル領域１０におけるゲート酸化膜１３の表面の高さの差（すなわち、素子形成面５０の高さの差）だけ上記絶縁膜２８をエッチングして薄膜化する。このことにより、段差補償絶縁膜２８を形成する。
このとき、薄膜化する領域と薄膜化しない領域との境界は、なるべくなだらかな段差形状とすることが望ましい。エッチング方法としては、例えば等方性ドライエッチングやウェットエッチングが適している。こうして、半導体基板１の表面は、比較的なだらかな表面を有する段差補償絶縁膜２８により覆われることとなる。
次に、剥離層形成工程を行う。剥離層形成工程では、図１８に示すように、レジスト２９を除去した後に、上記半導体基板１に対し、段差補償絶縁膜２８を介して剥離用物質３０である例えば水素やＨｅ、Ｎｅ等の不活性ガスをイオン注入する。このことにより、半導体基板１に剥離層３１を形成する。尚、上記剥離用物質３０は、水素及び不活性ガスの少なくとも一方により構成することができる。このとき、剥離層３１は、段差補償絶縁膜２８の表面から一定の深さ位置に形成されるため、段差補償絶縁膜２８及び素子形成面５０に沿って段差状に形成される。すなわち、剥離層３１は、素子形成面５０から一定の深さ位置に形成される。
次に行う電極形成工程では、図１９に示すように、上記段差補償絶縁膜２８の上にＳｉＯ２膜を所定の厚みで積層することにより、層間絶縁膜３２を形成する。層間絶縁膜３２の表面は、段差補償絶縁膜２８の表面に沿った段差状に形成されている。
その後、図２０に示すように、上記ゲート酸化膜１３、段差補償絶縁膜２８及び層間絶縁膜３２に対し、複数のコンタクトホール３３を貫通形成する。このとき、コンタクトホール３３を、Ｎウェル領域９におけるＰ型高濃度不純物領域２７の上方位置と、Ｐウェル領域１０におけるＮ型高濃度不純物領域２４の上方位置とのそれぞれにおいて形成する。その後に、導電性材料を上記各コンタクトホール３３に充填させることにより、電極３４を形成する。各電極３４は、層間絶縁膜３２の表面から突出して形成されている。こうして、電極３４は、Ｎ型高濃度不純物領域２４又はＰ型高濃度不純物領域２７に接続される。
次に、平坦化膜形成工程では、図２１に示すように、上記段差補償絶縁膜２８を覆う平坦化膜３５を形成する。すなわち、上記層間絶縁膜３２の上にＳｉＯ２等の絶縁膜を形成した後に、ＣＭＰ法等により平坦化する。続いて、貼付工程では、上記平坦化膜３５の表面を洗浄した後に、その表面にガラス基板３６を貼り付ける。貼付工程は、分離工程の前に行われる。
次に行う分離工程では、図２２に上下を逆にして示すように、４００〜６００℃程度の熱処理を行うことにより、半導体基板１の一部を剥離層３１に沿って分離する。その結果、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２は、薄型化されて半導体基板１上からガラス基板３６上に移されることとなる。そして、剥離層３１が素子形成面５０に沿って段差状に形成されているため、残された半導体層１（つまり、半導体基板１の一部）は一定の厚みに形成される。
その後、剥離層３１をエッチング等により取り除いた後、露出した半導体層１の表面を保護し、電気絶縁性を確保するために、保護膜３７を形成する。この場合、剥離層３１のエッチングに引き続いて、ＬＯＣＯＳ酸化膜１２が露出するまで半導体層１をエッチングして、素子分離を行うようにしてもよい。以上のようにして、半導体装置Ｓは製造される。
−実施形態１の効果−
したがって、この実施形態１によると、まず、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２を、半導体基板１とは別の基板であるガラス基板３６に薄膜化して製造できる。さらに、１回のフォト工程によって上記ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２のウェル形成を行うことができるため、製造期間を短縮し製造コスト抑えることができる。また、ゲート電極１４等を段差補償絶縁膜２８により覆うことにより、イオン注入される基板表面を比較的なだらかな形状にしたので、剥離層３１が急峻な段差状に形成されてしまうのを防止することができる。
そのことに加え、上記段差補償絶縁膜２８の表面を素子形成面５０に沿った段差状に形成するようにしたので、剥離層３１を段差補償絶縁膜２８の表面及び素子形成面５０から一定の深さ位置にイオン注入して形成することができる。すなわち、図１に示すように、分離後に残された半導体層１を一定の厚みｃに形成することができる。その結果、形成されたＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２の電気特性を均一化できると共に、各ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２における半導体層１の厚みを適切に制御することができる。
《発明の実施形態２》
図２３は、本発明に係る半導体装置及びその製造方法の実施形態２を示している。尚、以下の実施形態では、図１〜図２２と同じ部分については同じ符号を付して、その詳細な説明を省略する。
本実施形態の半導体装置Ｓは、平坦化膜３５が絶縁膜４０を介してガラス基板３６に設けられている。また、ガラス基板３６には、能動素子又は受動素子等の電気素子４１が、貼付工程の前に予め形成されている。電気素子４１は、半導体層１を覆う保護膜３７と同じ膜によって覆われている。電気素子４１の上方の保護膜３７には、コンタクトホール３８が形成されている。一方、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２における電極３４の一方の上方には、層間絶縁膜３２、段差補償絶縁膜２８及び保護膜３７等を貫通するコンタクトホール３８が形成されている。そして、電気素子４１及び上記電極３４は、上記各コンタクトホール３８に充填されたメタル配線３９を介して接続されている。尚、本実施形態では、ＬＯＣＯＳ酸化膜１２が、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２の左右両側にそれぞれ形成されている。
上記半導体装置Ｓを製造する場合には、ガラス基板３６に絶縁膜４０を積層すると共に、電気素子４１を形成しておく。そして、上記実施形態１における貼付工程において、平坦化膜形成工程で形成された平坦化膜３５の表面を、上記ガラス基板３６に積層された絶縁膜４０に貼り付ける。
続いて、上記実施形態１と同様に、分離工程を行う。このことにより、ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５２は、ガラス基板３６側に移される。その後、保護膜３７を、半導体層１や電気素子４１を覆うように形成する。このとき、平坦化膜３５、層間絶縁膜３２及び段差補償絶縁膜２８等の側面も、上記保護膜３７によって覆う。
次に行う配線形成工程では、コンタクトホール３８を、電気素子４１及び電極３４の上方にそれぞれ形成し、各コンタクトホール３８に導電材料を充填してパターニングすることにより、電気素子４１と電極３４とを接続するメタル配線３９を形成する。以上の工程により、半導体装置Ｓを製造する。
《その他の実施形態》
上記実施形態では、段差補償絶縁膜２８、層間絶縁膜３２及び平坦化膜３５をこの順に積層するようにしたが、本発明はこれに限らず、段差補償絶縁膜２８を厚めに形成し、その段差補償絶縁膜２８に直接に平坦化膜３５を積層するようにしてもよい。このことにより、製造工程を簡略化して製造コストの低減を図ることができる。
以上説明したように、本発明は、半導体装置の製造方法について有用であり、特に、剥離層が形成される半導体層に対し、高さの異なる複数の素子形成面を形成すると共に各素子形成面に半導体素子を形成し、各半導体素子の半導体層を同じ厚みに形成する場合に適している。

Claims (8)

  1. 半導体層に高さの異なる複数の素子形成面を段差状に形成する素子形成面形成工程と、
    上記複数の素子形成面を含む領域に半導体素子をそれぞれ形成する半導体素子形成工程と、
    上記半導体層に対し、上記半導体素子を覆うと共に上記素子形成面に沿った段差状の表面を有する段差補償絶縁膜を形成する段差補償絶縁膜形成工程と、
    上記半導体層に対し、上記段差補償絶縁膜を介して剥離物質をイオン注入することにより、剥離層を形成する剥離層形成工程と、
    上記半導体層の一部を上記剥離層に沿って分離する分離工程とを備え、
    上記段差補償絶縁膜形成工程は、上記半導体層に対して上記半導体素子を覆うように、平坦な表面を有する絶縁膜を積層する絶縁膜積層工程と、上記絶縁膜の表面を上記素子形成面に沿って段差状に成形する成形工程とを備えている
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１において、
    上記成形工程では、エッチングにより上記絶縁膜の表面を成形する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１において、
    上記段差補償絶縁膜を覆う平坦化膜を形成する平坦化膜形成工程と、
    上記平坦化膜の表面に基板を貼り付ける貼付工程とを備えている
    ことを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    上記貼付工程は、上記分離工程の前に行われる
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１において、
    上記素子形成面形成工程では、上記半導体層に対し、フォトリソグラフィ法により形成したマスク層を用いて選択酸化膜を形成することにより、素子形成面を段差状に形成する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１において、
    上記半導体層は、シリコン層である
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１において、
    上記剥離用物質は、水素及び不活性ガスの少なくとも一方により構成されている
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１において、
    上記半導体素子は、ＭＯＳトランジスタである
    ことを特徴とする半導体装置の製造方法。
JP2006552850A 2005-01-12 2005-11-15 半導体装置の製造方法 Expired - Fee Related JP4902362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006552850A JP4902362B2 (ja) 2005-01-12 2005-11-15 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005005300 2005-01-12
JP2005005300 2005-01-12
PCT/JP2005/020945 WO2006075444A1 (ja) 2005-01-12 2005-11-15 半導体装置の製造方法、及び半導体装置
JP2006552850A JP4902362B2 (ja) 2005-01-12 2005-11-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011134200A Division JP2011216897A (ja) 2005-01-12 2011-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2006075444A1 JPWO2006075444A1 (ja) 2008-06-12
JP4902362B2 true JP4902362B2 (ja) 2012-03-21

Family

ID=36677477

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006552850A Expired - Fee Related JP4902362B2 (ja) 2005-01-12 2005-11-15 半導体装置の製造方法
JP2011134200A Pending JP2011216897A (ja) 2005-01-12 2011-06-16 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011134200A Pending JP2011216897A (ja) 2005-01-12 2011-06-16 半導体装置

Country Status (4)

Country Link
US (1) US7829400B2 (ja)
JP (2) JP4902362B2 (ja)
KR (1) KR100865365B1 (ja)
WO (1) WO2006075444A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388503B2 (ja) * 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
US7687862B2 (en) * 2008-05-13 2010-03-30 Infineon Technologies Ag Semiconductor devices with active regions of different heights
TWI529939B (zh) * 2012-02-08 2016-04-11 新力股份有限公司 High frequency semiconductor device and its manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675244A (ja) * 1992-08-19 1994-03-18 Seiko Instr Inc 半導体装置
JPH11145481A (ja) * 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process
US5242844A (en) * 1983-12-23 1993-09-07 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
US4983537A (en) * 1986-12-29 1991-01-08 General Electric Company Method of making a buried oxide field isolation structure
JPS63177564A (ja) * 1987-01-19 1988-07-21 Fujitsu Ltd 半導体装置
US4777147A (en) * 1987-01-28 1988-10-11 Texas Instruments Incorporated Forming a split-level CMOS device
US4743563A (en) * 1987-05-26 1988-05-10 Motorola, Inc. Process of controlling surface doping
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
US5019526A (en) * 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
JPH03285351A (ja) * 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型半導体装置およびその製造方法
US5243215A (en) * 1990-05-31 1993-09-07 Fuji Electric Co., Ltd. Semiconductor photodiode device with reduced junction area
US5024961A (en) * 1990-07-09 1991-06-18 Micron Technology, Inc. Blanket punchthrough and field-isolation implant for sub-micron N-channel CMOS devices
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5298782A (en) * 1991-06-03 1994-03-29 Sgs-Thomson Microelectronics, Inc. Stacked CMOS SRAM cell with polysilicon transistor load
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
KR950005464B1 (ko) * 1992-02-25 1995-05-24 삼성전자주식회사 반도체장치의 제조방법
JP3350523B2 (ja) 1992-02-25 2002-11-25 セイコーインスツルメンツ株式会社 半導体装置
JP3188779B2 (ja) * 1992-02-25 2001-07-16 セイコーインスツルメンツ株式会社 半導体装置
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices
JPH05326692A (ja) * 1992-05-25 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
KR100244623B1 (ko) * 1992-07-24 2000-03-02 고토 기치 열용융형 접착성 섬유 시이트 및 이의 제조방법
US5432129A (en) * 1993-04-29 1995-07-11 Sgs-Thomson Microelectronics, Inc. Method of forming low resistance contacts at the junction between regions having different conductivity types
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
JPH07142597A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5413944A (en) * 1994-05-06 1995-05-09 United Microelectronics Corporation Twin tub CMOS process
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon K.K., Tokio/Tokyo Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JPH0855968A (ja) * 1994-08-10 1996-02-27 Hitachi Ltd 半導体集積回路装置の製造方法
JP2959412B2 (ja) * 1994-09-28 1999-10-06 日本電気株式会社 半導体記憶装置及びその製造方法
KR0166038B1 (ko) 1994-12-29 1998-12-15 김주용 반도체 소자의 캐패시터 제조방법
US5624857A (en) * 1995-04-14 1997-04-29 United Microelectronics Corporation Process for fabricating double well regions in semiconductor devices
US5552346A (en) * 1995-04-27 1996-09-03 Taiwan Semiconductor Manufacturing Co. Planarization and etch back process for semiconductor layers
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
US6831322B2 (en) * 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
US5523247A (en) * 1995-08-24 1996-06-04 Altera Corporation Method of fabricating self-aligned planarized well structures
US5780352A (en) * 1995-10-23 1998-07-14 Motorola, Inc. Method of forming an isolation oxide for silicon-on-insulator technology
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
KR100211540B1 (ko) * 1996-05-22 1999-08-02 김영환 반도체소자의 층간절연막 형성방법
JP3219685B2 (ja) * 1996-06-04 2001-10-15 キヤノン株式会社 液晶表示装置およびその製造方法
TW328619B (en) * 1996-09-21 1998-03-21 United Microelectronics Corp The high-pressure MOS and its manufacturing method
US5882984A (en) * 1996-10-09 1999-03-16 Mosel Vitelic Inc. Method for increasing the refresh time of the DRAM
US6150695A (en) * 1996-10-30 2000-11-21 Advanced Micro Devices, Inc. Multilevel transistor formation employing a local substrate formed within a shallow trench
KR100232197B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조 방법
JPH10199840A (ja) * 1997-01-06 1998-07-31 Sony Corp Ｓｏｉ基板の製造方法
JPH10233392A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 半導体装置の製造方法
TW347564B (en) * 1997-02-24 1998-12-11 Winbond Electronics Corp Process for producing bury N+ region etching stop oxide
JPH11186186A (ja) * 1997-12-18 1999-07-09 Denso Corp 半導体基板の製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100240891B1 (ko) * 1997-06-30 2000-01-15 김영환 반도체장치의 캐패시터용 하부전극 형성방법
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
KR100253394B1 (ko) * 1997-12-29 2000-04-15 김영환 듀얼 게이트절연막을 가지는 게이트전극의 제조방법
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers
JP3338383B2 (ja) * 1998-07-30 2002-10-28 三洋電機株式会社 半導体装置の製造方法
TW417236B (en) * 1998-09-01 2001-01-01 Mosel Vitelic Inc A global planarization process
US6198148B1 (en) * 1998-12-08 2001-03-06 United Microelectronics Corp. Photodiode
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
US6258673B1 (en) * 1999-12-22 2001-07-10 International Business Machines Corporation Multiple thickness of gate oxide
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6239000B1 (en) * 2000-01-31 2001-05-29 United Microelectronics Corp. Method of forming isolation structure for isolating high voltage devices
JP3613459B2 (ja) * 2000-03-16 2005-01-26 旭化成マイクロシステム株式会社 半導体装置
US6583061B2 (en) * 2001-08-31 2003-06-24 Eastman Kodak Company Method for creating an anti-blooming structure in a charge coupled device
JP4054557B2 (ja) * 2001-10-10 2008-02-27 沖電気工業株式会社 半導体素子の製造方法
US6723640B2 (en) * 2002-06-29 2004-04-20 Hynix Semiconductor Inc. Method for forming contact plug of semiconductor device
JP2004152962A (ja) * 2002-10-30 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4508606B2 (ja) * 2003-03-20 2010-07-21 株式会社リコー 複数種類のウエルを備えた半導体装置の製造方法
US6794219B1 (en) * 2003-07-28 2004-09-21 Eastman Kodak Company Method for creating a lateral overflow drain, anti-blooming structure in a charge coupled device
JP4540320B2 (ja) * 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US6995095B2 (en) * 2003-10-10 2006-02-07 Macronix International Co., Ltd. Methods of simultaneously fabricating isolation structures having varying dimensions
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675244A (ja) * 1992-08-19 1994-03-18 Seiko Instr Inc 半導体装置
JPH11145481A (ja) * 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法

Also Published As

Publication number Publication date
US7829400B2 (en) 2010-11-09
KR100865365B1 (ko) 2008-10-24
JPWO2006075444A1 (ja) 2008-06-12
KR20070086005A (ko) 2007-08-27
US20080128807A1 (en) 2008-06-05
WO2006075444A1 (ja) 2006-07-20
JP2011216897A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
JP4814498B2 (ja) 半導体基板の製造方法
JP4202563B2 (ja) 半導体装置
US7790528B2 (en) Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
JP2010074192A (ja) 半導体装置
US8017492B2 (en) Method for fabricating semiconductor device and semiconductor device with separation along peeling layer
JP2012160637A (ja) 半導体装置及びその製造方法、並びにｓｏｉ基板及びその製造方法
JP2011216897A (ja) 半導体装置
KR20080070584A (ko) 반도체 장치의 제조 방법
US7067387B2 (en) Method of manufacturing dielectric isolated silicon structure
US7316943B2 (en) Method for manufacturing semiconductor apparatus having drain/source on insulator
CN107833856A (zh) 半导体装置的制造方法
JP2007027232A (ja) 半導体装置及びその製造方法
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
JP4360413B2 (ja) 半導体装置の製造方法
JP4036341B2 (ja) 半導体装置及びその製造方法
JP5130677B2 (ja) 半導体装置の製法
JP2003289144A (ja) 半導体装置およびその製造方法
JP2005333060A (ja) 半導体装置および半導体装置の製造方法
JP2009218479A (ja) 半導体装置の製造方法
JP2007103489A (ja) 半導体装置および半導体装置の製造方法
JP2006344622A (ja) 半導体装置および半導体装置の製造方法
JP2006108207A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R150 Certificate of patent or registration of utility model

Ref document number: 4902362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees