[go: up one dir, main page]

JP4829075B2 - 受光増幅装置 - Google Patents

受光増幅装置 Download PDF

Info

Publication number
JP4829075B2
JP4829075B2 JP2006298912A JP2006298912A JP4829075B2 JP 4829075 B2 JP4829075 B2 JP 4829075B2 JP 2006298912 A JP2006298912 A JP 2006298912A JP 2006298912 A JP2006298912 A JP 2006298912A JP 4829075 B2 JP4829075 B2 JP 4829075B2
Authority
JP
Japan
Prior art keywords
current
operational amplifier
feedback resistor
light receiving
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006298912A
Other languages
English (en)
Other versions
JP2008118352A (ja
Inventor
伸一 宮本
秀雄 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006298912A priority Critical patent/JP4829075B2/ja
Priority to US11/924,725 priority patent/US7616062B2/en
Publication of JP2008118352A publication Critical patent/JP2008118352A/ja
Application granted granted Critical
Publication of JP4829075B2 publication Critical patent/JP4829075B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、受光増幅装置に関し、特に受光素子を内蔵した光電変換装置に関する。
近年、DVD―Rドライブ装置やBlu−rayディスク装置に代表される光ディスク装置のデータ読み出し時におけるディスク回転速度の高速化や、多種類の光ディスクに対するデータ書き込みへの対応に伴って、データ読み出し時における高周波信号と、データ書き込み時におけるパルス状信号との双方を正確に増幅することが可能な受光増幅装置が要望されている。このような受光増幅装置は、その周波数帯域と出力電圧とを入力信号に応じて切り換えることにより実現することができる。
図4は特許文献1に記載の受光増幅装置の回路図である。
この受光増幅装置は、受光素子PDと、電流電圧変換回路10と、電圧増幅回路20とから構成される。
電流電圧変換回路10では、オペアンプ11の反転入力端子に受光素子PDのカソードが接続されている。受光素子PDのアノードは接地されている。オペアンプ11の反転入力端子と出力端子との間には複数の帰還抵抗Rg−a、Rg−bが接続され、それぞれの変換抵抗には、帰還容量Ca及びCbがそれぞれ並列に接続されている。さらに、帰還抵抗Rg−bとオペアンプ11の出力端子との間には、帰還抵抗を選択するスイッチSW1が挿入されている。オペアンプ11の非反転入力端子には基準電圧源Vrefが接続されている。オペアンプ11の非反転入力端子と基準電圧源Vrefとの間には、抵抗Rref−a、Rref−bが挿入されている。さらに抵抗Rref−bと基準電圧源Vrefとの間には、抵抗を選択するスイッチSW2が挿入されている。
電圧増幅回路20では、オペアンプ12の非反転入力端子にオペアンプ11の出力端子が接続されている。オペアンプ12の反転入力端子には抵抗R1を介して基準電圧源Vrefが接続されている。オペアンプ12の反転入力端子と出力端子との間には、抵抗R2が接続されている。
上記構成を有する受光増幅装置において、例えばある電流電圧変換効率の変換効率モードを選択するため、スイッチSW1をオフにして帰還抵抗Rg−aのみを選択した場合、周波数特性が最適となるように帰還容量Caのみが動作する。別の電流電圧変換効率の変換効率モードを選択するため、例えばスイッチSW1をオンにして帰還抵抗Rg−a、Rg−bの両方を選択した場合、帰還容量Ca、Cbが同時に動作し周波数特性が最適となる。
特開平8−154023号公報
上記従来の受光増幅装置によれば、光ディスクの規格の違いや書き込み/読み込みの違いにより、光ディスクから反射されて受光素子に入射する光のパワーが異なっても、電流電圧変換回路の電流電圧変換効率を変更できるので一定の出力電圧を得ることができ、かつ同時に使用する帰還容量を変更できるので、光ディスクの種類や書き込み/読み込みに合わせて周波数特性を調整することができる。
ところで、光ディスクからの反射効率が高く光ディスクの回転速度が遅いときなど、受光素子への入射光量が十分にある場合、電流電圧変換回路の電流電圧変換効率を下げる必要がある。受光素子そのものの入射光量を電流に変換する効率は一定なので、この場合には帰還抵抗の抵抗値を小さくしなければならない。
しかしながら、例えばバーチカルPNPトランジスタ等を帰還抵抗の抵抗値を切り替えるスイッチに用いた場合には、帰還抵抗の抵抗値が小さくなると電流電圧変換効率のリニアリティが悪化する。図5に帰還抵抗の抵抗値を切り替えるスイッチとしてのスイッチトランジスタを流れる電流と該スイッチトランジスタのオン抵抗との関係の一例を示している。この図で明らかなように、スイッチトランジスタのオン抵抗は流れる電流によって約500±100Ωの非直線ひずみを持っている。従って、受光増幅装置の出力電圧Voutは、帰還抵抗の抵抗値をRg、スイッチトランジスタのオン抵抗をRon、受光素子の出力電流をIinとして、Vout=(Rg+Ron)×Iinであらわされるが、非直線ひずみのため、出力電圧Voutが受光素子への入射光量に比例しなくなるという問題が発生する。なお、電流電圧変換回路の電流電圧変換効率が高い場合、すなわちRgがRonに比べて比較的大きい場合には、Ronの非直線ひずみは相対的に小さくなるため、このような問題は起こらない。
そこで、本発明は、かかる問題点に鑑み、帰還抵抗の抵抗値を変更して電流電圧変換効率を変更することが可能な受光増幅装置において、電流電圧変換効率が低い場合に起こる出力電圧のリニアリティ悪化を防止することが可能な受光増幅装置を提供することを目的とする。
上記目的を達成するため、本発明に係る受光増幅装置は、受光素子と、前記受光素子の出力電流を増幅し電流出力する電流増幅回路と、前記電流増幅回路からの出力電流を電圧変換する電流電圧変換回路とを備え、前記電流増幅回路は、第1オペアンプと、前記第1オペアンプの反転入力端子及び出力端子の間に接続された第1帰還抵抗と、前記第1帰還抵抗と並列に接続された第2帰還抵抗と、前記第1オペアンプの非反転入力端子及び出力端子の間に接続された第3帰還抵抗と、前記第1オペアンプの出力端子及び反転入力端子のいずれかと前記第2帰還抵抗との間に挿入された第1スイッチとを備えることを特徴とする。
これによって、受光素子と電流電圧変換回路との間に、電流増幅率を変更できる差動入力型の電流増幅回路が挿入される。ここで、この電流増幅回路の電流増幅率はオペアンプの非反転入力端子及び出力端子の間の抵抗とオペアンプの反転入力端子及び出力端子の間の抵抗との比によって決定されるため、電流増幅率はこれら抵抗の絶対値には影響されない。そのため、抵抗値を比較的自由に設定できるので、第1抵抗及び第2抵抗のいずれかの抵抗値をスイッチのオン抵抗より十分大きくすることにより、スイッチのオン抵抗の非直線ひずみの影響を最小限に抑えることができ、上記のような電流電圧変換効率が低い場合に起こる出力電圧のリニアリティ悪化を防止することができる。
ここで、前記第1抵抗及び第2抵抗の抵抗値は、それぞれ500Ω以上であってもよい。
スイッチのオン抵抗が約500Ωであるが、これによってスイッチのオン抵抗が帰還抵抗に占める割合を比較的減らすことができ、スイッチのオン抵抗の非直線ひずみをより緩和できる。
また、前記第1スイッチは、前記第1オペアンプの反転入力端子及び出力端子の間の抵抗値が前記第1オペアンプの非反転入力端子及び出力端子の間の抵抗値より小さくなるように前記選択を行ってもよい。
これによって、電流増幅回路の電流増幅率を1以下にし、出力電流を減衰させることができる。従って、後段の電流電圧変換回路における電流電圧変換効率の変化に柔軟に対応することができる。
本発明によれば、帰還抵抗の抵抗値を変更して電流電圧変換効率を変更することが可能な受光増幅装置において、電流電圧変換効率が低い場合に起こる出力電圧のリニアリティ悪化を防止することができる。
以下、本発明の実施の形態に係る受光増幅装置について、図面を参照しながら説明する。
(第1の実施の形態)
以下、本実施の形態に係る受光増幅装置を説明する。図1は、同受光増幅装置の回路図である。
この受光増幅装置は、図1に示されるように、受光素子PDと、受光素子PDの出力電流を増幅し電流出力する差動入力型の電流増幅回路30と、電流増幅回路30からの出力電流を電圧変換する電流電圧変換回路40とから構成される。
電流増幅回路30では、オペアンプ13の反転入力端子に受光素子PDのカソードが接続されている。受光素子PDのアノードは接地電位GNDに接続されている。オペアンプ13の反転入力端子及び出力端子の間には帰還抵抗Rgn1が接続され、帰還抵抗Rgn1には帰還抵抗Rgn2が並列に接続されている。帰還抵抗Rgn1、Rgn2には、それぞれ帰還容量Cn1、Cn2が並列に接続されている。オペアンプ13の非反転入力端子及び出力端子の間には帰還抵抗Rgpが接続されている。帰還抵抗Rgn2とオペアンプ13の出力端子との間には、外部からのスイッチ電流Iswによりオン・オフが制御され、スイッチ電流Iswに連動して帰還抵抗Rgn1、Rgn2から任意の帰還抵抗を選択し、電流増幅率を切り替えるトランジスタスイッチSW3が挿入されている。電流増幅回路30の出力電流は、オペアンプ13の非反転入力端子と帰還抵抗Rgpとの間から得られる。電流増幅回路30で増幅された電流は電流電圧変換回路40に入力される。
ここで、帰還抵抗Rgn1、Rgn2の抵抗値はそれぞれ500Ω以上である。
電流電圧変換回路40では、オペアンプ14の反転入力端子がオペアンプ13の非反転入力端子及び出力端子の間に接続されている。オペアンプ14の反転入力端子及び出力端子の間には、帰還抵抗Rg−cが接続されている。オペアンプ14の非反転入力端子には、抵抗Rref−cを介して基準電圧源Vrefが接続されている。電流増幅回路30で増幅された電流は、電流電圧変換回路40で電流電圧変換されて出力電圧Voutが得られる。なお、この電流電圧変換回路40では、帰還抵抗Rg−cに並列に帰還容量が接続されてないが、帰還抵抗Rg−cに並列に帰還容量が接続されてもよい。電流電圧変換回路40における入力電流と出力電圧との関係は、帰還抵抗Rg−cの抵抗値をRg−c、入力電流をIin、Vrefを基準とした時の出力電圧をVoutとして、Vout=Iin×Rg−cで表されるので、電流電圧変換効率はRg−cによって決定される。
なお、オペアンプ13は本発明の第1オペアンプの一例であり、オペアンプ14は本発明の第2オペアンプの一例である。また、帰還抵抗Rgn1は本発明の第1帰還抵抗の一例であり、帰還抵抗Rgn2は本発明の第2帰還抵抗の一例であり、帰還抵抗Rgpは本発明の第3帰還抵抗の一例である。さらに、トランジスタスイッチSW3は本発明の第1スイッチの一例である。
上記構成を有する受光増幅装置において、電流増幅回路30の電流増幅率は、Rgn1を帰還抵抗Rgn1の抵抗値、Rgn2を帰還抵抗Rgn2の抵抗値、Rgnを帰還抵抗Rgn1、Rgn2の合成抵抗値、Rgpを帰還抵抗Rgpの抵抗値として、Rgn/Rgpで決定される。Rgnは、トランジスタスイッチSW3がオフのときはRgn1、トランジスタスイッチSW3がオンのときはトランジスタスイッチSW3のオン抵抗をRonとするとRgn1×(Rgn2+Ron)/(Rgn1+Rgn2+Ron)になる。受光増幅装置の外部から受光素子PDに入射される光量の大きさにあわせて、トランジスタスイッチSW3をオン・オフさせて電流増幅率を変化させることで、様々な光量に対応できる受光増幅装置が得られる。
ここで、上述したとおり、Ronは非直線ひずみをもっており、トランジスタスイッチSW3を流れる電流によって変化する。トランジスタスイッチSW3が例えばバーチカルPNPバイポーラトランジスタ等から構成される場合、図5に示したように、Ronは例えば500±100Ωの非直線ひずみを持っている。従って、Rgn2がRonと同程度の500Ωまで小さくなると、この歪みが電流増幅率の歪みにも大きく影響してくる。例えば電流増幅率を1倍と0.091倍にSWによって切り替える場合、Rgn1=10kΩ、Rgn2=500Ω、Rgp=10kΩとしたとする。このときRonが一定でRon=500Ωの場合には、Rgnを帰還抵抗Rgn1、Rgn2及びトランジスタスイッチSW3の合成抵抗値とすると、Rgn=Rgn1×(Rgn2+Ron)/(Rgn1+Rgn2+Ron)=912Ωとなり、電流増幅回路30の電流増幅率は0.091倍となる。しかし上記歪みを考慮するとRgn=912±79Ω(±8.7%)となり、電流増幅回路30の電流増幅率Rgn/Rgp=0.091±0.008倍(±8.7%)と歪んでしまう。しかしながら、上記受光増幅装置では、電流増幅率はRgn/Rgpで決定され抵抗の絶対値に依存しないので、Rgpを適切な値に設定することにより、電流増幅率を一定に保ったままRgn1をオン抵抗より十分大きくすることができる。例えば同じ電流増幅率を得たい場合、Rgn1=50kΩ、Rgn2=4.5kΩ、Rgp=50kΩと、Rgn2の値がオン抵抗より十分大きくなるように設定することができる。これにより、同じオン抵抗の歪み500±100ΩであってもRgn=4550±77Ω(±1.7%)となり、電流増幅率は0.091±0.0015倍(±1.7%)となるので、電流増幅率は同じまま、歪みのみを小さくすることができる。
言い換えると、Rgn1、Rgn2の抵抗値を、それぞれ、トランジスタスイッチSW3のオン抵抗Ronの100倍以上、9倍以上にした場合は、オン抵抗RonによるRgnの歪みを2%以下に抑えることが可能となる。また、さらに好ましくは、Rgn1、Rgn2の低抗値を、それぞれ、トランジスタスイッチSW3のオン抵抗Ronの200倍以上、20倍以上としても良い。
以上のように本実施の形態の受光増幅回路によれば、受光素子PDと電流電圧変換回路40との間に、増幅率を変更できる差動入力型の電流増幅回路30が挿入される。そして、電流増幅回路30の電流増幅率は帰還抵抗Rgn1、Rgn2の抵抗値と帰還抵抗Rgpの抵抗値との比によって決定されるため、電流増幅率はこれら抵抗の絶対値には影響されない。そのため、帰還抵抗Rgn1、Rgn2及び帰還抵抗Rgpの抵抗値を比較的自由に設定できる。その結果、帰還抵抗Rgn1、Rgn2の抵抗値をトランジスタスイッチSW3のオン抵抗Ronより十分大きくすることにより、トランジスタスイッチSW3のオン抵抗の非直線ひずみの影響を最小限に抑えることができ、電流電圧変換効率が低い場合に起こる出力電圧のリニアリティ悪化を防止することができる。
なお、本実施の形態の受光増幅回路において、電流増幅回路30の電流増幅率を切り替える場合、トランジスタスイッチSW3をオン・オフし、オペアンプ13の反転入力端子及び出力端子の間に並列に接続された2つの帰還抵抗Rgn1、Rgn2から任意の帰還抵抗を選択するとした。しかし、オペアンプ13の非反転入力端子及び出力端子の間の帰還抵抗Rgpに並列に接続した帰還抵抗を新たに設け、さらにそれら2つの帰還抵抗から任意の帰還抵抗を選択するトランジスタスイッチを新たに設けて、そのトランジスタスイッチのオン・オフにより電流増幅率を切り替えても同等の効果が得られる。
(第2の実施の形態)
以下、本実施の形態に係る受光増幅装置を説明する。図2は、同受光増幅回路の回路図である。
この受光増幅装置は、多種類かつ、低倍速記録から高倍速記録の光ディスクメディアに対応するべく、受光増幅装置がさらに様々な光量に対応できるように、電流電圧変換回路に電流電圧変換効率の切り替え機能を持たせているという点で第1の実施の形態の受光増幅回路とは異なる。
この受光増幅回路は、図2に示されるように、受光素子PDと、受光素子PDの出力電流を増幅し電流出力する差動入力型の電流増幅回路60と、電流増幅回路60からの出力電流を電圧変換する電流電圧変換回路70とから構成される。
電流増幅回路60では、オペアンプ13の反転入力端子に受光素子PDのカソードが接続されている。受光素子PDのアノードは接地電位GNDに接続されている。オペアンプ13の反転入力端子及び出力端子の間には帰還抵抗Rgn1が接続され、帰還抵抗Rgn1には帰還抵抗Rgn2が並列に接続されている。オペアンプ13の非反転入力端子及び出力端子の間には帰還抵抗Rgpが接続されている。帰還抵抗Rgn2とオペアンプ13の出力端子との間には、外部からのスイッチ電流Iswによりオン・オフが制御され、スイッチ電流Iswに連動して帰還抵抗Rgn1、Rgn2から任意の抵抗を選択し、電流増幅率を切り替えるトランジスタスイッチSW3が挿入されている。電流増幅回路60の出力電流は、オペアンプ13の非反転入力端子と抵抗Rgpとの間から得られる。電流増幅回路60で増幅された電流は電流電圧変換回路70に入力される。
電流電圧変換回路70では、オペアンプ14の反転入力端子がオペアンプ13の非反転入力端子及び出力端子の間に接続されている。オペアンプ14の反転入力端子及び出力端子の間には、帰還抵抗Rg−aが接続され、帰還抵抗Rg−aに並列に帰還抵抗Rg−bが接続されている。帰還抵抗Rg−bとオペアンプ14の出力端子との間には、外部からのスイッチ電流Iswによりオン・オフが制御され、スイッチ電流Iswに連動して帰還抵抗Rg−a、Rg−bから任意の抵抗を選択し、電流増幅率を切り替えるトランジスタスイッチSW4が挿入されている。オペアンプ14の非反転入力端子には、基準電圧源Vrefが接続されている。オペアンプ14の非反転入力端子と基準電圧源Vrefとの間には抵抗Rref−bが挿入され、抵抗Rref−bには抵抗Rref−aが並列に接続されている。抵抗Rref−bと基準電圧源Vrefとの間には、外部からのスイッチ電流Iswによりオン・オフが制御され、スイッチ電流Iswに連動して抵抗Rref−b、Rref−aから任意の抵抗を選択し、電流増幅率を切り替えるトランジスタスイッチSW5が挿入されている。電流増幅回路60で増幅された電流は、電流電圧変換回路70で電流電圧変換されて出力電圧Voutが得られる。
なお、帰還抵抗Rg−aは本発明の第4帰還抵抗の一例であり、帰還抵抗Rg−bは本発明の第5帰還抵抗の一例である。また、トランジスタスイッチSW4は本発明の第2スイッチの一例である。
上記構成を有する受光増幅回路において、電流電圧変換回路70の電流電圧変換効率は、Rg−aを帰還抵抗Rg−aの抵抗値、Rg−bを帰還抵抗Rg−bの抵抗値、Rgnを帰還抵抗Rg−a、Rg−b及びトランジスタスイッチSW4の合成抵抗値とすると、トランジスタスイッチSW4がオフのときにはRg−aで決定され、トランジスタスイッチSW4がオンのときにはRg−a×(Rg−b+Ron)/(Rg−a+Rg−b+Ron)で決定される。
以上のように本実施の形態の受光増幅回路によれば、第1の実施の形態の受光増幅回路と同様の理由により、電流電圧変換効率が低い場合に起こる出力電圧のリニアリティ悪化を防止することができる。
また、本実施の形態の受光増幅回路によれば、電流増幅回路60で2パターン、電流電圧変換回路70で2パターンの合計4パターンの光量に対応できるため、多種類のメディアを扱うことが可能になる。なお、電流増幅回路60で4パターンの感度に対応するために、電流増幅回路60に4つの帰還抵抗Rgn1、Rgn2、Rgn3、Rgn4を設け、これらを切り替えることで4パターンの光量に対応することもできる。しかし、この場合には電流増幅回路60に各感度に合わせるような周波数特性を実現することが複雑になるので、電流電圧変換回路70でも感度を切り替えるほうが望ましい。
このとき、帰還抵抗Rg−a、Rg−bの抵抗値が小さくなると、電流増幅回路60と同様にトランジスタスイッチSW4のオン抵抗Ronの非直線ひずみが無視できなくなる。しかしながら、オン抵抗Ronの影響が無視できるよう帰還抵抗Rg−a、Rg−bを大きくすると、電流増幅回路60と違い帰還抵抗Rg−a、Rg−bの抵抗値は電流電圧変換効率そのものであるため、電流電圧変換効率が上がってしまい、結果として低い電流電圧変換効率が得られなくなってしまう。このような場合、電流増幅回路60の電流増幅率が1以下になるように、すなわち信号電流を減衰させるように、トランジスタスイッチSW3によりオペアンプ13の反転入力端子及び出力端子の間の抵抗値がオペアンプ13の非反転入力端子及び出力端子の間の抵抗値よりも小さくなるように帰還抵抗Rgn1、Rgn2から任意の抵抗を選択してRgn<Rgpとし、その分だけ帰還抵抗Rg−a、Rg−bの抵抗値を大きくすることで、受光増幅装置としては見かけ上同じ受光感度のままで電流電圧変換回路70での非直線ひずみを小さくすることができる。
(第3の実施の形態)
以下、本実施の形態に係る光ピックアップ装置を説明する。図3は同光ピックアップ装置の構成の一例を示す図である。
この光ピックアップ装置は、レーザ光を用いて光ディスク媒体55への情報の記録又は再生を行う光ディスクドライブ用の装置であって、図3に示されるように、レーザ素子51と、第1又は第2の実施の形態の受光増幅装置を有する光電変換装置57と、光電変換装置57の上方に順に配置された集光レンズ56、ハーフミラー52、コリメートレンズ53及び対物レンズ54とから構成される。
以上のように本実施の形態の光電変換装置57は、第1又は第2の実施の形態の受光増幅装置を有する光電変換装置57を備える。よって、各種メディアの種類や、書き込み/読み込みの際に速度を変更する場合など、受光増幅回路に入射される光量が変化し、それにあわせて電流電圧変換効率を変化させる場合においても、光電変換装置における信号劣化が無く、受光素子への入射光量に正確に比例する信号を出力することが可能な光ピックアップ装置を実現できる。
以上、本発明の受光増幅装置及び光ピックアップ装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
例えば、上記実施の形態において、トランジスタスイッチSWは、FETで構成されてもよい。この場合でもトランジスタスイッチSWは、非直線歪みを有するため、本発明は有用である。
また、上記実施の形態において、電流増幅回路及び電流電圧変換回路の帰還抵抗はそれぞれ2種類で、それを切り替えるスイッチがそれぞれ1つである場合、つまり4パターンの感度切り替え機能を有する場合について説明した。しかし、電流増幅回路及び電流電圧変換回路はさらに多くの帰還抵抗及びスイッチを備え、対応できる感度の数はさらに増やされてもよい。
また、帰還抵抗Rgn1、Rgn2から任意の抵抗を選択するトランジスタスイッチSW3は、帰還抵抗Rgn2とオペアンプ13の出力端子との間に挿入されるとしたが、帰還抵抗Rgn2とオペアンプ13の反転入力端子との間に挿入されてもよい。
本発明は、受光増幅装置に有用であり、特に多種類のメディアに対応する、受光素子を内蔵する光ピックアップ用の受光増幅装置等に有用である。
本発明の第1の実施の形態に係る受光増幅回路の回路図である。 本発明の第2の実施の形態に係る受光増幅回路の回路図である。 本発明の第3の実施の形態に係る光ピックアップ装置の構成を示す図である。 従来の受光増幅回路の回路図である。 トランジスタスイッチにおけるオン抵抗の特性を示す図である。
符号の説明
PD 受光素子
Rg−a、Rg−b、Rg−c、Rgn1、Rgn2、Rgp 帰還抵抗
R1、R2、Rref−a、Rref−b、Rref−c 抵抗
SW1、SW2 スイッチ
SW3、SW4、SW5 トランジスタスイッチ
Ca、Cb、Cn1、Cn2 帰還容量
Vref 基準電圧源
10、40、70 電流電圧変換回路
11、12、13、14 オペアンプ
20 電圧増幅回路
30、60 電流増幅回路
51 レーザ素子
52 ハーフミラー
53 コリメートレンズ
54 対物レンズ
55 光ディスク媒体
56 集光レンズ
57 光電変換装置

Claims (4)

  1. 受光素子と、
    前記受光素子の出力電流を増幅し電流出力する電流増幅回路と、
    前記電流増幅回路からの出力電流を電圧変換する電流電圧変換回路とを備え、
    前記電流増幅回路は、第1オペアンプと、前記第1オペアンプの反転入力端子及び出力端子の間に接続された第1帰還抵抗と、前記第1帰還抵抗と並列に接続された第2帰還抵抗と、前記第1オペアンプの非反転入力端子及び出力端子の間に接続された第3帰還抵抗と、前記第1オペアンプの出力端子及び反転入力端子のいずれかと前記第2帰還抵抗との間に挿入された第1スイッチとを備え
    前記電流増幅回路の出力電流は、前記第1のオペアンプの非反転入力端子と前記第3帰還抵抗との間から出力され、
    前記第1帰還抵抗及び第2帰還抵抗の抵抗値は、それぞれ500Ω以上である
    ことを特徴とする受光増幅装置。
  2. 前記第1スイッチは、前記第1オペアンプの反転入力端子及び出力端子の間の抵抗値が前記第1オペアンプの非反転入力端子及び出力端子の間の抵抗値より小さくなるように選択を行う
    ことを特徴とする請求項に記載の受光増幅装置。
  3. 前記電流電圧変換回路は、複数の帰還抵抗と接続された第2オペアンプと、前記複数の帰還抵抗と前記第2オペアンプの出力端子との間に挿入された第2スイッチとを備える
    ことを特徴とする請求項1又は2に記載の受光増幅装置。
  4. 請求項1〜のいずれか1項に記載の受光増幅装置を備える
    ことを特徴とする光ピックアップ装置。
JP2006298912A 2006-11-02 2006-11-02 受光増幅装置 Expired - Fee Related JP4829075B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006298912A JP4829075B2 (ja) 2006-11-02 2006-11-02 受光増幅装置
US11/924,725 US7616062B2 (en) 2006-11-02 2007-10-26 Received-light amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298912A JP4829075B2 (ja) 2006-11-02 2006-11-02 受光増幅装置

Publications (2)

Publication Number Publication Date
JP2008118352A JP2008118352A (ja) 2008-05-22
JP4829075B2 true JP4829075B2 (ja) 2011-11-30

Family

ID=39359231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298912A Expired - Fee Related JP4829075B2 (ja) 2006-11-02 2006-11-02 受光増幅装置

Country Status (2)

Country Link
US (1) US7616062B2 (ja)
JP (1) JP4829075B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153011A (ja) * 2008-06-03 2010-07-08 Panasonic Corp 光電変換装置、光ディスク装置及びその調整方法
JP2010136030A (ja) * 2008-12-03 2010-06-17 Panasonic Corp 受光増幅回路および光ディスク装置
DE102010012433B4 (de) * 2010-03-23 2013-01-24 Northrop Grumman Litef Gmbh Verstärkerschaltung und Verfahren zur Konditionierung eines Ausgangsstromsignals eines Detektorelements
JP5858652B2 (ja) * 2011-06-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR102023439B1 (ko) 2013-02-22 2019-09-23 삼성전자주식회사 무선 송수신기를 위한 아날로그 기저대역 필터 장치
GB2523854B (en) * 2014-05-23 2016-06-08 Hilight Semiconductor Ltd Circuitry
US10277180B2 (en) * 2016-01-15 2019-04-30 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
US11671064B2 (en) 2020-01-07 2023-06-06 Qorvo Us, Inc. Equalizer for envelope power supply circuitry
US11677365B2 (en) 2020-01-08 2023-06-13 Qorvo Us, Inc. Envelope tracking power management apparatus incorporating multiple power amplifiers
US11545945B2 (en) 2020-03-04 2023-01-03 Qorvo Us, Inc. Apparatus and method for calibrating an envelope tracking lookup table
US11626844B2 (en) 2020-03-09 2023-04-11 Qorvo Us, Inc. Envelope tracking radio frequency front-end circuit
CN114327115B (zh) * 2020-09-30 2024-06-25 华为技术有限公司 一种电子设备及其控制方法、触控系统、芯片系统
CN114327114B (zh) * 2020-09-30 2023-10-20 华为技术有限公司 一种电子设备及其控制方法、触控系统、芯片系统
CN116458059A (zh) 2020-11-12 2023-07-18 Qorvo美国公司 包络跟踪集成电路中的均衡器电路
US12088263B2 (en) 2021-01-08 2024-09-10 Qorvo Us, Inc. Equalizer circuit and related power management circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942490B2 (ja) * 1975-02-27 1984-10-15 株式会社横河電機製作所 電流型絶縁増幅器
JPS5718112A (en) * 1980-07-08 1982-01-29 Sony Corp Current amplifier
JPH0296413A (ja) * 1988-09-30 1990-04-09 Matsushita Electric Ind Co Ltd 可変利得増幅装置
JP3142214B2 (ja) 1994-11-28 2001-03-07 シャープ株式会社 受光増幅装置
JP2002374130A (ja) * 2001-06-18 2002-12-26 Olympus Optical Co Ltd 光電流増幅回路
JP3827542B2 (ja) * 2001-07-10 2006-09-27 シャープ株式会社 光増幅器及びこれを用いた光ピックアップ装置
JP2003163547A (ja) * 2001-11-28 2003-06-06 Kyocera Corp レーザダイオード用駆動回路装置
JP2005354445A (ja) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 差動増幅回路、オペアンプ回路及びそれを用いた受光増幅回路、機能選択回路およびそれを用いた受光回路
JP4397841B2 (ja) * 2005-03-18 2010-01-13 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
JP4646772B2 (ja) 2005-09-30 2011-03-09 パナソニック株式会社 光電流増幅回路、及び光ピックアップ装置
JP4844072B2 (ja) 2005-10-03 2011-12-21 パナソニック株式会社 受光増幅回路、及びそれを用いた光ピックアップ装置
JP2007135106A (ja) 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 光電流増幅回路、及び光ピックアップ装置
JP4680815B2 (ja) 2006-03-31 2011-05-11 パナソニック株式会社 増幅回路および光ピックアップ

Also Published As

Publication number Publication date
US7616062B2 (en) 2009-11-10
US20080106338A1 (en) 2008-05-08
JP2008118352A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
US7616062B2 (en) Received-light amplifier
US7449670B2 (en) Amplifier circuit and optical pickup device
CN101154924A (zh) 受光放大电路,光拾取装置及光盘装置
US6114686A (en) Current-to-voltage conversion IC and a photoelectric conversion IC
JP4550712B2 (ja) 受光回路
JP4884018B2 (ja) 増幅装置、および光ディスクドライブ装置
JP4646772B2 (ja) 光電流増幅回路、及び光ピックアップ装置
TWI228712B (en) Photo-detector amplifier circuit for optical disk device
JP2009094573A (ja) 受光増幅装置
JP2003234623A (ja) 受光アンプ回路及びこれを用いた光ピックアップ
WO2010064442A1 (ja) 受光増幅回路および光ディスク装置
JP2008205614A (ja) 受光回路
JP4696631B2 (ja) 光電流増幅回路
KR100619361B1 (ko) 멀티 게인을 갖는 pdic
JP2008277915A (ja) 光電変換装置
JP2007294492A (ja) 光電変換装置
JP2013020673A (ja) 受光増幅回路及びそれを用いた光ピックアップ装置
JPH03232120A (ja) 光電流電圧変換器及び光ディスク記録/再生装置
JP4680118B2 (ja) 受光増幅回路および光ピックアップ
JP2008306673A (ja) 増幅回路
JP2010011216A (ja) 受光増幅器
JP2002374130A (ja) 光電流増幅回路
JP2009289369A (ja) 光電変換装置
JPH05242481A (ja) 光情報記録媒体のドライブ装置
JP2007013451A (ja) スイッチ回路、受光増幅回路及び光ピックアップ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees