JP4807368B2

JP4807368B2 - 光電流・電圧変換回路

Info

Publication number: JP4807368B2
Application number: JP2008067229A
Authority: JP
Inventors: 正史上; 恭弘小澤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2008-03-17
Filing date: 2008-03-17
Publication date: 2011-11-02
Anticipated expiration: 2028-03-17
Also published as: JP2009225095A

Description

本発明は、受光素子に発生する光電流を電圧に変換する光電流・電圧変換回路に関するものである。

この種の光電流・電圧変換回路として、下記特許文献１に開示された光電流・電圧変換回路（電流電圧変換回路）が知られている。この種の光電流・電圧変換回路５１の基本構成は、図４に示すように、差動増幅回路５２と、帰還回路５３と、フォトダイオードＰＤとを備えている。この場合、差動増幅回路５２は、ベース（制御端子）に基準電圧Ｖｒｅｆが印加される第１トランジスタ５４およびベース端子（制御端子）にフォトダイオード（受光素子）ＰＤが接続されると共に第１トランジスタ５４に対して差動接続される第２トランジスタ５５で構成されるトランジスタ対、第１トランジスタ５４および第２トランジスタ５５の各エミッタ端子とグランドとの間に配設された定電流源５６、第１トランジスタ５４および第２トランジスタ５５のコレクタに接続された負荷（電流ミラー回路）５７、並びにエミッタフォロワ回路（電流増幅回路）で構成されたバッファ回路５８を備え、フォトダイオードＰＤの出力電流（光電流）Ｉｐを電圧に変換して、バッファ回路５８から出力信号Ｖｏｕｔとして出力する。

この種の光電流・電圧変換回路に対しては、製造後の検査において様々な電気的試験が実施される。この電気的試験の一つとして動作確認試験があり、例えば下記特許文献２に開示されているような試験方法によって実施される。具体的には、同公報の第一の実施形態のように、チップ（ウェハ）に形成された光電流・電圧変換回路の入力端子（フォトダイオードＰＤの接続端子）に定電流源を外付けし、この定電流源をフォトダイオードＰＤの代わりに作動させることによって光電流・電圧変換回路を作動させて、そのときの出力を電圧計で測定して動作の良否を判定する試験方法や、同公報の第二の実施形態のように、定電流源を外付けする構成に代えて、光電流・電圧変換回路と共に同一チップ内に集積されたフォトダイオードＰＤに発光ダイオードから光を照射してフォトダイオードＰＤを作動させることによって光電流・電圧変換回路を作動させて、そのときの出力を電圧計で測定して動作の良否を判定する試験方法によって実施される。
特開平１０−１３５７４７号公報（第２頁、第１，３図）特開平１０−５４８６０号公報（第３−４頁、第１，５図）

ところが、光電流・電圧変換回路に対する従来の各試験方法には、以下の問題点がある。すなわち、光電流・電圧変換回路の出力仕様のうちの上限電圧値または下限電圧値を測定する試験の場合、前者の試験方法では、インピーダンスの高い光電流・電圧変換回路の入力端子に定電流源を外付けして、この定電流源をフォトダイオードＰＤに代えて作動させることで、出力仕様のうちの上限電圧値を測定することができるが、定電流源と光電流・電圧変換回路の入力端子とを接続するケーブルの浮遊容量がインピーダンスの高い部位に接続されることに起因して、光電流・電圧変換回路において発振現象が生じたりして正確な試験が困難となる虞があるという問題点が存在している。また、後者の試験方法では、前者の試験方法での問題は生じないが、フォトダイオードＰＤに大きな光電流を発生させ得る大光量の発光ダイオードを用いる必要があり、試験コストが上昇するという問題点が存在している。

本発明は、かかる問題点を解決すべくなされたものであり、正確な試験を低コストで実施し得る光電流・電圧変換回路を提供することを主目的とする。

上記目的を達成すべく本発明に係る光電流・電圧変換回路は、受光素子と同一チップ上に配設されて、当該受光素子に流れる光電流を電圧に変換して出力する光電流・電圧変換回路であって、制御端子に基準電圧が印加された第１トランジスタと制御端子に前記受光素子が接続されると共に前記第１トランジスタと差動接続された第２トランジスタとで構成されるトランジスタ対、および当該トランジスタ対から出力される電圧を出力するバッファ回路を有する差動増幅回路と、当該差動増幅回路の出力信号を前記第２トランジスタの前記制御端子に帰還させる帰還回路と、制御信号によってオン・オフ制御されてオン状態のときに前記第１トランジスタおよび前記第２トランジスタのうちの一方のトランジスタの入力端子に定電流を供給することにより、前記トランジスタ対から出力される前記電圧の電圧値を上限電圧値および下限電圧値のいずれか一方に強制的に移行させる第１の定電流回路とを備えている。

また、本発明に係る光電流・電圧変換回路は、制御信号によってオン・オフ制御されてオン状態のときに前記第１トランジスタおよび前記第２トランジスタのうちの他方のトランジスタの入力端子に定電流を供給することにより、前記トランジスタ対から出力される前記電圧の電圧値を前記上限電圧値および前記下限電圧値の他方に強制的に移行させる第２の定電流回路を備えている。

本発明に係る光電流・電圧変換回路では、制御端子に基準電圧が印加された第１トランジスタと制御端子に受光素子が接続されると共に第１トランジスタと差動接続された第２トランジスタとで構成されるトランジスタ対を有する差動増幅回路のこのトランジスタ対のうちの一方のトランジスタの入力端子に定電流回路から定電流を供給可能となっている。したがって、この光電流・電圧変換回路によれば、試験のときに定電流回路からトランジスタ対のうちの一方のトランジスタに定電流を供給することにより、差動増幅回路のバランスを強制的に崩して、出力信号の電圧値を上限電圧値および下限電圧値のいずれか一方に強制的に移行させることができる。このため、光電流・電圧変換回路のインピーダンスの高い入力端子への定電流源の外付けを回避できるため、光電流・電圧変換回路に対して正確な試験を実施してその出力仕様（上限電圧値または下限電圧値）を精度良く測定することができる。また、大光量の発光ダイオードの使用を不要とすることができるため、試験コストを抑えることができる。

また、本発明に係る光電流・電圧変換回路によれば、トランジスタ対のうちの一方のトランジスタだけでなく、他方のトランジスタの入力端子にも定電流を供給し得る構成を採用したことにより、差動増幅回路のバランスを強制的に崩して、出力信号の電圧値を上限電圧値および下限電圧値のいずれにも移行させることができる。このため、光電流・電圧変換回路におけるインピーダンスの高い入力端子への定電流源の外付けや、大光量の発光ダイオードの使用を不要にしつつ、上限電圧値および下限電圧値を精度良く、しかも低コストで測定することができる。また、差動増幅回路のトランジスタ対の各トランジスタに対して定電流回路を対称に接続させることができるため、パターン配置に起因してトランジスタ対の各トランジスタに付加される浮遊容量をバランスさせる（等しい浮遊容量とする）ことができる。このため、定電流回路を作動させない通常動作（非試験動作）時における差動増幅回路を安定に作動させることができる結果、光電流から出力信号への電流−電圧変換を一層正確に実行させることができ、これにより、測定精度をより一層向上させることができる。

以下、本発明に係る光電流・電圧変換回路の最良の形態について、添付図面を参照して説明する。

最初に、光電流・電圧変換回路１の構成について、図面を参照して説明する。

図１に示す光電流・電圧変換回路１は、光情報媒体に対する再生動作を少なくとも実行する再生装置に使用される光ピックアップ用受光装置に組み込み可能に構成されている。具体的には、この光電流・電圧変換回路１は、同図に示すように、差動増幅回路２、帰還回路３および２つの定電流回路４，５を備え、フォトダイオード（受光素子）ＰＤと同一チップ（ウェハ）上に配設されて、フォトダイオードＰＤに流れる光電流Ｉｐを電流−電圧変換して出力信号Ｖｏｕｔとして回路外部に出力する。

差動増幅回路２は、図１に示すように、第１トランジスタ１１および第２トランジスタ１２で構成されるトランジスタ対ＴＰと、定電流源１３と、カレントミラー回路１４と、バッファ回路１５とを備えている。具体的には、トランジスタ対ＴＰは、第１トランジスタ（一例としてｎ型ＭＯＳＦＥＴ）１１のゲート端子（制御端子）に基準電圧Ｖｒｅｆが印加され、第１トランジスタ１１と差動接続された第２トランジスタ１２（一例としてｎ型ＭＯＳＦＥＴ）のゲート端子（制御端子）にフォトダイオードＰＤが接続されて構成されている。定電流源１３は、このように差動接続された第１および第２トランジスタ１１，１２の各ソース端子（出力端子）とグランドとの間に配設されて、各トランジスタ１１，１２の各ソース端子から流出する電流の総和を一定の電流値に維持しつつその電流を基準電位（一例としてグランド）に流出させる。カレントミラー回路１４は、２つのトランジスタ（一例としてｐ型ＭＯＳＦＥＴ）１６，１７で構成されて、第１および第２トランジスタ１１，１２の各ドレイン端子（入力端子）と電源Ｖｃｃとの間に配設されている。また、本例では、一例として、基準電圧Ｖｒｅｆは、基準電源１８によって生成される。また、カレントミラー回路１４は、本例ではトランジスタ対ＴＰの能動負荷として機能して、トランジスタ対ＴＰの増幅度を高めている。

バッファ回路１５は、電源Ｖｃｃにドレイン端子（入力端子）が接続されると共に、第２トランジスタ１２のドレイン端子（入力端子）にゲート端子（制御端子）が接続された第３トランジスタ（一例としてｎ型ＭＯＳＦＥＴ）１９と、第３トランジスタ１９のソース端子（出力端子）とグランドとの間に配設された定電流源２０とを備え、いわゆるソースフォロワ回路で構成されている。この構成により、バッファ回路１５は、第２トランジスタ１２のドレイン端子に生成される電圧Ｖｄを低インピーダンスで出力信号Ｖｏｕｔとして出力する。

帰還回路３は、一例として抵抗で構成されて、その一端側が第３トランジスタ１９のソース端子に接続され、かつその他端側が第２トランジスタ１２のゲート端子に接続されている。定電流回路４（本発明における第２の定電流回路）は、制御信号（デジタル信号）Ｓｃ１によってオン・オフ動作が制御可能に構成され、定電流回路５（本発明における第１の定電流回路）は、制御信号（デジタル信号）Ｓｃ２によってオン・オフ動作が制御可能に構成されている。一例として、各定電流回路４，５は、図２に示すように、第４トランジスタ（一例としてｐ型ＭＯＳＦＥＴ）２１およびスイッチ用トランジスタ２２（一例としてｐ型ＭＯＳＦＥＴ）をそれぞれ備えて同一に構成されている。この場合、第４トランジスタ２１は、そのゲート端子（制御端子）に基準電圧Ｖｒｅｆ１が印加されている。また、スイッチ用トランジスタ２２は、そのソース端子が第４トランジスタ２１のソース端子（入力端子）に接続され、そのドレイン端子が第４トランジスタ２１のゲート端子に接続されている。本例では、一例として基準電圧Ｖｒｅｆ１は、基準電源２３によって生成される。また、定電流回路４は、図１に示すように、電源Ｖｃｃと、差動増幅回路２における第１トランジスタ１１のドレイン端子との間に配設されている。また、定電流回路５は、電源Ｖｃｃと、差動増幅回路２における第２トランジスタ１２のドレイン端子との間に配設されている。

この構成により、各定電流回路４，５は、対応する制御信号Ｓｃ１，Ｓｃ２のレベルがＬｏｗとなったときには、第４トランジスタ２１のゲート端子の電位がソース端子の電位に規定されて第４トランジスタ２１がオフ状態に移行することで、定電流Ｉ１，Ｉ２の生成を行わないオフ状態に移行する。一方、各定電流回路４，５は、対応する制御信号Ｓｃ１，Ｓｃ２のレベルがＨｉｇｈとなったときには、第４トランジスタ２１のゲート端子に基準電圧Ｖｒｅｆ１が印加されて第４トランジスタ２１がオン状態に移行することで、定電流Ｉ１，Ｉ２の生成を行うオン状態に移行する。このように本例では、デジタル信号である制御信号Ｓｃ１，Ｓｃ２によって各定電流回路４，５のオン・オフ動作の制御が可能なため、簡易な制御信号Ｓｃ１，Ｓｃ２の生成回路によって光電流・電圧変換回路１に対する試験が簡易に実施し得るように構成されている。

次に、出力仕様の測定試験時における光電流・電圧変換回路１の動作について説明する。なお、フォトダイオードＰＤには光が照射されておらず、光電流Ｉｐが発生していないものとする。

電源Ｖｃｃが供給され、かつトランジスタ対ＴＰおよびカレントミラー回路１４のバランス（電流のバランス）が取れている状態において、制御信号Ｓｃ１のレベルをＬｏｗとし、かつ制御信号Ｓｃ２のレベルをＨｉｇｈとしたときには、定電流回路４がオフ状態に移行し、かつ定電流回路５がオン状態に移行して、定電流回路５から第２トランジスタ１２に対して定電流Ｉ２の供給が行われる。このため、トランジスタ対ＴＰのバランスが崩れて差動増幅回路２のトランジスタ対ＴＰを構成する第２トランジスタ１２のゲート−ソース間電圧が上昇し、帰還回路３によってフィードバックがかかっている状況下では第２トランジスタ１２のドレイン端子に生成される電圧Ｖｄも上昇して、上限電圧に達する。したがって、バッファ回路１５は、電圧値が光電流・電圧変換回路１の上限電圧値となる出力信号Ｖｏｕｔを出力する。

逆に、トランジスタ対ＴＰおよびカレントミラー回路１４のバランス（電流のバランス）が取れている状態において、制御信号Ｓｃ１のレベルをＨｉｇｈとし、かつ制御信号Ｓｃ２のレベルをＬｏｗとしたときには、定電流回路４がオン状態に移行し、かつ定電流回路５がオフ状態に移行する。これにより、定電流回路４から第１トランジスタ１１に対して定電流Ｉ１の供給が行われる。このため、トランジスタ対ＴＰのバランスが崩れて差動増幅回路２のトランジスタ対ＴＰを構成する第１トランジスタ１１のゲート−ソース間電圧が上昇し、また、これに対して第２トランジスタ１２のゲート−ソース間電圧が低下する。また、帰還回路３によってフィードバックがかかっている状況下では第２トランジスタ１２のドレイン端子に生成される電圧Ｖｄも低下して、下限電圧に達する。したがって、バッファ回路１５は、電圧値が光電流・電圧変換回路１の下限電圧値となる出力信号Ｖｏｕｔを出力する。

したがって、各制御信号Ｓｃ１，Ｓｃ２のレベルを上記のように変化させつつ、出力信号Ｖｏｕｔの電圧値を電圧計で測定する試験を実施することにより、光電流・電圧変換回路１から出力される出力信号Ｖｏｕｔの上限電圧値および下限電圧値を測定する試験が可能となる。

このように、この光電流・電圧変換回路１では、ゲート端子に基準電圧Ｖｒｅｆが印加された第１トランジスタ１１、およびゲート端子にフォトダイオードＰＤが接続されると共に第１トランジスタ１１と差動接続された第２トランジスタ１２を有する差動増幅回路２の各トランジスタ１１，１２のうちの一方のトランジスタのドレイン端子に定電流回路（定電流回路４，５のいずれか）から定電流（定電流Ｉ１，Ｉ２のいずれか）を供給可能となっている。したがって、この光電流・電圧変換回路１によれば、試験のときに定電流回路４，５のいずれかから各トランジスタ１１，１２のうちの一方のトランジスタに定電流Ｉ１，Ｉ２のいずれかを供給することにより、差動増幅回路２のバランスを強制的に崩して、出力信号Ｖｏｕｔの電圧値を上限電圧値および下限電圧値のいずれか一方に強制的に移行させることができる。このため、光電流・電圧変換回路１のインピーダンスの高い入力端子への定電流源の外付けを回避できるため、光電流・電圧変換回路１に対して正確な試験を実施してその出力仕様（上限電圧値または下限電圧値）を精度良く測定することができる。また、大光量の発光ダイオードの使用を不要とすることができるため、試験コストを抑えることができる。

また、この光電流・電圧変換回路１によれば、光電流・電圧変換回路１を構成する差動増幅回路２における差動接続された一対のトランジスタ１１，１２に対して定電流Ｉ１，Ｉ２を直接供給する構成のため、定電流Ｉ１，Ｉ２を生成する定電流回路４，５をチップ内におけるトランジスタ１１，１２に対して十分に近い位置に配設できるため、ノイズに対する耐性を十分に向上させることできる。さらに、各制御信号Ｓｃ１，Ｓｃ２としてデジタル信号を用いることにより、制御信号Ｓｃ１，Ｓｃ２にレベル変動が生じたとしても、定電流Ｉ１，Ｉ２に与える影響を排除することができる。したがって、この光電流・電圧変換回路１によれば、測定精度のさらなる向上を図ることができる。

また、この光電流・電圧変換回路１によれば、差動増幅回路２の各トランジスタ１１，１２のうちの一方のトランジスタだけでなく、他方のトランジスタのドレイン端子にも定電流を供給し得る構成を採用したことにより、差動増幅回路２のバランスを強制的に崩して、出力信号Ｖｏｕｔの電圧値を上限電圧値および下限電圧値のいずれにも移行させることができる。このため、光電流・電圧変換回路１におけるインピーダンスの高い入力端子への定電流源の外付けや、大光量の発光ダイオードの使用を不要にしつつ、上限電圧値および下限電圧値を精度良く、しかも低コストで測定することができる。また、差動増幅回路２の差動接続された各トランジスタ１１，１２に対して定電流回路４，５を対称に接続させることができるため、パターン配置に起因して差動増幅回路２の各トランジスタ１１，１２に付加される浮遊容量をバランスさせる（等しい浮遊容量とする）ことができる。このため、定電流回路４，５を作動させない通常動作（非試験動作）時における差動増幅回路２を安定に作動させることができる結果、光電流Ｉｐから出力信号Ｖｏｕｔへの電流−電圧変換を一層正確に実行させることができ、これにより、測定精度をより一層向上させることができる。

なお、本発明は、上記の構成に限定されない。例えば、１つの差動増幅回路２で構成される光電流・電圧変換回路１への適用について上記したが、他の型式の増幅回路を備えた光電流・電圧変換回路に対しても本発明を適用できるのは勿論である。一例として、図３に示すようなフォールデッドカスコード回路として構成された差動増幅回路２Ａを有する光電流・電圧変換回路１Ａに対して、本発明を適用した例について説明する。なお、光電流・電圧変換回路１と同一の構成については同一の符号を付して重複する説明を省略する。

差動増幅回路２Ａは、図３に示すように、第１トランジスタ１１および第２トランジスタ１２で構成されるトランジスタ対ＴＰと、定電流源１３と、カレントミラー回路１４Ａと、バッファ回路１５と、カスコード接続回路３１と、一対の定電流源３２，３３とを備え、全体としてフォールデッドカスコード回路として構成されている。具体的には、カレントミラー回路１４Ａは、２つのトランジスタ（一例としてｎ型ＭＯＳＦＥＴ）３４，３５で構成されて、カスコード接続回路３１とグランドとの間に配設されている。この構成により、カレントミラー回路１４Ａは、トランジスタ対ＴＰの能動負荷として機能する。

カスコード接続回路３１は、一例として、ゲート端子に共通の基準電圧Ｖｒｅｆ２が印加された２つのトランジスタ（一例としてｐ型ＭＯＳＦＥＴ）３６，３７で構成されている。この場合、トランジスタ３６は、そのドレイン端子がカレントミラー回路１４Ａのトランジスタ３４のドレイン端子に接続され、そのソース端子が定電流源３２を介して電源Ｖｃｃに接続されている。また、トランジスタ３７は、そのドレイン端子がカレントミラー回路１４Ａのトランジスタ３５のドレイン端子（およびゲート端子）に接続され、そのソース端子が定電流源３３を介して電源Ｖｃｃに接続されている。この構成により、トランジスタ対ＴＰとカレントミラー回路１４Ａとが、カスコード接続回路３１によって分離されて、電源Ｖｃｃとグランドとの間に非直列状態で配設されている。このため、トランジスタ対ＴＰとカレントミラー回路１４とがＶｃｃとグランドとの間に直列状態で配設される図１に示す構成と比較して、電源Ｖｃｃの電位とグランドの電位との間での動作電圧範囲に余裕が出る結果、電源Ｖｃｃの電位（電圧）をより低くした構成に対しても対応可能となる。また、トランジスタ対ＴＰとカレントミラー回路１４Ａとがカスコード接続回路３１によって分離される構成のため、トランジスタ対ＴＰのミラー容量（ゲート−ドレイン間容量）を低減することができ、その結果、動作の高速化が図られている。

このように構成された差動増幅回路２Ａに対して、定電流回路４は、電源Ｖｃｃとトランジスタ３６のソース端子（第２トランジスタ１２のドレイン端子）との間に接続され、定電流回路５は、電源Ｖｃｃとトランジスタ３７のソース端子（第１トランジスタ１１のドレイン端子）との間に接続されている。また、バッファ回路１５は、カスコード接続回路３１におけるトランジスタ３６のドレイン端子に生成される電圧Ｖｄ、つまりトランジスタ３６を介してトランジスタ対ＴＰから出力される電圧Ｖｄを低インピーダンスで出力信号Ｖｏｕｔとして出力する。

次いで、光電流・電圧変換回路１Ａの動作について説明する。なお、発明の理解を容易にするため、定電流源１３，３２，３３の各電流値が２×Ｉ、各定電流回路４，５の電流値がＩであるものとする。

この光電流・電圧変換回路１Ａでは、各定電流回路４，５がオフ状態のときには、トランジスタ対ＴＰおよびカレントミラー回路１４Ａがバランスの取れた状態で作動している。このため、トランジスタ対ＴＰの各トランジスタ１１，１２には電流（電流値Ｉ）が流れ、またカレントミラー回路１４Ａの各トランジスタ３４，３５にも電流（電流値Ｉ）が流れている。

このバランスの取れた状態において制御信号Ｓｃ１のレベルをＨｉｇｈとし、かつ制御信号Ｓｃ２のレベルをＬｏｗとしたときには、定電流回路４のみがオン状態に移行する。これにより、定電流回路４からの定電流Ｉ１（電流値Ｉ）の供給が開始されるため、カレントミラー回路１４Ａのトランジスタ３４に流れる電流の電流値は０．５×Ｉだけ増加して１．５×Ｉとなり、これに対応して他のトランジスタ３５に流れる電流の電流値も１．５×Ｉとなる。また、トランジスタ対ＴＰの第２トランジスタ１２に流れる電流の電流値も０．５×Ｉだけ増加して１．５×Ｉとなり、この結果、第１トランジスタ１１に流れる電流の電流値は０．５×Ｉに減少する。この際に、第２トランジスタ１２に流れる電流が増加する結果、第２トランジスタ１２のゲート−ソース間電圧が上昇し、カスコード接続回路３１のトランジスタ３６のドレイン端子の電圧Ｖｄも上昇して、バッファ回路１５からの出力信号Ｖｏｕｔの電圧も上昇する。

逆に、上記のバランスの取れた状態において制御信号Ｓｃ１のレベルをＬｏｗとし、かつ制御信号Ｓｃ２のレベルをＨｉｇｈとしたときには、定電流回路５のみがオン状態に移行する。これにより、定電流回路５からの定電流Ｉ２（電流値Ｉ）の供給が開始されるため、カレントミラー回路１４Ａのトランジスタ３５に流れる電流の電流値は０．５×Ｉだけ増加して１．５×Ｉとなり、これに対応して他のトランジスタ３４に流れる電流の電流値も１．５×Ｉとなる。また、トランジスタ対ＴＰの第１トランジスタ１１に流れる電流の電流値も０．５×Ｉだけ増加して１．５×Ｉとなり、この結果、対応して第２トランジスタ１２に流れる電流の電流値は０．５×Ｉに減少する。この際に、第２トランジスタ１２に流れる電流が減少する結果、第２トランジスタ１２のゲート−ソース間電圧が低下し、カスコード接続回路３１のトランジスタ３６のドレイン端子の電圧Ｖｄも低下して、バッファ回路１５からの出力信号Ｖｏｕｔの電圧も低下する。

このように、この光電流・電圧変換回路１Ａによれば、制御信号Ｓｃ１，Ｓｃ２の各レベルを制御することにより、バッファ回路１５から出力される出力信号Ｖｏｕｔの電圧を上昇させたり、低下させたりすることができ、また、この出力信号Ｖｏｕｔの電圧の上昇および低下の度合いは、例えば、定電流源１３，３２，３３の各電流値の設定によって大きくすることができるため、出力信号Ｖｏｕｔの電圧値を光電流・電圧変換回路１Ａの上限電圧値まで上昇させたり、下限電圧値まで低下させたりすることができる。

このため、この光電流・電圧変換回路１Ａにおいても、差動増幅回路２Ａのバランスを強制的に崩すことにより、光電流・電圧変換回路１Ａにおけるインピーダンスの高い入力端子への定電流源の外付けや、大光量の発光ダイオードの使用を不要にしつつ、上限電圧値および下限電圧値を精度良く、しかも低コストで測定することができる。

また、本発明は、上記した構成の増幅回路（トランジスタ１１，１２を１段で差動接続した増幅回路）以外の増幅回路、例えば差動接続されたトランジスタを多段に接続した増幅回路などにも適用することができる。

光電流・電圧変換回路１の回路図である。定電流回路４，５の回路図である。光電流・電圧変換回路１Ａの回路図である。従来の光電流・電圧変換回路５１の回路図である。

符号の説明

１，１Ａ光電流・電圧変換回路
２，２Ａ差動増幅回路
３帰還回路
４，５定電流回路
Ｉｐ光電流
１１第１トランジスタ
１２第２トランジスタ
ＰＤフォトダイオード
Ｖｏｕｔ出力信号

Claims

受光素子と同一チップ上に配設されて、当該受光素子に流れる光電流を電圧に変換して出力する光電流・電圧変換回路であって、
制御端子に基準電圧が印加された第１トランジスタと制御端子に前記受光素子が接続されると共に前記第１トランジスタと差動接続された第２トランジスタとで構成されるトランジスタ対、および当該トランジスタ対から出力される電圧を出力するバッファ回路を有する差動増幅回路と、
当該差動増幅回路の出力信号を前記第２トランジスタの前記制御端子に帰還させる帰還回路と、
制御信号によってオン・オフ制御されてオン状態のときに前記第１トランジスタおよび前記第２トランジスタのうちの一方のトランジスタの入力端子に定電流を供給することにより、前記トランジスタ対から出力される前記電圧の電圧値を上限電圧値および下限電圧値のいずれか一方に強制的に移行させる第１の定電流回路とを備えている光電流・電圧変換回路。
制御信号によってオン・オフ制御されてオン状態のときに前記第１トランジスタおよび前記第２トランジスタのうちの他方のトランジスタの入力端子に定電流を供給することにより、前記トランジスタ対から出力される前記電圧の電圧値を前記上限電圧値および前記下限電圧値の他方に強制的に移行させる第２の定電流回路を備えている請求項１記載の光電流・電圧変換回路。