[go: up one dir, main page]

JP4880101B1 - 不揮発性記憶装置及びその駆動方法 - Google Patents

不揮発性記憶装置及びその駆動方法 Download PDF

Info

Publication number
JP4880101B1
JP4880101B1 JP2011539840A JP2011539840A JP4880101B1 JP 4880101 B1 JP4880101 B1 JP 4880101B1 JP 2011539840 A JP2011539840 A JP 2011539840A JP 2011539840 A JP2011539840 A JP 2011539840A JP 4880101 B1 JP4880101 B1 JP 4880101B1
Authority
JP
Japan
Prior art keywords
resistance
resistance value
cell
state
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011539840A
Other languages
English (en)
Other versions
JPWO2012001944A1 (ja
Inventor
光輝 飯島
剛 高木
幸治 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011539840A priority Critical patent/JP4880101B1/ja
Application granted granted Critical
Publication of JP4880101B1 publication Critical patent/JP4880101B1/ja
Publication of JPWO2012001944A1 publication Critical patent/JPWO2012001944A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明に係る不揮発性記憶装置の駆動方法は、複数のメモリセル（１１）のうち、過剰低抵抗セルを検出するステップ（Ｓ１０１）と、負荷抵抗（１２１）の抵抗値を、第１の抵抗値より低い第２の抵抗値に変更するステップ（Ｓ１０３）と、過剰低抵抗セルと、第２の抵抗値の負荷抵抗（１２１）とで構成される直列回路に電圧パルスを印加することにより、過剰低抵抗セルに含まれる抵抗変化素子（１０５）を、第１の低抵抗状態より抵抗値が高い第２の高抵抗状態にするステップ（Ｓ１０４）とを含む。
【選択図】図９

Description

本発明は、不揮発性記憶装置及びその駆動方法に関し、特に、電圧パルスの印加により低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子と、ダイオードとを有する不揮発性記憶装置及びその駆動方法に関する。
近年、デジタル技術の進展に伴って携帯情報機器及び情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の半導体記憶装置（ＲｅＲＡＭ）の研究開発が進んでいる。
ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を不揮発的に記憶することが可能な素子のことをいう。相変化型素子（ＰＣＲＡＭ）では、電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する。一方、抵抗変化素子は、相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。
この抵抗変化素子を搭載した大容量の半導体記憶装置の一例として、クロスポイント型の半導体記憶装置が知られている。このようなクロスポイント型のＲｅＲＡＭの場合には、各メモリセルの不揮発性記憶素子に対してそれぞれ直列にダイオードを挿入することが行われている（例えば、特許文献１参照）。これにより、ワード線とビット線とが立体交差した交差部に形成される選択された不揮発性記憶素子（メモリセル）の抵抗値を読み取るときに、非選択の記憶素子を流れる電流（ｓｎｅａｋ ｃｕｒｒｅｎｔ）の影響を避けることができる。
図１０は、従来の抵抗変化素子を搭載した半導体記憶装置を示す図である。図１０に示す半導体記憶装置は、ビット線２１０とワード線２２０と、これらの各交点に形成されるメモリセル２８０とを有するクロスポイントメモリセルアレイである。また、電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化素子２６０と、双方向に電流を流せる非線形の電流−電圧特性を有する２端子のダイオード２７０とを直列接続することによりメモリセル２８０が形成されている。上部配線となるビット線２１０はダイオード２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０と電気的に接続されている。このダイオード２７０には、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、印加電圧の極性の双方向（正電圧側と負電圧側との両方）に対して非線形な電流−電圧特性を有するダイオード（バリスタなど）を用いることにより、大容量化を実現できる。
また、クロスポイント型のＲｅＲＡＭに可変負荷抵抗を接続した半導体記憶装置も提案されている（例えば、特許文献２参照）。
図１１は、従来の半導体記憶装置の選択されたメモリセルの抵抗変化素子と負荷回路と周辺回路との関係を示すブロック図である。
図１１に示す半導体記憶装置は、上記負荷回路の抵抗値を変化させることで、メモリセルのデータ書き換えにおいて、高抵抗状態、及び低抵抗状態の安定化が図れる。
特開２００６−２０３０９８号公報 特開２００７−１８８６０３号公報
しかしながら、特許文献１に記載されたようなダイオードを用いたクロスポイントメモリセルアレイでは、メモリセルに印加する電圧パルスによってダイオードに大きな電流が流れる。これにより、ダイオードが絶縁破壊されて実質的に短絡状態となることにより、メモリセルの不良が発生する場合がある。
あるメモリセルで上記のような不良が発生した場合、メモリセルが実質的に短絡状態（非常に低い抵抗値となる状態、以下、過剰低抵抗状態と呼ぶ）となる。これにより、不良のメモリセルと同じ行又は同じ列の他のメモリセルへアクセスする際の電流が全て実質的に短絡状態である不良のメモリセルに流れることとなる。結果として不良のメモリセルと同じ行又は同じ列の他の全てのメモリセルに対して書込み、又は読み出しが正しく行えなくなる問題があった。
また、特許文献２に記載されたような可変負荷回路を用いた書き換え方法では、ユニポーラ型の抵抗変化素子を安定に抵抗変化させるために抵抗変化素子に直列に接続された負荷抵抗を切り替えて書き込み動作させることが開示されている。しかし、上記過剰低抵抗状態は想定されておらず、対策も示されていない。
また、バイポーラ型の抵抗変化素子を高抵抗状態から低抵抗状態に変化させる場合、急激な低抵抗化現象で発生する過剰な電流を抑制するため、あらかじめ所定の負荷抵抗を抵抗変化素子に直列に接続して抵抗変化させる場合がある。しかし、例えば、メモリセルが上記のような過剰低抵抗状態になってしまった場合、メモリセルに書き換え電圧を加えても、印加された電圧の殆どが負荷抵抗に印加されてしまうため、抵抗変化素子には実効的に書き換えに必要な電圧を印加することができない。結果として、過剰低抵抗状態から復帰できないという問題があった。
本発明は、上記の課題を解決するためになされたもので、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることを有効に防止することができる不揮発性記憶装置及びその駆動方法を提供することを目的とする。
上記の目的を達成するために、本発明の一形態に係る不揮発性記憶装置の駆動方法は、非線形の電流−電圧特性を有するダイオードと、当該ダイオードに直列に接続されている抵抗変化素子とを含む複数のメモリセルと、前記複数のメモリセルに直列に接続される可変負荷抵抗とを備える不揮発性記憶装置の駆動方法であって、前記メモリセルと第１の抵抗値の前記可変負荷抵抗とで構成される直列回路に、第１の低抵抗化電気パルスを印加することにより、前記抵抗変化素子を第１の高抵抗状態から第１の低抵抗状態に変化させ、第１の高抵抗化電気パルスを印加することにより、前記抵抗変化素子を前記第１の低抵抗状態から前記第１の高抵抗状態に変化させて前記第１の低抵抗状態と第１の高抵抗状態との間を可逆的に遷移させ、前記複数のメモリセルのうち、前記第１の低抵抗状態より抵抗値が低い第２の低抵抗状態の抵抗変化素子を含む過剰低抵抗セルを検出する検出ステップと、前記可変負荷抵抗の抵抗値を、前記第１の抵抗値から、前記第１の抵抗値より低い第２の抵抗値に変更する第１可変抵抗値変更ステップと、前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗セルに含まれる前記抵抗変化素子を、前記第２の低抵抗状態から、前記第１の低抵抗状態より抵抗値が高い第２の高抵抗状態にする第２の高抵抗化書き込みステップとを含む。
これによれば、本発明の一形態に係る不揮発性記憶装置の駆動方法は、ダイオードが実質的に短絡状態になることにより不良が発生したメモリセル（過剰低抵抗セル）を検出する。さらに、当該駆動方法は、検出された過剰低抵抗セルに対して、可変負荷抵抗の抵抗値を減少させたうえで電圧パルスを印加することにより、当該メモリセルの高抵抗化を行う。これにより、高抵抗化のために過剰低抵抗セルに印加される電圧のほとんどは、可変負荷抵抗ではなく、抵抗変化素子に印加されるため、抵抗変化素子を高抵抗化することができる。よって、過剰低抵抗セルは過剰低抵抗状態から脱することができるため、不良となったメモリセルと同じ行又は同じ列に電流を流した際に、当該不良のメモリセルに過剰な電流が流れるのが防止できる。これにより、他のメモリセルを通常動作させることができる。
このように、本発明の一形態に係る不揮発性記憶装置の駆動方法は、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることを有効に防止することができる。
また、「ダイオードが実質的に短絡状態となったとき」とは、ダイオードが絶縁破壊することによって、正常時におけるダイオードのＯＮ状態の抵抗値より低い抵抗値を有する状態となったときを意味する。
また、前記第２の高抵抗状態の抵抗値は、前記第１の高抵抗状態より高くてもよい。
これによれば、本発明の一形態に係る不揮発性記憶装置の駆動方法は、不良のメモリセルに流れる電流をさらに低減できるので、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることをさらに防止することができる。
また、前記第２の高抵抗化書き込みステップは、前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に前記第２の高抵抗化電気パルスを印加する第１印加ステップと、前記第１印加ステップ後に、前記過剰低抵抗セルの抵抗値を読み出すステップと、前記読み出しステップにより前記過剰低抵抗セルに含まれる前記抵抗変化素子が前記第２の高抵抗状態になったか否かを判定する判定ステップと、前記判定ステップにおいて前記過剰低抵抗素子が前記第２の高抵抗状態になっていないと判定された場合、前記可変負荷抵抗の抵抗値を前記第２の抵抗値より低い第３の抵抗値にする第２可変抵抗値変更ステップと、前記過剰低抵抗素子と、前記第３の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗素子を前記第２の高抵抗状態にする第２印加ステップとを含み、前記判定ステップにおいて前記過剰低抵抗セルに含まれる前記抵抗変化素子が前記第２の高抵抗状態になるまで前記各ステップが繰り返されてもよい。
これによれば、本発明の一形態に係る不揮発性記憶装置の駆動方法は、第２の抵抗値の可変負荷抵抗を用いた高抵抗化により不良のメモリセルを高抵抗化できない場合でも、当該不良のメモリセルを高抵抗化できる。
また、前記可変負荷抵抗は、トランジスタを含み、前記第１可変抵抗値変更ステップでは、前記トランジスタのゲート電圧を変化させることにより、前記可変負荷抵抗の抵抗値をより低い抵抗値に変化させてもよい。
これによれば、本発明の一形態に係る不揮発性記憶装置の駆動方法は、メモリセルに接続される負荷抵抗の抵抗値の変更を容易に行える。
また、前記不揮発性記憶装置の駆動方法は、さらに、前記第２の高抵抗化書き込みステップの後、前記可変負荷抵抗の抵抗値を、前記第１の抵抗値よりも低い抵抗値から前記第１の抵抗値に変更する第２可変抵抗値変更ステップを含んでもよい。
これによれば、本発明の一形態に係る不揮発性記憶装置の駆動方法は、以降の処理において、通常の書き込み及び読み出し動作を行える。
また、前記メモリセルは、前記第１の高抵抗状態に対応する第１の論理値と、前記第１の低抵抗状態に対応する第２の論理値との、２値のみのデータを記憶してもよい。
また、本発明の一形態に係る不揮発性記憶装置は、基板の主面に平行に、第１の方向に所定の間隔で配置された複数の第１の配線と、前記基板の主面に平行にかつ前記第１の配線と立体交差するように、第２の方向に所定の間隔で配置された複数の第２の配線と、前記複数の第１の配線と、前記複数の第２の配線との交差点に配置され、非線形の電流−電圧特性を有するダイオードと、当該ダイオードに直列に接続されている抵抗変化素子とを含む２端子の複数のメモリセルの各端子がそれぞれ前記複数の第１の配線と前記複数の第２の配線に接続されたメモリセルアレイと、前記メモリセルアレイに含まれる前記メモリセルを選択し所定の書き込み及び読み出し電圧を前記選択されたメモリセルに印加するための行選択回路／ドライバ及び列選択回路／ドライバと、前記選択されたメモリセルの抵抗値を読み出すためのセンスアンプと、前記メモリセルアレイに直列に接続される可変負荷抵抗回路と、を備える不揮発性記憶装置であって、前記選択されたメモリセルに含まれる前記抵抗変化素子は、前記選択されたメモリセルと第１の抵抗値の前記可変負荷抵抗とで構成される直列回路に、第１の高抵抗化電気パルスが印加されることにより、第１の低抵抗状態から第１の高抵抗状態に変化し、第１の低抵抗化電気パルスが印加されることにより、前記第１の高抵抗状態から前記第１の低抵抗状態に可逆的に変化し、前記不揮発性記憶装置は、前記複数のメモリセルのうち、前記第１の低抵抗状態より抵抗値が低い第２の低抵抗状態の抵抗変化素子を含む過剰低抵抗セルを検出し、前記可変負荷抵抗の抵抗値を、前記第１の抵抗値から、前記第１の抵抗値より低い第２の抵抗値に変更し、前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗セルに含まれる前記抵抗変化素子を、前記第１の低抵抗状態より抵抗値が高い第２の高抵抗状態にする制御回路をさらに備える。
この構成によれば、本発明の一形態に係る不揮発性記憶装置は、ダイオードが実質的に短絡状態になることにより不良が発生したメモリセル（過剰低抵抗セル）を検出する。さらに、当該不揮発性記憶装置は、検出された過剰低抵抗セルに対して、可変負荷抵抗の抵抗値を減少させたうえで電圧パルスを印加することにより、当該メモリセルの高抵抗化を行う。これにより、高抵抗化のために過剰低抵抗セルに印加される電圧のほとんどは、可変負荷抵抗ではなく、抵抗変化素子に印加されるため、抵抗変化素子を高抵抗化することができる。よって、過剰低抵抗セルは過剰低抵抗状態から脱することができるため、不良となったメモリセルと同じ行又は同じ列に電流を流した際に、当該不良のメモリセルに過剰な電流が流れるのが防止できる。これにより、他のメモリセルを通常動作させることができる。
このように、本発明の一形態に係る不揮発性記憶装置は、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることを有効に防止することができる。
また、前記不揮発性記憶装置は、第２の高抵抗状態にした過剰低抵抗セルのアドレスを記録する記録部と、少なくとも１つの予備のメモリセルとをさらに備え、前記制御回路は、第２の高抵抗状態にした過剰低抵抗セルのアドレスを記録し、以降のメモリ動作時において前記過剰低抵抗セルのアドレスが指定された場合、予備のメモリセルのアドレスにアクセスするよう制御する機能を備えてもよい。
また、前記第２の高抵抗状態の抵抗値は、前記第１の高抵抗状態より高くてもよい。
この構成によれば、本発明の一形態に係る不揮発性記憶装置は、不良のメモリセルに流れる電流をさらに低減できるので、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることをさらに防止することができる。
また、前記制御回路は、過剰低抵抗セルを第２の高抵抗状態にした後、前記可変負荷抵抗回路の抵抗値を前記第１の抵抗値に戻すよう前記可変負荷抵抗回路を制御してもよい。
この構成によれば、本発明の一形態に係る不揮発性記憶装置は、以降の処理において、通常の書き込み及び読み出し動作を行える。
なお、本発明は、このような不揮発性記憶装置の駆動方法として実現できるだけでなく、当該駆動方法に含まれる特徴的なステップを手段とする不揮発性記憶装置として実現して実現できる。また、本発明は、当該駆動方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体及びインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
さらに、本発明は、このような不揮発性記憶装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現できる。
以上より、本発明は、１つの抵抗変化型不揮発性記憶素子と１つのダイオードとが直列に接続された１Ｄ１Ｒ型のメモリセルにおいて、ある不揮発性記憶素子において不良が発生した場合でも、不良の不揮発性記憶素子と同じ行又は同じ列の他の不揮発性記憶素子に対して書込み、又は読み出しが行えなくなることを有効に防止することができる不揮発性記憶装置及びその駆動方法を提供できる。
図１Ａは、本発明の第１の実施の形態に係るメモリセルの模式図である。 図１Ｂは、本発明の第１の実施の形態に係る半導体記憶装置の模式図である。 図２は、本発明の第１の実施の形態に係る半導体記憶装置の上面図である。 図３は、本発明の第１の実施の形態に係る半導体記憶装置の断面図である。 図４は、本発明の第１の実施の形態に係るダイオードの電流−電圧特性を示すグラフである。 図５Ａは、本発明の第１の実施の形態に係るメモリセルと負荷抵抗との接続関係を示す模式図である。 図５Ｂは、本発明の第１の実施の形態に係るメモリセルと負荷抵抗との接続関係を示す等価回路図である。 図６は、本発明の第１の実施の形態に係る抵抗変化状態を示すグラフである。 図７は、本発明の第２の実施の形態に係る不揮発性記憶装置のブロック図である。 図８Ａは、本発明の第２の実施の形態に係る負荷抵抗の一例を示す図である。 図８Ｂは、本発明の第２の実施の形態に係る負荷抵抗の一例を示す図である。 図９は、本発明の第２の実施の形態に係る不揮発性記憶装置による駆動方法のフローチャートである。 図１０は、従来の抵抗変化素子を搭載した半導体記憶装置を示す図である。 図１１は、従来の抵抗変化素子と負荷回路と周辺回路との関係を示すブロック図である。
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一又は相当する要素には同一の符号を付しその説明は省略する場合がある。
また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
（第１の実施の形態）
［概略構成］
図１Ａは、本発明の第１の実施の形態に係るメモリセル１１を示す概略回路図である。
図１Ｂは、本発明の第１の実施の形態に係る半導体記憶装置（メモリセルアレイ）１０を示す概略回路図である。
図２は、図１Ｂに示す半導体記憶装置１０の平面視における構成を示す概略平面図である。
図３は、図２に示すＸ−Ｘ面の概略断面図である。
図１Ａに示すように、本発明の第１の実施の形態に係るメモリセル１１は、ダイオード１１２と、抵抗変化素子１０５とが直列に接続された構成となっている。
図１Ｂに示すように、本発明の第１の実施の形態に係る半導体記憶装置１０は、行列状に配置された複数のメモリセル１１を備える。それぞれのメモリセル１１の一端は、第１の配線（ワード線）１０１に接続され、もう一端は、第２の配線（ビット線）１１９に接続される。このように、半導体記憶装置１０は、クロスポイント構造となっている。
例えば、図１Ｂに示すメモリセルＭ１１が過剰低抵抗状態の不良となった場合は、ワード線ＷＬ１とビット線ＢＬ１とがメモリセル１１によりショートした状態となり、同一行の他のメモリセル（Ｍ１０、Ｍ１２）及び同一列の他のメモリセル（Ｍ０１、Ｍ２１）に対して、書き込み、及び読み出しが正常に行えなくなる。
図２及び図３に示すように、本実施の形態に係る半導体記憶装置１０は、基板１００と、基板１００の主面上に互いに平行にかつ第１の方向（図２及び図３において左右方向）に延びるように配設された複数の第１の配線（ワード線）１０１と、該複数の第１の配線１０１の上方に基板１００の主面に平行な面内において互いに平行にかつ該複数の第１の配線１０１と立体交差するような第２の方向（図３において紙面に垂直な方向、図１Ｂにおいて上下方向）に延びるように配設された複数の第２の配線（ビット線）１１９と、第１の配線１０１と第２の配線１１９との立体交差部のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続するように設けられた複数のメモリセル（不揮発性記憶素子）１１を有する不揮発性記憶素子アレイと、を備えている。
抵抗変化素子１０５は、下部電極（第１の電極）１０６と、上部電極（第２の電極）１０８と、下部電極１０６と上部電極１０８との間に介挿された抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
ダイオード１１２は、下部電極（第３の電極）１１３と、上部電極（第４の電極）１１５と、下部電極１１３と上部電極１１５との間に介挿された絶縁体層又は半導体層１１４とを備えている。下部電極１１３と絶縁体層又は半導体層１１４とは物理的かつ電気的に接触してショットキー接合を形成しており、上部電極１１５と絶縁体層又は半導体層１１４とは物理的かつ電気的に接触してショットキー接合を形成している。
基板１００の上には、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上には、基板１００の主面側（図３の上方向）から見て第１の配線１０１の上に等間隔で並ぶように、複数の抵抗変化素子１０５が形成されている。
第１の配線１０１とその上方にある抵抗変化素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグ１０３によって接続されている。
第１の層間絶縁層１０２の上には、抵抗変化素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上には、基板１００の主面側から見て抵抗変化素子１０５と重なる位置に、複数のダイオード１１２が形成されている。抵抗変化素子１０５の上部電極１０８とダイオード１１２の下部電極１１３とは、第２のコンタクトプラグ１１０によって抵抗変化素子１０５の抵抗変化層１０７及びダイオード１１２の半導体層１１４のいずれにも直接的に接触することなく接続されている。
第２の層間絶縁層１０９の上には、ダイオード１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上には、基板１００の主面側から見て第１の配線１０１と直交しかつ抵抗変化素子１０５及びダイオード１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にあるダイオード１１２の上部電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第３のコンタクトプラグ１１７によって接続されている。
上記の通り、メモリセル１１は、第１の配線１０１と抵抗変化素子１０５の下部電極１０６との間に設けられそれらを互いに導通する第１のコンタクトプラグ１０３と、抵抗変化素子１０５の上部電極１０８とダイオード１１２の下部電極１１３との間に設けられそれらを互いに導通する第２のコンタクトプラグ１１０と、ダイオード１１２の上部電極１１５と第２の配線１１９との間に設けられそれらを互いに導通する第３のコンタクトプラグ１１７とを備えている。
また、第３の層間絶縁層１１６の上には、厚み方向から見てメモリセル１１が並ぶ領域の外に、第２の配線１１９と平行に、第２の方向に延びた引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とは、それぞれ第１の層間絶縁層１０２、第２の層間絶縁層１０９及び第３の層間絶縁層１１６を貫通するように形成された第４のコンタクトプラグ１１８によって接続されている。
第１の配線１０１、第２の配線１１９、及び引き出し配線１２０は、例えばアルミ又は銅などの導電性材料によって構成される。第１の層間絶縁層１０２、第２の層間絶縁層１０９及び第３の層間絶縁層１１６は、例えば酸化シリコンなどの絶縁材料によって構成される。
第１のコンタクトプラグ１０３を除く第２のコンタクトプラグ１１０、第３のコンタクトプラグ１１７及び第４のコンタクトプラグ１１８は、例えばタングステンや銅などの導電性材料によって構成される。
かかる構成により、半導体記憶装置１０を基板１００の主面側から見て、互いに交差する第１の配線１０１と第２の配線１１９との立体交差部のそれぞれにメモリセル１１が設けられている、クロスポイント型のメモリセルアレイを備えた半導体記憶装置１０が実現される。
［抵抗変化素子の構成］
本実施の形態における抵抗変化素子１０５の抵抗変化層１０７は、酸素不足型の遷移金属酸化物を含む。ここで、酸素不足型の遷移金属酸化物とは、化学量論的な酸化物と比較して酸素の含有量［原子比：総原子数に占める酸素原子数の割合］が少ない遷移金属酸化物をいう。例えば遷移金属がタンタル（Ｔａ）の場合には、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａとＯの原子数の比率（Ｏ／Ｔａ）は２．５である。したがって、酸素不足型のタンタル酸化物は、ＴａとＯの原子比は０より大きく、２．５より小さいことになる。
抵抗変化層１０７は、タンタルの酸素不足型酸化物（ＴａＯｘ：０＜ｘ＜２．５）又はハフニウムの酸素不足型酸化物（ＨｆＯｘ：０＜ｘ＜２．０）で構成することができるが、タンタルの酸素不足型酸化物又はハフニウムの酸素不足型酸化物に代えて、ジルコニウムの酸素不足型酸化物など、その他の遷移金属酸化物を用いてもよい。また、酸素不足型の遷移金属酸化物で構成された抵抗変化層は、異なる酸素含有率の遷移金属酸化物で構成された積層構造を有していてもよい。例えば上部電極側に高酸素含有率抵抗変化層（高抵抗層）を配置し、下部電極側に低酸素含有率抵抗変化層（低抵抗層）を配置する。この場合、下部電極を基準にして上部電極に第１の閾値以上の正の電圧パルスを印加した場合、抵抗変化層は高抵抗化し、絶対値が第２の閾値以上の負の電圧パルスを印加した場合、抵抗変化層は低抵抗化する。抵抗変化層を低抵抗化する場合は、所定の電流値で電流制限するように構成してもよい。電流制限する方法としては抵抗変化素子にトランジスタ又は負荷抵抗を直列に接続する構成としてもよい。これらの抵抗変化層は、可逆的に安定した抵抗値の切り換え特性を示す。
本実施の形態においては、極性の異なる電気パルスで抵抗変化素子１０５の抵抗値を切り換える。高抵抗化時（リセット動作時）には、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号）が印加され、電流は上部電極１０８から下部電極１０６へと流れる。これにより、上部電極側では抵抗変化層１０７から電極へと電子が奪われることにより、抵抗変化層１０７の材料が酸化され、その抵抗値が上昇する。
低抵抗化時（セット動作時）には、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号）が印加され、電流は下部電極１０６から上部電極１０８へと流れる。これにより、上部電極側では電極から抵抗変化層１０７へと電子が付与されることにより、抵抗変化層１０７の材料が還元され、その抵抗値が低下する。
上部電極１０８には、抵抗変化層を構成する金属より標準電極電位が高い材料、例えば白金（Ｐｔ）又はイリジウム（Ｉｒ）等を用い、下部電極１０６には上部電極材料より標準電極電位が低い材料、例えばタンタル窒化物（ＴａＮ）等、を用いる。これにより、上部電極近傍の抵抗変化層において抵抗変化現象を選択的に発現させることができる。
抵抗変化層１０７の膜厚は、例えば５０〜２００ｎｍとすることができる。積層構造の抵抗変化層とする場合、高抵抗層の膜厚は１〜１０ｎｍとすることができる。このような膜厚とすることにより、５Ｖ以下の低電圧で安定的に抵抗変化を起こすことができる。
［ダイオードの構成］
本実施の形態においては、前述のように、絶対値がある閾値以上の極性の異なる電気パルスを抵抗変化素子１０５の両電極間に印加することで抵抗変化素子１０５の抵抗値を切り換える。したがって、メモリセル１１では両電極間にいずれの方向にも電流が流れる必要がある。よって、メモリセルが選択されたときに抵抗変化素子１０５に双方向に電流を流し、メモリセルが非選択のときに抵抗変化素子１０５に電流を流さない機能を有する双方向のダイオード１１２が適用される。ダイオード１１２は、非線形の電流−電圧特性を有する素子であり、印加電圧の絶対値が臨界電圧未満では抵抗値が大きく（オフ状態）、印加電圧の絶対値が正又は負の臨界電圧の絶対値以上では抵抗値が極端に小さくなる（オン状態）素子である。
本実施の形態におけるダイオード１１２は、例えば、タンタル窒化物で構成される下部電極１１３と、Ｓｉ３Ｎ４より窒素含有率が小さい窒素不足型のシリコン窒化膜で構成される半導体層１１４と、タンタル窒化物で構成される上部電極１１５とを備えたＭＳＭダイオードとして構成される。半導体層１１４の厚みは例えば３〜２０ｎｍとすることができる。シリコン窒化膜は窒素含有率を小さくすることにより半導体特性を有するように形成することができ、ＭＳＭダイオードとして構成されるダイオード１１２を簡単な製造プロセスにより作製することができる。窒素不足型のシリコン窒化膜（ＳｉＮｚ：０＜ｚ＜１．３３）は、例えばＳｉターゲットを用いた窒素ガス雰囲気中でのリアクティブスパッタリングにより形成することができる。このとき、室温条件で、チャンバーの圧力を０．１Ｐａ〜１Ｐａとし、Ａｒ／Ｎ２流量を１８ｓｃｃｍ／２ｓｃｃｍとして作製すればよい。
図４に、上記のような方法で作製した双方向ダイオード１１２の正側のＩＶカーブ（電流−電圧特性）を示す（負側は符号が逆になるだけで同様のため図示せず）。
実際には、製造中の加工ばらつき等により、ダイオード１１２のＩＶカーブにもばらつきが生じる。図４に示すＩＶカーブ２１及び２２は、そのばらつきの例を示している。
また、図４に示すように、ダイオード１１２の両端に加える電圧を増加させると電流も増加し、ダイオード１１２はやがて絶縁破壊（ブレークダウン）状態となる。
絶縁破壊前の最大電圧（ダイオード１１２に印加できる最大の電圧）及び最大電流（ダイオード１１２に流すことのできる最大の電流）は、ＩＶカーブ２１では３．２Ｖ、１８０μＡ、ＩＶカーブ２２では３、４Ｖ、２５０μＡ、となっている。
なお、ここでは、ダイオード１１２がＭＳＭ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｔａｌ）ダイオードの例を示したが、ダイオード１１２は、下部電極１１３と上部電極１１５との間に絶縁体層を備えたＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｒｔｏｒ Ｍｅｔａｌ）ダイオードであってもよい。その場合、絶縁体層の材料としてはＳｉＯ２、Ｓｉ３Ｏ４、又はＴａ２Ｏ５等を用いることができる。なお、オン状態において、より大きな電流を流したい場合、ＭＳＭダイオードの方が有利である。
［正常時におけるメモリセルの動作］
以下では、抵抗変化層１０７としてタンタルの酸素不足型酸化物（膜厚：約３０ｎｍ）を用いた抵抗変化素子１０５と、半導体層１１４として窒素不足型窒化シリコンを用いたダイオード１１２とを直列接続したときの特性について説明する。
図５Ａは本実施の形態に係るメモリセル１１の模式図である。
図５Ｂは本実施の形態に係るメモリセル１１の等価回路図である。
図６は上記メモリセルに電圧パルスを印加した場合における抵抗値の変化を示したグラフである。
図５Ａに示すように、メモリセル１１はダイオード１１２と抵抗変化素子１０５との直列接続で構成されている。更に、抵抗変化動作を安定化させるために、負荷抵抗１２１がメモリセル１１に直列に接続されている。
抵抗変化素子１０５は、メモリセル１１と負荷抵抗１２１とで構成される直列回路に電気パルスが印加されることにより、第１の低抵抗状態（ＬＲ状態）と第１の低抵抗状態より抵抗値が高い第１の高抵抗状態（ＨＲ状態）との間を可逆的に遷移する。
なお、以下では、ＬＲ状態の抵抗変化素子１０５を含むメモリセル１１を、ＬＲ状態のメモリセル１１と呼び、ＨＲ状態の抵抗変化素子１０５を含むメモリセル１１を、ＨＲ状態のメモリセル１１と呼ぶ。
負荷抵抗１２１は、例えば、ポリシリコン抵抗、不純物拡散層抵抗、又はトランジスタのＯＮ抵抗で構成される。なお、負荷抵抗１２１は、その他、特許文献２で示されているような種々の方法で実現されてもよい。
図５Ｂに、図５Ａに示す構成の等価回路図を示す。
書き換え動作時（第１の高抵抗化時及び第１の低抵抗化時）には、メモリセル１１と負荷抵抗１２１とで構成される直列回路の両端に、電圧Ｖｗ（第１の高抵抗化時と第１の低抵抗化時とでは極性と絶対値とが異なる）を印加する。
書き換え電圧Ｖｗは、ダイオード１１２、抵抗変化素子１０５、及び負荷抵抗１２１のそれぞれの抵抗値に対応して分圧され、Ｖｗ＝Ｖｄ＋Ｖｒ＋Ｖｘとなる。ここで、Ｖｄはダイオード１１２の両端の電圧であり、Ｖｒは抵抗変化素子１０５の両端の電圧であり、Ｖｘは負荷抵抗１２１の両端の電圧である。
例えば、抵抗変化素子１０５が抵抗変化する際（例えば低抵抗化時）に流れる電流を１００μＡとした場合、図４に示すダイオード１１２のＩＶカーブ２１より、Ｖｄは約３Ｖとなる。
よって、Ｖｗ＝６．５Ｖとすると、Ｖｗ−Ｖｄ＝Ｖｒ＋Ｖｘ＝３．５Ｖとなる。また、負荷抵抗１２１の抵抗値を５０００Ωとすると、Ｖｘ＝０．５Ｖ、Ｖｒ＝３．０Ｖとなる。
この状態で電圧パルス印加中に、あるメモリセル１１のダイオード１１２が絶縁破壊したとする。この場合、ダイオード１１２に掛かる電圧は極めて小さくなるので、Ｖｗ＝Ｖｒ＋Ｖｘ（Ｖｄ≒０Ｖ）となる。つまり、書き換え電圧Ｖｗは、抵抗変化素子１０５と負荷抵抗１２１とに分圧される。
この際、負荷抵抗１２１の抵抗値を５０００Ωとしたので、抵抗変化素子１０５の低抵抗状態（ＬＲ状態）の抵抗値が５０００Ωの場合は、Ｖｒ＝Ｖｘ＝６．５／２＝３．２５Ｖとなる。
さらに、負荷抵抗１２１の抵抗値＞ＬＲ状態の抵抗値、の場合には、実効的に抵抗変化素子１０５に印加される電圧Ｖｒは、さらに減少してしまうことになる。
以下、図６に示すパルス抵抗変化グラフを用いて説明する。
図６に示す「通常の抵抗変化動作」例においては、下部電極１０６と上部電極１１５との間に、下部電極１０６を基準として上部電極１１５に、第１の高抵抗化電圧パルスとして電圧値が＋６．５Ｖでパルス幅が５００ｎｓの電圧パルスと、第１の低抵抗化電圧パルスとして電圧値が―５．５Ｖでパルス幅が５００ｎｓの電圧パルスとが交互に印加されている。
また、図６の縦軸の抵抗値は、抵抗変化素子１０５とダイオード１１２とで構成されるメモリセル１１と負荷抵抗１２１との抵抗値の合計である。図６に示すように、第１の高抵抗化電圧パルス（例えば電圧値が＋６．５Ｖ）を印加すると抵抗値は第１の高抵抗状態（例えば５００ｋΩ程度）となる。逆に、第１の低抵抗化電圧パルス（例えば電圧値が−５．５Ｖ）を印加すると抵抗値は第１の低抵抗状態（例えば１００ｋΩ程度）となる。第１の低抵抗化電圧パルスを印加したとき、第１の動作電流（例えば、±１００〜２００μＡ程度）が抵抗変化素子１０５に流れる。なお、これらの抵抗値の読み出しには第１の読み出し電圧（例えば３．５Ｖ）を用い、負荷抵抗１２１の抵抗値は例えば５０００Ωである。
［ダイオード破壊〜過剰低抵抗〜高抵抗化処理動作］
図６に示す「ダイオード破壊」点以降は、メモリセル１１のダイオード１１２が絶縁破壊して短絡を起こしている状態である。
その結果、抵抗変化レンジが下方向にシフトして、抵抗変化素子１０５は、第１の低抵抗状態（ＬＲレベル）よりも抵抗値が低い、過剰低抵抗状態（第２の低抵抗状態）となる。
この状態で、続けて第１の高抵抗化電圧パルス及び第１の低抵抗化電圧パルスを継続して印加しても、メモリセル１１の抵抗値はＬＲレベルより低い過剰低抵抗状態を維持していることが分かる。
次に、過剰低抵抗状態のメモリセル１１を高抵抗化するために第２の高抵抗化電圧をメモリセル１１に印加する。この際、抵抗変化素子１０５に実効的に印加される電圧を増やすために、負荷抵抗１２１を通常動作時よりも低い抵抗値の負荷抵抗に切り替える。図６の例では、負荷抵抗１２１の抵抗値を５０００Ωから０Ωに変更して、第２の高抵抗化電圧（例えば＋１０Ｖ）を印加した。その結果、メモリセル１１は第２の低抵抗状態から脱し、第２の高抵抗状態（ここでは１００ＭΩ以上）まで高抵抗化される。
また、第２の高抵抗状態に高抵抗化された後に、メモリセル１１に再び第１の高抵抗化電圧パルス及び第１の低抵抗化電圧パルスを印加しても、当該メモリセル１１は低抵抗化しないことが確認されている。
なお、図６の例では、第２の高抵抗化処理時において、負荷抵抗１２１の抵抗値を０Ωにしたが、当該負荷抵抗１２１の抵抗値は、高抵抗化処理に十分な実効電圧を得られるように調整すればよいので、０Ωである必要は無い。つまり、高抵抗化処理時において、負荷抵抗１２１の抵抗値は、通常動作時よりも低い抵抗値であればよい。また、上記説明では高抵抗化電圧として＋１０Ｖを印加しているが、それ以外の電圧値であってもよい。
実際には、電圧パルス発生回路からメモリセル１１に至るまでの配線抵抗、及びコンタクト抵抗などの負荷抵抗が数百〜１０００Ω程度存在する場合が多い。
また、図６の例では、極端に高いレベルまで高抵抗化処理を行っているが、少なくとも通常動作時のＬＲレベルよりも高いレベルまで高抵抗化を行えば、不良メモリセルと同一行、又は同一列に存在する他のメモリセルの動作は阻害されない。
以上により、ダイオード破壊によって生じた過剰低抵抗不良メモリセルを高抵抗化することができる。これにより、該不良メモリセルに流れる電流が減少するため、不良メモリセルと同一行、及び同一列に存在する他のメモリセルの動作は阻害されなくなる。
上記のように第２の高抵抗状態にされた不良メモリセルのアドレスは別途記録され、以降のメモリ動作において当該不良メモリセルのアドレスは選択されないよう、メモリ装置の周辺回路で制御される。この一例については、以下の第２の実施の形態で説明する。
（第２の実施の形態）
次に、第２の実施の形態では、第１の実施の形態で説明した半導体記憶装置（メモリセルアレイ）１０を有する不揮発性記憶装置について説明する。
図７に、メモリセル１１を複数個含む不揮発性記憶装置（以下、単に「メモリ装置」とも呼ぶ）２００の概略構成図を示す。
図８Ａ及び図８Ｂは、負荷抵抗１２１の一例を示す図である。
図９は、過剰低抵抗状態の不良ビットの高抵抗化書き込み処理のフローチャートである。
図７に示すメモリ装置２００は、ワード線１０１とビット線１１９とが立体的に交差する点にメモリセル１１を介在させたクロスポイント型である。また、メモリ装置２００は、第１の実施の形態で説明した構造のメモリセル１１が複数個（例えば、２５６個）配置されたメモリセルアレイ１０を備える。
メモリ装置２００は、メモリ本体部２０１を含む。このメモリ本体部２０１は、メモリセルアレイ１０と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、ビット線１１９の電位を増幅するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７と、可変負荷抵抗回路２１１とを具備している。また、メモリ装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリセルアレイ１０は、第１の実施の形態で説明した不揮発性記憶素子がメモリセル１１としてマトリクス状に整列されたものである。そして、メモリセルアレイ１０は半導体基板の上に互いに平行に形成された複数のワード線１０１（ＷＬ０、ＷＬ１、ＷＬ２、・・・）と、これらの複数のワード線１０１の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線１０１に立体交差するように形成された複数のビット線１１９（ＢＬ０、ＢＬ１、ＢＬ２、・・・）とを備えている。
また、これらの複数のワード線１０１と複数のビット線１１９との立体交差点に対応してマトリクス状に設けられた複数のメモリセル１１（Ｍ００、Ｍ０１、Ｍ０２、・・・、Ｍ１０、Ｍ１１、Ｍ１２、・・・、Ｍ２０、Ｍ２１、Ｍ２２、・・・）が設けられている。
ここで、メモリセル１１は、第１の実施の形態に係る不揮発性記憶素子（メモリセル１１）に相当し、半導体基板の上に酸素不足型タンタル酸化物を含む抵抗変化層で構成される抵抗変化素子１０５が形成され、その抵抗変化素子１０５に直列に双方向ダイオード（ここでは、ＭＳＭダイオード１１２）が接続された構成になっている。
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて、行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセル１１のうち、選択される特定のメモリセル１１のアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路２０９は、情報の書き込みサイクルにおいては、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し用電圧の印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線１０１のうちのいずれかを選択し、その選択されたワード線１０１に対して、所定の電圧を印加する。
また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線１１９のうちのいずれかを選択し、その選択されたビット線１１９に対して、書き込み用電圧又は読み出し用電圧を印加する。これらの行選択回路／ドライバ２０３及び列選択回路／ドライバ２０４は、メモリセルアレイ１０から少なくとも一つのメモリセル１１を選択する選択回路を構成している。
書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線１０１に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線１１９に対して書き込み用電圧の印加を指示する信号を出力する。
さらに、書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、可変負荷抵抗回路２１１に対して、選択されたワード線１０１に対して第１の抵抗値の負荷抵抗１２１を接続することを指示する信号を出力する。
可変負荷抵抗回路２１１は、図８Ａや図８Ｂに例示するような、抵抗値を変更可能な負荷抵抗１２１を含む。この可変負荷抵抗回路２１１は、選択されたワード線１０１に負荷抵抗１２１を接続する。また、可変負荷抵抗回路２１１は、負荷抵抗１２１の抵抗値を、例えば、第１の抵抗値と、当該第１の抵抗値より小さい第２の抵抗値と、当該第２の抵抗値より小さい第３の抵抗値との間で、多段階で切り替えるようにしてもよい。
例えば、図８Ａに示すように、負荷抵抗１２１は、トランジスタ１３０を用いて構成することができる。この場合、可変負荷抵抗回路２１１は、トランジスタ１３０のゲート電圧を変更することにより、トランジスタ１３０のオン抵抗を変更する。これにより、可変負荷抵抗回路２１１は、負荷抵抗１２１の抵抗値を変更する。
また、図８Ｂに示すように、負荷抵抗１２１は、並列に接続されたトランジスタ１３１と、抵抗１３２とを備えて構成してもよい。この場合、可変負荷抵抗回路２１１は、トランジスタ１３１のオン及びオフを切り替えることにより、負荷抵抗１２１の抵抗値を変更する。
また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となるビット線１１９の電位を増幅する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。つまり、センスアンプ２０６は、選択回路（行選択回路／ドライバ２０３及び列選択回路／ドライバ２０４）で選択されたメモリセル１１に含まれる抵抗変化素子１０５が高抵抗状態及び低抵抗状態のいずれであるかを判別する。
したがって、ＭＳＭダイオード１１２と抵抗変化素子１０５とが直列に接続されたメモリセル１１において、書き込みのときにはＭＳＭダイオード１１２は高い印加電圧が印加されたＯＮ状態となる。これにより、効率よく抵抗変化素子１０５に大きい電圧が印加されるので、メモリセル１１に対して安定した書き込みが行える。
また、読み出しのときにはＭＳＭダイオード１１２は、書き込みの印加電圧より低い印加電圧が印加される。これにより、抵抗変化素子１０５には比較的小さい電圧しか印加されないことにより、効率よく書き込みディスターブを防止することができる。また、ＭＳＭダイオード１１２により、ノイズ及びクロストークが抵抗変化素子１０５に影響することを効率よく阻止することができるので、メモリセル１１の誤動作の発生を防止することができる。
このように、本実施の形態におけるメモリ装置２００は本発明の第１の実施の形態で示したメモリセル１１を用いて構成される。
本実施の形態におけるメモリ装置２００は、さらに第２の高抵抗状態にした過剰低抵抗セルのアドレスを記録する過剰低抵抗セルアドレス記録部と、少なくとも１つの予備のメモリセルを備え（図示せず）、制御回路２０９は、第２の高抵抗状態にした過剰低抵抗セルのアドレスを過剰低抵抗セルアドレス記録部に記録し、以降のメモリ動作時において前記過剰低抵抗セルのアドレスが指定された場合、予備のメモリセルのアドレスにアクセスするよう制御する機能を備えていてもよい。
以下、メモリ装置２００の動作を説明する。図９は、メモリ装置２００による、過剰低抵抗状態のメモリセル１１（以下、過剰低抵抗セル）に対する高抵抗化書き込み処理のフローチャートである。
なお、通常の書き込み処理及び読み出し処理時には、制御回路２０９は、負荷抵抗１２１の抵抗値を第１の抵抗値にする。また、制御回路２０９は、通常の書き込み処理時には、メモリセル１１と第１の抵抗値の負荷抵抗１２１とで構成される直列回路に電圧パルスを印加することにより、抵抗変化素子１０５をＬＲ状態とＨＲ状態との間で可逆的に遷移させる。
まず、制御回路２０９は、不良ビットである過剰低抵抗セルを検出する（Ｓ１０１）。
例えば、メモリセル１１が過剰低抵抗セルかどうかを判定する場合、制御回路２０９は、メモリセル１１に第１の抵抗値の負荷抵抗１２１が接続された状態の抵抗値を測定する。
次に、制御回路２０９は、上記で測定した抵抗値が、ＬＲレベルよりも所定の値以上低いかどうかを判定する。例えば、制御回路２０９は、上記で測定した抵抗値が、ＬＲレベル×７０％以下なら過剰低抵抗セルと判定する。
また、上記ステップＳ１０１は、例えば、通常の書き込み処理時のベリファイ動作時に行われる。また、上記ステップＳ１０１は、具体的には、制御回路２０９がセンスアンプ２０６を制御することにより行なわれる。
処理対象のメモリセル１１が過剰低抵抗セルではない場合（Ｓ１０２でＮｏ）、制御回路２０９は、処理対象のメモリセル１１が正常である判断して処理を終了する。
一方、処理対象のメモリセル１１が過剰低抵抗セルであると判定された場合（Ｓ１０２でＹｅｓ）、制御回路２０９は、可変負荷抵抗回路２１１を制御することにより、メモリセル１１に接続された負荷抵抗１２１の抵抗値を第１の抵抗値から当該第１の抵抗値より小さい第２の抵抗値に切り替える（Ｓ１０３）。例えば、第１の抵抗値は５０００Ωであり、第２の抵抗値は１０００Ωである。これは前述したように実効的に抵抗変化素子１０５に印加される電圧を増やすためである。
続けて、制御回路２０９は、過剰低抵抗セルと、第２の抵抗値の負荷抵抗１２１とで構成される直列回路に電圧パルスを印加することにより、過剰低抵抗セルをＬＲ状態より抵抗値が高い第２の高抵抗状態にする。
具体的には、制御回路２０９は、書き込み回路２０５を制御することにより、メモリセル１１と第２の抵抗値の負荷抵抗１２１とで構成される直列回路の両端に、第２の高抵抗化書き込み電圧パルス、例えば＋６〜１０Ｖ、パルス幅５００ｎｓを印加する（Ｓ１０４）。
次に、制御回路２０９は、センスアンプ２０６を制御することにより、ステップＳ１０４により、過剰低抵抗セルが第２の高抵抗状態になったか否かを判定する（Ｓ１０５）。例えば、上記パルス印加後のメモリセル１１の抵抗値が、ＬＲレベルよりも高いかどうかを判定する。
上記パルス印加後のメモリセル１１の抵抗値が、ＬＲレベルよりも小さい場合（Ｓ１０６でＮｏ）、制御回路２０９は、可変負荷抵抗回路２１１を制御することにより、負荷抵抗１２１の抵抗値を更に小さい第３の抵抗値に切り替える（Ｓ１０９）。そして、制御回路２０９は、書き込み回路２０５を制御することにより、過剰低抵抗セルと、第３の抵抗値の負荷抵抗１２１とで構成される直列回路に電圧パルスを印加することにより、過剰低抵抗セルを第２の高抵抗状態にする処理（Ｓ１０４）を繰り返す。例えば、第３の抵抗値は１００Ωである。
一方、上記パルス印加後のメモリセル１１の抵抗値が、ＬＲレベルよりも大きい場合（Ｓ１０６でＹｅｓ）、つまり、過剰低抵抗セルが第２の高抵抗状態になった場合、制御回路２０９は、可変負荷抵抗回路２１１を制御することにより、負荷抵抗１２１を再び第１の抵抗値（５０００Ω）に戻す（Ｓ１０７）。
なお、上記ステップＳ１０５における高抵抗化書き込み処理後の判定レベルは、ＨＲレベル（ＨＲ状態の抵抗値）以上、又はＨＲレベルより＋１桁以上など、更に高抵抗な値に設定してもよい。言い換えると、上記第２の高抵抗状態の抵抗値は、ＨＲレベルより高くてもよいし、ＨＲレベルより１桁以上高くてもよい。このようにすることにより不良のメモリセルによるリーク電流が減少し、読み出し動作のマージン向上及び書き込みディスターブの減少等の効果がある。
また、制御回路２０９は、上記のようにして高抵抗化されたメモリセル１１を不良ビットとして判定する。また、制御回路２０９は、当該不良ビットを特定する情報を冗長回路（図示せず）に記憶し、当該不良ビットを正常なメモリセルと置き換える（Ｓ１０８）。
以上より、本発明の第２の実施の形態に係る不揮発性記憶装置２００は、ダイオード１１２が実質的に短絡状態になることにより不良が発生したメモリセル１１（過剰低抵抗セル）を検出する。さらに、不揮発性記憶装置２００は、検出された過剰低抵抗セルに対して、負荷抵抗１２１の抵抗値を、通常動作時に用いられる第１の抵抗値より低い第２の抵抗値に減少させたうえで電圧パルスを印加することにより、当該メモリセルの高抵抗化を行う。
これにより、高抵抗化のために過剰低抵抗セルに印加される電圧のほとんどは、負荷抵抗１２１ではなく、抵抗変化素子１０５に印加されるため、抵抗変化素子１０５を高抵抗化することができる。よって、過剰低抵抗セルは過剰低抵抗状態から脱することができる。
これにより、不良のメモリセル１１と同一行、又は同一列の他のメモリセルに書き込み及び読み出しを行う場合、メモリセル１１にも電圧は印加されるが、当該メモリセル１１に過剰なリーク電流は流れないので、他のメモリセルを通常動作させることができる。よって、不揮発性記憶装置２００の性能を向上させることができる。
このように、本発明の第２の実施の形態に係る不揮発性記憶装置２００は、あるメモリセル１１で不良が発生した場合でも、不良のメモリセル１１と同じ行又は同じ列の他のメモリセル１１に対して書込み、又は読み出しが行えなくなることを有効に防止することができる。
以上、本発明の実施の形態に係る不揮発性記憶装置及びその駆動方法について説明したが、本発明は、この実施の形態に限定されるものではない。
例えば、上記説明では、メモリセル１１が、第１の高抵抗状態に対応する第１の論理値と、第１の低抵抗状態に対応する第２の論理値との、２値のみのデータを記憶する場合を例に説明したが、メモリセル１１は３値以上のデータを記憶してもよい。この場合、抵抗変化素子１０５は、複数の論理値の各々に対応した複数の抵抗状態を有する。そして、上述した過剰低抵抗状態（第２の低抵抗状態）とは、この複数の抵抗状態の抵抗値のうち、最も低い抵抗値よりも、抵抗値が低い状態である。
なお、上記実施の形態に係る不揮発性記憶装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、本発明の実施の形態に係る不揮発性記憶装置の機能の一部又は全てを、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
また、上記各図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
また、上記実施の形態に係る不揮発性記憶装置及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。
また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、バイポーラトランジスタ等の他のトランジスタを用いてもよい。
更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
本発明は、不揮発性記憶装置及びその駆動方法に適用できる。また、本発明は、不揮発性記憶装置を用いる、デジタル家電、メモリカード、携帯型電話機、及びパーソナルコンピュータなどの種々の電子機器に有用である。
１０ メモリセルアレイ（半導体記憶装置）
１１、２８０ メモリセル（不揮発性記憶素子）
２１、２２ ＩＶカーブ
１００ 基板
１０１、２２０ ワード線（第１の配線）
１０２ 第１の層間絶縁層
１０３ 第１のコンタクトプラグ
１０５、２６０ 抵抗変化素子
１０６ 下部電極
１０７ 抵抗変化層
１０８ 上部電極
１０９ 第２の層間絶縁層
１１０ 第２のコンタクトプラグ
１１２、２７０ ダイオード
１１３ 下部電極
１１４ 半導体層
１１５ 上部電極
１１６ 第３の層間絶縁層
１１７ 第３のコンタクトプラグ
１１８ 第４のコンタクトプラグ
１１９、２１０ ビット線（第２の配線）
１２０ 引き出し配線
１２１ 負荷抵抗
１３０、１３１ トランジスタ
１３２ 抵抗
２００ 不揮発性記憶装置（メモリ装置）
２０１ メモリ本体部
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１１ 可変負荷抵抗回路

Claims (10)

  1. 非線形の電流−電圧特性を有するダイオードと、当該ダイオードに直列に接続されている抵抗変化素子とを含む複数のメモリセルと、
    前記複数のメモリセルに直列に接続される可変負荷抵抗とを備える不揮発性記憶装置の駆動方法であって、
    前記メモリセルと第１の抵抗値の前記可変負荷抵抗とで構成される直列回路に、第１の低抵抗化電気パルスを印加することにより、前記抵抗変化素子を第１の高抵抗状態から第１の低抵抗状態に変化させ、第１の高抵抗化電気パルスを印加することにより、前記抵抗変化素子を前記第１の低抵抗状態から前記第１の高抵抗状態に変化させて前記第１の低抵抗状態と第１の高抵抗状態との間を可逆的に遷移させ、
    前記複数のメモリセルのうち、前記第１の低抵抗状態より抵抗値が低い第２の低抵抗状態の抵抗変化素子を含む過剰低抵抗セルを検出する検出ステップと、
    前記可変負荷抵抗の抵抗値を、前記第１の抵抗値から、前記第１の抵抗値より低い第２の抵抗値に変更する第１可変抵抗値変更ステップと、
    前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗セルに含まれる前記抵抗変化素子を、前記第２の低抵抗状態から、前記第１の低抵抗状態より抵抗値が高い第２の高抵抗状態にする第２の高抵抗化書き込みステップとを含む
    不揮発性記憶装置の駆動方法。
  2. 前記第２の高抵抗状態の抵抗値は、前記第１の高抵抗状態より高い
    請求項１に記載の不揮発性記憶装置の駆動方法。
  3. 前記第２の高抵抗化書き込みステップは、
    前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に前記第２の高抵抗化電気パルスを印加する第１印加ステップと、
    前記第１印加ステップ後に、前記過剰低抵抗セルの抵抗値を読み出すステップと、
    前記読み出しステップにより前記過剰低抵抗セルに含まれる前記抵抗変化素子が前記第２の高抵抗状態になったか否かを判定する判定ステップと、
    前記判定ステップにおいて前記過剰低抵抗セルが前記第２の高抵抗状態になっていないと判定された場合、前記可変負荷抵抗の抵抗値を前記第２の抵抗値より低い第３の抵抗値にする第２可変抵抗値変更ステップと、
    前記過剰低抵抗素子と、前記第３の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗素子を前記第２の高抵抗状態にする第２印加ステップとを含み、
    前記判定ステップにおいて前記過剰低抵抗セルに含まれる前記抵抗変化素子が前記第２の高抵抗状態になるまで前記各ステップが繰り返される
    請求項１又は２に記載の不揮発性記憶装置の駆動方法。
  4. 前記可変負荷抵抗は、トランジスタを含み、
    前記第１可変抵抗値変更ステップでは、前記トランジスタのゲート電圧を変化させることにより、前記可変負荷抵抗の抵抗値をより低い抵抗値に変化させる
    請求項１〜３のいずれか１項に記載の不揮発性記憶装置の駆動方法。
  5. 前記不揮発性記憶装置の駆動方法は、さらに、
    前記第２の高抵抗化書き込みステップの後、前記可変負荷抵抗の抵抗値を、前記第１の抵抗値よりも低い抵抗値から前記第１の抵抗値に変更する第２可変抵抗値変更ステップを含む
    請求項１〜４のいずれか１項に記載の不揮発性記憶装置の駆動方法。
  6. 前記メモリセルは、前記第１の高抵抗状態に対応する第１の論理値と、前記第１の低抵抗状態に対応する第２の論理値との、２値のみのデータを記憶する
    請求項１〜５のいずれか１項に記載の不揮発性記憶装置の駆動方法。
  7. 基板の主面に平行に、第１の方向に所定の間隔で配置された複数の第１の配線と、
    前記基板の主面に平行にかつ前記第１の配線と立体交差するように、第２の方向に所定の間隔で配置された複数の第２の配線と、
    前記複数の第１の配線と、前記複数の第２の配線との交差点に配置され、非線形の電流−電圧特性を有するダイオードと、当該ダイオードに直列に接続されている抵抗変化素子とを含む２端子の複数のメモリセルの各端子がそれぞれ前記複数の第１の配線と前記複数の第２の配線に接続されたメモリセルアレイと、
    前記メモリセルアレイに含まれる前記メモリセルを選択し所定の書き込み及び読み出し電圧を前記選択されたメモリセルに印加するための行選択回路／ドライバ及び列選択回路／ドライバと、
    前記選択されたメモリセルの抵抗値を読み出すためのセンスアンプと、
    前記メモリセルアレイに直列に接続される可変負荷抵抗回路と、を備える不揮発性記憶装置であって、
    前記選択されたメモリセルに含まれる前記抵抗変化素子は、前記選択されたメモリセルと第１の抵抗値の前記可変負荷抵抗とで構成される直列回路に、第１の高抵抗化電気パルスが印加されることにより、第１の低抵抗状態から第１の高抵抗状態に変化し、第１の低抵抗化電気パルスが印加されることにより、前記第１の高抵抗状態から前記第１の低抵抗状態に可逆的に変化し、
    前記不揮発性記憶装置は、
    前記複数のメモリセルのうち、前記第１の低抵抗状態より抵抗値が低い第２の低抵抗状態の抵抗変化素子を含む過剰低抵抗セルを検出し、
    前記可変負荷抵抗の抵抗値を、前記第１の抵抗値から、前記第１の抵抗値より低い第２の抵抗値に変更し、
    前記過剰低抵抗セルと、前記第２の抵抗値の前記可変負荷抵抗とで構成される直列回路に第２の高抵抗化電気パルスを印加することにより、前記過剰低抵抗セルに含まれる前記抵抗変化素子を、前記第１の低抵抗状態より抵抗値が高い第２の高抵抗状態にする制御回路をさらに備える
    不揮発性記憶装置。
  8. 前記不揮発性記憶装置は、第２の高抵抗状態にした過剰低抵抗セルのアドレスを記録する記録部と、少なくとも１つの予備のメモリセルとをさらに備え、
    前記制御回路は、第２の高抵抗状態にした過剰低抵抗セルのアドレスを記録し、以降のメモリ動作時において前記過剰低抵抗セルのアドレスが指定された場合、予備のメモリセルのアドレスにアクセスするよう制御する機能を備える
    請求項６に記載の不揮発性記憶装置。
  9. 前記第２の高抵抗状態の抵抗値は、前記第１の高抵抗状態より高い
    請求項７又は８に記載の不揮発性記憶装置の駆動方法。
  10. 前記制御回路は、過剰低抵抗セルを第２の高抵抗状態にした後、前記可変負荷抵抗回路の抵抗値を前記第１の抵抗値に戻すよう前記可変負荷抵抗回路を制御する
    請求項７〜９のいずれか１項に記載の不揮発性記憶装置。
JP2011539840A 2010-06-29 2011-06-28 不揮発性記憶装置及びその駆動方法 Active JP4880101B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011539840A JP4880101B1 (ja) 2010-06-29 2011-06-28 不揮発性記憶装置及びその駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010148289 2010-06-29
JP2010148289 2010-06-29
JP2011539840A JP4880101B1 (ja) 2010-06-29 2011-06-28 不揮発性記憶装置及びその駆動方法
PCT/JP2011/003670 WO2012001944A1 (ja) 2010-06-29 2011-06-28 不揮発性記憶装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP4880101B1 true JP4880101B1 (ja) 2012-02-22
JPWO2012001944A1 JPWO2012001944A1 (ja) 2013-08-22

Family

ID=45401686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011539840A Active JP4880101B1 (ja) 2010-06-29 2011-06-28 不揮発性記憶装置及びその駆動方法

Country Status (4)

Country Link
US (1) US8565004B2 (ja)
JP (1) JP4880101B1 (ja)
CN (1) CN102473457B (ja)
WO (1) WO2012001944A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268481B2 (ja) * 2008-07-31 2013-08-21 株式会社東芝 不揮発性半導体記憶装置
US9251898B2 (en) * 2011-02-10 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
US8848422B2 (en) * 2011-04-25 2014-09-30 Panasonic Corporation Variable resistance nonvolatile memory device and driving method thereof
WO2012160821A1 (ja) * 2011-05-24 2012-11-29 パナソニック株式会社 抵抗変化型不揮発性記憶装置および抵抗変化型不揮発性記憶装置の駆動方法
WO2012164926A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 抵抗変化型不揮発性記憶装置
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8681530B2 (en) * 2011-07-29 2014-03-25 Intermolecular, Inc. Nonvolatile memory device having a current limiting element
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US9053781B2 (en) * 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9846644B2 (en) 2013-01-14 2017-12-19 Hewlett Packard Enterprise Development Lp Nonvolatile memory array logic
US8917537B2 (en) 2013-01-30 2014-12-23 Hewlett-Packard Development Company, L.P. Inline fuses in programmable crossbar arrays
US8976569B2 (en) 2013-01-30 2015-03-10 Hewlett-Packard Development Company, L.P. Mitigation of inoperable low resistance elements in programable crossbar arrays
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR102001466B1 (ko) * 2013-09-25 2019-07-18 에스케이하이닉스 주식회사 전자 장치
US9368555B2 (en) * 2013-10-15 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor memory device
WO2015065337A1 (en) * 2013-10-29 2015-05-07 Hewlett-Packard Development Company, L.P. Resistive crosspoint memory array sensing
US9123414B2 (en) 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9799412B2 (en) * 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
JP6749021B2 (ja) * 2015-05-15 2020-09-02 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路
US9899450B2 (en) * 2015-09-15 2018-02-20 The Regents Of The University Of California Memristors and method for fabricating memristors
US10468458B2 (en) * 2016-05-10 2019-11-05 Winbond Electronics Corp. Resistive random access memory having selector and current limiter structures
JP2021144771A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置及びメモリシステム
WO2021261157A1 (ja) * 2020-06-25 2021-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置
JP7677611B2 (ja) 2021-03-03 2025-05-15 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020811A (ja) * 2008-07-08 2010-01-28 Toshiba Corp 半導体記憶装置
WO2010140296A1 (ja) * 2009-06-03 2010-12-09 パナソニック株式会社 不揮発性記憶素子およびこれを備えた半導体記憶装置
WO2011004448A1 (ja) * 2009-07-06 2011-01-13 株式会社日立製作所 半導体記憶装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084229A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Programmable resistance memory device
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020811A (ja) * 2008-07-08 2010-01-28 Toshiba Corp 半導体記憶装置
WO2010140296A1 (ja) * 2009-06-03 2010-12-09 パナソニック株式会社 不揮発性記憶素子およびこれを備えた半導体記憶装置
WO2011004448A1 (ja) * 2009-07-06 2011-01-13 株式会社日立製作所 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US20120170353A1 (en) 2012-07-05
CN102473457A (zh) 2012-05-23
US8565004B2 (en) 2013-10-22
JPWO2012001944A1 (ja) 2013-08-22
WO2012001944A1 (ja) 2012-01-05
CN102473457B (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP4823316B2 (ja) 不揮発性半導体記憶装置の書き込み方法
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
JP5380612B2 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
JP2014032724A (ja) 半導体記憶装置
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
US9153319B2 (en) Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
JP5139605B1 (ja) 抵抗変化型不揮発性記憶装置
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
CN102339952A (zh) 存储元件及其驱动方法以及存储装置
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5000026B2 (ja) 不揮発性記憶装置
JP5680927B2 (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JPWO2013021649A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPWO2007132525A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
KR101999342B1 (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
CN109791791B (zh) 非易失性存储装置、以及驱动方法
JP5367198B1 (ja) 抵抗変化型不揮発性記憶装置
JP2013254539A (ja) 半導体記憶装置
JP2014075159A (ja) 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2011233211A (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Ref document number: 4880101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250