JP4862387B2

JP4862387B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4862387B2
Application number: JP2005363214A
Authority: JP
Inventors: 宗佳 ▲浜▼; 強詩田端
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-12-16
Filing date: 2005-12-16
Publication date: 2012-01-25
Anticipated expiration: 2025-12-16
Also published as: JP2007165766A

Description

本発明は、フラッシュメモリを備えた半導体装置の製造方法及び半導体装置に関する。特に本発明は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device including a flash memory and a semiconductor device. In particular, the present invention relates to a semiconductor device manufacturing method and a semiconductor device capable of suppressing an increase in the defect rate of the flash memory when the flash memory and other semiconductor elements are mixedly mounted.

図４は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置はフラッシュメモリを有している。このフラッシュメモリは、トンネル絶縁膜１０１、フローティングゲート１０２、絶縁膜１０３、及びコントロールゲート１０４をこの順に積層した構造である。トンネル絶縁膜１０１は熱酸化法により形成されている（例えば特許文献１参照）。
特開２００３−１２４３５９号公報（図８） FIG. 4 is a cross-sectional view for explaining the configuration of a conventional semiconductor device. The semiconductor device shown in this figure has a flash memory. This flash memory has a structure in which a tunnel insulating film 101, a floating gate 102, an insulating film 103, and a control gate 104 are laminated in this order. The tunnel insulating film 101 is formed by a thermal oxidation method (see, for example, Patent Document 1).
Japanese Patent Laying-Open No. 2003-124359 (FIG. 8)

近年、フラッシュメモリとトランジスタ等の半導体素子を同一の半導体基板上に形成する場合が増えている。このような混載構造において、フラッシュメモリのトンネル絶縁膜を形成する前に、半導体素子の不純物領域（例えばトランジスタの低濃度不純物領域）を形成することがある。不純物領域を形成するためには、不純物を導入した半導体基板に熱処理を加える必要があるが、この熱処理を一般的な窒素雰囲気下で行うと、半導体基板の表面に窒化物が形成される等の理由により、トンネル絶縁膜の品質が低下し、フラッシュメモリの不良率が上がる可能性が出てくる。 In recent years, flash memories and transistors and other semiconductor elements are formed on the same semiconductor substrate. In such a mixed structure, an impurity region of a semiconductor element (for example, a low concentration impurity region of a transistor) may be formed before forming a tunnel insulating film of a flash memory. In order to form the impurity region, it is necessary to apply a heat treatment to the semiconductor substrate into which the impurity is introduced. If this heat treatment is performed in a general nitrogen atmosphere, nitrides are formed on the surface of the semiconductor substrate. For the reason, the quality of the tunnel insulating film is lowered, and there is a possibility that the defect rate of the flash memory is increased.

本発明は上記のような事情を考慮してなされたものであり、その目的は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of suppressing an increase in the defect rate of flash memory when the flash memory and other semiconductor elements are mixedly mounted. A manufacturing method and a semiconductor device are provided.

上記課題を解決するため、本発明に係る半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
酸素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。 In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate including a first region where a flash memory is formed and a second region where a transistor is formed;
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a low-concentration impurity region of the transistor by thermally diffusing the impurity by heat-treating the semiconductor substrate in an oxygen atmosphere;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.

この半導体装置の製造方法によれば、前記トランジスタの低濃度不純物領域の不純物を熱拡散する工程を酸素雰囲気下で行っているため、前記第１領域に位置する半導体基板の表面には窒化物等が形成されない。従って、前記トンネル絶縁膜に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。 According to this method for manufacturing a semiconductor device, since the step of thermally diffusing impurities in the low concentration impurity region of the transistor is performed in an oxygen atmosphere, nitride or the like is formed on the surface of the semiconductor substrate located in the first region. Is not formed. Therefore, the occurrence of defects or the like in the tunnel insulating film is suppressed, and the occurrence of defects (for example, a decrease in data retention rate) in the flash memory is suppressed.

本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及びトランジスタが形成される第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
酸素雰囲気下で前記半導体基板を第１の温度で熱処理することにより、前記第１領域に位置する前記半導体基板に保護用の熱酸化膜を形成する工程と、
窒素雰囲気下で前記半導体基板を、前記第１の温度より高温である第２の温度で熱処理することにより、前記不純物を熱拡散して前記トランジスタの２つの低濃度不純物領域を形成する工程と、
前記熱酸化膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。 Another method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate including a first region where a flash memory is formed and a second region where a transistor is formed;
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a thermal oxide film for protection on the semiconductor substrate located in the first region by heat-treating the semiconductor substrate at a first temperature in an oxygen atmosphere;
Thermally treating the semiconductor substrate at a second temperature higher than the first temperature under a nitrogen atmosphere to thermally diffuse the impurities to form two low-concentration impurity regions of the transistor;
Removing the thermal oxide film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.

この半導体装置の製造方法によれば、前記保護用の熱酸化膜が形成されているため、前記低濃度不純物領域の不純物熱拡散工程の後半を窒素雰囲気下で行っても、前記第１領域に位置する半導体基板の表面には窒化物等が形成されない。従って、前記トンネル絶縁膜に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。前記保護用の熱酸化膜を形成する工程において、前記保護用の熱酸化膜の厚さを３ｎｍ以上にするのが好ましい。 According to this method for manufacturing a semiconductor device, since the protective thermal oxide film is formed, even if the second half of the impurity thermal diffusion step of the low-concentration impurity region is performed in a nitrogen atmosphere, the first region is formed. Nitride or the like is not formed on the surface of the semiconductor substrate located. Therefore, the occurrence of defects or the like in the tunnel insulating film is suppressed, and the occurrence of defects (for example, a decrease in data retention rate) in the flash memory is suppressed. In the step of forming the protective thermal oxide film, the thickness of the protective thermal oxide film is preferably 3 nm or more.

前記トンネル絶縁膜を形成する工程の後に、前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、前記フローティングゲート上に位置する絶縁膜を形成する工程と、前記絶縁膜上に位置するコントロールゲートを形成する工程と、前記第２領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、前記半導体基板に、ソース及びドレインとなる２つの不純物領域を形成する工程とを具備してもよい。 After the step of forming the tunnel insulating film, a step of forming a floating gate positioned on the tunnel insulating film, a step of forming an insulating film positioned on the floating gate, and a control positioned on the insulating film A step of forming a gate; a step of forming a gate insulating film in the second region; a step of forming a gate electrode located on the gate insulating film; and two impurities serving as a source and a drain in the semiconductor substrate Forming a region.

前記トランジスタのゲート絶縁膜を形成する工程の前に、前記２つの低濃度不純物領域それぞれ上に位置するＬＯＣＯＳ酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記２つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記２つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成してもよい。この場合、前記トランジスタの耐圧は、例えば１０Ｖ以上である。 Forming a LOCOS oxide film located on each of the two low-concentration impurity regions before the step of forming the gate insulating film of the transistor;
In the step of forming the gate insulating film, the gate insulating film is formed on the semiconductor substrate located between the two low-concentration impurity regions,
In the step of forming the two impurity regions, the impurity region may be formed in the semiconductor substrate located on the opposite side of the gate insulating film with the low concentration impurity region interposed therebetween. In this case, the withstand voltage of the transistor is, for example, 10V or more.

本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
酸素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。 Another method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate having a first region and a second region in which a flash memory is formed,
Introducing an impurity into a semiconductor substrate located in the second region;
Forming an impurity region located in the second region by thermally diffusing the impurity by heat-treating the semiconductor substrate in an oxygen atmosphere;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.

本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第１領域、及び第２領域を具備する半導体基板を準備する工程と、
前記第２領域に位置する半導体基板に不純物を導入する工程と、
酸素雰囲気下で前記半導体基板を第１の温度で熱処理することにより、前記第１領域に位置する前記半導体基板に保護用の熱酸化膜を形成する工程と、
窒素雰囲気下で前記半導体基板を、前記第１の温度より高温である第２の温度で熱処理することにより、前記不純物を熱拡散して前記第２領域に位置する不純物領域を形成する工程と、
前記熱酸化膜を除去する工程と、
前記第１領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
前記保護用の熱酸化膜を形成する工程において、前記保護用の熱酸化膜の厚さを３ｎｍ以上にするのが好ましい。 Another method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate having a first region and a second region in which a flash memory is formed,
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a thermal oxide film for protection on the semiconductor substrate located in the first region by heat-treating the semiconductor substrate at a first temperature in an oxygen atmosphere;
Thermally treating the semiconductor substrate at a second temperature higher than the first temperature in a nitrogen atmosphere to thermally diffuse the impurities to form an impurity region located in the second region;
Removing the thermal oxide film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.
In the step of forming the protective thermal oxide film, the thickness of the protective thermal oxide film is preferably 3 nm or more.

本発明に係る半導体装置は、半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、酸素雰囲気下で不純物を熱拡散することにより形成されている。 A semiconductor device according to the present invention includes a flash memory formed in a first region of a semiconductor substrate and having a tunnel insulating film formed by thermally oxidizing the semiconductor substrate;
A transistor formed in the second region of the semiconductor substrate and including a gate insulating film, a gate electrode, two low-concentration impurity regions, and two impurity regions serving as a source and a drain;
Comprising
The two low-concentration impurity regions are formed by thermally diffusing impurities in an oxygen atmosphere.

本発明に係る他の半導体装置は、半導体基板の第１領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第２領域に形成され、ゲート絶縁膜、ゲート電極、２つの低濃度不純物領域、並びにソース及びドレインとなる２つの第２不純物領域を具備するトランジスタと、
を具備し、
前記２つの低濃度不純物領域は、前記半導体基板に不純物が導入され、かつ前記半導体基板にマスクとなる熱酸化膜が形成された後、窒素雰囲気下で前記不純物を熱拡散することにより形成されている。 Another semiconductor device according to the present invention is a flash memory having a tunnel insulating film formed in a first region of a semiconductor substrate and formed by thermally oxidizing the semiconductor substrate;
A transistor having a gate insulating film, a gate electrode, two low-concentration impurity regions, and two second impurity regions to be a source and a drain formed in the second region of the semiconductor substrate;
Comprising
The two low-concentration impurity regions are formed by thermally diffusing the impurities in a nitrogen atmosphere after impurities are introduced into the semiconductor substrate and a thermal oxide film serving as a mask is formed on the semiconductor substrate. Yes.

BEST MODE FOR CARRYING OUT THE INVENTION

以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、フラッシュメモリと高耐圧トランジスタとが同一のシリコン基板１上に形成されるものである。フラッシュメモリはシリコン基板１の第１領域１ａに形成され、高耐圧トランジスタはシリコン基板１の第２領域１ｂに形成される。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 and 2 are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention. In the semiconductor device manufactured according to the present embodiment, the flash memory and the high breakdown voltage transistor are formed on the same silicon substrate 1. The flash memory is formed in the first region 1a of the silicon substrate 1, and the high breakdown voltage transistor is formed in the second region 1b of the silicon substrate 1.

まず、図１（Ａ）に示すようにシリコン基板１上にフォトレジスト膜５０を塗布し、このフォトレジスト膜５０を露光及び現像する。これにより、第２領域１ｂ上に位置するフォトレジスト膜５０には、２つの開口部５０ａが形成される。次いで、フォトレジスト膜５０をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂが形成される。 First, as shown in FIG. 1A, a photoresist film 50 is applied on the silicon substrate 1, and the photoresist film 50 is exposed and developed. As a result, two openings 50a are formed in the photoresist film 50 located on the second region 1b. Next, impurities are introduced into the silicon substrate 1 using the photoresist film 50 as a mask. Thereby, low-concentration impurity regions 26a and 26b of the high breakdown voltage transistor are formed in the silicon substrate 1 located in the second region 1b.

その後、図１（Ｂ）に示すようにフォトレジスト膜５０を除去する。次いで、シリコン基板１を酸素雰囲気下で熱処理する。このときの熱処理温度は、例えば１１５０℃である。これにより、低濃度不純物領域２６ａ，２６ｂの不純物は熱拡散する。本工程では酸素雰囲気下で熱処理を行っているため、第１領域１ａに位置するシリコン基板１の表面には、窒化物等が形成されない。なお、本工程において、シリコン基板１の表面には熱酸化膜３が形成される。 Thereafter, the photoresist film 50 is removed as shown in FIG. Next, the silicon substrate 1 is heat-treated in an oxygen atmosphere. The heat treatment temperature at this time is 1150 ° C., for example. Thereby, the impurities in the low-concentration impurity regions 26a and 26b are thermally diffused. In this step, since heat treatment is performed in an oxygen atmosphere, nitride or the like is not formed on the surface of the silicon substrate 1 located in the first region 1a. In this step, a thermal oxide film 3 is formed on the surface of the silicon substrate 1.

その後、図１（Ｃ）に示すように、熱酸化膜３を除去する。次いで、シリコン基板１上に酸化シリコン膜４をＣＶＤ法により形成し、さらに酸化シリコン膜４上に窒化シリコン膜５をＣＶＤ法により形成する。次いで、窒化シリコン膜５上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして窒化シリコン膜５を選択的にエッチングする。これにより、窒化シリコン膜５には開口パターン５ａが形成される。開口パターン５ａの一部は低濃度不純物領域２６ａ，２６ｂそれぞれの上方に位置している。なお、本工程において開口パターン５ａ内に位置する酸化シリコン膜４の一部又は全部が除去される。 Thereafter, as shown in FIG. 1C, the thermal oxide film 3 is removed. Next, a silicon oxide film 4 is formed on the silicon substrate 1 by a CVD method, and a silicon nitride film 5 is further formed on the silicon oxide film 4 by a CVD method. Next, a resist pattern (not shown) is formed on the silicon nitride film 5, and the silicon nitride film 5 is selectively etched using the resist pattern as a mask. Thereby, an opening pattern 5 a is formed in the silicon nitride film 5. A part of the opening pattern 5a is located above each of the low-concentration impurity regions 26a and 26b. In this step, part or all of the silicon oxide film 4 located in the opening pattern 5a is removed.

次いで、窒化シリコン膜５をマスクとしてシリコン基板１を熱酸化する。これにより、シリコン基板１には素子分離膜として機能するＬＯＣＯＳ酸化膜２が形成される。なお、低濃度不純物領域２６ａ，２６ｂ上にもＬＯＣＯＳ酸化膜２が形成される。 Next, the silicon substrate 1 is thermally oxidized using the silicon nitride film 5 as a mask. As a result, a LOCOS oxide film 2 that functions as an element isolation film is formed on the silicon substrate 1. Note that the LOCOS oxide film 2 is also formed on the low-concentration impurity regions 26a and 26b.

その後、図２（Ａ）に示すように窒化シリコン膜５及び酸化シリコン膜４を除去する。次いで、シリコン基板１及びＬＯＣＯＳ酸化膜２上にフォトレジスト膜５１を塗布し、フォトレジスト膜５１を露光及び現像する。これにより、第１領域１ａ上に位置するフォトレジスト膜５１が除去される。次いで、フォトレジスト膜５１をマスクとしてシリコン基板１に不純物を導入する。これにより、第１領域１ａに位置するシリコン基板１には不純物領域１０が形成される。 Thereafter, as shown in FIG. 2A, the silicon nitride film 5 and the silicon oxide film 4 are removed. Next, a photoresist film 51 is applied on the silicon substrate 1 and the LOCOS oxide film 2, and the photoresist film 51 is exposed and developed. Thereby, the photoresist film 51 located on the first region 1a is removed. Next, impurities are introduced into the silicon substrate 1 using the photoresist film 51 as a mask. Thereby, an impurity region 10 is formed in the silicon substrate 1 located in the first region 1a.

その後、図２（Ｂ）に示すようにフォトレジスト膜５１を除去する。次いで、シリコン基板１を熱酸化する。これにより、シリコン基板１にはフラッシュメモリのトンネル絶縁膜１１が形成される。上記したように、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程は、酸素雰囲気下で行われているため、第１領域１ａに位置するシリコン基板１の表面には、窒化物等が形成されていない。従って、トンネル絶縁膜１１に欠陥等が生じることを抑制できる。 Thereafter, the photoresist film 51 is removed as shown in FIG. Next, the silicon substrate 1 is thermally oxidized. Thereby, a tunnel insulating film 11 of the flash memory is formed on the silicon substrate 1. As described above, since the impurity thermal diffusion process of the low concentration impurity regions 26a and 26b is performed in an oxygen atmosphere, nitride or the like is formed on the surface of the silicon substrate 1 located in the first region 1a. Not. Therefore, it is possible to suppress the occurrence of defects or the like in the tunnel insulating film 11.

次いで、トンネル絶縁膜１１上に、ポリシリコン膜からなるフローティングゲート１２をＣＶＤ法により形成する。その後、フローティングゲート１２に不純物を導入する。次いで、フローティングゲート１２を熱酸化する。これにより、フローティングゲート１２上には絶縁膜１３が形成される。次いで、絶縁膜１３上に、ポリシリコン膜からなるコントロールゲート１４をＣＶＤ法により形成する。次いで、このコントロールゲート１４上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてコントロールゲート１４、絶縁膜１３、フローティングゲート１２、及びトンネル絶縁膜１１を選択的にエッチングする。このようにして、第１領域１ａに位置するフラッシュメモリが形成される。上記したように、トンネル絶縁膜１１に欠陥等が生じることが抑制されているため、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることを抑制できる。
その後、レジストパターンを除去する。 Next, a floating gate 12 made of a polysilicon film is formed on the tunnel insulating film 11 by the CVD method. Thereafter, impurities are introduced into the floating gate 12. Next, the floating gate 12 is thermally oxidized. As a result, an insulating film 13 is formed on the floating gate 12. Next, a control gate 14 made of a polysilicon film is formed on the insulating film 13 by a CVD method. Next, a resist pattern (not shown) is formed on the control gate 14, and the control gate 14, the insulating film 13, the floating gate 12, and the tunnel insulating film 11 are selectively etched using the resist pattern as a mask. In this way, the flash memory located in the first area 1a is formed. As described above, since the occurrence of defects or the like in the tunnel insulating film 11 is suppressed, it is possible to suppress the occurrence of defects (for example, a decrease in the data retention rate) in the flash memory.
Thereafter, the resist pattern is removed.

次いで、図２（Ｃ）に示すように、シリコン基板１を熱酸化する。これにより、第２領域１ｂのうち低濃度不純物領域２６ａ，２６ｂの相互間に位置するシリコン基板１には、高耐圧トランジスタのゲート絶縁膜２３が形成される。次いで、ゲート絶縁膜２３を含む全面上にポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート絶縁膜２３上及びその周囲に位置するＬＯＣＯＳ酸化膜２上には、ゲート電極２４が形成される。その後、レジストパターンを除去する。 Next, as shown in FIG. 2C, the silicon substrate 1 is thermally oxidized. Thereby, the gate insulating film 23 of the high breakdown voltage transistor is formed on the silicon substrate 1 located between the low-concentration impurity regions 26a and 26b in the second region 1b. Next, a polysilicon film is formed on the entire surface including the gate insulating film 23 by the CVD method. Next, a resist pattern (not shown) is formed on the polysilicon film, and the polysilicon film is selectively etched using this resist pattern as a mask. As a result, the gate electrode 24 is formed on the gate insulating film 23 and on the LOCOS oxide film 2 located therearound. Thereafter, the resist pattern is removed.

次いで、ＬＯＣＯＳ酸化膜２及びゲート電極２４をマスクとしてシリコン基板１に不純物を導入する。これにより、第２領域１ｂに位置するシリコン基板１には、高耐圧トランジスタのソース及びドレインとなる不純物領域２７ａ，２７ｂが形成される。不純物領域２７ａ，２７ｂは、低濃度不純物領域２６ａ，２６ｂを挟んでゲート絶縁膜２３とは反対側に位置している。
このようにして、第２領域１ｂには高耐圧トランジスタが形成される。 Next, impurities are introduced into the silicon substrate 1 using the LOCOS oxide film 2 and the gate electrode 24 as a mask. As a result, impurity regions 27a and 27b serving as the source and drain of the high breakdown voltage transistor are formed in the silicon substrate 1 located in the second region 1b. The impurity regions 27a and 27b are located on the opposite side of the gate insulating film 23 with the low-concentration impurity regions 26a and 26b interposed therebetween.
In this manner, a high breakdown voltage transistor is formed in the second region 1b.

以上、本発明の第１の実施形態によれば、高耐圧トランジスタの低濃度不純物領域２６ａ，２６ｂの不純物を熱拡散する工程を酸素雰囲気下で行っているため、第１領域１ａに位置するシリコン基板１の表面には窒化物等が形成されない。従って、トンネル絶縁膜１１に欠陥等が生じることが抑制され、フラッシュメモリに不良（例えばデータリテンション率の低下）が生じることが抑制される。 As described above, according to the first embodiment of the present invention, since the step of thermally diffusing the impurities in the low-concentration impurity regions 26a and 26b of the high breakdown voltage transistor is performed in an oxygen atmosphere, the silicon located in the first region 1a Nitride or the like is not formed on the surface of the substrate 1. Therefore, the occurrence of defects or the like in the tunnel insulating film 11 is suppressed, and the occurrence of defects (for example, a decrease in the data retention rate) in the flash memory is suppressed.

次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。本実施形態は、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程の前半を酸素雰囲気下で行い、後半を窒素雰囲気下で行う点を除いて、第１の実施形態と同様である。以下、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程を除いて説明を省略する。 Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described. This embodiment is the same as the first embodiment except that the first half of the impurity thermal diffusion step of the low-concentration impurity regions 26a and 26b is performed in an oxygen atmosphere and the second half is performed in a nitrogen atmosphere. Hereinafter, the description is omitted except for the impurity thermal diffusion step of the low concentration impurity regions 26a and 26b.

図３は、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程を説明する為のタイミングチャートである。本実施形態では、まず８００℃でシリコン基板１を加熱しておき、その後、徐々に昇温する。この間の雰囲気は酸素雰囲気である。そして、シリコン基板１の表面に、保護膜として十分な厚さ（例えば３ｎｍ以上）の熱酸化膜３（図１（Ｂ）に図示）が形成されたら、雰囲気を窒素雰囲気に変更する。酸素雰囲気から窒素雰囲気に切り替える。切り替えるタイミングは、例えばシリコン基板１の加熱温度が９５０℃を超えるタイミングである。その後、シリコン基板１の温度を１１５０℃まで昇温して、低濃度不純物領域２６ａ，２６ｂの不純物を熱拡散させる。 FIG. 3 is a timing chart for explaining the impurity thermal diffusion process of the low-concentration impurity regions 26a and 26b. In this embodiment, the silicon substrate 1 is first heated at 800 ° C., and then the temperature is gradually raised. The atmosphere during this period is an oxygen atmosphere. When the thermal oxide film 3 (shown in FIG. 1B) having a sufficient thickness (for example, 3 nm or more) as a protective film is formed on the surface of the silicon substrate 1, the atmosphere is changed to a nitrogen atmosphere. Switch from an oxygen atmosphere to a nitrogen atmosphere. The switching timing is, for example, a timing at which the heating temperature of the silicon substrate 1 exceeds 950 ° C. Thereafter, the temperature of the silicon substrate 1 is raised to 1150 ° C., and the impurities in the low-concentration impurity regions 26a and 26b are thermally diffused.

本実施形態によれば、保護膜としての熱酸化膜３が形成されているため、低濃度不純物領域２６ａ，２６ｂの不純物熱拡散工程の後半を窒素雰囲気下で行っても、第１領域１ａに位置するシリコン基板１の表面には、窒化物等が形成されない。従って、本実施形態によっても第２の実施形態と同様の効果を得ることができる。 According to the present embodiment, since the thermal oxide film 3 as the protective film is formed, even if the second half of the impurity thermal diffusion step of the low concentration impurity regions 26a and 26b is performed in a nitrogen atmosphere, the first region 1a is formed. Nitride or the like is not formed on the surface of the silicon substrate 1 located. Therefore, the present embodiment can provide the same effects as those of the second embodiment.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばフラッシュメモリの構造は、シリコン基板１を熱酸化することによりトンネル絶縁膜が形成されるものであれば、上記した実施例に限定されない。また、第２領域１ｂに形成される半導体素子も高耐圧トランジスタに限定されず、トンネル絶縁膜を形成する前に熱処理（例えば不純物拡散のための熱処理）を行うものであれば、本発明を適用することが可能である。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the structure of the flash memory is not limited to the above-described embodiment as long as the tunnel insulating film is formed by thermally oxidizing the silicon substrate 1. Further, the semiconductor element formed in the second region 1b is not limited to the high breakdown voltage transistor, and the present invention is applied as long as heat treatment (for example, heat treatment for impurity diffusion) is performed before the tunnel insulating film is formed. Is possible.

各図は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図。Each drawing is a sectional view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 各図は、図１の次の工程を説明する為の断面図。Each drawing is a cross-sectional view for explaining the next step of FIG. 第２の実施形態に係る半導体装置の製造方法における不純物の熱拡散工程を説明する為のタイミングチャート。9 is a timing chart for explaining a thermal diffusion step of impurities in the method for manufacturing a semiconductor device according to the second embodiment. 従来の半導体装置の構成を説明する為の断面図。Sectional drawing for demonstrating the structure of the conventional semiconductor device.

Explanation of symbols

１…シリコン基板、１ａ…第１領域、１ｂ…第２領域、２…ＬＯＣＯＳ酸化膜、３…熱酸化膜、４…酸化シリコン膜、５…窒化シリコン膜、５ａ…開口パターン、１０…不純物領域、１１，１０１…トンネル絶縁膜、１２，１０２…フローティングゲート、１３，１０３…絶縁膜、１４，１０４…コントロールゲート、２３…ゲート絶縁膜、２４…ゲート電極、２６ａ，２６ｂ…低濃度不純物領域、２７ａ，２７ｂ…不純物領域、５０，５１…フォトレジスト膜、５０ａ…開口部 DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 1a ... 1st area | region, 1b ... 2nd area | region, 2 ... LOCOS oxide film, 3 ... Thermal oxide film, 4 ... Silicon oxide film, 5 ... Silicon nitride film, 5a ... Opening pattern, 10 ... Impurity area | region 11, 101 ... tunnel insulating film, 12, 102 ... floating gate, 13, 103 ... insulating film, 14, 104 ... control gate, 23 ... gate insulating film, 24 ... gate electrode, 26a, 26b ... low concentration impurity region, 27a, 27b ... impurity region, 50, 51 ... photoresist film, 50a ... opening

Claims

Preparing a semiconductor substrate having a first region in which a flash memory is formed and a second region in which a transistor is formed ;
After the step of preparing the semiconductor substrate, introducing an impurity into the semiconductor substrate located in the second region;
Forming a protective thermal oxide film on the semiconductor substrate located in the first region by heat-treating the semiconductor substrate at a first temperature in an oxygen atmosphere after the step of introducing the impurities ;
After the step of forming a thermal oxide film for the protection, the semiconductor substrate in a nitrogen atmosphere, by heat treatment at a second temperature which is a temperature higher than the first temperature, the thermal oxide film for the protection Forming an impurity region located in the second region by thermally diffusing the impurity so that a nitride is not formed on the surface of the first region of the semiconductor substrate because it is formed;
Removing the thermal oxide film after the step of forming the impurity region ;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region after the step of removing the thermal oxide film ;
A method for manufacturing a semiconductor device comprising:

After the step of forming the tunnel insulating film,
Forming a floating gate located on the tunnel insulating film;
After the step of forming the floating gate, forming an insulating film located on the floating gate;
After the step of forming an insulating film located on the floating gate, forming a control gate located on the insulating film;
After forming the control gate located on the insulating film, forming a gate insulating film in the second region;
After the step of forming the gate insulating film, forming a gate electrode positioned on the gate insulating film;
After the step of forming the gate electrode, forming two impurity regions to be a source and a drain in the semiconductor substrate;
A method for manufacturing a semiconductor device according to claim 1, comprising:

2. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of forming the protective thermal oxide film, the thickness of the protective thermal oxide film is set to 3 nm or more.