JP4730799B2 - Chip resistor - Google Patents
Chip resistor Download PDFInfo
- Publication number
- JP4730799B2 JP4730799B2 JP2001175714A JP2001175714A JP4730799B2 JP 4730799 B2 JP4730799 B2 JP 4730799B2 JP 2001175714 A JP2001175714 A JP 2001175714A JP 2001175714 A JP2001175714 A JP 2001175714A JP 4730799 B2 JP4730799 B2 JP 4730799B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance
- resistance value
- pattern
- value adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009966 trimming Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、小形電子機器の電子回路に用いられるチップ形抵抗器に関する。
【0002】
【従来の技術】
電子機器の小形化が進む中で、この電子機器の電子回路等に用いられるチップ形抵抗器も、小形化が要求されている。このようなチップ抵抗器として、例えば図5〜図7に示すものが提案されている。これらのうち、図5に示すチップ形抵抗器は、絶縁基板21の両端部に電極ペーストを印刷、焼成して、一対の電極膜22を形成し、これらの電極膜22間に矩形の抵抗膜23を印刷、焼成した後、レーザによりトリミング溝24を形成し、このトリミング溝24により分割された抵抗膜23の幅を等しくし、その抵抗膜23を複数ターン分蛇行させたものである。
【0003】
また、図6に示すチップ形抵抗器は、前記同様の一対の電極膜22間に、抵抗ペーストを印刷・焼成した、中央部が矩形の抵抗値調整パターンで、両端が細長抵抗膜パターンとなっている抵抗膜23を形成し、さらに矩形の抵抗値調整パターンにレーザによる二本のトリミング溝24を互いに異った方向から形成して、抵抗膜23を4ターン分蛇行させたものである。さらに、図7に示すチップ形抵抗器は、前記同様の一対の電極膜22間に、抵抗ペーストを印刷・焼成した、膜幅が全長に亘り等しい細長の抵抗膜23を、複数ターン分蛇行させるようにして接続したものである。
【0004】
【発明が解決しようとする課題】
しかしながら、図5に示すチップ形抵抗器にあっては、トリミング溝刻設後の抵抗値収束精度は確保できるものの、矩形状の抵抗膜23の抵抗値のばらつきによって、サーペインタイントリミングにおける終端のトリミング溝24の長さにばらつきが生じ、かつ抵抗膜23が矩形であるために、抵抗膜印刷時に位置ずれが生じるとともに、トリミング開始点が定まらず、偏った位置にトリミング溝24が形成された場合には、抵抗膜の耐電圧特性の低下や電気的特性の劣化を招くという問題があった。
【0005】
また、図6に示すチップ形抵抗器にあっては、矩形の抵抗膜23の両端に細長抵抗膜パターンを連続させることで、電流経路を長くでき、これにより電極膜22間の抵抗膜の耐電圧性能を向上させることができるものの、図5に示したものと同じくトリミング溝24による抵抗膜の耐電圧の低下や電気的特性の劣化を避けられないという問題があった。また、図7に示すチップ形抵抗器にあっては、前記トリミング溝24による問題は回避できるが、抵抗値収束精度が悪く、抵抗器の歩留り低下を招くという問題があった。
【0006】
また、前記レーザによるトリミング溝の刻設後に、視認上抵抗膜23の残部幅を略等しいと確認できても、トリミング溝24の刻設終端点において、レーザ光照射進行方向に熱歪み等に起因するマイクロクラックの発生を無視できず、このマイクロクラックが抵抗膜23の残部幅における電流の流れを不均一にし、結果的に抵抗膜の耐電圧の低下や電気的特性の劣化を招くという問題があった。
【0007】
さらに、メタルグレーズ系ペーストの各電極膜22にメタルグレーズ系の細長抵抗膜パターンを組み合わせて接続する場合には、メタルグレーズペースト特有の膜厚があることによって、これらの接続部分に段差、熱膨張収縮や製造工程中の印刷欠け、印刷かすれに起因する抵抗膜パターン切れが生じ易く、これにより電気的接続の信頼性が損なわれるという問題があった。
【0008】
本発明はこのような従来の問題点に着目してなされたものであり、小型化するチップ抵抗器においてレーザによりトリミング溝を刻設しても抵抗値収束精度を良好にしながら、電極膜間の抵抗膜の耐電圧を向上しつつ、電極膜に対する抵抗膜の電気的接続の信頼性と電気的特性の向上を図ることができるチップ形抵抗器を提供することを目的とする。
【0009】
【課題を解決するための手段】
前記目的達成のために、請求項1の発明にかかるチップ形抵抗器は、絶縁基板の両端部に形成された各一の電極膜と、これらの電極膜間に接続されて、2つ以上の抵抗値調整バターンと、これらの抵抗値調整パターン間およびこれらと前記電極膜間に細長抵抗膜パターンが一体に連設された抵抗膜と、前記細長抵抗膜パターンを介して隣り合う複数の前記抵抗値調整パターンのそれぞれに、同一方向または異なる方向からトリミング溝が設けられたチップ形抵抗器であって、前記抵抗値調整パターンの中央部に略半円状の凹部を形成したトリミング開始位置認識パターンを形成すると共に、前記抵抗値調整パターンと細長抵抗膜パターンの各コーナを弧状に形成し、前記それぞれのトリミング溝の終端からの抵抗値調整パターンの残部幅が略等しい幅aに設定され、かつ、該幅aと前記トリミングによって二部分に隔成された抵抗値調整パターンの幅bとを、前記各細長抵抗膜パターンの幅cよりも大きくしたことを特徴とする。
これにより、トリミング溝の刻設効率および抵抗値調整効率を向上することができる。
さらに、電流の流れが円滑になり、抵抗膜の耐電圧特性を向上できる。
【0015】
また、請求項2の発明にかかるチップ形抵抗器は、前記電極膜と複数の抵抗値調整パターンとの間に連続する前記細長抵抗膜パターンと、前記複数の抵抗値調整パターンの間に連続する前記細長抵抗膜パターンとの長さが略等しく設定されていることを特徴とする。
これにより、各電極膜間に接続される抵抗膜の耐電圧特性の平均化とこれによる電気的諸特性の向上を図ることができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の一形態を図について説明する。図1は本発明のチップ形抵抗器およびこのチップ形抵抗器の製造工程を概念的に示す説明図であり、同図において、1はアルミナ磁器からなる矩形の絶縁基板で、ここでは、説明の都合上、縦横に分割スリッドを入れられたシート状絶縁基板を、その分割スリッドにてチップ状に分割したものとして示してある。
【0017】
まず、このような前記絶縁基板1裏面の左右両端部に、一次および二次の分割スリッドを跨ぐように、図1(a)に示すように所定幅の裏電極膜2が形成される。この裏電極膜2はAgまたはAg・Pd系メタルグレーズペーストの印刷を行い、約850℃で焼成することにより得られる。
【0018】
また、絶縁基板1の表面の左右両端部には、一次および二次の分割スリッドから離間するように、Ag・Pd系メタルグレーズペーストの印刷が行われ、約850℃で焼成することにより、電極膜としての図1(b)に示すような表電極膜下層3が形成される。さらに、これらの各表電極膜下層3に対し、抵抗値調整パターン4bの両側に一体に連設された細長抵抗膜パターン4aが、該細長抵抗膜パターン4aの幅の一部に重畳するように接続される。なお、抵抗値調整パターン4bおよび細長抵抗膜パターン4aは抵抗膜4を形成している。
【0019】
この細長抵抗膜パターン4aの表電極膜下層3に対する接続長(重畳長)は、図1(c)に示すように、細長抵抗膜パターン4aの幅の略二倍以上、表電極膜下層3の長さ相当分に近い寸法とされる。この抵抗膜4はRuO2 系メタルグレーズペーストの印刷を行い、850℃で焼成することにより得られる。また、前記抵抗膜4のうち抵抗値調整パターン4bの中央部には、トリミング開始位置認識パターンとしての略半円状の凹部5が形成されている。この凹部5を設けることで、トリミング開始点の認識を容易にし、位置精度、抵抗値調整精度の高いトリミング溝の刻設を可能にし、抵抗値歩留りの良好な抵抗値調整を実現可能にしている。
【0020】
次に、表電極膜下層3に重畳する部位の細長抵抗膜パターン4aおよび前記縦方向の分割スリットを跨いで表電極膜下層3を被うように、これらの上に表電極膜上層6を、図1(d)に示すように形成する。この表電極膜上層6はAg・Pd系メタルグレーズペーストの印刷を行い、約600℃で焼成することにより得る。
【0021】
さらに、前記抵抗値調整パターン4bおよび細長抵抗膜パターン4aと、前記表電極膜上層6の一部を被うように、透明または半透明グリーンのガラスからなるアンダーコート膜7を、図1(e)に示すように形成する。ここでは、ガラスコート印刷を行って約600℃で焼成する。
【0022】
次に、このアンダーコート膜7上から、トリミング開始位置認識パターン5位置を基準にして、抵抗値調整パターン4bに対し、レーザ工法によるトリミング溝8を刻設していく。このトリミング溝8を図1(f)に示す。ここで、トリミング溝8の終端から、このトリミング溝8の延長線が抵抗値調整パターン4bの外縁と交差する位置までの距離(幅)aと、そのトリミング溝8によって二部分に隔成された抵抗値調整パターンの幅bとを、それぞれ前記細長抵抗膜パターン4aの幅cよりも大きくする。これにより、レーザ光照射による熱歪みによってトリミング溝8の近傍と終端点延長上に発生したマイクロクラックによる電流密度の乱れを緩和でき、抵抗値のばらつきの抑制と抵抗膜4の耐電圧特性の向上を図ることができる。
【0023】
次に、トリミング溝8を埋めるように、アンダーコート膜7上に図1(g)に示すようなガラスまたはレジンの保護コート膜9を形成し、続いて絶縁基板1を分割スリッドのうち縦方向の分割スリッドに沿って短冊状に分割する。さらに、表電極膜上層6と図1(a)に示した裏電極膜2とに一部で重畳するように、絶縁基板1の端面に端面電極膜10を図1(h)に示すように形成する。続いて、横方向の分割スリッドに沿って絶縁基板1をチップ状に分割し、前記表電極膜上層6、裏電極膜2および端面電極膜10上にめっき膜11を図1(i)に示すように形成してチップ形抵抗器を完成する。
【0024】
なお、図1(c)においては、表電極膜下層3に対する細長抵抗膜パターン4aの接続長は、その表電極膜下層3の長さ相当分に近い寸法とした場合について述べたが、図2に示すように、前記接続長を表電極膜下層3の長さdに略等しくしたり、この細長抵抗値パターン4aの幅cの略二倍以上の長さd’とすることもできる。これにより、必要最小限の接続長で、表電極膜下層3と細長抵抗値パターン4aとの電気的、物理的接続を確実に行うことができ、その接続部位における耐電圧も十分に確保できる。つまり、接続部位の段差にもとづく抵抗膜の印刷欠けなどを解消しながら、熱膨張収縮による断線や電流集中による熱破壊を未然に防止できる。なお、このほかの工程は図1について説明したものと同一であるので、その重複する説明は省略する。
【0025】
なお、前記抵抗値調整パターン4bが、図3および図4に示すように複数ある場合には、その隣り合う抵抗値調整パターン4bに対しトリミング開始位置認識パターン5をそれぞれ同一方向または異なる方向に形成することができる。この場合にも、前記トリミング溝7によって作られた前記各距離aを等しくすることで、調整された抵抗値のばらつきを抑えることができ、抵抗値の耐電圧特性も向上する。
【0026】
また、表電極膜下層3や表電極膜上層6と抵抗値調整パターン4bとの間、および隣接する抵抗値調整パターン4bどうしの間の各細長抵抗膜パターン4aの長さを略等しくすることにより、抵抗膜3の全体における耐電圧性能が平均化して、これらの一部における電流集中による熱破壊などを回避することができる。
【0027】
また、前記アンダーコート7は、前記のようにレーザ光照射による熱歪みを受けて、トリミング溝8の近傍や終端でマイクロクラックが拡大するのを抑制するように機能し、また、二値化処理による画像認識や視認検査において抵抗値調整パターンおよびトリミング開始位置を容易に認識可能にする。また、トリミング溝8の刻設作業の効率化並びにトリミング溝並びにレーザトリミング溝の刻設状態などの刻設精度の向上に寄与する。
【0028】
図3および図4はこの発明のチップ形抵抗器の他の形態を示す平面図であり、それぞれ図1(f)に対応する工程でのチップ形抵抗器を示す。なお、図上での説明として保護コート9の形成を省略してトリミング溝を刻設した態様を示す。図3および図4は抵抗膜4の抵抗値調整パターン4bを2つ以上設け、これらの間およびこれらと表電極膜下層3との間に、それぞれ細長抵抗膜パターン4aを連設したものを示す。そして、図3では各抵抗値調整パターン4b上のトリミング溝8の位置および長さを略等しくし、図4ではそのトリミング溝8の位置を交互に反対方向とし、かつ長さを略等しくしてある。また、各トリミング溝8は前記各凹部5を基準に形成されている。
【0029】
このため、各トリミング溝8により隔成された抵抗値調整パターン4bの残部幅が略等しくなり、従って抵抗値のばらつきを抑えることができ、結果的にレーザ加工によるトリミング溝8の終端でのマイクロクラックによる電流密度の乱れを緩和しながら、抵抗膜4全体の耐電圧特性の向上を図ることができる。
【0030】
【発明の効果】
以上のように、本発明によれば、絶縁基板の両端部に形成された各一の電極膜と、これらの電極膜間に接続されて、抵抗値調整パターンおよびこの抵抗値調整パターンの両側に細長抵抗膜パターンが一体に連設された抵抗膜とを設け、前記電極膜に接続される部分における前記細長抵抗膜パターンの長さを該細長抵抗膜パターンの幅の略二倍以上、前記表電極膜下層3の長さと略等しくしたので、電極膜と抵抗膜との電気的、物理的接続を確実にでき、これらの接続部分での電流集中による熱破壊を未然に回避できる。
【0031】
また、前記抵抗値調整パターンに、トリミング開始位置を認識させるためのトリミング開始位置認識パターンを設けることで、抵抗値調整パターンに対するトリミング位置を高精度に設定でき、抵抗値歩留りの良好な抵抗値調整を実施できる。さらに、前記抵抗値調整パターンにはトリミング溝を刻設し、このトリミング溝の終端から抵抗値調整パターンの残部幅を、前記細長抵抗膜パターンの幅より大きくしたので、レーザトリム終端延長上のマイクロクラックによる電流密度の乱れを緩和でき、抵抗膜の耐電圧特性を向上できる。
【0032】
また、前記抵抗膜および前記電極膜の一部を透明または半透明グリーンのガラスによりコーティングしたので、レーザ光照射の熱歪みによるトリミング部の近傍および終端でのマイクロクラックの拡大を抑制できるとともに、二値化処理時の画像認識や視認検査での抵抗値調整パターンおよびトリミング開始位置並びにレーザトリミング溝刻設状態の認識を容易化できる。さらに、前記細長抵抗膜パターンを介して隣り合う複数の前記抵抗値調整パターンのそれぞれに、同一方向または異なる方向の同等位置に前記トリミング開始位置認識パターンを設けるようにしたので、トリミング溝の刻設効率および抵抗値調整作業効率を向上することができる。
【0033】
また、前記トリミング溝の終端からの抵抗値調整パターンの残部幅をそれぞれ略等しくしたので、隔成された各抵抗値調整パターンにおける安定した電流密度が確保でき、その結果として耐電圧特性を向上できる。さらに、前記電極膜と抵抗値調整パターンとの間に連続する細長抵抗膜パターンと前記各抵抗値調整パターンの間に連続する前記各細長抵抗膜パターンとの長さを略等しくしたので、各電極膜間に接続される抵抗膜の耐電圧特性の平均化と、これによる電気的諸特性が向上した小型のチップ形抵抗器が提供できる。
【図面の簡単な説明】
【図1】本発明の実施の一形態によるチップ形抵抗器およびその製造工程を示す説明図である。
【図2】図1に示す製造工程の一部の変更例を示す説明図である。
【図3】本発明の実施の他の形態によるチップ形抵抗器の製造工程の一部を示す説明図である。
【図4】本発明の実施の他の形態によるチップ形抵抗器の製造工程の一部を示す説明図である。
【図5】従来のチップ形抵抗器を示す平面図である。
【図6】従来の他のチップ形抵抗器を示す平面図である。
【図7】従来の他のチップ形抵抗器を示す平面図である。
【符号の説明】
1 絶縁基板
3 表電極膜下層(電極膜)
4 抵抗膜
4a 細長抵抗膜パターン
4b 抵抗値調整パターン
5 凹部(トリミング開始位置認識パターン)
6 表電極膜上層(電極膜)
7 アンダーコート(ガラス)
8 トリミング溝
9 保護コート膜
10 端面電極膜
11 めっき膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip resistor used in an electronic circuit of a small electronic device.
[0002]
[Prior art]
As electronic devices become smaller, chip resistors used in electronic circuits of the electronic devices are also required to be reduced in size. As such chip resistors, for example, those shown in FIGS. 5 to 7 have been proposed. Among these, the chip resistor shown in FIG. 5 is formed by printing and baking an electrode paste on both ends of the
[0003]
Further, the chip-type resistor shown in FIG. 6 has a resistance value adjustment pattern in which a central portion is a rectangular resistance value adjustment pattern in which a resistance paste is printed and baked between a pair of
[0004]
[Problems to be solved by the invention]
However, in the chip type resistor shown in FIG. 5, although the resistance value convergence accuracy after the trimming groove is formed can be ensured, the variation of the resistance value of the
[0005]
In the chip-type resistor shown in FIG. 6, the current path can be lengthened by making the elongated resistance film pattern continuous at both ends of the
[0006]
Further, even if it can be confirmed that the remaining width of the
[0007]
Further, when connecting each
[0008]
The present invention has been made paying attention to such a conventional problem, and even when a trimming groove is engraved by a laser in a chip resistor to be miniaturized, the resistance value convergence accuracy is improved and the inter-electrode film is improved. An object of the present invention is to provide a chip resistor capable of improving the reliability and electrical characteristics of the electrical connection of the resistive film to the electrode film while improving the withstand voltage of the resistive film.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a chip resistor according to the invention of
As a result, the trimming groove engraving efficiency and the resistance adjustment efficiency can be improved.
Furthermore, the current flow becomes smooth, and the withstand voltage characteristics of the resistance film can be improved.
[0015]
The chip resistor according to the invention of
As a result, it is possible to average the withstand voltage characteristics of the resistance films connected between the electrode films and to improve the electrical characteristics.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an explanatory view conceptually showing a chip resistor of the present invention and a manufacturing process of the chip resistor. In FIG. 1, 1 is a rectangular insulating substrate made of alumina porcelain. For the sake of convenience, the sheet-like insulating substrate in which divided slits are inserted in the vertical and horizontal directions is shown as being divided into chips by the divided slits.
[0017]
First, as shown in FIG. 1A, a
[0018]
Further, the left and right ends of the surface of the
[0019]
The connection length (overlapping length) of the elongated
[0020]
Next, the surface electrode film
[0021]
Further, an
[0022]
Next, a trimming
[0023]
Next, a
[0024]
In FIG. 1C, the connection length of the elongated
[0025]
When there are a plurality of resistance
[0026]
Further, by making the lengths of the elongated
[0027]
The
[0028]
3 and 4 are plan views showing other forms of the chip resistor of the present invention, and show the chip resistor in the process corresponding to FIG. 1 (f). As an explanation on the drawing, a mode in which the formation of the
[0029]
For this reason, the remaining widths of the resistance
[0030]
【The invention's effect】
As described above, according to the present invention, each electrode film formed on both ends of the insulating substrate and the resistance value adjustment pattern and both sides of the resistance value adjustment pattern are connected between the electrode films. A resistance film having a long and narrow resistance film pattern integrally connected thereto, and the length of the long and narrow resistance film pattern in a portion connected to the electrode film is approximately twice or more the width of the long and narrow resistance film pattern; Since the length of the electrode film
[0031]
Also, by providing a trimming start position recognition pattern for recognizing the trimming start position in the resistance value adjustment pattern, the trimming position with respect to the resistance value adjustment pattern can be set with high accuracy, and resistance value adjustment with a good resistance value yield is achieved. Can be implemented. Further, a trimming groove is formed in the resistance value adjustment pattern, and the remaining width of the resistance value adjustment pattern is made larger than the width of the elongated resistance film pattern from the end of the trimming groove. The disturbance of current density due to cracks can be alleviated, and the withstand voltage characteristics of the resistance film can be improved.
[0032]
In addition, since the resistance film and a part of the electrode film are coated with transparent or translucent green glass, it is possible to suppress the expansion of microcracks near and at the end of the trimming portion due to thermal distortion of laser light irradiation. It is possible to facilitate the recognition of the resistance value adjustment pattern, the trimming start position, and the laser trimming groove engraved state in the image recognition and visual inspection during the value processing. Further, the trimming start position recognition pattern is provided at the same position in the same direction or in a different direction in each of the plurality of resistance value adjustment patterns adjacent via the elongated resistance film pattern. Efficiency and resistance adjustment work efficiency can be improved.
[0033]
In addition, since the remaining widths of the resistance value adjustment patterns from the end of the trimming groove are substantially equal to each other, a stable current density in each of the separated resistance value adjustment patterns can be secured, and as a result, the withstand voltage characteristics can be improved. . Further, since the length of the elongated resistance film pattern continuous between the electrode film and the resistance value adjustment pattern and the length of each elongated resistance film pattern continued between the resistance value adjustment patterns are substantially equal, It is possible to provide a small chip resistor in which the withstand voltage characteristics of the resistance films connected between the films are averaged and the electrical characteristics are improved thereby.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a chip resistor and a manufacturing process thereof according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram showing a modification of a part of the manufacturing process shown in FIG.
FIG. 3 is an explanatory view showing a part of a manufacturing process of a chip resistor according to another embodiment of the present invention.
FIG. 4 is an explanatory view showing a part of a manufacturing process of a chip resistor according to another embodiment of the present invention.
FIG. 5 is a plan view showing a conventional chip resistor.
FIG. 6 is a plan view showing another conventional chip resistor.
FIG. 7 is a plan view showing another conventional chip resistor.
[Explanation of symbols]
1 Insulating
4
6 Surface electrode film upper layer (electrode film)
7 Undercoat (glass)
8 Trimming
Claims (2)
前記抵抗値調整パターンの中央部に略半円状の凹部を形成したトリミング開始位置認識パターンを形成すると共に、前記抵抗値調整パターンと細長抵抗膜パターンの各コーナを弧状に形成し、
前記それぞれのトリミング溝の終端からの抵抗値調整パターンの残部幅が略等しい幅aに設定され、かつ、該幅aと前記トリミングによって二部分に隔成された抵抗値調整パターンの幅bとを、前記各細長抵抗膜パターンの幅cよりも大きくしたことを特徴とするチップ形抵抗器。Each one electrode film formed on both ends of the insulating substrate, connected between these electrode films, two or more resistance value adjustment patterns, between these resistance value adjustment patterns, and between these and the electrode films A chip in which trimming grooves are provided in the same direction or in different directions in each of a resistance film in which elongated resistance film patterns are integrally connected to each other and a plurality of resistance value adjustment patterns adjacent to each other via the elongated resistance film pattern. A resistor,
While forming a trimming start position recognition pattern in which a substantially semicircular concave portion is formed in the center of the resistance value adjustment pattern, each corner of the resistance value adjustment pattern and the elongated resistance film pattern is formed in an arc shape,
Before Shiruso remainder width of the resistance value adjustment pattern from the end of the trimming grooves of respectively are set to be substantially equal to the width a, and the resistance adjustment patterns隔成into two parts by the trimming and the width a A chip resistor characterized in that a width b is made larger than a width c of each of the elongated resistive film patterns .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175714A JP4730799B2 (en) | 2001-06-11 | 2001-06-11 | Chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175714A JP4730799B2 (en) | 2001-06-11 | 2001-06-11 | Chip resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367818A JP2002367818A (en) | 2002-12-20 |
| JP4730799B2 true JP4730799B2 (en) | 2011-07-20 |
Family
ID=19016796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001175714A Expired - Lifetime JP4730799B2 (en) | 2001-06-11 | 2001-06-11 | Chip resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4730799B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1989578B (en) * | 2004-07-27 | 2010-12-08 | 松下电器产业株式会社 | Chip resistor and manufacturing method thereof |
| JP2010118430A (en) * | 2008-11-12 | 2010-05-27 | Taiyosha Electric Co Ltd | Chip resistor |
| JP5219760B2 (en) * | 2008-12-02 | 2013-06-26 | 太陽社電気株式会社 | Chip resistor and manufacturing method of chip resistor |
| JP6393484B2 (en) * | 2014-02-13 | 2018-09-19 | Koa株式会社 | Chip resistor |
| JP6618248B2 (en) * | 2014-10-24 | 2019-12-11 | Koa株式会社 | Resistor and manufacturing method thereof |
| JP6569066B2 (en) * | 2015-04-13 | 2019-09-04 | ユニパルス株式会社 | Strain gauge, strain sensor and force transducer having the same |
| JP7636965B2 (en) * | 2021-05-20 | 2025-02-27 | Koa株式会社 | Chip Resistors |
| JP2023021533A (en) * | 2021-08-02 | 2023-02-14 | Koa株式会社 | Resistor and resistor manufacturing method |
-
2001
- 2001-06-11 JP JP2001175714A patent/JP4730799B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002367818A (en) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876196B2 (en) | Chip resistor and method of making the same | |
| JP6822947B2 (en) | Square chip resistor and its manufacturing method | |
| JP4730799B2 (en) | Chip resistor | |
| WO2019220811A1 (en) | Chip resistor and chip resistor production method | |
| WO2016051939A1 (en) | Resistor trimming method | |
| JP2005026525A (en) | Wiring board and method for manufacturing wiring board | |
| WO2019082523A1 (en) | Chip resistor and method for manufacturing chip resistor | |
| JP2022159796A (en) | Chip resistor and manufacturing method thereof | |
| JP5166140B2 (en) | Chip resistor and manufacturing method thereof | |
| JP4227821B2 (en) | Manufacturing method of chip resistor | |
| WO2007029635A1 (en) | Chip resistor and method for producing the same | |
| JP2006339589A (en) | Chip resistor and method for manufacturing same | |
| WO2007043516A1 (en) | Chip resistor and its manufacturing method | |
| JP2002353001A (en) | Thick film chip resistor | |
| JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
| TWI817476B (en) | Chip resistor and method of manufacturing chip resistor | |
| JP2005093717A (en) | Chip resistor and its manufacturing method | |
| CN115376768B (en) | chip resistor | |
| JPH04214601A (en) | Rectangular chip resistor for function modification and its manufacturing method | |
| JP3116579B2 (en) | Square chip resistor and method of manufacturing the same | |
| JPH11111513A (en) | Manufacturing method of chip resistor | |
| JP6695415B2 (en) | Chip resistor | |
| JP2024108049A (en) | Chip resistor and method for manufacturing the same | |
| JP2003124003A (en) | Trimmable chip resistor | |
| JP2007165358A (en) | Chip-type capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080501 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4730799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |