JP4728045B2 - 液晶表示装置 - Google Patents

Description

本発明は、１画素領域内に複数の副画素電極を有し、斜め方向から見たときに画面が白っぽくなる現象を抑制する液晶表示装置に関する。

液晶表示装置は、ＣＲＴ（Cathode Ray Tube）に比べて薄くて軽量であり、低電圧で駆動できて消費電力が小さいという利点がある。そのため、液晶表示装置は、テレビ受像機、ノート型ＰＣ（パーソナルコンピュータ）、ディスクトップ型ＰＣ、ＰＤＡ（携帯端末）及び携帯電話など、種々の電子機器に使用されている。

一般的に、液晶表示装置は、２枚の基板と、これらの基板間に封入された液晶とにより構成されている。一方の基板には画素毎に画素電極及び薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）等が形成され、他方の基板にはカラーフィルタと、各画素共通のコモン（共通）電極とが形成されている。以下、画素電極及びＴＦＴが形成された基板をＴＦＴ基板と呼び、ＴＦＴ基板に対向して配置される基板を対向基板と呼ぶ。また、ＴＦＴ基板と対向基板との間に液晶を封入してなる構造物を液晶パネルと呼ぶ。

従来は、２枚の基板間に水平配向型液晶（誘電率異方性が正の液晶）を封入し、液晶分子をツイスト配向させるＴＮ型（Twisted Nematic ）型液晶表示装置が広く使用されていた。しかし、ＴＮ型液晶表示装置には視野角特性が悪く、画面を斜め方向から見たときにコントラストや色調が大きく変化するという欠点がある。このため、視野角特性が良好なＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置が開発され、実用化されている。

ところで、従来のＭＶＡ型液晶表示装置では、画面を斜め方向から見たときに白っぽくなる現象が発生する。図１は、横軸に印加電圧（Ｖ）をとり、縦軸に透過率をとって、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。この図１に示すように、しきい値電圧よりも若干高い電圧を画素電極に印加したとき（図中丸で囲んだ部分）には、斜め方向から見たときの透過率が正面から見たときの透過率よりも高くなる。また、印加電圧がある程度高くなると、斜め方向から見たときの透過率は、正面から見たときの透過率よりも低くなる。このため、斜め方向から見たときには赤色画素、緑色画素及び青色画素の輝度差が小さくなり、その結果前述したように画面が白っぽくなる現象が発生する。この現象は、白茶け（Wash out）と呼ばれている。白茶けは、ＭＶＡ型液晶表示装置だけでなく、ＴＮ型液晶表示装置でも発生する。

米国特許第４８４０４６０号の明細書には、１つの画素を複数の副画素に分割し、それらの副画素を容量結合したＴＮ型液晶表示装置が提案されている。このような液晶表示装置では、各副画素の容量比によって電位が分割されるため、各副画素に相互に異なる電圧を印加することができる。従って、見かけ上、１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在することになる。このように１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在すると、それらの領域のＴ−Ｖ特性が平均化されて、正面から見たときの透過率よりも斜め方向から見たときの透過率が高くなる現象が抑制される。その結果、斜め方向から見たときに画面が白っぽくなる現象（白茶け）も抑制される。このように１つの画素をＴ−Ｖ特性が相互に異なる複数の領域に分割して表示特性を改善する方法は、ＨＴ（ハーフトーングレースケール）法と呼ばれている。

図２はＨＴ法を実現する従来の液晶表示装置の一例を示す平面図、図３は図２のＩ−Ｉ線による断面図である。なお、図２は、液晶表示装置の１画素分の領域を示している。

ＴＦＴ基板のベースとなるガラス基板５１の上には、水平方向（Ｘ方向）に伸びる複数のゲートバスライン５２と、垂直方向（Ｙ方向）に伸びる複数のデータバスライン５５とが形成されている。これらのゲートバスライン５２及びデータバスライン５５により区画される矩形の領域がそれぞれ画素領域である。また、ガラス基板５１の上には、ゲートバスライン５２と平行に配置され、各画素領域の中央を横断する補助容量バスライン５３が形成されている。

ゲートバスライン５２及び補助容量バスライン５３とデータバスライン５５との間には第１の絶縁膜５４が形成されており、この第１の絶縁膜５４によりゲートバスライン５２及び補助容量バスライン５３とデータバスライン５５との間が電気的に分離されている。

各画素領域には、ＴＦＴ５６と、制御電極５７と、補助容量電極５８と、副画素電極６１ａ，６１ｂとが形成されている。この例では、図２に示すように、ＴＦＴ５６はゲートバスライン５２の一部をゲート電極としている。また、図３に示すように、ＴＦＴ５６の活性層となる半導体膜５６ａはゲートバスライン５２の上方に形成されており、この半導体膜５６ａの上にはチャネル保護膜５６ｂが形成されている。

図２に示すように、ＴＦＴ５６のドレイン電極５６ｄはデータバスライン５５に接続しており、ソース電極５６ｓはゲートバスライン５２を挟んでドレイン電極５６ｄに対向する位置に配置されている。また、補助容量電極５８は第１の絶縁膜５４を挟んで補助容量バスライン５３に対向する位置に形成されている。更に、制御電極５７は、配線５９を介してソース電極５６ｓと補助容量電極５８とに電気的に接続されている。

これらのデータバスライン５５、ＴＦＴ５６、制御電極５７、補助容量電極５８及び配線５９は第２の絶縁膜６０に覆われており、副画素電極６１ａ，６１ｂは第２の絶縁膜６０の上に形成されている。副画素電極６１ａは、第２の絶縁膜６０を挟んで制御電極５７（配線５９のうち副画素電極６１ａの下方の部分を含む）と容量結合している。また、副画素電極６１ｂは、第２の絶縁膜６０に形成されたコンタクトホール６０ａを介して補助容量電極５８と電気的に接続している。副画素電極６１ａ，６１ｂの表面は配向膜６２に覆われている。

一方、図３に示すように、対向基板のベースとなるガラス基板７１の一方の面側（図３では下側）にはカラーフィルタ７２が形成されており、このカラーフィルタ７２の上（図３では下側）にはコモン電極７３が形成されている。このコモン電極７３の表面は配向膜７４により覆われている。

これらのＴＦＴ基板及び対向基板はスペーサ（図示せず）を挟んで配置され、ＴＦＴ基板と対向基板との間には液晶８０が封入されて液晶パネルとなっている。この液晶パネルの厚さ方向の両側には偏光板が配置されており、駆動回路及びバックライト（いずれも図示せず）が取り付けられて液晶表示装置となっている。

このように構成された液晶表示装置において、ゲートバスライン５２に供給される走査信号がアクティブ（“１”）になるとＴＦＴ５６がオンになり、データバスライン５５に供給された表示信号が制御電極５７及び副画素電極６１ｂに伝達される。制御電極５７に供給された表示信号は、容量結合を介して副画素電極６１ａに伝達される。この場合、副画素電極６１ａの電圧は、副画素電極６１ｂの電圧よりも容量結合の分だけ低い値となる。従って、見かけ上、１つの画素領域にＴ−Ｖ特性が相互に異なる２つの領域が存在しており、斜め方向から見たときに画面が白っぽくなる現象が抑制される。
米国特許第４８４０４６０号の明細書 特開２００２−３３３８７０号公報

しかしながら、図２に示す従来の液晶表示装置では、フォトリソグラフィ工程で制御電極５７及び配線５９のサイズのばらつきが発生すると、制御電極５７（配線５９のうち副画素電極６１ａの下方の部分を含む）と副画素電極６１ａとの間の容量値が変化するため表示むらが発生するという問題点がある。

また、図２に示す従来の液晶表示装置では、焼き付きが発生するという問題点もある。例えば、画面全体に白黒のチェッカーパターンを一定時間連続して表示した後に中間階調表示を行うと、焼き付きによりチェッカーパターンが薄く見えてしまう。

通常、液晶表示装置の焼き付きは、ゲートバスライン及びデータバスライン等に流れる信号に直流電圧成分が存在することと、白表示時と黒表示時とで液晶層のＣＲ値（液晶容量及び液晶抵抗の値）が変化することとが原因で発生する。以下に、図２，図３に示すような液晶表示装置で焼き付きが発生する理由について説明する。

図４はＨＴ法を実現する液晶表示装置の１画素を示す平面図であり、図５（ａ）は図４のII−II線の位置における模式断面図、図５（ｂ）は図４のIII −III 線の位置における模式断面図、図５（ｃ）は図４のIV−IV線の位置における模式断面図、図５（ｄ）は図４のＶ−Ｖ線の位置における模式断面図である。

図４に示す液晶表示装置においては、図５（ａ）に示すように、副画素電極６１ａとコモン電極７３との間に、Ｃ_LC2 とＲ_LC2 とが並列に接続されているとみなすことができる。ここで、Ｃ_LC2 は副画素電極６１ａとコモン電極７３との間の容量であり、Ｒ_LC2 は副画素電極６１ａとコモン電極７３との間の抵抗である。

また、副画素電極６１ａとゲートバスライン５２との間にも、Ｃ_gpx2とＲ_goffとが並列に接続されているとみなすことができる。ここで、Ｃ_gpx2は副画素電極６１ａとゲートバスライン５２との間の容量であり、Ｒ_goffは副画素電極６１ａとゲートバスライン５２との間の抵抗である。

一方、副画素電極６１ｂとコモン電極７３との間にも、図５（ｂ）に示すように、Ｃ_LC1 とＲ_LC1 とが並列に接続されているとみなすことができる。ここで、Ｃ_LC1 は副画素電極６１ｂとコモン電極７３との間の容量であり、Ｒ_LC1 は副画素電極６１ｂとコモン電極７３との間の抵抗である。

また、副画素電極６１ｂとゲートバスライン５２との間には、Ｃ_gpx1とＲ_gpx1とが並列に接続されているとみなすことができる。ここで、Ｃ_gpx1は副画素電極６１ｂとゲートバスライン５２との間の容量であり、Ｒ_gpx1は副画素電極６１ｂとゲートバスライン５２との間の抵抗である。

ゲートバスライン５２には、１垂直同期期間（１フィールド期間）の殆どの時間（走査信号が非アクティブの期間）、ＴＦＴ５６をオフ状態に維持するために−５〜−１０Ｖ程度の直流電圧（Ｖ_goff）が印加される。この直流電圧に応じた電荷が、容量Ｃ_gpx2と抵抗Ｒ_goff、又は容量Ｃ_gpx1と抵抗Ｒ_gpx1とを介して副画素電極６１ａ，６１ｂに蓄積される。

通常、各ゲートバスライン５２に供給される走査信号は、１垂直同期期間毎に１回づつ順番にアクティブになるので、このときＴＦＴ５６がオンになって副画素電極６１ｂとデータバスライン５５とが電気的に接続される。このため、副画素電極６１ｂでは、ＴＦＴ５６がオフの期間に蓄積された電荷がデータバスライン５５に流れ、直流電圧成分は残留しない。一方、副画素電極６１ａでは、ＴＦＴ５６がオンになっても副画素電極６１ａに蓄積された電荷はそのまま保持される。このため、副画素電極６１ａには直流電圧成分が残留する。

また、図５（ｃ）に示すように、副画素電極６１ａとデータバスライン５５との間には、Ｃ_dpx2とＲ_dpx2とが並列に接続されているとみなすことができる。ここで、Ｃ_dpx2は副画素電極６１ａとデータバスライン５５との間の容量であり、Ｒ_dpx2は副画素電極６１ａとデータバスライン５５との間の抵抗である。

更に、図５（ｄ）に示すように、副画素電極６１ｂとデータバスライン５５との間にも、Ｃ_dpx1とＲ_dpx1とが並列に接続されているとみなすことができる。ここで、Ｃ_dpx1は副画素電極６１ｂとデータバスライン５５との間の容量であり、Ｒ_dpx1は副画素電極６１ｂとデータバスライン５５との間の抵抗である。

データバスライン５５には、フィールドスルー電圧を補償するために、コモン電極７３の電位に対し１〜２Ｖ程度高い直流電圧を表示信号（交流信号）に重畳させている。この直流電圧に応じた電荷も、容量Ｃ_dpx2と抵抗Ｒ_dpx2、又は容量Ｃ_dpx1と抵抗Ｒ_dpx1とを介して副画素電極６１ａ，６１ｂに蓄積される。

前述したように、１垂直同期期間毎に１回づつＴＦＴ５６がオンになって、副画素電極６１ｂとデータバスライン５５とが電気的に接続される。このとき、副画素電極６１ｂに蓄積された電荷がデータバスライン５５に流れ、副画素電極６１ｂには直流電圧成分が残留しない。一方、副画素電極６１ａでは、ＴＦＴ５６がオンになっても、副画素電極６１ａに蓄積された電荷はそのまま保持される。このため、副画素電極６１ａには直流電圧成分が残留する。

このように、ＴＦＴ５６を介して一定の周期でデータバスライン５５に電気的に接続される副画素電極６１ｂでは直流電圧成分の蓄積は殆どないのに対し、制御電極５７と容量結合した副画素電極６１ａでは電荷が蓄積されて直流電圧成分が残留する。

次に、副画素電極６１ａに蓄積された電荷と焼き付きとの関係について説明する。

副画素電極６１ａの面積をＳ、セル厚をｄとすると、副画素電極６１ａとコモン電極７３との間の容量（液晶容量）Ｃ_LC2 は、Ｃ_LC2 ＝ε（Ｓ／ｄ）で表される。ここで、εは液晶の誘電率である。液晶分子が基板面に垂直に配向しているときの誘電率と水平に配向しているときの誘電率とは異なるため、チェッカーパターンの白部分を表示している画素と黒部分を表示している画素では液晶容量の値が異なり、その結果液晶層に印加される直流電圧成分の値も異なる。チェッカーパターンの表示から中間階調の表示に切り替えても液晶層に残留する直流電圧成分は直ぐには変化しないため、白を表示していた画素と黒を表示していた画素とでは液晶層に印加される電圧が異なる。このため、白を表示していた画素と黒を表示していた画素とでは光の透過率が異なり、焼き付きが発生する。なお、このような原因で発生した焼き付きは副画素電極と制御電極及びコモン電極との間の時定数に応じた時間で減少するが、表示品質を向上させるためには焼き付きをできるだけ少なくすることが必要である。

以上から、本発明の目的は、白茶けが抑制されるとともに表示むらや焼き付きの発生を回避できて、表示品質が良好な液晶表示装置を提供することである。

上記した課題は、相互に対向して配置された第１の基板及び第２の基板と、前記第１の基板及び前記第２の基板の間に封入された液晶とにより構成され、マトリクス状に配列された複数の画素を有する液晶表示装置において、各画素に走査信号を供給する複数のゲートバスラインと、各画素に表示信号を供給する複数のデータバスラインと、各画素毎に形成された第１及び第２の副画素電極と、各画素毎に形成されたバッファ容量と、ｎ番目（ｎは整数）のゲートバスラインの走査信号により駆動され、オンの期間にｍ番目（ｍは整数）のデータバスラインの表示信号をｎ行ｍ列目の画素の前記第１の副画素電極に伝達する第１のトランジスタと、前記ｎ番目のゲートバスラインの走査信号により駆動され、オンの期間に前記ｍ番目のデータバスラインの表示信号を前記ｎ行ｍ列目の画素の前記第２の副画素電極に伝達する第２のトランジスタと、前記ｎ行ｍ列目の画素の前記第１の副画素電極と前記バッファ容量との間に接続され、ｎ＋１番目のゲートバスラインの走査信号により駆動される第３のトランジスタとを有し、前記バッファ容量が、前記ｎ＋１番目のゲートバスラインと一体的に形成された第１の容量電極と、前記第３のトランジスタのドレインに接続され、絶縁膜を挟んで前記第１の容量電極に対向する位置に配置された第２の容量電極とにより構成されていることを特徴とする液晶表示装置により解決する。

本発明の液晶表示装置においては、画素毎に、第１の副画素電極と、第２の副画素電極と、バッファ容量と、第１〜第３のトランジスタとを有している。第１の副画素電極は第１のトランジスタ及び第３のトランジスタに接続され、第２の副画素電極は第２のトランジスタに接続されている。また、バッファ容量は、第３のトランジスタと、例えばｎ＋１番目のゲートバスライン、ｍ番目のデータバスライン、ｍ＋１番目のデータバスライン又はコモン電極との間に接続されている。ここでは、説明を簡単にするために、バッファ容量が第３のトランジスタとｎ＋１番目のゲートバスラインとの間に接続されているものとする。

第１及び第２のトランジスタは、ｎ番目のゲートバスラインに供給される走査信号がアクティブになるとオンになり、第１の副画素電極及び第２の副画素電極にそれぞれ表示信号が伝達される。その後、ｎ番目のゲートバスラインに供給される走査信号が非アクティブになって第１及び第２のトランジスタはオフになるが、このとき第１の副画素電極及び第２の副画素電極には同じ電圧が保持される。

次に、ｎ＋１番目のゲートバスラインに供給される走査信号がアクティブになって第３のトランジスタがオンになると、ｎ＋１番目のゲートバスラインからバッファ容量及び第３のトランジスタを介して第１の副画素電極に電荷が注入され、第１の副画素電極の電圧が若干変化する。これにより、第１の副画素電極と第２の副画素電極との電圧が異なり、前述のＨＴ法と同様に、見かけ上１つの画素領域にＴ−Ｖ特性が相互に異なる２つの領域が存在していることになり、画面を斜め方向から見たときに白っぽくなる現象（白茶け）が抑制される。

バッファ容量をｎ番目のゲートバスラインに接続する替りに、ｍ番目のデータバスライン、ｍ＋１番目のデータバスライン又はコモン電極に接続した場合も、ｎ＋１番目のゲートバスラインの走査信号がアクティブになると、第１の副画素電極の電圧が変化する。これにより、画面を斜め方向から見たときに白っぽくなる現象（白茶け）が抑制される。

また、本発明おいては、ｎ番目のゲートバスラインに供給される走査信号がアクティブになると、第１の副画素電極及び第２の副画素電極がいずれもデータバスラインに接続されるため、第１及び第２のトランジスタがオフの期間にゲートバスライン及びデータバスラインに流れる信号に起因して第１の副画素電極及び第２の副画素電極に蓄積された直流電圧成分の電荷が、第１及び第２のトランジスタを介してデータバスラインに流れる。これにより、焼き付きの発生を防止することができる。

なお、特開２００２−３３３８７０号公報には、１画素内に複数の副画素電極と複数のトランジスタとを有する液晶表示装置が記載されている。しかし、この特開２００２−３３３８７０号公報に記載された液晶表示装置は、デジタル／アナログ変換回路を設けることなくデジタルの画像信号に基づいて階調表示を行うものであり、各副画素電極にはデジタル値に応じた電圧が個別に印加される。従って、特開２００２−３３３８７０号公報に記載された液晶表示装置では、本発明の液晶表示装置と異なり、白茶けを抑制することはできない。

以下、本発明について、更に詳細に説明する。

（第１の実施形態）
図６は、本発明の第１の実施の形態の液晶表示装置の全体構成を示すブロック図である。なお、本実施形態は、本発明をＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置に適用した例を示している。

本実施形態の液晶表示装置１００は、制御回路１０１、データドライバ１０２、ゲートドライバ１０３及び液晶パネル１０４により構成されている。この液晶表示装置１００には、コンピュータ等の外部装置（図示せず）からデジタル表示信号ＲＧＢ、水平同期信号Ｈsync及び垂直同期信号Ｖsync等の信号が供給される。

液晶パネル１０４には、複数の画素１０５がマトリクス状に配列されている。また、液晶パネル１０４には、垂直方向に伸びる複数のデータバスライン１１５と、水平方向に伸びる複数のゲートタバスライン１１１とが設けられている。本実施形態の液晶表示装置においては、ゲートバスライン１１１及びデータバスライン１１５が各画素１０５の境界となっている。画素１０５の詳細については後述する。

制御回路１０１は、水平同期信号Ｈsync及び垂直同期信号Ｖsyncを入力し、１水平同期期間の開始時にアクティブになるデータスタート信号DSI と、１水平同期期間を一定の間隔に分割するデータクロックDCLKと、１垂直同期期間の開始時にアクティブになるゲートスタート信号GSI と、１垂直同期期間を一定の間隔に分割するゲートクロックGCLKとを出力する。

データドライバ１０２は、外部装置から入力したデジタル表示信号ＲＧＢをアナログ表示信号に変換し、制御回路１０１から入力したデータスタート信号DSI 及びデータクロックDCLKに基づくタイミングで１水平同期期間毎に各データバスライン１１５にアナログ表示信号を供給する。このアナログ表示信号は、例えば１フレーム（１垂直同期期間）毎に極性が反転する交流信号である。

一方、ゲートドライバ１０３は、制御回路１０１から入力したゲートスタート信号GSI 及びゲートクロックGCLKに基づいて、１垂直同期期間内に、各ゲートバスライン１１１に供給する走査信号を順番にアクティブにする。走査信号が非アクティブのときの電圧は−５〜−１０Ｖ程度であり、アクティブのときの電圧は１５〜３０Ｖ程度である。

図７は本実施形態の液晶表示装置の１画素を示す平面図、図８は図７のVI−VI線の位置における断面図、図９は図７のVII −VII 線の位置におけるＴＦＴ基板の断面図である。なお、図９では配向膜の図示を省略している。

図８に示すように、液晶パネル１０４は、ＴＦＴ基板１１０と、対向基板１３０と、それらの間に封入された誘電率異方性が負の液晶１４０とにより構成されている。液晶パネル１０４の裏面側（図８では下側）には第１の偏光板１４１ａが配置され、前面側（図８では上側）には第２の偏光板１４１ｂが配置されている。これらの偏光板１４１ａ，１４１ｂは、吸収軸が相互に直交するように配置されている。また、液晶パネル１０４の裏面側には、バックライト（図示せず）が配置されている。

ＴＦＴ基板１１０には、図７に示すように、水平方向に伸びる複数のゲートバスライン１１１と、垂直方向に伸びる複数のデータバスライン１１５とが形成されている。これらのゲートバスライン１１１及びデータバスライン１１５により区画される矩形の領域がそれぞれ画素領域である。また、ＴＦＴ基板１１０には、ゲートバスライン１１１に平行に配置されて画素領域の中央を横断する補助容量バスライン１１２が形成されている。

ゲートバスライン１１１及び補助容量バスライン１１２はＴＦＴ基板１１０のベースとなるガラス基板１１０ａの上に形成されている。これらのゲートバスライン１１１及び補助容量バスライン１１２の上には第１の絶縁膜１１３が形成されており、データバスライン１１５は第１の絶縁膜１１３の上に形成されている。

更に、ＴＦＴ基板１１０には、各画素領域毎に、ＴＦＴ１１６，１１７，１１８と、補助容量電極１２０と、副画素電極１２２ａ，１２２ｂと、バッファ容量下部電極１１１ｂと、バッファ容量上部電極１１８ｃとが形成されている。本実施形態では、図７に示すように、ＴＦＴ１１６，１１７はｎ（ｎは整数）番目のゲートバスライン１１１の一部をゲート電極としており、ＴＦＴ１１８はｎ＋１番目のゲートバスライン１１１から伸びる配線１１１ａをゲート電極としている。また、バッファ容量下部電極１１１ｂは、ｎ＋１番目のゲートバスライン１１１に接続している。

ゲートバスライン１１１及び配線１１１ａの所定の領域の上方にはＴＦＴ１１６，１１７，１１８の活性層となる半導体膜（シリコン膜等）１１４ａが形成されており、それらの半導体膜１１４ａのチャネルとなる領域の上にはチャネル保護膜１１４ｂ，１１４ｃが形成されている。ＴＦＴ１１６のドレイン電極１１６ａ及びソース電極１１６ｂはチャネル保護膜１１４ｂを挟んで相互に対向する位置に配置されており、これと同様にＴＦＴ１１７のドレイン電極１１７ａ及びソース電極１１７ｂもチャネル保護膜１１４ｂを挟んで相互に対向する位置に配置されている。また、ＴＦＴ１１８のドレイン電極１１８ａ及びソース電極１１８ｂは、チャネル保護膜１１４ｃを挟んで相互に対向する位置に配置されている。更に、ＴＦＴ１１６，１１７のドレイン電極１１６ａ，１１７ａはいずれもｍ番目（ｍは整数）のデータバスライン１１５に接続されている。

補助容量電極１２０は第１の絶縁膜１１３を挟んで補助容量バスライン１１２に対向する位置に配置されている。補助容量電極１２０と、補助容量バスライン１１２と、それらの間の第１の絶縁膜１１３とにより、補助容量を構成している。この補助容量電極１２０は、配線１１９を介してＴＦＴ１１６のソース電極１１６ｂに接続されている。

また、バッファ容量上部電極１１８ｃは、第１の絶縁膜１１３を挟んでバッファ容量下部電極１１１ｂに対向する位置に配置され、ＴＦＴ１１８のドレイン電極１１８ａと接続されている。このバッファ容量上部電極１１８ｃと、バッファ容量下部電極１１１ｂと、それらの間の第１の絶縁膜１１３とによりバッファ容量１２６を構成している。

データバスライン１１５、ＴＦＴ１１６，１１７，１１８、配線１１９、補助容量電極１２０及びバッファ容量上部電極１１８ｃの上には第２の絶縁膜１２１が形成されており、この第２の絶縁膜１２１の上に副画素電極１２２ａ，１２２ｂが形成されている。副画素電極１２２ａ，１２２ｂはＩＴＯ（Indium-Tin Oxide）等の透明導電体により形成されており、スリット１２４により相互に分離されている。スリット１２４はデータバスライン１１５に対し斜め方向に伸びる部分とデータバスライン１１５に平行に伸びる部分とを有し、且つゲートバスライン１１１に平行な画素の中心線を軸として上下対称に形成されている。このスリット１２４は、電圧印加時に液晶分子が倒れる方向を制御する配向制御用構造物として機能する。

副画素電極１２２ａは第２の絶縁膜１２１に形成されたコンタクトホール１２１ａ，１２１ｃを介してＴＦＴ１１７のソース電極１１７ｂ及びＴＦＴ１１８のソース電極１１８ｂに電気的に接続されている。また、副画素電極１２２ｂは、第２の絶縁膜１２１に形成されたコンタクトホール１２１ｂを介して補助容量電極１２０に電気的に接続されている。これらの副画素電極１２２ａ，１２２ｂの上には、ポリイミド等からなる垂直配向膜１２５が形成されている。

一方、対向基板１３０は、図８に示すように、ベースとなるガラス基板１３０ａと、ガラス基板１３０ａの一方の面側（図８では下側）に形成されたブラックマトリクス（遮光膜）１３１、カラーフィルタ１３２、コモン電極１３３及び突起１３４とにより構成されている。ブラックマトリクス１３１は、ＴＦＴ基板１１０側のゲートバスライン１１１、データバスライン１１５及びＴＦＴ１１６，１１７，１１８に対向する位置に配置されている。ブラックマトリクス１３１の幅は、ゲートバスライン１１１及びデータバスライン１１５の幅よりも若干広く設定されている。

カラーフィルタ１３２には赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、各画素毎に赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のいずれか一色のカラーフィルタ１３２が配置されている。本実施形態では、水平方向に隣接する赤色画素、緑色画素及び青色画素の３つにより１つのピクセルを構成し、種々の色の表示を可能としている。

カラーフィルタ１３２の表面は、ＩＴＯ等の透明導電体からなるコモン電極１３３により覆われている。そして、図８に示すように、コモン電極１３３上（図８では下側）には配向制御用構造物として土手状の突起１３４が形成されている。この突起１３４は例えばフォトレジスト等の誘電体材料により形成され、図７に二点鎖線で示すように、スリット１２４から離れた位置に、スリット１２４にほぼ平行に配置されている。コモン電極１３３及び突起１３４の表面は、ポリイミドからなる垂直配向膜１３５に覆われている。

以下、本実施形態の液晶表示装置の動作について説明する。但し、ここでは図７に示すｎ行ｍ列目の画素の動作について説明している。初期状態（副画素電極１２２ａ，１２２ｂに電圧が印加されていない状態）では、液晶分子は配向膜１２５，１３５の表面に対し垂直な方向に配向している。

本実施形態の液晶表示装置において、ｎ番目のゲートバスライン１１１に供給される走査信号がアクティブになると、ＴＦＴ１１６，１１７がオンになって、ｍ番目のデータバスライン１１５に供給された表示信号が補助容量電極１２０及び副画素電極１２２ａ，１２２ｂに伝達される。その後、走査信号が非アクティブになってＴＦＴ１１６，１１７がオフになると、副画素電極１２２ａ，１２２ｂには表示信号に応じた電圧が保持される。そして、液晶分子は、副画素電極１２２ａ，１２２ｂの電圧に応じた角度で傾斜し、液晶分子の傾斜角度に応じた量の光が画素を透過する。この場合、スリット１２４及び突起１３４の両側では液晶分子の倒れる方向が逆となり、いわゆる配向分割（マルチドメイン）が達成されて、良好な視野角特性が得られる。

次に、ｎ＋１番目のゲートバスライン１１１に供給される走査信号がアクティブになると、ＴＦＴ１１８がオンになり、副画素電極１２２ａにはｎ＋１番目のゲートバスライン１１１からバッファ容量１２６及びＴＦＴ１１８を介して電荷が注入される。これにより、副画素電極１２２ａの電圧が副画素電極１２２ｂの電圧よりも若干高くなる。その結果、前述のＨＴ法と同様に、１画素内にＴ−Ｖ特性が相互に異なる２つの領域（副画素電極１２２ａが配置された領域と副画素電極１２２ｂが配置された領域）が存在することになり、斜め方向から見たときに画面が白っぽくなる現象（白茶け）が抑制される。なお、副画素電極１２２ａの電圧上昇量は、表示信号の電圧とバッファ容量１２６の容量値とに依存する。

図２に示す従来の液晶表示装置では、制御電極５７（配線５９のうち副画素電極６１ａの下方の部分を含む）と副画素電極６１ａとの間の容量を介して副画素電極６１ａに電圧を印加するため、制御電極５７の大きさを比較的大きくすることが必要である。一方、本実施形態の液晶表示装置では、ＴＦＴ１１７を介して副画素電極１２２ａに表示信号（表示電圧）を印加し、その後ＴＦＴ１１８及びバッファ容量１２６により副画素電極１２２ａの電圧を若干変化させるだけであるので、図２に示す液晶表示装置の制御電極５７（配線５９のうち副画素電極６１ａの下方の部分を含む）に比べてバッファ容量の電極（下部電極１１１ｂ及び上部電極１１８ｃ）のサイズが小さくてよい。従って、図２に示す従来の液晶表示装置に比べて開口率が大きくなり、明るい表示が可能になるという利点もある。また、本実施形態の液晶表示装置は、バッファ容量１２６の容量値のばらつきによる副画素電極１２２ａの電圧の変化が比較的小さいので、図２に示す従来の液晶表示装置に比べてフォトリソグラフィ工程に起因する表示むらの発生が抑制されるという利点もある。

ところで、本実施形態においても、ＴＦＴ１１６，１１７がオフの間に、ゲートバスライン１１１及びデータバスライン１１５に供給される信号により、副画素電極１２２ａ、１２２ｂには直流電圧成分の電荷が蓄積される。しかし、本実施形態においては、１フレーム（１垂直同期期間）毎にＴＦＴ１１６，１１７がオンになって副画素電極１２２ａ、１２２ｂがいずれもデータバスライン１１５に電気的に接続されるため、副画素電極１２２ａ，１２２ｂに蓄積された直流電圧成分の電荷がデータバスライン１１５に流れ、焼き付きが回避される。これにより、良好な表示品質が得られるという効果を奏する。

以下、本実施形態の液晶表示装置の製造方法について説明する。

まず、図７及び図１０，図１１を参照してＴＦＴ基板１１０の製造方法について説明する。なお、図１０，図１１は図７のVII −VII 線の位置における断面を示している。

まず、ＴＦＴ基板１１０のベースとなるガラス基板１１０ａの上に、スパッタ法により、例えばＡｌ（アルミニウム）−ＭｏＮ（窒化モリブデン）−Ｍｏ（モリブデン）の積層構造を有する第１の金属膜を形成する。そして、この第１の金属膜をフォトリソグラフィ法によりパターニングして、図７及び図１０（ａ）に示すように、ゲートバスライン１１１、配線１１１ａ、バッファ容量下部電極１１１ｂ及び補助容量バスライン１１２を形成する。

次に、図１０（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition ）法により、ガラス基板１１０ａの上側全面に例えばＳｉＯ₂ からなる第１の絶縁膜（ゲート絶縁膜）１１３を形成する。そして、この第１の絶縁膜１１３の所定の領域上に、ＴＦＴ１１６，１１７，１１８の活性層となる半導体膜１１４ａを形成する。その後、ガラス基板１１０ａの上側全面に例えばＳｉＮ膜を形成し、このＳｉＮ膜をフォトリソグラフィ法によりパターニングして、半導体膜１１４ａのチャネルとなる領域の上にチャネル保護膜１１４ｂ，１１４ｃを形成する。

次に、ガラス基板１１０ａの上側全面に例えばＴｉ（チタン）−Ａｌ−Ｔｉの積層構造を有する第２の金属膜を形成し、この第２の金属膜をフォトリソグラフィ法によりパターニングして、図７及び図１０（ｃ）に示すように、データバスライン１１５と、ドレイン電極１１６ａ，１１７ａ，１１８ａと、ソース電極１１６ｂ，１１７ｂ，１１８ｂと、バッファ容量上部電極１１８ｃと、配線１１９と、補助容量電極１２０とを形成する。

次に、図１１（ａ）に示すように、ガラス基板１１０ａの上側全面に例えばＳｉＯ₂ 、ＳｉＮ又は樹脂等からなる第２の絶縁膜１２１を形成する。そして、フォトリソグラフィ法により第２の絶縁膜１２１に、ＴＦＴ１１７のソース電極１１７ｂに通じるコンタクトホール１２１ａと、補助容量電極１２０に通じるコンタクトホール１２１ｂと、ＴＦＴ１１８のソース電極１１８ｂに通じるコンタクトホール１２１ｃとを形成する。

次に、スパッタ法により、ガラス基板１１０ａの上側全面にＩＴＯ膜（又はその他の導電体膜）を形成する。その後、このＩＴＯ膜をフォトリソグラフィ法によりパターニングして、図７及び図１１（ｂ）に示すように、副画素電極１２２ａ，１２２ｂを形成する。副画素電極１２２ａは、コンタクトホール１２１ａ，１２１ｃを介してＴＦＴ１１７のソース電極１１７ｂ及びＴＦＴ１１８のソース電極１１８ｂに電気的に接続される。また、副画素電極１２２ｂは、コンタクトホール１２１ｂを介して補助容量電極１２０に電気的に接続される。

次いで、ガラス基板１１０ａの上側全面に例えばポリイミドを塗布して、副画素電極１２２ａ，１２２ｂの表面を覆う垂直配向膜１２５を形成する。これにより、ＴＦＴ基板１１０が完成する。

次に、対向基板１３０の製造方法について、図８を参照して説明する。まず、対向基板１３０のベースとなるガラス基板１３０ａの上（図８では下側）に、Ｃｒ等の金属又は黒色樹脂によりブラックマトリクス１３１を形成する。このブラックマトリクス１３１は、ＴＦＴ基板１１０側のゲートバスライン１１１、データバスライン１１５及びＴＦＴ１１６，１１７，１１８に対向する位置に、ゲートバスライン１１１及びデータバスライン１１５の幅よりも若干太く形成する。

次に、赤色感光性樹脂、緑色感光性樹脂及び青色感光性樹脂を使用して、ガラス基板１３０ａの上にカラーフィルタ１３２を形成する。各画素領域には、赤色、緑色及び青色のいずれか１色のカラーフィルタ１３２を配置する。

次に、スパッタ法により、カラーフィルタ１３２の上（図８では下側）にＩＴＯ等の導電体からなるコモン電極１３３を形成する。その後、コモン電極１３３の上にフォトレジストを塗布してフォトレジスト膜を形成し、このフォトレジスト膜を所定の露光マスクを介して露光し、その後現像処理を施して突起１３４を形成する。

次いで、ガラス基板１３０ａの上側全面に例えばポリイミドを塗布して、コモン電極１３３及び突起１３４の表面を覆う垂直配向膜１３５を形成する。これにより、対向基板１３０が完成する。

このようにして製造されたＴＦＴ基板１１０と対向基板１３０とをスペーサ（図示せず）を挟んで相互に対向させて配置し、両者の間に誘電率異方性が負の液晶１４０を封入して液晶パネル１０４とする。次いで、液晶パネル１０４の両側に偏光板１４１ａ，１４１ｂを接合し、更に駆動回路及びバックライト（図示せず）を取り付ける。このようにして、本実施形態の液晶表示装置が完成する。

（第２の実施形態）
図１２は本発明の第２の実施形態の液晶表示装置を示す平面図、図１３は図１２のVIII−VIII線の位置における断面図である。なお、本実施形態が第１の実施形態と異なる点はバッファ容量の構造が異なることにあり、その他の構成は基本的に第１の実施形態と同様であるので、図１２，図１３において図７，図９と同一物には同一符号を付して、その詳しい説明は省略する。

本実施形態においては、バッファ容量２１０が、ＴＦＴ１１８のドレイン電極１１８ａと一体的に形成されたバッファ容量下部電極２１１と、副画素電極１２２ａ，１２２ｂと同時に形成されたＩＴＯ等の透明導電体からなるバッファ容量上部電極２１２と、それらの間に介在する第２の絶縁膜１２１とにより構成されている。バッファ容量上部電極２１２は、第２の絶縁膜１２１に形成されたコンタクトホール２１３を介してｍ＋１番目のデータバスライン１１５に接続されている。

以下、本実施形態の液晶表示装置の動作について説明する。なお、液晶表示装置を駆動する場合に、例えば図１４（ａ）に示すように水平方向に並んだ画素には同極性の表示信号を供給し、垂直方向に隣接する画素には逆極性の表示信号を供給する方法や、図１４（ｂ）に示すように、水平方向及び垂直方向に隣接する画素に逆極性の表示信号を供給する方法など、種々の駆動方法がある。また、通常は、図１４（ａ），（ｂ）に示すように、１フレーム毎に各画素に供給する表示信号の極性を反転させている。本実施形態では、図１４（ａ）に示すように、水平方向に並んだ画素には同極性の表示信号を供給し、垂直方向に隣接する画素には逆極性の表示信号を供給するものとする。

本実施形態の液晶表示装置において、ｎ番目のゲートバスライン１１１に供給される走査信号がアクティブになると、第１の実施形態と同様に、ＴＦＴ１１６，１１７がオンになって、ｍ番目のデータバスライン１１５に供給された表示信号が補助容量電極１２０及び副画素電極１２２ａ，１２２ｂに伝達される。ここでは、ｍ番目のデータバスライン１１５には正極性の表示信号が供給されているものとする。

その後、走査信号が非アクティブになってＴＦＴ１１６，１１７がオフになると、副画素電極１２２ａ，１２２ｂには表示信号に応じた正極性の電圧が保持される。

次に、ｎ＋１番目のゲートバスライン１１１に供給される走査信号がアクティブになると、ＴＦＴ１１８がオンになる。このとき、ｍ＋１番目のデータバスライン１１５には負極性の表示信号が供給されている。このため、副画素電極１２２ａに蓄積された電荷がＴＦＴ１１８及びバッファ容量２１０を介してデータバスライン１１５に流れ、副画素電極１２２ａの電圧が若干低下する。その結果、前述したＨＴ法と同様に、１画素内にＴ−Ｖ特性が相互に異なる２つの領域が存在することになり、斜め方向から見たときに白っぽくなる現象（白茶け）が抑制される。

なお、副画素電極１２２ａの電圧低下量はバッファ容量２１０の容量値とｍ＋１番目のデータバスライン１１５の供給される表示信号の電圧とに依存する。

本実施形態においても、第１の実施形態と同様に１フレーム毎にＴＦＴ１１６，１１７がオンになって副画素電極１２２ａ，１２２ｂがいずれもデータバスライン１１５に電気的に接続される。このため、ＴＦＴ１１６，１１７がオフの期間にゲートバスライン１１１及びデータバスライン１１５に供給される信号により副画素電極１２２ａ，１２２ｂに蓄積された直流電圧成分の電荷が、ＴＦＴ１１６，１１７を介してデータバスライン１１５に流れて、焼き付きが回避される。また、本実施形態の液晶表示装置においても、第１の実施形態と同様に、図２に示す従来の液晶表示装置に比べてフォトリソグラフィ工程に起因する表示むらの発生が抑制されるとともに、開口率が大きくなって明るい表示が可能になるという利点もある。

なお、本実施の形態ではバッファ容量上部電極２１２とｍ＋１番目のゲートバスライン１１５とがコンタクトホール２１３を介して直接電気的に接続されている場合について説明したが、バッファ容量上部電極２１２とｍ＋１番目のゲートバスライン１１５とが容量結合していてもよい。

また、図１４（ｂ）に示すように、垂直方向及び水平方向に隣接する画素に逆極性の表示信号を供給する場合は、バッファ容量上部電極２１２をｍ番目のデータバスライン１１５に接続すればよい。

更に、図１５に平面図、図１６に図１５のIX−IX線の位置における断面図を示すように、バッファ容量２２０の下部電極２２１をゲートバスライン１１１及び配線１１１ａと同時に形成し、上部電極２２２をＴＦＴ１１８のドレイン電極１１８ｂと一体的に形成してもよい。この場合、バッファ容量２２０は、下部電極２２１と、上部電極２２２と、それらの間の第１の絶縁膜１１３とにより構成される。図１５，図１６ではバッファ容量下部電極２２１とｍ＋１番目のデータバスライン１１５とが容量結合している場合を示しているが、バッファ容量下部電極２２１とｍ＋１番目のデータバスライン１１５とをコンタクトホールを介して直接電気的に接続してもよい。

（第３の実施形態）
図１７は本発明の第３の実施形態の液晶表示装置を示す平面図、図１８は図１７のIX−IX線の位置における断面図である。なお、本実施形態が第１の実施形態と異なる点はバッファ容量の構造が異なることにあり、その他の構成は基本的に第１の実施形態と同様であるので、図１７，図１８において図７，図９と同一物には同一符号を付してその詳しい説明は省略する。また、図１８では、ブラックマトリクス、カラーフィルタ及び配向膜等の図示を省略している。

本実施形態においては、ＴＦＴ１１８のソース電極１１８ａ及びドレイン電極１１８ｂが、ｎ＋１番目のゲートバスライン１１１を挟んで相互に対向する位置に配置されている。また、ＴＦＴ１１８のソース電極１１８ａは、第２の絶縁膜１２１に形成されたコンタクトホール２３２を介して、ｎ＋１行目の画素領域内に配置されたバッファ容量電極２３１に電気的に接続されている。このバッファ容量電極２３１はＩＴＯ等の透明導電体により副画素電極１１２ａ，１２２ｂと同時に形成される。本実施形態においては、図１８に示すように、バッファ容量電極２３１と、コモン電極１３３と、それらの間の液晶１３０とによりバッファ容量２３０を構成している。

以下、本実施形態の液晶表示装置の動作について説明する。

本実施形態の液晶表示装置においても、ｎ番目のゲートバスライン１１１に供給される走査信号がアクティブになると、ＴＦＴ１１６，１１７がオンになって、ｍ番目のデータバスライン１１５に供給された表示信号が補助容量電極１２０及び副画素電極１２２ａ，１２２ｂに伝達される。

その後、走査信号が非アクティブになってＴＦＴ１１６，１１７がオフになると、副画素電極１２２ａ，１２２ｂには表示信号に応じた電圧が保持される。液晶分子は、副画素電極１２２ａ，１２２ｂの電圧に応じた角度で傾斜し、液晶分子の傾斜角度に応じた量の光が画素を透過する。

次に、ｎ＋１番目のゲートバスライン１１１に供給される走査信号がアクティブになると、ＴＦＴ１１８がオンになり、副画素電極１２２ａに蓄積された電荷がＴＦＴ１１８及びバッファ容量２３０を介してコモン電極１３３に流れ、副画素電極１２２ａの電圧が若干低下する。その結果、前述したＨＴ法と同様に、斜め方向から見たときに白っぽくなる現象（白茶け）が抑制される。なお、副画素電極１２２ａの電圧低下量は表示信号の電圧とバッファ容量２３０の容量値に依存する。

本実施形態においても、第１の実施形態と同様に１フレーム毎にＴＦＴ１１６，１１７がオンになって副画素電極１２２ａ，１２２ｂがいずれもデータバスライン１１５に電気的に接続される。このため、ＴＦＴ１１６，１１７がオフの期間にゲートバスライン１１１及びデータバスライン１１５に供給される信号により副画素電極１２２ａ，１２２ｂに蓄積された直流電圧成分の電荷が、ＴＦＴ１１６，１１７を介してデータバスライン１１５に流れて、焼き付きが回避される。また、本実施形態の液晶表示装置においても、第１の実施形態と同様にフォトリソグラフィ工程に起因する表示むらの発生が抑制されるとともに、開口率が大きくなって明るい表示が可能になるという利点もある。

図１は、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。 図２は、ＨＴ法を実現する従来の液晶表示装置の一例を示す平面図である。 図３は、図２のＩ−Ｉ線による断面図である。 図４は、ＨＴ法を実現する液晶表示装置の１画素を示す平面図である。 図５（ａ）は図４のII−II線の位置における模式断面図、図５（ｂ）は図４のIII −III 線の位置における模式断面図、図５（ｃ）は図４のIV−IV線の位置における模式断面図、図５（ｄ）は図４のＶ−Ｖ線の位置における模式断面図である。 図６は、本発明の第１の実施の形態の液晶表示装置の全体構成を示すブロック図である。 図７は、第１の実施形態の液晶表示装置の１画素を示す平面図である。 図８は、図７のVI−VI線の位置における断面図である。 図９は、図７のVII −VII 線の位置におけるＴＦＴ基板の断面図である。 図１０は、第１の実施形態の液晶表示装置の製造方法を示す図（その１）である。 図１１は、第１の実施形態の液晶表示装置の製造方法を示す図（その２）である。 図１２は、本発明の第２の実施形態の液晶表示装置を示す平面図である。 図１３は、図１２のVIII−VIII線の位置における断面図である。 図１４（ａ），（ｂ）は液晶表示装置の駆動方法（画素の極性）を示す模式図である。 図１５は、第２の実施形態の変形例を示す平面図である。 図１６は、図１５のIX−IX線の位置における断面図である。 図１７は、本発明の第３の実施形態の液晶表示装置を示す平面図である。 図１８は、図１７のIX−IX線の位置における断面図である。

符号の説明

５１，７１，１１０ａ，１３０ａ…ガラス基板、
５２，１１１…ゲートバスライン、
５３…補助容量バスライン、
５４，６０，１１３，１２１…絶縁膜、
５５，１１５…データバスライン、
５６，１１６，１１７，１１８…ＴＦＴ（薄膜トランジスタ）、
５７…制御電極、
５８，１２０…補助容量電極
６１ａ，６１ｂ，１２２ａ，１２２ｂ…副画素電極、
６２，７４，１２５，１３５…配向膜、
７２，１３２…カラーフィルタ、
７３，１３３…コモン電極、
８０，１４０…液晶、
１００…液晶表示装置、
１０１…制御回路、
１０２…データドライバ、
１０３…ゲートドライバ、
１０４…液晶パネル、
１０５…画素、
１１０…ＴＦＴ基板、
１１１ｂ，２１１，２２１…バッファ容量下部電極、
１１２…補助容量バスライン、
１１８ｃ，２１２，２２２…バッファ容量上部電極、
１２０，２１０，２２０…バッファ容量、
１３０…対向基板、
１３１…ブラックマトリクス、
１３４…突起（配向制御用構造物）、
１４１ａ，１４１ｂ…偏光板、
２３１…バッファ容量電極。

Claims (1)

1. 相互に対向して配置された第１の基板及び第２の基板と、前記第１の基板及び前記第２の基板の間に封入された液晶とにより構成され、マトリクス状に配列された複数の画素を有する液晶表示装置において、
   各画素に走査信号を供給する複数のゲートバスラインと、
   各画素に表示信号を供給する複数のデータバスラインと、
   各画素毎に形成された第１及び第２の副画素電極と、
   各画素毎に形成されたバッファ容量と、
   ｎ番目（ｎは整数）のゲートバスラインの走査信号により駆動され、オンの期間にｍ番目（ｍは整数）のデータバスラインの表示信号をｎ行ｍ列目の画素の前記第１の副画素電極に伝達する第１のトランジスタと、
   前記ｎ番目のゲートバスラインの走査信号により駆動され、オンの期間に前記ｍ番目のデータバスラインの表示信号を前記ｎ行ｍ列目の画素の前記第２の副画素電極に伝達する第２のトランジスタと、
   前記ｎ行ｍ列目の画素の前記第１の副画素電極と前記バッファ容量との間に接続され、ｎ＋１番目のゲートバスラインの走査信号により駆動される第３のトランジスタと
   を有し、
   前記バッファ容量が、前記ｎ＋１番目のゲートバスラインと一体的に形成された第１の容量電極と、前記第３のトランジスタのドレインに接続され、絶縁膜を挟んで前記第１の容量電極に対向する位置に配置された第２の容量電極とにより構成されていることを特徴とする液晶表示装置。

Images