JP4725641B2 - 昇降圧型スイッチングレギュレータ - Google Patents

Description

本発明は、入力するＤＣ（直流）電力を任意のＤＣ（直流）電力に変換するスイッチングレギュレータに係わり、特に入力電圧に依存せずに一定の出力電圧が得られる昇降圧型のスイッチングレギュレータに関する。

スイッチングレギュレータは、半導体のスイッチング素子を用いる小型・軽量・高効率の直流電源であり、電子機器等に広く利用されており、近年、小型・軽量・高効率の要求が高くなっている。スイッチングレギュレータの基本原理は、スイッチング素子を高周波数でオン・オフさせて、オン期間とオフ期間の比率つまりデューティ比を可変制御して、直流の出力電圧を一定レベルに維持するものである。いわゆる非絶縁型またはチョッパ方式のスイッチングレギュレータには、入力電圧よりも高い出力電圧が得られる昇圧型、入力電圧よりも低い出力電圧が得られる降圧型、入力電圧に依存せず一定の出力電圧が得られる昇降圧型の３種類がある。

近年、携帯型の電子機器では、バッテリの使用電圧範囲が広くなっており、たとえば、負荷に定格値３Ｖの電源電圧を供給するのにバッテリ電圧を満充電時の４Ｖから２．５Ｖまで使用するようなアプリケーションが増えてきている。この種のアプリケーションには昇圧型と降圧型を兼ねる昇降圧型スイッチングレギュレータが好適に使用される。

図１４に、従来の代表的な昇降圧型スイッチングレギュレータの回路構成を示す。

この昇降圧型スイッチングレギュレータは、一対の降圧用トランジスタＭ₁，Ｍ₂、一対の昇圧用トランジスタＭ₃，Ｍ₄、インダクタンスコイル１００、出力コンデンサＣ_oおよび制御回路１０２で構成されている。

より詳しくは、インダクタンスコイル１００の両端子がノードＮ_a，Ｎ_bにそれぞれ接続されている。そして、グランド電位の基準電圧端子（Ｖ_SS）とノードＮ_aとの間にＮＭＯＳトランジスタＭ₁が接続され、電圧入力端子１０４とノードＮ_aとの間にＰＭＯＳトランジスタＭ₂が接続されている。また、グランド電位の基準電圧端子（Ｖ_SS）とノードＮ_bとの間にＮＭＯＳトランジスタＭ₃が接続され、電圧出力端子１０５とノードＮ_bとの間にＰＭＯＳトランジスタＭ₄が接続されている。電圧出力端子１０５とグランド電位の基準電圧端子（Ｖ_SS）との間に出力コンデンサＣ_oが接続されている。電圧入力端子１０４はたとえば１次電池または２次電池（図示せず）に接続され、電圧出力端子１０５は任意の負荷回路（図示せず）に接続される。

制御回路１０２は、降圧動作を行うときは、電圧出力端子１０５に対して定常的に昇圧用トランジスタＭ₃，Ｍ₄をスルー状態に保ち、つまりＰＭＯＳトランジスタＭ₄をオン状態、ＮＭＯＳトランジスタＭ₃をオフ状態に保ち、降圧用トランジスタＭ₁，Ｍ₂を各スイッチングサイクル毎に可変のデューティでオン、オフさせる。また、昇圧動作を行うときは、電圧入力端子１０４に対して定常的に降圧用トランジスタＭ₁，Ｍ₂をスルー状態に保ち、つまりＰＭＯＳトランジスタＭ₂をオン状態、ＮＭＯＳトランジスタＭ₁をオフ状態に保ち、昇圧用トランジスタＭ₃，Ｍ₄を各スイッチングサイクル毎に可変のデューティでオン、オフさせるようになっている。

制御回路１０２は、電圧出力端子１０５から出力電圧Ｖ_oをフィードバックして誤差電圧Ｖ_errを生成する電圧フィードバック回路１０６と、誤差電圧Ｖ_errに対する比較基準波として降圧動作用の三角波信号Ｖ_rp1および昇圧用の三角波信号Ｖ_rp2を生成する比較基準波生成回路１０８とを有している。

電圧フィードバック回路１０６は、出力電圧Ｖ_oを分圧抵抗１１０，１１２により一定の比率で分圧し、分圧電圧Ｖ_fbを演算増幅器からなる誤差増幅回路１１４で基準電圧Ｖ_refと比較し、その差分を一定の増幅率で増幅して、誤差電圧Ｖ_errを生成する。ここで、誤差増幅回路１１４には、電圧フィードバックループの周波数伝達関数（応答特性）を調整するための位相補償回路１１６が接続されている。この位相補償回路１１６は、３つのコンデンサ１１８，１２０，１２２と３つの抵抗１２４，１２６，１２８とで構成されている。

比較基準波生成回路１０８は、一定周波数のクロックＣＫを発振出力する発振回路１３０と、クロックＣＫに同期した一定の傾きおよび一定の振幅を有する第１の三角波信号Ｖ_rp1を発生する三角波発生回路１３２と、第１の三角波信号Ｖ_rp1の電圧レベルを上記振幅に相当する一定量だけ上方にシフトしてこれを第２の三角波信号Ｖ_rp2とするレベル変換回路１３４とで構成されている。

さらに、制御回路１０２には、誤差電圧Ｖ_errを第１の三角波信号Ｖ_rp1と比較して、その高低関係に応じた二値信号を降圧動作用のＰＷＭ（Pulse Width Modulation）スイッチング信号Ｖ_pwm1として出力する第１のコンパレータ１３６と、その降圧動作用のＰＷＭスイッチング信号Ｖ_pwm1に応動して降圧用のトランジスタＭ₁，Ｍ₂をスイッチング駆動する降圧用駆動回路１３８とが設けられている。また、誤差電圧Ｖ_errを第２の三角波信号Ｖ_rp2と比較して、その高低関係に応じた二値信号を昇圧動作用のＰＷＭスイッチング信号Ｖ_pwm2として出力する第２のコンパレータ１４０と、その昇圧動作用のＰＷＭスイッチング信号Ｖ_pwm2に応動して昇圧用のトランジスタＭ₃，Ｍ₄をスイッチング駆動する昇圧用駆動回路１４２とが設けられている。

図１５に、この昇降圧型スイッチングレギュレータにおける動作を波形図で示す。

入力電圧Ｖ_iが出力電圧Ｖ_oよりも高いとき、すなわち、降圧動作モードにおいては、誤差増幅器１１４より出力される誤差電圧Ｖ_errのレベルは比較的低く、クロックＣＫで規定される各スイッチングサイクルにおいて誤差電圧Ｖ_errは第１の三角波信号Ｖ_rp1とだけ交差し、第２の三角波信号Ｖ_rp2とは交差しない。

この場合、各スイッチングサイクルが開始してから誤差電圧Ｖ_errが第１の三角波信号Ｖ_rp1と交差するまでの前期の期間中は、Ｖ_err＞Ｖ_rp1であり、第１のコンパレータ１３６の出力つまりＰＷＭスイッチング信号Ｖ_pwm1がＨレベルで、降圧用トランジスタＭ₁，Ｍ₂がそれぞれオフ状態、オン状態になる。そして、誤差電圧Ｖ_errが第１の三角波信号Ｖ_rp1と交差してから当該スイッチングサイクルが終了するまでの後期の期間中は、Ｖ_err＜Ｖ_rp1となり、ＰＷＭスイッチング信号Ｖ_pwm1がＬレベルで、降圧用トランジスタＭ₁，Ｍ₂がそれぞれオン状態、オフ状態になる。一方、第２のコンパレータ１４０の出力つまりＰＷＭスイッチング信号Ｖ_pwm2はスイッチングサイクルの全期間を通じてＨレベルであり、昇圧用トランジスタＭ₃，Ｍ₄はそれぞれオフ状態、オン状態を保つ。

入力電圧Ｖ_iが低下するにつれて、フィードバック制御によって誤差電圧Ｖ_errのレベルは上昇し、各スイッチングサイクルにおけるトランジスタＭ₂のオン時間の比率つまりデューティが増大する。そして、誤差電圧Ｖ_errのレベルが第１の三角波信号Ｖ_rp1とはもはや交差しなくなると降圧動作は止まり、第２の三角波信号Ｖ_rp2と交差するようになると昇圧動作が行われる。

昇圧動作モードでは、各スイッチングサイクルが開始してから誤差電圧Ｖ_errが第２の三角波信号Ｖ_rp2と交差するまでの前期の期間中は、Ｖ_err＞Ｖ_rp2であり、第２のコンパレータ１４０の出力つまりＰＷＭスイッチング信号Ｖ_pwm2がＬレベルで、昇圧用トランジスタＭ₃，Ｍ₄がそれぞれオン状態、オフ状態になる。そして、誤差電圧Ｖ_errが第２の三角波信号Ｖ_rp2と交差してから当該スイッチングサイクルが終了するまでの後期の期間中は、Ｖ_err＜Ｖ_rp1となり、ＰＷＭスイッチング信号Ｖ_pwm2がＨレベルで、昇圧用トランジスタＭ₃，Ｍ₄がそれぞれオフ状態、オン状態になる。一方、第１のコンパレータ１３６の出力つまりＰＷＭスイッチング信号Ｖ_pwm1はスイッチングサイクルの全期間を通じてＨレベルであり、昇圧用トランジスタＭ₁，Ｍ₂はそれぞれオフ状態、オン状態を保つ。昇圧動作モードでも、入力電圧Ｖ_iが低下するにつれて、フィードバック制御によって誤差電圧Ｖ_errのレベルが上昇し、各スイッチングサイクルにおけるトランジスタＭ₃のオン時間の比率つまりデューティが増大する。
特開２００５−１１０４６８

近年、Ｌiイオン電池などの２次電池からＤＣ−ＤＣ変換を通じて得られる電源電圧で動作する電子機器向けに昇降圧型スイッチングレギュレータの需要が高まっている。一方で、上記のように２次電池の使用電圧範囲が広範囲になりつつあることから、昇降圧型スイッチングレギュレータは、安定かつ高速の応答特性を求められ、大電流負荷にも対応できる出力特性を要求されてきている。また、一般的に、昇降圧型スイッチングレギュレータは、昇圧動作を行うときは、降圧動作とは異なって定電圧フィードバックループの周波数特性において位相が１８０°遅れることから、降圧動作時よりも発振しやすく動作が不安定になりやすく、この点を解消できる技術が求められている。

このような要求条件に対して、上記の昇降型スイッチングレギュレータ（図１４）は、位相補償回路１１６の回路構成および定数設定によって対応しており、図示の例では位相補償回路１１６が３つのコンデンサ１１８，１２０，１２２と３つの抵抗１２４，１２６，１２８とを有し、周波数伝達特性において２つの零点と２つの極を有する電圧フィードバック回路が構成されている。

しかしながら、そのように位相補償回路１１６の回路素子が多いと、単純にコストが高くなるだけでなく、周波数伝達関数がさらに高次化し、降圧から昇圧までの広い出力電圧範囲の全域で動作を安定させるための最適定数を位相補償回路１１６で設定することは非常に困難である。この課題に対して、降圧動作用および昇圧動作用にそれぞれ個別の位相補償回路を設けて、個々の位相補償回路の定数設定を容易化する技法が提案されている。しかし、この技法は、位相補償回路が複数に増えることで回路規模がさらに大きくなり、半導体チップサイズおよびコストの著しい増大を来たすという不利点がある。

本発明は、上記のような従来技術の問題点に鑑みてなされたものであって、広範囲な動作条件の下で複雑・大規模・高コストな位相補償回路を要することなく安定、高速、高効率の定電圧出力動作を行える昇降型スイッチングレギュレータを提供することを目的とする。

上記の目的を達成するために、本発明の第１の観点における昇降圧型スイッチングレギュレータは、電圧入力端子とインダクタンス素子の一方の端子との間に接続された降圧用の第１のスイッチング回路と、前記インダクタンス素子の他方の端子と電圧出力端子との間に接続された昇圧用の第２のスイッチング回路と、前記電圧出力端子に得られる出力電圧またはこれを抵抗分圧して得られる分圧電圧を所定の基準電圧と比較し、その差分を一定の増幅率で増幅して誤差電圧を生成する誤差増幅器と、前記インダクタンス素子を流れるインダクタ電流を検出し、前記インダクタ電流に対応する電流センス信号を生成する電流センス回路と、前記誤差電圧に応じた第１のトップピークレベルおよび第１のボトムピークレベルと前記出力電圧に応じた第１の傾きとを有する第１の可変三角波信号と、前記誤差電圧に応じた第２のトップピークレベルおよび第２のボトムピークレベルと前記電圧入力端子に入力される入力電圧に応じた第２の傾きとを有する第２の可変三角波信号とを出力する可変三角波発生回路と、前記電流センス信号の電圧レベルと前記第１の可変三角波信号の電圧レベルとを比較して、その高低関係に応じて前記第１のスイッチング回路を制御する第１のスイッチング制御回路と、前記電流センス信号の電圧レベルと前記第２の可変三角波信号の電圧レベルとを比較して、その高低関係に応じて前記第２のスイッチング回路を制御する第２のスイッチング制御回路とを有する。

また、本発明の第２の観点における昇降圧型スイッチングレギュレータは、電圧入力端子とインダクタンス素子の一方の端子との間に接続された降圧用の第１のスイッチング回路と、前記インダクタンス素子の他方の端子と電圧出力端子との間に接続された昇圧用の第２のスイッチング回路と、前記電圧入力端子に入力される入力電圧と、前記電圧出力端子に得られる出力電圧と、前記インダクタンス素子を流れるインダクタ電流とを検出し、それらの検出値に基づいて、前記出力電圧を所望の設定電圧に保つように、前記第１のスイッチング回路または前記第２のスイッチング回路のいずれか片方を選択的に一定の周波数でスイッチング動作させるとともに、それぞれのスイッチング動作におけるデューティを制御する制御回路とを有する。

本発明の昇降圧型スイッチングレギュレータにおいては、好ましくは、電圧出力端子と基準電圧端子との間に出力コンデンサが接続され、出力電圧に対する定電圧フィードバックループの周波数伝達関数を調整するための位相補償回路が設けられる。

本発明の昇降型スイッチングレギュレータは、インダクタンス素子を流れるインダクタ電流に応じて、つまり電流モードで降圧動作または昇圧動作を行う。このような電流モード方式によれば、周波数特性において２次の極が低周波と高周波の２つの極に分離され、位相補償回路は簡単な積分回路で足り、典型的には１個の抵抗と１個のコンデンサとからなる積分回路を用いて安定かつ高速の定電圧出力動作を行うことが可能である。

また、降圧動作から昇圧動作への遷移、あるいは昇圧動作から降圧動作への遷移を持続的なスイッチング動作の中でスムースに行えるとともに、入力電圧と出力電圧が接近した状態では、降圧用および昇圧用スイッチング回路のスイッチング動作がすべて停止しスイッチング損失の無い高効率の定電圧出力動作（スルー動作）を行うことができる。

本発明の好適な一態様において、前記可変三角波生成回路は、前記一定周波数のクロックを発生する発振回路と、前記クロックに同期し、前記出力電圧に比例した第１の傾きを有する第１の一次三角波信号を発生する第１の一次三角波発生回路と、クロックに同期し、前記入力電圧に比例した第２の傾きを有する第２の一次三角波信号を発生する第２の一次三角波発生回路と、前記誤差電圧と前記第１の一次三角波信号とを第１の演算処理にかけて前記第１の可変三角波信号を生成する第１の演算回路と、前記誤差電圧と前記入力電圧と前記出力電圧と前記第２の一次三角波信号とを第２の演算処理にかけて前記第２の可変三角波信号を生成する第２の演算回路とを有する。

この場合、好適な一態様として、第１の演算回路は、アナログ演算回路として構成されてよく、誤差電圧から第１の一次三角波信号を減じてその差を表す第１の差信号を生成する第１の減算回路を有し、第１の差信号を第１の可変三角波信号として出力する。

また、第２の演算回路は、アナログ演算回路として構成されてよく、入力電圧と出力電圧とを加え合わせてその和を表す第１の和信号を生成する第１の加算回路と、第１の和信号に所定の定数（たとえばクロックの周期を前記インダクタンス素子のインダクタンスで割った値）を乗じてその積を表す積信号を生成する乗算回路と、誤差電圧から積信号を減じてその差を表す第２の差信号を生成する第２の減算回路と、第２の差信号と第２の一次三角波信号とを加え合わせてその和を表す第２の和信号を生成する第２の加算回路とを有し、第２の和信号を第２の可変三角波信号として出力する。

本発明の好適な一態様においては、第１の可変三角波信号の傾きは負であり、第２の可変三角波信号の傾きは正であり、第１の可変三角波信号の第１のボトムピークレベルと第２の可変三角波信号の第２のトップピークレベルとが一致または近似する。

本発明の好適な一態様において、電流センス回路は、電圧入力端子と電圧出力端子とインダクタンス素子の両端子に接続され、たとえば電流ミラー回路を用いてインダクタ電流を検出する。電流センス回路より生成される電流センス信号は、インダクタ電流の瞬時値に比例する電圧レベルを有する。

本発明の好適な一態様においては、第１のスイッチング回路が、基準電圧端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、電圧入力端子とインダクタンス素子の一方の端子との間に接続された第２のスイッチング素子とを有する。そして、第１のスイッチング制御回路が、電流センス信号の電圧レベルが第１の可変三角波信号の電圧レベルと交わるときに第１のスイッチング回路にスイッチング動作を行わせ、各スイッチングサイクルを開始してから電流センス信号の電圧レベルが第１の可変三角波信号の電圧レベルと交わるまでの前期の期間中は第１のスイッチング素子をオフ、第２のスイッチング素子をオンにし、電流センス信号の電圧レベルが第１の可変三角波信号の電圧レベルと交わってから当該スイッチングサイクルが終了するまでの後期の期間中は第１のスイッチング素子をオン、第２のスイッチング素子をオフにする。

また、第２のスイッチング回路が、基準電圧端子とインダクタンス素子の他方の端子と間に接続された第３のスイッチング素子と、電圧出力端子とインダクタンス素子の他方の端子との間に接続された第４のスイッチング素子とを有する。そして、第２のスイッチング制御回路が、電流センス信号の電圧レベルが第２の可変三角波信号の電圧レベルと交わるときに第２のスイッチング回路にスイッチング動作を行わせ、各スイッチングサイクルを開始してから電流センス信号の電圧レベルが第２の可変三角波信号の電圧レベルと交わるまでの前期の期間中は第３のスイッチング素子をオフ、第４のスイッチング素子をオンにし、電流センス信号の電圧レベルが第２の可変三角波信号の電圧レベルと交わってから当該スイッチングサイクルが終了するまでの後期の期間中は第３のスイッチング素子をオン、第４のスイッチング素子をオフにする。

本発明の昇降圧型スイッチングレギュレータによれば、上記のような構成および作用により、広範囲な動作条件の下で複雑・大規模・高コストな位相補償回路を要することなく安定、高速、高効率の定電圧出力動作を行うことができる。

以下、図１〜図１３を参照して、本発明の好適な実施形態を説明する。

図１に、本発明の好適な一実施形態における昇降圧型スイッチングレギュレータの回路構成を示す。

この昇降圧型スイッチングレギュレータは、一対の降圧用トランジスタＭ₁，Ｍ₂、一対の昇圧用トランジスタＭ₃，Ｍ₄、インダクタンスコイル１０、出力コンデンサＣ_oおよび制御回路１２で構成されている。

より詳しくは、インダクタンスコイル１０の両端子がノードＮ_a，Ｎ_bにそれぞれ接続されている。そして、グランド電位の基準電圧端子（Ｖ_SS）とノードＮ_aとの間にＮＭＯＳトランジスタＭ₁が接続され、電圧入力端子１４とノードＮ_aとの間にＰＭＯＳトランジスタＭ₂が接続されている。また、グランド電位の基準電圧端子（Ｖ_SS）とノードＮ_bとの間にＮＭＯＳトランジスタＭ₃が接続され、電圧出力端子１５とノードＮ_bとの間にＰＭＯＳトランジスタＭ₄が接続されている。電圧出力端子１５とグランド電位の基準電圧端子（Ｖ_SS）との間に出力コンデンサＣ_oが接続されている。電圧入力端子１４はたとえば１次電池または２次電池（図示せず）に接続され、電圧出力端子１５は任意の負荷回路（図示せず）に接続される。

この昇降圧型スイッチングレギュレータは、１次電池または２次電池より電圧入力端子１４に入力される入力電圧Ｖ_iの電圧レベルに応じて、入力電圧Ｖ_iよりも低い定格の出力電圧Ｖ_oを生成する降圧動作、入力電圧Ｖ_iをそのまま定格の出力電圧Ｖ_oとして出力するスルー動作、または入力電圧Ｖ_iよりも高い定格の出力電圧Ｖ_oを生成する昇圧動作のいずれかを自動的に選択するように構成されている。

制御回路１２は、降圧用の駆動回路１６および昇圧用の駆動回路１８を有している。降圧動作では、昇圧用駆動回路１８により定常的に昇圧用トランジスタＭ₃，Ｍ₄をそれぞれオフ状態、オン状態に保ち、降圧用駆動回路１６により降圧用トランジスタＭ₁，Ｍ₂を各スイッチングサイクル毎に可変のデューティでオン、オフさせるようになっている。スルー動作では、降圧用駆動回路１６により定常的に降圧用トランジスタＭ₁，Ｍ₂をそれぞれオフ状態、オン状態に保つとともに、昇圧用駆動回路１８により定常的に昇圧用トランジスタＭ₃，Ｍ₄をそれぞれオフ状態、オン状態に保つようになっている。また、昇圧動作では、降圧用駆動回路１６により定常的に降圧用トランジスタＭ₁，Ｍ₂をそれぞれオフ状態、オン状態に保ち、昇圧用駆動回路１８により昇圧用トランジスタＭ₃，Ｍ₄を各スイッチングサイクル毎に可変のデューティでオン、オフさせるようになっている。

制御回路１２は、降圧用トランジスタＭ₁，Ｍ₂および昇圧用トランジスタＭ₃，Ｍ₄に対して上記のような定電圧のＰＷＭ制御を行うために、出力電圧フィードバック回路２０、インダクタ電流センス回路２２、可変三角波生成回路２４、スイッチング制御回路２６，２８を有している。

出力電圧フィードバック回路２０は、分圧回路３０、誤差増幅回路３２および位相補償回路３４で構成されている。分圧回路３０は、抵抗３６，３８からなり、電圧出力端子１５からの出力電圧Ｖ_oを抵抗３６，３８の抵抗値に応じた一定の比率で分圧する。誤差増幅回路３２は、演算増幅器からなり、分圧回路３０からの分圧電圧Ｖ_fbを基準電圧発生回路３５からの所定の基準電圧Ｖ_refと比較し、その差分を一定の増幅率で増幅して、誤差電圧Ｖ_errを生成する。位相補償回路３４は、誤差増幅回路３２の出力端子とグランド電位の基準電圧端子（Ｖ_ss）との間に直列に接続された抵抗４０およびコンデンサ４２からなり、定電圧フィードバックループの周波数伝達関数の調整（安定化）のために、特に周波数伝達関数において極を外すために用いられる。

可変三角波生成回路２４は、発振回路４４、一次三角波発生回路４６，４８およびアナログ演算回路５０を有し、入力電圧Ｖ_iおよび出力電圧Ｖ_oが変化しない定常（平衡）状態において、図５に模式的に示すように、出力電圧Ｖ_Oに比例した負の傾き（−Ｖ_o／Ｌ）を有する第１の可変三角波信号（二次三角波信号）Ｖ_RP1と、入力電圧Ｖ_iに比例した正の傾き（Ｖ_i／Ｌ）を有する第２の可変三角波信号（二次三角波信号）Ｖ_RP2とを出力する。ここで、係数のＬはインダクタンスコイル１０のインダクタンスである。また、第１および第２の可変三角波信号Ｖ_RP1，Ｖ_RP2のそれぞれの傾きは、入力電圧Ｖ_i、出力電圧Ｖ_oが変化すると、その変化に応じてそれぞれ変化する。

発振回路４４は、スイッチングサイクルＴ_Sを規定する一定周波数のクロックＣＫを発生する。一方の一次三角波発生回路４６は、発振回路４４からのクロックＣＫと電圧出力端子１５からの出力電圧Ｖ_oとを入力し、出力電圧Ｖ_oに比例した正の傾き（Ｖ_o／Ｌ）を有する第１の一次三角波信号Ｖ_S1を発生する。他方の一次三角波発生回路４８は、発振回路４４からのクロックＣＫと電圧入力端子１４からの入力電圧Ｖ_iとを入力し、入力電圧Ｖ_iに比例した正の傾き（Ｖ_i／Ｌ）を有する第２の一次三角波信号Ｖ_S2を発生する。

図２に、第１および第２の一次三角波信号Ｖ_S1，Ｖ_S2の波形を示す。両信号Ｖ_S1，Ｖ_S2の周期Ｔ_Sは、クロックＣＫの周期と一致し、ＰＷＭ制御のスイッチングサイクルに相当する。両信号Ｖ_S1，Ｖ_S2のピークレベルはそれぞれＶ_o＊Ｔ_S／Ｌ、Ｖ_i＊Ｔ_S／Ｌである。

ここで、第２の一次三角波信号Ｖ_S2は、入力電圧Ｖ_iがバッテリ（１次電池または２次電池）の消耗度に応じて経時的に低下するため、図３に示すように、傾き（Ｖ_i／Ｌ）およびピークレベル（Ｖ_i＊Ｔ_S／Ｌ）が経時的に減少または低下するという特質がある。一方、第１の一次三角波信号Ｖ_S1の方は、出力電圧Ｖ_oが入力電圧Ｖ_iの変化に拘わらず定格値付近に維持されるので、傾き（Ｖ_o／Ｌ）およびピークレベルＰ₁（Ｖ_o＊Ｔ_S／Ｌ）のいずれも経時的に安定している、つまり殆ど変化しないという特質がある。

アナログ演算回路５０は、誤差増幅回路３２からの誤差電圧Ｖ_errと、一次三角波発生回路４６，４８からの一次三角波信号Ｖ_S1，Ｖ_S2と、電圧入力端子１４からの入力電圧Ｖ_iと、電圧出力端子１５からの出力電圧Ｖ_oとを入力し、それらの入力信号を所定のアナログ演算処理にかけて、上記第１および第２の可変三角波信号（二次三角波信号）Ｖ_RP1，Ｖ_RP2を生成する。

図４に、アナログ演算回路５０の回路構成例を示す。このアナログ演算回路５０は、減算回路５２で誤差電圧Ｖ_errと一次三角波信号Ｖ_S1との差をアナログ演算し、その差信号（Ｖ_err−Ｖ_S1）を第１の可変三角波信号Ｖ_RP1として出力する。また、加算回路５４で入力電圧Ｖ_iと出力電圧Ｖ_oとの和をアナログ演算し、乗算回路５６で和信号（Ｖ_i＋Ｖ_o）と定数Ｔ_S／Ｌとの積をアナログ演算し、減算回路５８で誤差電圧Ｖ_errと積信号（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌとの差をアナログ演算し、加算回路５４で差信号{Ｖ_err−（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌ}と一次三角波信号Ｖ_S2との和をアナログ演算し、その和信号［{Ｖ_err−（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌ}＋Ｖ_S2］を第２の可変三角波信号Ｖ_RP2として出力する。

図５に、第１および第２の可変三角波信号Ｖ_RP1，Ｖ_RP2の波形を示す。両信号Ｖ_RP1，Ｖ_RP2は、クロックサイクルＴ_Sで同期している。第１の可変三角波信号Ｖ_RP1は、入力電圧Ｖ_i、出力電圧Ｖ_oが変化しない定常状態のとき、傾きが−Ｖ_o／Ｌ、トップピークレベルがＶ_err、ボトムピークレベルが（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）である。第２の可変三角波信号Ｖ_RP2は、入力電圧Ｖ_i、出力電圧Ｖ_oが変化しない定常状態のとき、傾きがＶ_i／Ｌ、トップピークレベルが（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）、ボトムピークレベルが{Ｖ_err−（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌ}である。

図５に示すように、各クロックサイクルの終了時において、第１の可変三角波信号Ｖ_RP1のボトムピークレベルと第２の可変三角波信号Ｖ_RP2のトップピークレベルはどちらも（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）であり、理想的には一致する。

また、第１および第２の可変三角波信号Ｖ_RP1，Ｖ_RP2はすべてのピークレベルにおいて誤差電圧Ｖ_errを共通または基準因子としている。したがって、誤差電圧Ｖ_errが変化しても、その変化量に基づく両信号Ｖ_RP1，Ｖ_RP2のトップピークレベルおよびボトムピークレベルの変化量はすべて同一である。通常、バッテリ（１次電池または２次電池）の消耗により入力電圧Ｖ_iが低下するにつれて、フィードバック制御に起因して、誤差電圧Ｖ_errは次第に上昇する。その中で、第２の可変三角波信号Ｖ_RP2の方は、入力電圧Ｖ_iが低下するにつれて、図６に示すように、傾き（Ｖ_i／Ｌ）が段々と減少し、ボトムピークレベル{Ｖ_err−（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌ}は段々と上昇する。上述のように、第１および第２の三角波信号Ｖ_RP1，Ｖ_RP2は、誤差電圧Ｖ_errを基準因子としているため、出力電圧Ｖ_oの変化に伴って誤差電圧Ｖ_errが変化すると、その変化に応じて第１および第２の三角波信号Ｖ_RP1，Ｖ_RP2の傾きが変化する。

上記のようにして可変三角波生成回路２４より生成される第１および第２の可変三角波信号Ｖ_RP1，Ｖ_RP2は、第１および第２のスイッチング制御回路２６，２８にそれぞれ与えられる。

インダクタ電流センス回路２２は、インダクタコイル１０の両端子、電圧入力端子１４および電圧出力端子１５に接続されており、たとえば電流ミラー回路（図示せず）を用いてインダクタコイル１０を流れるインダクタ電流Ｉ_Lを検出し、インダクタ電流Ｉ_Lの瞬時値に比例する電圧信号を電流センス信号Ｖ_isnsとして出力する。この電流センス信号Ｖ_isnsは、第１および第２のスイッチング制御回路２６，２８に与えられる。

第１のスイッチング制御回路２６は、コンパレータ６２とＳＲラッチ回路（フリップフロップ）６４とからなる。コンパレータ６２は、その正極側入力端子（＋）に電流センス信号Ｖ_isnsを入力するとともに、その負極側入力端子（−）に第１の可変三角波信号Ｖ_RP1を入力し、両入力信号Ｖ_isns，Ｖ_RP1の電圧レベルを比較して、Ｖ_isns＜Ｖ_RP1のときは論理値Ｌの出力信号を発生し、Ｖ_isns≧Ｖ_RP1のときは論理値Ｈの出力信号を発生するようになっている。ＳＲラッチ回路６４は、リセット入力端子（Ｒ）に発振回路４４からのクロックＣＫを入力し、セット入力端子（Ｓ）にコンパレータ６２の出力信号を入力する。ＳＲラッチ回路６４の出力信号は、第１のＰＷＭスイッチング信号Ｖ_PWM1として降圧用駆動回路１６に与えられる。

第２のスイッチング制御回路２８は、コンパレータ６６とＳＲラッチ回路６８とからなる。コンパレータ６６は、その負極側入力端子（−）に電流センス信号Ｖ_isnsを入力するとともに、その正極側入力端子（＋）に第２の可変三角波信号Ｖ_RP2を入力し、両入力信号Ｖ_isns，Ｖ_RP2の電圧レベルを比較して、Ｖ_isns＞Ｖ_RP1のときは論理値Ｌの出力信号を発生し、Ｖ_isns≦Ｖ_RP1のときは論理値Ｈの出力信号を発生するようになっている。ＳＲラッチ回路６８は、リセット入力端子（Ｒ）に発振回路４４からのクロックＣＫを入力し、セット入力端子（Ｓ）にコンパレータ６６の出力信号を入力する。ＳＲラッチ回路６８の出力信号は、第２のＰＷＭスイッチング信号Ｖ_PWM2として昇圧用駆動回路１８に与えられる。

次に、図７〜図１１につき、この実施形態における昇降圧型スイッチングレギュレータの作用を説明する。

図７に、この昇降圧型スイッチングレギュレータにおいて降圧動作が行われるときの各部の波形を示す。クロックＣＫの立ち上がりで、つまりスイッチングサイクルの開始で、第１および第２のスイッチング制御回路２６，２８のＳＲラッチ回路６４，６８がそれぞれリセットされ、第１および第２のＰＷＭスイッチング信号Ｖ_PWM1，Ｖ_PWM2はそれぞれ強制的にＬレベルにリセットされる。これにより、降圧用トランジスタ［Ｍ₁，Ｍ₂］はＭ₁がオフし、Ｍ₂がオンする。昇圧用トランジスタ［Ｍ₃，Ｍ₄］はＭ₃がオフし、Ｍ₄がオンする。電流センス信号Ｖ_isnsは、インダクタ電流Ｉ_Lの初期値に対応した値、つまり第１の可変三角波信号Ｖ_RP1のボトムピークレベルでもあり第２の可変三角波信号Ｖ_RP2のトップピークレベルでもある基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）の値をとる。

入力電圧Ｖ_iが定格の出力電圧Ｖ_oよりもまだ高いときは、トランジスタＭ₂，Ｍ₄が同時にオンすると、インダクタンスコイル１０を流れるインダクタ電流Ｉ_Lの電流値が（Ｖ_i−Ｖ_o）／Ｌの変化率で増大し、電流センス信号Ｖ_isnaの電圧レベルも（Ｖ_i−Ｖ_o）／Ｌの傾きを持ちながらリニアに上昇する。

こうして、当該スイッチングサイクルにおいて、基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）から（Ｖ_i−Ｖ_o）／Ｌの正の傾きで上昇する電流センス信号Ｖ_isnsの電圧レベルと、トップピークレベル（Ｖ_err）から−Ｖ_o／Ｌの負の傾きで下降する第１の可変三角波信号Ｖ_RP1の電圧レベルとが一致または交差するタイミングｔ_Aが必ず到来する。このタイミングｔ_Aが来た時に、第１のスイッチング制御回路２６ではコンパレータ６２の出力信号がＨレベルになってＳＲラッチ回路６４がセットされ、第１のＰＷＭスイッチング信号Ｖ_PWM1がそれまでのＬレベルからＨレベルに変わり、降圧用トランジスタ［Ｍ₁，Ｍ₂］はＭ₁がオンし、Ｍ₂がオフする。

Ｍ₁がオンし、Ｍ₂がオフすると、インダクタンスコイル１０のノードＮ_a側の端子はグランド電位の基準電圧端子（Ｖ_SS）に接続され、インダクタンスコイル１０を流れるインダクタ電流Ｉ_Lは−Ｖ_o／Ｌの変化率で減少し、電流センス信号Ｖ_isnsも−Ｖ_o／Ｌの傾きを持ちながら第１の可変三角波信号Ｖ_RP1と一緒に（重なったまま）降下する。

一方、第２のスイッチング制御回路２８では、クロックＣＫの立ち上がりでＳＲラッチ回路６８がリセットされてからコンパレータ６６の出力信号はＬレベルのまま変わらない。このため、昇圧用トランジスタ［Ｍ₃，Ｍ₄］は、Ｍ₃がオフ状態を維持し、Ｍ₄がオン状態を維持する。

こうして、当該スイッチングサイクルの終了間際には、電流センス信号Ｖ_isnsは第１の可変三角波信号Ｖ_RP1と一緒に基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）に戻る。直後に、次のクロックＣＫが立ち上がると、ＳＲラッチ回路６４，６８がリセットされ、上記と同様の動作が最初から繰り返される。

上記のように経時的にはバッテリの消耗により入力電圧Ｖ_iが次第に低下する反面、出力電圧Ｖ_oは定格値付近に安定に保持される。しかし、瞬時的には、逆に、入力電圧Ｖ_iが大体一定で、出力電圧Ｖ_oが細かく変動する。

図８に、降圧動作における１サイクル単位の瞬時的な動作を示す。図示の例は、負荷電流が増大して出力電圧Ｖ_oがδＶ_oだけ（ただし、δＶ_o＞０）下がる際のスイッチングサイクルにおける各部の波形を示す。なお、出力電圧Ｖ_oがδＶ_oだけ変化すると、その変化に応答して誤差電圧Ｖ_errもδＶ_errだけ変化するが、δＶ_oとδＶ_errとの関係はδＶ_o≪δＶ_errとなる。これは、誤差電圧Ｖ_errが、出力電圧Ｖ_oの分圧電圧Ｖ_fbと基準電圧Ｖ_refとの差分を誤差増幅回路３２で増幅したものであるためである。

出力電圧Ｖ_oが一定（定常状態）の場合、誤差電圧Ｖ_errは変化せず、図示のように、第１の可変三角波信号Ｖ_RP1のトップピークレベルはＶ_errのままであり、その降下する傾きは−Ｖ_o／Ｌである。また、電流センス信号Ｖ_isnsの上昇する傾きは（Ｖ_i−Ｖ_o）／Ｌであり、第１の三角波信号Ｖ_RP1と電流センス信号Ｖ_isnsとは図中のＡ点で交叉し、１サイクル中におけるＡ点までの期間Ｔ_AがトランジスタＭ₁，Ｍ₂のオンオフ時間を規定する。電流センス信号Ｖ_isnsの波形はインダクタ電流Ｉ_Lの波形に対応しており、インダクタ電流Ｉ_Lは、Ａ点に至るまでリニアに上昇し、Ａ点を過ぎるとリニアに減少する。

出力電圧Ｖ_oが降下し、誤差電圧Ｖ_errが１サイクル中にδＶ_errだけ上昇する場合を考える。このとき、第１の可変三角波信号Ｖ_RP1’のトップピークレベルは、図示のように、１サイクル中においてＶ_errからＶ_err＋δＶ_errに変化し、ボトムピークレベルは（Ｖ_err−Ｖ_o・Ｔ_s／Ｌ）（点Ｑ）から{Ｖ_err＋δＶ_err−（Ｖ_o−δＶ_o）・Ｔ_s／Ｌ}（点Ｑ’）に変化する。これに伴い、第１の可変三角波信号Ｖ_RP1’の降下する傾きは、−（Ｖ_o−δＶ_o）／Ｌ＋δＶ_err／Ｔ_sに変化する。また、電流センス信号Ｖ_isns’の上昇する傾きは（Ｖ_i−Ｖ_o＋δＶ_o）／Ｌとなり、第１の三角波信号Ｖ_RP1’と電流センス信号Ｖ_isns’とはＡ’点で交叉する。図から明らかなように、時間軸上で、Ａ’点はＡ点よりも右側にシフトしており、このシフト量（Ｔ_A’−Ｔ_A）だけトランジスタＭ₂のオン時間が長くなり、インダクタ電流Ｉ_L’が増加する。

このように、出力電圧Ｖ_oがδＶ_oだけ降下すると、１サイクル中のトランジスタＭ₂のオン時間が長くなり、１サイクル中のインダクタ電流が増加し、その増加分だけ出力コンデンサＣ_oに供給される電流が増加するため、出力電圧をＶ_oに戻そうとするフィードバック制御がかかることになる。

出力電圧Ｖ_oがδＶ_oだけ上昇する場合には、各部の変化の方向が上記と逆になり、出力電圧をδＶ_oだけ下げようとするフィードバック制御が行われることになる。

なお、バッテリの消耗により入力電圧Ｖ_iが経時的に低下するにつれて、図９に示すように、スイッチングサイクルの開始直後に電流センス信号Ｖ_isnsの電圧レベルが上昇する傾き（Ｖ_i−Ｖ_o）／Ｌは減少し、それに伴って第１の可変三角波信号Ｖ_RP1と交差するまでの時間Ｔ_A（トランジスタＭ₂のオン時間）が長くなる。そして、入力電圧Ｖ_iが出力電圧Ｖ_oの定格値まで下がると、電流センス信号Ｖ_isnsの傾き（Ｖ_i−Ｖ_o）／Ｌが零で、Ｔ_c＝Ｔ_S、デューティ１００％に至り、その時点で降圧動作からスルー動作に移行する。

図１０に、スルー動作における各部の波形を示す。スルー動作においても、降圧動作のときと同様に、クロックＣＫの立ち上がりで第１および第２のスイッチング制御回路２６，２８のＳＲラッチ回路６４，６８がリセットされ、降圧用トランジスタ［Ｍ₁，Ｍ₂］はＭ₁がオフ、Ｍ₂がオンし、昇圧用トランジスタ［Ｍ₃，Ｍ₄］はＭ₃がオフ、Ｍ₄がオンする。電流センス信号Ｖ_isnsは基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）の初期値をとる。

しかし、Ｖ_i＝Ｖ_oであるときは、トランジスタＭ₂，Ｍ₄が同時にオンしても、インダクタンスコイル１０を流れるインダクタ電流Ｉ_Lは負荷電流と一致し、増加も減少もせず、電流センス信号Ｖ_isnsは傾きが零のままで初期値の電圧レベルを維持する。このため、電流センス信号Ｖ_isnsが第１の可変三角波信号Ｖ_RP1とは交差しないまま（第２の可変三角波信号Ｖ_RP2とも交差しないまま）、当該スイッチングサイクルの期間が終了する。

こうして、Ｖ_i＝Ｖ_oの状態が続く間は、降圧用トランジスタ［Ｍ₁，Ｍ₂］はＭ₁がオフ状態、Ｍ₂がオン状態を維持し、昇圧用トランジスタ［Ｍ₃，Ｍ₄］はＭ₃がオフ状態、Ｍ₄がオン状態を維持する。そして、入力電圧Ｖ_iが出力電圧Ｖ_oの定格値よりも低くなると、スルー動作から昇圧動作に移行する。

図１１に、この昇降圧型スイッチングレギュレータにおいて昇圧動作が行われるときの各部の波形を示す。昇圧動作のときも、スイッチングサイクル開始時の初期状態は降圧動作およびスルー動作と同じである。すなわち、クロックＣＫの立ち上がりで、ＳＲラッチ回路６４，６８がリセットされ、降圧用トランジスタ［Ｍ₁，Ｍ₂］はＭ₁がオフ、Ｍ₂がオンし、昇圧用トランジスタ［Ｍ₃，Ｍ₄］はＭ₃がオフ、Ｍ₄がオンする。電流センス信号Ｖ_isnsは基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）の初期値をとる。しかし、トランジスタＭ₂，Ｍ₄が同時にオンすると、インダクタンスコイル１０の両端子の電圧（Ｖ_i，Ｖ_o）がＶ_i＜Ｖ_oであるため、インダクタ電流Ｉ_Lは（Ｖ_i−Ｖ_o）／Ｌの変化率で減少し、電流センス信号Ｖ_isnsの電圧レベルも（Ｖ_i−Ｖ_o）／Ｌの負の傾きで下降する。

こうして、当該スイッチングサイクルにおいて、基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）から（Ｖ_i−Ｖ_o）／Ｌの負の傾きで下降する電流センス信号Ｖ_isnsの電圧レベルと、ボトムピークレベル{Ｖ_err−（Ｖ_i＋Ｖ_o）＊Ｔ_S／Ｌ}からＶ_i／Ｌの正の傾きで上昇する第２の可変三角波信号Ｖ_RP2の電圧レベルとが一致または交差するタイミングｔ_Bが必ず到来する。このタイミングｔ_Bが来た時に、第２のスイッチング制御回路２８ではコンパレータ６６の出力信号がＨレベルになってＳＲラッチ回路６８がセットされ、第２のＰＷＭスイッチング信号Ｖ_PWM2がそれまでのＬレベルからＨレベルに変わり、昇圧用トランジスタ［Ｍ₃，Ｍ₄］はＭ₃がオンし、Ｍ₄がオフする。

Ｍ₃がオンし、Ｍ₄がオフすると、インダクタンスコイル１０のノードＮ_b側の端子はグランド電位の基準電圧端子（Ｖ_SS）に接続され、インダクタンスコイル１０を流れるインダクタ電流Ｉ_LはＶ_i／Ｌの変化率で増大し、電流センス信号Ｖ_isnsもＶ_i／Ｌの傾きを持ちながら第２の可変三角波信号Ｖ_RP2と一緒に（重なったまま）上昇する。

一方、第１のスイッチング制御回路２６では、クロックＣＫの立ち上がりでＳＲラッチ回路６４がリセットされてからコンパレータ６２の出力信号はＬレベルのまま変わらない。このため、降圧用トランジスタ［Ｍ₁，Ｍ₂］は、Ｍ₁がオフ状態を持続し、Ｍ₂がオン状態を持続する。

こうして、当該スイッチングサイクルの終了間際には、電流センス信号Ｖ_isnsは第２の可変三角波信号Ｖ_RP1と一緒に基準レベル（Ｖ_err−Ｖ_o＊Ｔ_S／Ｌ）に戻る。直後に、次のクロックＣＫが立ち上がると、ＳＲラッチ回路６４，６８がリセットされ、上記と同様の動作が最初から繰り返される。

図１２に、昇圧動作における１サイクル単位の瞬時的な動作を示す。図示の例は、負荷電流が増大して出力電圧Ｖ_oがδＶ_oだけ（ただし、δＶ_o＞０）下がる際のスイッチングサイクルにおける各部の波形を示す。

出力電圧Ｖ_oが一定（定常状態）の場合、誤差電圧Ｖ_errは変化せず、図示のように、第２の可変三角波信号Ｖ_RP2のトップピークレベルは（Ｖ_err−Ｖ_o・Ｔ_s／Ｌ）のままであり、その上昇する傾きはＶ_i／Ｌである。また、電流センス信号Ｖ_isnsの降下する傾きは（Ｖ_i−Ｖ_o）／Ｌであり、第２の三角波信号Ｖ_RP2と電流センス信号Ｖ_isnsとは図中のＢ点で交叉し、１サイクル中におけるＢ点までの期間Ｔ_BがトランジスタＭ₃，Ｍ₄のオンオフ時間を規定する。電流センス信号Ｖ_isnsの波形はインダクタ電流Ｉ_Lの波形に対応しており、インダクタ電流Ｉ_Lは、Ｂ点に至るまでリニアに降下し、Ｂ点を過ぎるとリニアに上昇する。

出力電圧Ｖ_oが降下し、誤差電圧Ｖ_errが１サイクル中にδＶ_errだけ上昇する場合を考える。このとき、第２の可変三角波信号Ｖ_RP2’のトップピークレベルは、図示のように、１サイクル中において（Ｖ_err−Ｖ_o・Ｔ_s／Ｌ）（点Ｑ）から{Ｖ_err＋δＶ_err−（Ｖ_o−δＶ_o）・Ｔ_s／Ｌ}（点Ｑ’）に変化し、ボトムピークレベルは{Ｖ_err−（Ｖ_i＋Ｖ_o）・Ｔ_s／Ｌ}（点Ｒ）から{Ｖ_err＋δＶ_err−（Ｖ_i＋Ｖ_o−δＶ_o）・Ｔ_s／Ｌ}（点Ｒ’）に変化する。これに伴い、第２の可変三角波信号Ｖ_RP2’の上昇する傾きは、Ｖ_i／Ｌ＋δＶ_err／Ｔ_sに変化する。また、電流センス信号Ｖ_isns’の降下する傾きは（Ｖ_i−Ｖ_o＋δＶ_o）／Ｌとなり、第２の三角波信号Ｖ_RP2’と電流センス信号Ｖ_isns’とはＢ’点で交叉する。図から明らかなように、時間軸上で、Ｂ’点はＢ点よりも左側にシフトしており、このシフト量（Ｔ_B’−Ｔ_B）だけトランジスタＭ₄のオン時間が短くなり、インダクタ電流Ｉ_L’が増加する。

このように、昇圧動作においても、出力電圧Ｖ_oがδＶ_oだけ降下すると、１サイクル中のトランジスタＭ₄のオン時間が短くなり、１サイクル中のインダクタ電流が増加し、その増加分だけ出力コンデンサＣ_oに供給される電流が増加するため、出力電圧をＶ_oに戻そうとするフィードバック制御がかかることになる。

出力電圧Ｖ_oがδＶ_oだけ上昇する場合には、各部の変化の方向が上記と逆になり、出力電圧をδＶ_oだけ下げようとするフィードバック制御が行われることになる。

図１３に示すように、スルー動作から昇圧動作に移行して間もない頃は、スイッチングサイクルの開始直後に電流センス信号Ｖ_isnsの電圧レベルが下降する傾き（Ｖ_i−Ｖ_o）／Ｌは小さく、電流センス信号Ｖ_isnsが第２の可変三角波信号Ｖ_RP2と交差してから当該スイッチングサイクルが終了するまでの時間Ｔ_B（トランジスタＭ₃のオン時間）は短い。しかし、バッテリの消耗により入力電圧Ｖ_iがさらに低下すると、電流センス信号Ｖ_isnsの負の傾き（Ｖ_i−Ｖ_o）／Ｌが増大し、トランジスタＭ₃のオン時間（Ｔ_B）が長くなる。

そして、入力電圧Ｖ_iが所定の下限値まで下がると、当該電子機器に備わっている所定の電圧監視回路（図示せず）が作動してアラームを出し、あるいは当該電子機器の動作が止まり、ユーザに二次電池の再充電を促すようになっている。なお、入力電圧Ｖ_iが出力電圧Ｖ_oの定格値よりも低いレベルから高いレベルまで上昇するときは、上記の作用とは逆方向に昇圧動作からスルー動作を経て降圧動作に移行することになる。

上記したように、この実施形態における昇降型スイッチングレギュレータは、電圧入力端子１４に入力される入力電圧Ｖ_iと、電圧出力端子１５に得られる出力電圧Ｖ_oと、インダクタンス素子１０を流れるインダクタ電流Ｉ_Lとを検出またはフィードバックし、制御回路１２が、それらの検出値またはフィードバック値に基づいて、出力電圧Ｖ_oを所望の定格電圧に保つように、降圧用トランジスタ［Ｍ₁，Ｍ₂］または昇圧用トランジスタ［Ｍ₃，Ｍ₄］のいずれか片方を選択的に一定の周波数でスイッチング動作させるとともに、それぞれのスイッチング動作におけるデューティを制御するようにしている。

インダクタ電流Ｉ_Lに応じて、つまり電流モードで降圧動作または昇圧動作を行うスイッチングレギュレータは、その周波数特性においてインダクタンスコイル１０と出力コンデンサＣ_oとによって生成される２次の極が低周波と高周波の２つの極に分離されるために、位相補償回路には積分回路のみが必要とされ、電圧モード（電圧のみに応じて降圧動作または昇圧動作を行う方式）で必要とされる複雑な位相補償ネットワークを必要としない。

半導体集積回路として製作されるスイッチングレギュレータにおいて位相補償に必要な抵抗およびキャパシタの数が多いと、スイッチングレギュレータを搭載する半導体チップのサイズを増大させ、コストの上昇を招く。上述したように、電圧モードの昇降圧型スイッチングレギュレータで一般的に用いられている位相補償回路（図１４）は抵抗を３つ、キャパシタを３つ使用する。これに対して、上記実施形態の昇降圧型スイッチングレギュレータ（図１）は、１個の抵抗４０と１個のキャパシタ４２とを使用するだけの簡単な積分回路（位相補償回路）３４で安定かつ高速に降圧動作および昇圧動作を行うことができる。

また、１個の抵抗４０と１個のキャパシタ４２とで構成される積分回路（位相補償回路）３４の定数は、降圧動作および昇圧動作のいずれにも同じパラメータで対応することができる。このことによって、半導体チップのサイズ縮小化およびコスト低減が可能となるだけでなく、広範囲な動作条件下で安定した定電圧出力動作を提供することができる。

しかも、上記実施形態の昇降圧型スイッチングレギュレータ（図１）は、降圧動作から昇圧動作への遷移、あるいは昇圧動作から降圧動作への遷移を持続的なスイッチング動作の中でスムースに行えるため、ＤＣ−ＤＣコンバータ方式の切り換えを安定かつ高速に行うことができる。さらに、入力電圧Ｖ_iと出力電圧Ｖ_oが接近した状態では、降圧用トランジスタ［Ｍ₁，Ｍ₂］および昇圧用トランジスタ［Ｍ₃，Ｍ₄］のスイッチング動作がすべて停止し、スイッチング損失の無い高効率の定電圧出力動作（スルー動作）が可能である。

以上、本発明の好適な実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、その技術思想の範囲内で種々の変形が可能である。

たとえば、上記した実施形態では降圧用および昇圧用のスイッチング回路をそれぞれトランジスタ［Ｍ₁，Ｍ₂］，［Ｍ₃，Ｍ₄］で構成したが、たとえば降圧用スイッチング回路のトランジスタＭ₁あるいは昇圧用のスイッチング回路のトランジスタＭ₄をダイオードに置き換える構成も可能である。また、位相補償回路３４の回路構成も種種の変形が可能であり、位相補償回路３４を誤差増幅回路３２の前段に接続してもよい。

インダクタ電流センス回路２２においてインダクタ電流Ｉ_Lを検出するための手段は任意であり、たとえばインダクタンスコイル１０に電流検出用の抵抗素子を直列接続することも可能である。また、インダクタ電流Ｉ_Lと電流センス信号Ｖ_isnsとの対応関係に一定の係数または定数を用いてもよい。

本発明の一実施形態における昇降圧型スイッチングレギュレータの回路構成を示す回路図である。 上記昇降圧型スイッチングレギュレータにおける第１および第２の一次三角波信号の波形を示す波形図である。 上記昇降圧型スイッチングレギュレータにおいて入力電圧の低下に応じて第２の一次三角波信号の傾きが経時的に変化する様子を示す図である。 上記昇降圧型スイッチングレギュレータにおけるアナログ演算回路の回路構成を示すブロック図である。 上記昇降圧型スイッチングレギュレータにおける第１および第２の可変三角波信号の波形を示す波形図である。 上記昇降圧型スイッチングレギュレータにおいて入力電圧の低下に応じて第２の可変三角波信号の傾きおよびボトムピークレベルが経時的に変化する様子を示す図である。 上記昇降圧型スイッチングレギュレータにおいて降圧動作が行われるときの各部の波形を示す波形図である。 降圧動作において入力電圧の低下に応じて各部の波形が変化する様子を示す図である。 降圧動作において出力電圧が瞬時的に変動したときの各部の波形の変化を示す図である。 上記昇降圧型スイッチングレギュレータにおいてスルー動作が行われるときの各部の波形を示す波形図である。 上記昇降圧型スイッチングレギュレータにおいて昇圧動作が行われるときの各部の波形を示す波形図である。 昇圧動作において出力電圧が瞬時的に変動したときの各部の波形の変化を示す図である。 昇圧動作において入力電圧の低下に応じて各部の波形が変化する様子を示す図である。 従来の代表的な昇降圧型スイッチングレギュレータの回路構成を示す回路図である。 上記従来の昇降圧型スイッチングレギュレータにおける動作を説明するための波形図である。

符号の説明

１０ インダクタンスコイル
１２ 制御回路
１４ 電圧入力端子
１５ 電圧出力端子
１６ 降圧用駆動回路
１８ 昇圧用駆動回路
２０ 電圧フィードバック回路
２２ インダクタ電流センス回路
２４ 可変三角波生成回路
２６，２８ スイッチング制御回路
３０ 分圧回路
３２ 誤差増幅回路
３４ 位相補償回路
４４ 発振回路
４６，４８ 一次三角波発生回路
５０ アナログ演算回路
６２，６６ コンパレータ
６４，６８ ＳＲラッチ回路
Ｍ₁，Ｍ₂ 降圧用トランジスタ
Ｍ₃，Ｍ₄ 昇圧用トランジスタ

Claims (18)

1. 電圧入力端子とインダクタンス素子の一方の端子との間に接続された降圧用の第１のスイッチング回路と、
   前記インダクタンス素子の他方の端子と電圧出力端子との間に接続された昇圧用の第２のスイッチング回路と、
   前記電圧出力端子に得られる出力電圧またはこれを抵抗分圧して得られる分圧電圧を所定の基準電圧と比較し、その差分を一定の増幅率で増幅して誤差電圧を生成する誤差増幅器と、
   前記インダクタンス素子を流れるインダクタ電流を検出し、前記インダクタ電流に対応する電流センス信号を生成する電流センス回路と、
   前記誤差電圧に応じた第１のトップピークレベルおよび第１のボトムピークレベルと前記出力電圧に応じた第１の傾きとを有する第１の可変三角波信号と、前記誤差電圧に応じた第２のトップピークレベルおよび第２のボトムピークレベルと前記電圧入力端子に入力される入力電圧に応じた第２の傾きとを有する第２の可変三角波信号とを生成する可変三角波生成回路と、
   前記電流センス信号の電圧レベルと前記第１の可変三角波信号の電圧レベルとを比較して、その高低関係に応じて前記第１のスイッチング回路を制御する第１のスイッチング制御回路と、
   前記電流センス信号の電圧レベルと前記第２の可変三角波信号の電圧レベルとを比較して、その高低関係に応じて前記第２のスイッチング回路を制御する第２のスイッチング制御回路と
   を有する昇降圧型スイッチングレギュレータ。
2. 前記出力電圧に対する定電圧フィードバックループの周波数伝達関数を調整するための位相補償回路を有する、請求項１に記載の昇降圧型スイッチングレギュレータ。
3. 前記位相補償回路が積分回路からなる、請求項２に記載の昇降圧型スイッチングレギュレータ。
4. 前記位相補償回路が１個の抵抗と１個のコンデンサとからなる、請求項３に記載の昇降圧型スイッチングレギュレータ。
5. 前記位相補償回路が、前記誤差増幅器の出力端子と基準電圧端子との間に接続される、請求項３または請求項４に記載の昇降圧型スイッチングレギュレータ。
6. 前記可変三角波生成回路が、
   一定周波数のクロックを発生する発振回路と、
   前記クロックに同期し、前記出力電圧に比例した第１の傾きを有する第１の基準三角波信号を発生する第１の基準三角波発生回路と、
   前記クロックに同期し、前記入力電圧に比例した第２の傾きを有する第２の基準三角波信号を発生する第２の基準三角波発生回路と、
   前記誤差電圧と前記第１の基準三角波信号とを第１の演算処理にかけて前記第１の可変三角波信号を生成する第１の演算回路と、
   前記誤差電圧と前記入力電圧と前記出力電圧と前記第２の基準三角波信号とを第２の演算処理にかけて前記第２の可変三角波信号を生成する第２の演算回路と
   を有する請求項１〜５のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
7. 前記第１の演算回路が、前記誤差電圧から前記第１の基準三角波信号を減じてその差を表す第１の差信号を生成する第１の減算回路を有し、前記第１の差信号を前記第１の可変三角波信号として出力する、請求項６に記載の昇降圧型スイッチングレギュレータ。
8. 前記第２の演算回路が、前記入力電圧と前記出力電圧とを加え合わせてその和を表す第１の和信号を生成する第１の加算回路と、前記第１の和信号に所定の定数を乗じてその積を表す積信号を生成する乗算回路と、前記誤差電圧から前記積信号を減じてその差を表す第２の差信号を生成する第２の減算回路と、前記第２の差信号と前記第２の基準三角波信号とを加え合わせてその和を表す第２の和信号を生成する第２の加算回路とを有し、前記第２の和信号を前記第２の可変三角波信号として出力する、請求項６または請求項７に記載の昇降圧型スイッチングレギュレータ。
9. 前記定数は、前記クロックの周期を前記インダクタンス素子のインダクタンスで割った値を有する、請求項８に記載の昇降圧型スイッチングレギュレータ。
10. 前記第１および第２の演算回路はそれぞれアナログ演算回路である、請求項６〜９のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
11. 前記第１の可変三角波信号の傾きは負であり、前記第２の可変三角波信号の傾きは正である、請求項１〜１０のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
12. 前記第１の可変三角波信号の第１のボトムピークレベルと前記第２の可変三角波信号の第２のトップピークレベルとが一致または近似する、請求項１〜１１のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
13. 前記電流センス回路が、前記電圧入力端子と前記電圧出力端子と前記インダクタンス素子の両端子に接続されている、請求項１〜１２のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
14. 前記電流センス信号が、前記インダクタ電流の瞬時値に比例する電圧レベルを有する、請求項１〜１３のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
15. 前記第１のスイッチング回路が、基準電圧端子と前記インダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、前記電圧入力端子と前記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子とを有し、
    前記第１のスイッチング制御回路が、前記電流センス信号の電圧レベルが前記第１の可変三角波信号の電圧レベルと交わるときに前記第１のスイッチング回路にスイッチング動作を行わせ、各スイッチングサイクルを開始してから前記電流センス信号の電圧レベルが前記第１の可変三角波信号の電圧レベルと交わるまでの前期の期間中は前記第１のスイッチング素子をオフ、前記第２のスイッチング素子をオンにし、前記電流センス信号の電圧レベルが前記第１の可変三角波信号の電圧レベルと交わってから当該スイッチングサイクルが終了するまでの後期の期間中は前記第１のスイッチング素子をオン、前記第２のスイッチング素子をオフにする、
    請求項１〜１４のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
16. 前記第２のスイッチング回路が、基準電圧端子と前記インダクタンス素子の他方の端子と間に接続された第３のスイッチング素子と、前記電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子とを有し、
    前記第２のスイッチング制御回路が、前記電流センス信号の電圧レベルが前記第２の可変三角波信号の電圧レベルと交わるときに前記第２のスイッチング回路にスイッチング動作を行わせ、各スイッチングサイクルを開始してから前記電流センス信号の電圧レベルが前記第２の可変三角波信号の電圧レベルと交わるまでの前期の期間中は前記第３のスイッチング素子をオフ、前記第４のスイッチング素子をオンにし、前記電流センス信号の電圧レベルが前記第２の可変三角波信号の電圧レベルと交わってから当該スイッチングサイクルが終了するまでの後期の期間中は前記第３のスイッチング素子をオン、前記第４のスイッチング素子をオフにする、
    請求項１〜１５のいずれか一項に記載の昇降圧型スイッチングレギュレータ。
17. 電圧入力端子とインダクタンス素子の一方の端子との間に接続された降圧用の第１のスイッチング回路と、
    前記インダクタンス素子の他方の端子と電圧出力端子との間に接続された昇圧用の第２のスイッチング回路と、
    前記電圧入力端子に入力される入力電圧と、前記電圧出力端子に得られる出力電圧と、前記インダクタンス素子を流れるインダクタ電流とを検出し、それらの検出値に基づいて、前記出力電圧を所望の設定電圧に保つように、前記第１のスイッチング回路または前記第２のスイッチング回路のいずれか片方を選択的に一定の周波数でスイッチング動作させるとともに、それぞれのスイッチング動作におけるデューティを制御する制御回路と、
    を有し、
    前記制御回路が、前記出力電圧に依存した傾きを有する第１の比較用信号と、前記入力電圧に依存した傾きを有する第２の比較用信号とを生成し、
    前記第１の比較用信号と前記第２の比較用信号とが互いに同期しており、
    前記第１の比較用信号の傾きと前記第２の比較用信号の傾きとが互いに逆の関係にあり、
    前記第１の比較用信号と前記インダクタ電流に応じた電圧信号との比較結果に応じて前記第１のスイッチング回路のスイッチング動作が制御され、
    前記第２の比較用信号と前記インダクタ電流に応じた電圧信号との比較結果に応じて前記第２のスイッチング回路のスイッチング動作が制御される、
    昇降圧型スイッチングレギュレータ。
18. 前記電圧出力端子と基準電圧端子との間に接続される出力コンデンサを有する、請求項１〜１７のいずれか一項に記載の昇降圧型スイッチングレギュレータ。

Images