JP4794408B2 - フォトマスク及び半導体装置の製造方法 - Google Patents
フォトマスク及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4794408B2 JP4794408B2 JP2006277807A JP2006277807A JP4794408B2 JP 4794408 B2 JP4794408 B2 JP 4794408B2 JP 2006277807 A JP2006277807 A JP 2006277807A JP 2006277807 A JP2006277807 A JP 2006277807A JP 4794408 B2 JP4794408 B2 JP 4794408B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- mask
- layer
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 76
- 238000003475 lamination Methods 0.000 claims description 63
- 238000005259 measurement Methods 0.000 claims description 46
- 230000002093 peripheral effect Effects 0.000 claims description 43
- 238000000206 photolithography Methods 0.000 claims description 26
- 238000011161 development Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000018109 developmental process Effects 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002243 precursor Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
第1実施形態のフォトマスクは、第1フォトマスクとしての下地用マスクと第2フォトマスクとしての積層用マスクとを含む一組のフォトマスクである。このフォトマスクの下地用マスクは、トランジスタ等の素子が作りこまれている下地基板上に重ね合わせマークの一方のマーク、すなわち、下地側マークとその他の所要のパターンとを形成する際に使用される。他方の積層用マスクは、下地側マークが形成された下地基板上に2以上の層を階層的に積層させるとき、層ごとに重ね合わせマークの他方のマーク、すなわち、層側マークとその他の所要のパターンとを形成する際に使用される。
図10〜図18を参照して、第1実施形態のフォトマスクを用いた半導体装置の製造方法について説明する。図10〜18は、半導体装置の製造工程を示す工程図である。
第2実施形態のフォトマスクは、下地基板上に、複数の層の積層体を形成するために用いられ、下地用マスク、積層用マスク及び消去用マスクの一組のフォトマスクを備えている。
図20〜図25を参照して、第2実施形態のフォトマスクを用いた半導体装置の製造方法について説明する。
11、15、211 下地用マスク(第1フォトマスク)
13、14 積層用マスク(第2フォトマスク)
17 消去用マスク
20、220 石英基板
22、222 非露光領域
24、224 露光領域
26、226 周辺領域
28、228 中央領域
30、230 デバイスパターン領域
32 重ね合わせ領域
34 マーク領域
36 遮光領域
41、241 第1アウターマーク用パターン
46、246 第2アウターマーク用パターン
51、251 遮光用パターン
63、64 インナーマーク用パターン
67 消去用パターン
101 下地パターン(下地基板)
102 下地用レジストパターン
103 第1層
104 第1層パターン
105 第1層レジストパターン
106、108 レジスト層
107 第2層
109 第2層レジストパターン
140、140a、140b、140c アウターマーク
141、341 第1アウターマーク
146、346 第2アウターマーク
160、160a、160b、160c インナーマーク
163、363 第1インナーマーク
165 第2インナーマーク
173、373 第1重ね合わせマーク
175 第2重ね合わせマーク
213 第1層用マスク
214 第2層用マスク
263 第1インナーマーク用パターン
265 第2インナーマーク用パターン
Claims (6)
- 下地基板上に2以上の層が積層されて構成される半導体装置を製造する際に用いられる、下地用マスク及び積層用マスクを備える一組のフォトマスクであって、
前記下地用マスク及び積層用マスクの各々は、矩形状の露光領域に四角枠状の周辺領域と、該周辺領域で画成される矩形状の中央領域と、該中央領域に、m行n列(m、nはそれぞれ2以上の整数)の行列状に配列されている、複数の矩形状のデバイスパターン領域とを備え、
該デバイスパターン領域の各々は、行方向の一辺の長さが第1の長さX1であり、及び列方向の一辺の長さが第2の長さY1の矩形状であって、行方向に第1の間隔dX及び列方向に第2の間隔dYで配列されており、
前記露光領域の4つの頂点の座標が、それぞれ(0、0)、(n×X1+(n+1)×dX、0)、(0、m×Y1+(m+1)×dY)及び(n×X1+(n+1)×dX、m×Y1+(m+1)×dY)であり、
前記中央領域の4つの頂点の座標が、それぞれ(dX、dY)、(n×X1+n×dX、dY)、(dX、m×Y1+m×dY)及び(n×X1+n×dX、m×Y1+m×dY)であり、
前記周辺領域の前記中央領域を行方向に挟む位置、及び列方向に挟む位置にそれぞれ2対の同一形状及び大きさの重ね合わせ領域が設けられており、
各対の重ね合わせ領域の一方が遮光領域であり、かつ他方がマーク領域であり、
前記中央領域に対して同じ側にマーク領域と遮光領域の双方が設けられ、かつ、中央領域の各頂点を挟む位置にマーク領域と遮光領域の双方が設けられており、
前記積層用マスクは、前記マーク領域にレジスト合わせマーク用パターンを備え、
前記下地用マスクは、
前記マーク領域に第1基準合わせマーク用パターンと、
該第1基準合わせマーク用パターンを行方向にs×(X1+dX)、又は、−(n−s)×(X1+dX)移動し、かつ、列方向にt×(Y1+dY)、又は、−(m−t)×(Y1+dY)移動した位置(sは0又は1以上n−1以下の整数、及びtは0又は1以上m−1以下の整数であって、s及びtのいずれか一方又は双方が1以上)に第2基準合わせマーク用パターンと
を備え、
フォトリソグラフィにより前記レジスト合わせマーク用パターンがレジストに転写された第1レジスト合わせマークと、フォトリソグラフィ及びエッチングにより前記第1基準合わせマーク用パターンが前記下地基板に転写された第1基準合わせマークとが相俟って、第1重ね合わせマークを構成し、及び
フォトリソグラフィにより前記レジスト合わせマーク用パターンがレジストに転写された第2レジスト合わせマークと、フォトリソグラフィ及びエッチングにより前記第2基準合わせマーク用パターンが前記下地基板に転写された第2基準合わせマークとが相俟って、第2重ね合わせマークを構成する
ことを特徴とするフォトマスク。 - 下地基板上に2以上の層が積層されて構成される半導体装置を製造する際に用いられる、下地用マスク、積層用マスク及び消去用マスクを備える一組のフォトマスクであって、
前記下地用マスク、積層用マスク及び消去用マスクの各々は、矩形状の露光領域に四角枠状の周辺領域と、該周辺領域で画成される、矩形状の中央領域とを備え、
前記下地用マスク及び積層用マスクは、該中央領域に、m行n列(m、nはそれぞれ2以上の整数)の行列状に配列されている、複数の矩形状のデバイスパターン領域を備えており、
該デバイスパターン領域の各々は、行方向の一辺の長さが第1の長さX1であり、及び列方向の一辺の長さが第2の長さY1の矩形状であって、行方向に第1の間隔dX及び列方向に第2の間隔dYで配列されており、
前記周辺領域の前記中央領域を行方向に挟む位置、及び列方向に挟む位置にそれぞれ2対の同一形状及び大きさの重ね合わせ領域が設けられており、
各対の重ね合わせ領域の一方が遮光領域であり、かつ他方がマーク領域であり、
前記中央領域に対して同じ側にマーク領域と遮光領域の双方が設けられ、かつ、中央領域の各頂点を挟む位置にマーク領域と遮光領域の双方が設けられており、
前記積層用マスクは、前記マーク領域にレジスト合わせマーク用パターンを備え、
前記下地用マスクは、前記マーク領域に基準合わせマーク用パターンを備え、
フォトリソグラフィにより前記レジスト合わせマーク用パターンがレジストに転写されたレジスト合わせマークの潜像と、フォトリソグラフィ及びエッチングにより前記基準合わせマーク用パターンが前記下地基板に転写された基準合わせマークとが相俟って、重ね合わせマークを構成し、
前記消去用マスクは、中央領域が不透明であり、及び周辺領域が透明である
ことを特徴とするフォトマスク。 - 請求項1に記載のフォトマスクを用いて、半導体装置を製造するに当たり、
下地基板を用意する工程と、
該下地基板上にレジストを塗布し、前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記下地用マスクの座標原点をレチクルステージ原点に一致させるアライメントを行った後、前記下地用マスクを用いた露光及び現像を行って、下地用レジストパターンを形成する工程と、
該下地用レジストパターンを用いて下地基板をエッチングし、前記下地用レジストパターンを前記下地基板に転写して第1及び第2基準合わせマークを含む下地パターンを得る工程と、
前記下地パターン上に、第1層を形成する工程と、
前記第1層上にレジストを塗布する工程と、
前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記積層用マスクの座標原点をレチクルステージ原点に一致させるアライメントを行う工程と、
前記積層用マスクを用いた露光及び現像を行って、第1レジスト合わせマークを含む積層用レジストパターンを形成する工程と、
前記第1基準合わせマークと前記第1レジスト合わせマークとが相俟って構成される第1重ね合わせマークを用いた重ね合わせ測定を行う工程と、
重ね合わせ測定の結果、前記積層用レジストパターンの位置ずれが予め設定した基準値よりも大きい場合は、前記積層用レジストパターンを除去した後、再びレジストを塗布する工程を行い、一方、前記位置ずれが前記基準値以内である場合は、該積層用レジストパターンを用いて第1層をエッチングして、前記積層用レジストパターンを前記第1層に転写して第1層パターンを得る工程と、
前記第1層パターン上に、第2層を形成する工程と、
前記第2層上にレジストを塗布し、前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記積層用マスクの座標原点をレチクルステージ原点に対して、行方向に−(n−s)×(X1+dX)、及び列方向に−(m−t)×(Y1+dY)移動した位置に一致させるアライメントを行う工程と、
前記積層用マスクを用いた露光及び現像を行って、第2レジスト合わせマークを含む積層用レジストパターンを形成する工程と、
前記第2基準合わせマークと前記第2レジスト合わせマークとが相俟って構成される第2重ね合わせマークを用いた重ね合わせ測定を行う工程と、
重ね合わせ測定の結果、前記積層用レジストパターンの位置ずれが予め設定した基準値よりも大きい場合は、前記積層用レジストパターンを除去した後、再びレジストを塗布する工程を行い、一方、前記位置ずれが前記基準値以内である場合は、該積層用レジストパターンを用いて第2層をエッチングして、前記積層用レジストパターンを前記第2層に転写して第2層パターンを得る工程と
を備えることを特徴とする半導体装置の製造方法。 - 請求項2に記載のフォトマスクを用いて、半導体装置を製造するに当たり、
下地基板を用意する工程と、
該下地基板上にレジストを塗布し、前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記下地用マスクの座標原点をレチクルステージ原点に一致させるアライメントを行った後、前記下地用マスクを用いた露光及び現像を行って、下地用レジストパターンを形成する工程と、
該下地用レジストパターンを用いて下地基板をエッチングし、前記下地用レジストパターンを前記下地基板に転写して基準合わせマークを含む下地パターンを得る工程と、
前記下地パターン上に、第1層を形成する工程と、
前記第1層上にレジストを塗布する工程と、
前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記積層用マスクの座標原点をレチクルステージ原点に一致させるアライメントを行う工程と、
前記積層用マスクを用いた露光を行って、前記第1層上のレジストにレジスト合わせマークの潜像を形成する工程と、
前記レジスト合わせマークの潜像と前記基準合わせマークとが相俟って構成される重ね合わせマークを用いた重ね合わせ測定を行う工程と、
重ね合わせ測定の結果、前記レジストの位置ずれが予め設定した基準値よりも大きい場合は、前記レジストを除去した後、再びレジストを塗布する工程を行い、一方、基準値以内である場合は、消去用マスクを用いて周辺領域の露光を行う工程と、
露光されたレジストを現像して、積層用レジストパターンを形成する工程と、
該積層用レジストパターンを用いて第1層をエッチングして、前記積層用レジストパターンを前記第1層に転写して第1層パターンを得る工程と、
前記第1層パターン上に、第2層を形成する工程と、
前記第2層上にレジストを塗布する工程と、
前記下地基板の座標原点をウエハステージ原点に一致させるとともに、前記積層用マスクの座標原点をレチクルステージ原点に一致させるアライメントを行う工程と、
前記積層用マスクを用いた露光を行って、前記第2層上のレジストにレジスト合わせマークの潜像を形成する工程と、
前記レジスト合わせマークの潜像と前記基準合わせマークとが相俟って構成される重ね合わせマークを用いた重ね合わせ測定を行う工程と、
重ね合わせ測定の結果、前記レジストの位置ずれが予め設定した基準値よりも大きい場合は、前記レジストを除去した後、再びレジストを塗布する工程を行い、一方、基準値以内である場合は、消去用マスクを用いて周辺領域の露光を行う工程と、
露光されたレジストを現像して、積層用レジストパターンを形成する工程と、
該積層用レジストパターンを用いて第2層をエッチングして、前記積層用レジストパターンを前記第2層に転写して第2層パターンを得る工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記下地用マスク及び前記積層用マスクを用いた露光では、行方向の移動単位をn×(X1+dX)とし、及び列方向の移動単位をm×(Y1+dY)として、行方向又は列方向に隣接する領域の露光を行う
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記下地用マスク、前記積層用マスク及び前記消去用マスクを用いた露光では、行方向の移動単位をn×(X1+dX)とし、及び列方向の移動単位をm×(Y1+dY)として、行方向又は列方向に隣接する領域の露光を行う
ことを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006277807A JP4794408B2 (ja) | 2006-10-11 | 2006-10-11 | フォトマスク及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006277807A JP4794408B2 (ja) | 2006-10-11 | 2006-10-11 | フォトマスク及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008096665A JP2008096665A (ja) | 2008-04-24 |
| JP4794408B2 true JP4794408B2 (ja) | 2011-10-19 |
Family
ID=39379586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006277807A Expired - Fee Related JP4794408B2 (ja) | 2006-10-11 | 2006-10-11 | フォトマスク及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4794408B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104297989A (zh) * | 2014-10-22 | 2015-01-21 | 京东方科技集团股份有限公司 | 基板、掩膜板及液晶显示装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5978732B2 (ja) * | 2012-04-17 | 2016-08-24 | 富士通セミコンダクター株式会社 | レチクル、露光方法、半導体装置の製造方法 |
| JP6338929B2 (ja) * | 2014-05-23 | 2018-06-06 | 東芝メモリ株式会社 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
| TWI604073B (zh) * | 2016-08-09 | 2017-11-01 | 盟立自動化股份有限公司 | 適用於有機發光二極體蒸鍍製程並可用以校正影像擷取模組之定位精度之光罩結構 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209049A (ja) * | 2002-01-17 | 2003-07-25 | Fujitsu Ltd | 半導体装置の製造方法及び製造用マスクセット |
| JP2004273612A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法、フォトマスク |
-
2006
- 2006-10-11 JP JP2006277807A patent/JP4794408B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104297989A (zh) * | 2014-10-22 | 2015-01-21 | 京东方科技集团股份有限公司 | 基板、掩膜板及液晶显示装置 |
| CN104297989B (zh) * | 2014-10-22 | 2017-06-27 | 京东方科技集团股份有限公司 | 基板、掩膜板及液晶显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008096665A (ja) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110892331B (zh) | 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺 | |
| US9024457B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5792431B2 (ja) | 半導体装置の製造方法 | |
| JP6755733B2 (ja) | マスク、計測方法、露光方法、及び、物品製造方法 | |
| JP2009231766A (ja) | マーク形成方法 | |
| US9513552B2 (en) | Multiple-patterning photolithographic mask and method | |
| JP2004134447A (ja) | 露光方法、マスクおよび半導体装置の製造方法 | |
| US20190057939A1 (en) | Method of manufacturing semiconductor device | |
| KR101218498B1 (ko) | 노광용 마스크, 그 제조 방법 및 반도체 장치의 제조 방법 | |
| JP2003209049A (ja) | 半導体装置の製造方法及び製造用マスクセット | |
| JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| CN110058484B (zh) | 拼接式光刻制作工艺的光掩模、半色调光掩模及其制法 | |
| JP4976210B2 (ja) | 露光方法およびイメージセンサの製造方法 | |
| EP0459737B1 (en) | Reticle for a reduced projection exposure apparatus | |
| JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
| CN113296354B (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
| JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
| CN114256209B (zh) | 一种大尺寸芯片设计版图结构 | |
| JP2001102285A (ja) | 位置合わせマーク | |
| JPH10213896A (ja) | レチクル | |
| US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
| JP4529099B2 (ja) | レチクル、露光方法および半導体装置の製造方法 | |
| KR101052923B1 (ko) | 더블 패터닝을 위한 포토마스크 및 이를 이용한 노광방법과그 제조방법 | |
| JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006303541A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |