[go: up one dir, main page]

JP4781765B2 - Protective tape for semiconductor wafer back grinding - Google Patents

Protective tape for semiconductor wafer back grinding Download PDF

Info

Publication number
JP4781765B2
JP4781765B2 JP2005287589A JP2005287589A JP4781765B2 JP 4781765 B2 JP4781765 B2 JP 4781765B2 JP 2005287589 A JP2005287589 A JP 2005287589A JP 2005287589 A JP2005287589 A JP 2005287589A JP 4781765 B2 JP4781765 B2 JP 4781765B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protective tape
layer
holding layer
backgrinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005287589A
Other languages
Japanese (ja)
Other versions
JP2007103415A (en
Inventor
智 小田嶋
清文 田中
則義 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2005287589A priority Critical patent/JP4781765B2/en
Publication of JP2007103415A publication Critical patent/JP2007103415A/en
Application granted granted Critical
Publication of JP4781765B2 publication Critical patent/JP4781765B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、バックグラインドにより薄く加工される半導体ウェーハのバックグラインド用保護テープに関するものである。   The present invention relates to a protective tape for back grinding of a semiconductor wafer that is thinly processed by back grinding.

シリコンウェーハに代表される半導体ウェーハは、通常700〜800μmの厚さを有する平面円形に形成されるが、このままでは実装時に厚すぎて電気・電子機器の小型化の障害となる。特にこの問題は、半導体同士を積層して使用する場合に顕著な傾向を示すこととなる。   A semiconductor wafer typified by a silicon wafer is usually formed into a planar circle having a thickness of 700 to 800 μm. However, if it is left as it is, it is too thick at the time of mounting and becomes an obstacle to miniaturization of electric / electronic devices. In particular, this problem shows a remarkable tendency when semiconductors are stacked and used.

そこで、従来においては、半導体ウェーハの表面に回路パターンが形成された後、半導体ウェーハの裏面を研削して薄くするバックグラインド作業が行なわれている。このバックグラインド作業は、図示しないが、先ず、半導体ウェーハの回路パターンが形成された表面に使い捨ての保護テープを粘着し、チャックテーブルに半導体ウェーハを保護テープを介して吸着固定し、その後、チャックテーブルを一方向に回転させるとともに、このチャックテーブルとは逆の他方向等に回転する砥石により研削液をかけながら半導体ウェーハの裏面を研削する(特許文献1、2参照)。   Therefore, conventionally, after a circuit pattern is formed on the surface of a semiconductor wafer, a back grinding operation is performed in which the back surface of the semiconductor wafer is ground and thinned. Although this back grinding operation is not shown, first, a disposable protective tape is adhered to the surface of the semiconductor wafer on which the circuit pattern is formed, and the semiconductor wafer is sucked and fixed to the chuck table via the protective tape. Is rotated in one direction, and the back surface of the semiconductor wafer is ground while applying a grinding liquid with a grindstone rotating in the opposite direction to the chuck table (see Patent Documents 1 and 2).

この作業の際、保護テープは、チャックテーブルと半導体ウェーハとの摩擦に伴う回路パターンの損傷を防止したり、研削かすを含む研削液による回路パターンの汚染を防止するよう機能する。
特開2005‐191296号公報 特開2004‐311750号公報
In this operation, the protective tape functions to prevent the circuit pattern from being damaged due to friction between the chuck table and the semiconductor wafer, and to prevent the circuit pattern from being contaminated by a grinding liquid including grinding residue.
JP 2005-191296 A JP 2004-31750 A

従来における保護テープは、以上のように半導体ウェーハの回路パターンが形成された表面に粘着され、バックグラインド作業の終了後に剥離されてそのまま廃棄処分されるので、資源を有効利用したり、廃棄物の削減を図ることができないという大きな問題がある。   The conventional protective tape adheres to the surface on which the circuit pattern of the semiconductor wafer is formed as described above, and is peeled off after the backgrinding operation and disposed of as it is. There is a big problem that the reduction cannot be achieved.

本発明は上記に鑑みなされたもので、廃棄物の削減を図ることのできる半導体ウェーハのバックグラインド用保護テープを提供することを目的としている。   The present invention has been made in view of the above, and an object of the present invention is to provide a protective tape for backgrinding a semiconductor wafer capable of reducing waste.

本発明においては上記課題を解決するため、固定キャリアに搭載され、バックグラインドされる半導体ウェーハのパターン面を可撓性の保護テープにより保護する半導体ウェーハのバックグラインド用保護テープであって、
固定キャリアは、剛性を有する支持基材と、この支持基材の表面周縁部に貼り着けられて半導体ウェーハを保護テープを介し着脱自在に粘着保持する変形可能な保持層とを含み、支持基材の表面に、保持層に被覆される区画空間を凹み形成するとともに、この区画空間内に、保持層を支持する複数の突起を形成し、支持基材には、区画空間に連通する給排孔を設け、保持層を、区画空間内の気体を外部に給排孔を介し排気することにより変形させ、この変形により保持層に保持された半導体ウェーハを取り外し可能とし、
保護テープは、合成樹脂フィルムからなる非伸縮性の基材層と、この基材層に積層接着されて半導体ウェーハのパターン面に着脱自在に粘着される密着支持層とを含み、基材層の引張り弾性率を10〜100MPaの範囲とし、密着支持層を弾性のエラストマーにより形成するとともに、この密着支持層の半導体ウェーハのパターン面に粘着する表面を鏡面に形成したことを特徴としている。
In the present invention, in order to solve the above-mentioned problems, a semiconductor wafer back-grinding protective tape for protecting a pattern surface of a semiconductor wafer mounted on a fixed carrier and back-ground with a flexible protective tape ,
The fixed carrier includes a supporting substrate having rigidity, and a deformable holding layer that is attached to the peripheral edge of the surface of the supporting substrate and detachably adheres and holds the semiconductor wafer via a protective tape. A partition space covered with the holding layer is formed on the surface of the substrate, and a plurality of protrusions for supporting the holding layer are formed in the partition space. The holding layer is deformed by exhausting the gas in the partition space to the outside through the supply / discharge hole, and the semiconductor wafer held by the holding layer is removable by this deformation,
The protective tape includes a non-stretchable base material layer made of a synthetic resin film and an adhesion support layer that is laminated and adhered to the base material layer and is detachably adhered to the pattern surface of the semiconductor wafer. The tensile elastic modulus is in the range of 10 to 100 MPa, the adhesion support layer is formed of an elastic elastomer, and the surface of the adhesion support layer that adheres to the pattern surface of the semiconductor wafer is formed on a mirror surface .

ここで、特許請求の範囲における半導体ウェーハは、Siウェーハ、GaPウェーハ、200mmタイプ、300mmタイプ、450mmタイプ等を特に問うものではなく、周縁部にオリフラやノッチが形成されていても良いし、そうでなくても良い。基材層と密着支持層との間には、接着シート等からなる他の層が単数複数介在しても良いし、そうでなくても良い。さらに、半導体ウェーハのバックグラインド用保護テープは、半導体ウェーハの保護に資するのであれば、平面円形、矩形、多角形等の任意の形状に適宜形成することができる。   Here, the semiconductor wafer in the claims is not particularly limited to a Si wafer, a GaP wafer, a 200 mm type, a 300 mm type, a 450 mm type, or the like, and an orientation flat or a notch may be formed in the peripheral portion. Not necessarily. A plurality of other layers made of an adhesive sheet or the like may or may not be interposed between the base material layer and the adhesive support layer. Further, the backgrinding protective tape for the semiconductor wafer can be appropriately formed in an arbitrary shape such as a plane circle, a rectangle, or a polygon as long as it contributes to the protection of the semiconductor wafer.

本発明によれば、バックグラインド作業終了後に剥離したバックグラインド用保護テープをそのまま廃棄するのではなく、反復利用するので、資源を有効利用することができ、廃棄物の削減を図ることができるという効果がある。また、運搬が容易な固定キャリアに半導体ウェーハを搭載するので、バックグラインド以後の工程に半導体ウェーハを円滑に移送することができる。
また、バックグラインド用保護テープを単独でハンドリングが容易な肉厚に形成することができるので、作業性や取扱性の向上が期待できる。また、基材層の引張り弾性率を10〜100MPaの範囲とするので、使用時に伸びや収縮が生じたり、永久変形により以後の作業が困難になるのを防ぐことが可能になる。さらに、密着支持層の表面が鏡面なので、半導体ウェーハに密着支持層を粘着した後に空気が侵入するのを防止することが可能になる。
According to the present invention, since the backgrinding protective tape peeled after the backgrinding operation is not discarded as it is, it is used repeatedly, so that resources can be used effectively and waste can be reduced. effective. Further, since the semiconductor wafer is mounted on a fixed carrier that can be easily transported, the semiconductor wafer can be smoothly transferred to the process after back grinding.
In addition, since the backgrinding protective tape can be formed with a thickness that can be easily handled by itself, improvement in workability and handleability can be expected. In addition, since the tensile elastic modulus of the base material layer is in the range of 10 to 100 MPa, it is possible to prevent elongation and contraction during use or difficulty in subsequent operations due to permanent deformation. Furthermore, since the surface of the close contact support layer is a mirror surface, it is possible to prevent air from entering after the close contact support layer is adhered to the semiconductor wafer.

以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハのバックグラインド用保護テープ1は、図1ないし図4に示すように、非伸縮性の基材層2と、この基材層2の片面である表面に積層接着され、300μm以下の厚さにバックグラインドされる半導体ウェーハ10の回路パターンが形成された表面11に着脱自在に粘着される弾性の密着支持層3とを備えた厚手の多層構造に形成される。   Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A protective tape 1 for backgrinding a semiconductor wafer in this embodiment is a non-stretchable base material layer as shown in FIGS. 2 and an elastic adhesion that is detachably adhered to the surface 11 on which the circuit pattern of the semiconductor wafer 10 that is laminated and adhered to the surface that is one side of the base material layer 2 and is back-ground to a thickness of 300 μm or less is formed. A thick multilayer structure including the support layer 3 is formed.

バックグラインド用保護テープ1の基材層2と密着支持層3とは、図3や図4に示すように、バックグラインドされる半導体ウェーハ10の大きさに対応するよう同じ大きさ、あるいは僅かに拡径で可撓性の円板形にそれぞれ形成される。   As shown in FIGS. 3 and 4, the base material layer 2 and the close contact support layer 3 of the backgrinding protective tape 1 have the same size or slightly corresponding to the size of the semiconductor wafer 10 to be backgrinded. Each is formed into a flexible disk shape with an increased diameter.

基材層2は、所定の合成樹脂を用いた製造法により、10以上、好ましくは10〜100MPaの引張り弾性率を有するとともに、50〜200μmの厚さを有する合成樹脂フィルムに形成される。この基材層2は、高い厚さ精度が求められる関係上、キャスティング、押出成形、押出後の二軸延伸等の製造方法により、厚さ精度が±3μm程度に抑えられたフィルムとされる。   The base material layer 2 is formed into a synthetic resin film having a tensile elastic modulus of 10 or more, preferably 10 to 100 MPa, and a thickness of 50 to 200 μm by a manufacturing method using a predetermined synthetic resin. The base material layer 2 is a film whose thickness accuracy is suppressed to about ± 3 μm by a manufacturing method such as casting, extrusion molding, and biaxial stretching after extrusion because high thickness accuracy is required.

基材層2の具体的な材料としては、特に限定されるものではないが、PET、PEN、PI、PAI、PEI、PES、PPS、ポリアリレート、LCP等が好適に使用される。また、基材層2の引張り弾性率が10〜100MPaの範囲なのは、引張り弾性率が10MPa未満の場合には、使用時に伸びや収縮が生じて支障を来たし、逆に100MPaを超える場合には、永久変形を招いて次回の作業に困難を来たすからである。   Although it does not specifically limit as a specific material of the base material layer 2, PET, PEN, PI, PAI, PEI, PES, PPS, polyarylate, LCP etc. are used suitably. In addition, the tensile modulus of the base material layer 2 is in the range of 10 to 100 MPa because when the tensile modulus is less than 10 MPa, elongation or shrinkage occurs during use, and conversely, when it exceeds 100 MPa, This is because it causes permanent deformation and makes the next work difficult.

密着支持層3は、20〜75のJIS A硬度を有するとともに、10〜500μmの厚さを有するエラストマーを用いて形成される。この密着支持層3の具体的な材料としては、特に限定されるものではないが、弾性を有するシリコーンゴム、フッ素系ゴム、アクリルゴム、熱可塑性エラストマー等が好適に使用される。また、密着支持層3の表面は、粘着後の空気の侵入を防止することができるよう鏡面に形成され、Raが3.6μm以下の表面粗さとされる。   The adhesion support layer 3 is formed using an elastomer having a JIS A hardness of 20 to 75 and a thickness of 10 to 500 μm. The specific material of the adhesion support layer 3 is not particularly limited, but elastic silicone rubber, fluorine rubber, acrylic rubber, thermoplastic elastomer, and the like are preferably used. Further, the surface of the close-contact support layer 3 is formed in a mirror surface so as to prevent the intrusion of air after adhesion, and Ra has a surface roughness of 3.6 μm or less.

半導体ウェーハ10は、図2に示すように、300mm(12インチ)タイプの平面円形に形成され、鏡面である表面11に回路パターンが形成されており、300μm以下、好ましくは100μm以下の厚さにバックグラインドされる。   As shown in FIG. 2, the semiconductor wafer 10 is formed in a plane circle of 300 mm (12 inches) type, and a circuit pattern is formed on the surface 11 which is a mirror surface, and has a thickness of 300 μm or less, preferably 100 μm or less. Be back grounded.

上記において、半導体ウェーハ10の裏面をバックグラインドする場合には図1に示すように、先ず、半導体ウェーハ10の回路パターンが形成された表面11にバックグラインド用保護テープ1を隙間なく密着し、チャックテーブル20に半導体ウェーハ10をバックグラインド用保護テープ1を介して吸着固定する。
チャックテーブル20の表面は略半球形に形成され、この湾曲した表面に沿って半導体ウェーハ10がバックグラインド用保護テープ1を介して吸着固定される。
In the above, when the back surface of the semiconductor wafer 10 is back-ground, as shown in FIG. 1, first, the back-grinding protective tape 1 is closely attached to the front surface 11 of the semiconductor wafer 10 on which the circuit pattern is formed. The semiconductor wafer 10 is sucked and fixed to the table 20 via the protective tape 1 for back grinding.
The surface of the chuck table 20 is formed in a substantially hemispherical shape, and the semiconductor wafer 10 is adsorbed and fixed along the curved surface via the back grinding protective tape 1.

こうしてチャックテーブル20に半導体ウェーハ10を固定したら、チャックテーブル20を一方向に回転させ、回転する複数の砥石21を純水22を供給しながら半導体ウェーハ10の裏面に部分的に接触させれば、半導体ウェーハ10の裏面をバックグラインドして薄く加工することができる。このようにして半導体ウェーハ10は、バックグラインドされ、その後、ストレスリリーフ工程、及びダイシングフレームマウント工程に順次供される。   After fixing the semiconductor wafer 10 to the chuck table 20 in this manner, the chuck table 20 is rotated in one direction, and the rotating grindstones 21 are partially brought into contact with the back surface of the semiconductor wafer 10 while supplying pure water 22. The back surface of the semiconductor wafer 10 can be back-ground and processed thinly. In this manner, the semiconductor wafer 10 is back-ground, and then sequentially subjected to a stress relief process and a dicing frame mounting process.

そして、バックグラインド用保護テープ1は、ダイシングフレームマウント工程を経た半導体ウェーハ10の表面11から剥離され、必要に応じて洗浄された後、バックグラインド前の他の半導体ウェーハ10の表面11に再び密着する。以下、上記作業が繰り返されることとなる。   Then, the backgrinding protective tape 1 is peeled off from the surface 11 of the semiconductor wafer 10 that has undergone the dicing frame mounting process, cleaned as necessary, and then brought into close contact with the surface 11 of the other semiconductor wafer 10 before backgrinding. To do. Thereafter, the above operation is repeated.

上記構成によれば、バックグラインド作業終了後に剥離したバックグラインド用保護テープ1をそのまま廃棄するのではなく、反復利用するので、資源を有効利用することができ、廃棄物の大幅な削減を図ることができる。さらに、バックグラインド用保護テープ1を単独でハンドリングが容易な肉厚に形成するので、作業性や取扱性の著しい向上が期待できる。   According to the above configuration, the backgrinding protective tape 1 peeled off after the backgrinding operation is not discarded as it is, but it is used repeatedly, so that resources can be used effectively and waste can be greatly reduced. Can do. Furthermore, since the backgrinding protective tape 1 is formed with a thickness that can be easily handled by itself, significant improvement in workability and handling can be expected.

次に、図5、図6は本発明の第2の実施形態を示すもので、この場合には、固定キャリア30に搭載されてバックグラインドされる半導体ウェーハ10の表面11をバックグラインド用保護テープ1により保護するようにしている。   Next, FIG. 5 and FIG. 6 show a second embodiment of the present invention. In this case, the surface 11 of the semiconductor wafer 10 mounted on the fixed carrier 30 and back-ground is applied to the back-grinding protective tape. 1 to protect.

固定キャリア30は、剛性を有する支持基材31と、この支持基材31の周縁部32に接着されて300mmタイプの半導体ウェーハ10をバックグラインド用保護テープ1を介して着脱自在に粘着保持する変形可能な可撓性の保持層37とを備え、半導体製造後工程で使用されるとともに、この半導体製造後工程で半導体ウェーハ10が搬送される際、半導体ウェーハ10を保持した状態で機密性の高い基板収納容器に収納される。   The fixed carrier 30 is bonded to the rigid support base 31 and the peripheral edge 32 of the support base 31 and deforms to hold the 300 mm type semiconductor wafer 10 in a detachable manner via the backgrinding protective tape 1. And a flexible holding layer 37 that can be used in a post-semiconductor manufacturing process, and when the semiconductor wafer 10 is transported in the post-semiconductor manufacturing process, the semiconductor wafer 10 is held and highly confidential. It is stored in the substrate storage container.

固定キャリア30の支持基材31と保持層37とは、それぞれ半導体ウェーハ10と同径あるいは拡径の平面円形に形成される。支持基材31は、所定の材料を使用して薄板に形成され、基板収納容器に確実に収納することができるよう半導体ウェーハ10よりも4mmの範囲で拡径に形成されるとともに、保持層37よりも僅かに拡径の円板とされており、エンドレスの周縁部32に包囲された平面円形の領域が浅く平坦に凹み形成される。   The support base 31 and the holding layer 37 of the fixed carrier 30 are each formed into a planar circle having the same diameter or an enlarged diameter as the semiconductor wafer 10. The support base material 31 is formed into a thin plate using a predetermined material, and is formed with a diameter larger than that of the semiconductor wafer 10 so as to be surely stored in the substrate storage container, and the holding layer 37. The flat circular region surrounded by the endless peripheral edge 32 is shallowly flat and recessed.

支持基材31の材料としては、特に限定されるものではないが、例えば支持基材31に半導体ウェーハ10が搭載された場合の撓み量を5mm以下に抑制可能なポリカーボネート、ポリプロピレン、ポリエチレン、アクリル樹脂、塩化ビニル樹脂、アルミニウム合金、マグネシウム合金、ガラス、ステンレス等があげられる。   The material of the support base 31 is not particularly limited. For example, polycarbonate, polypropylene, polyethylene, and acrylic resin capable of suppressing the amount of deflection when the semiconductor wafer 10 is mounted on the support base 31 to 5 mm or less. , Vinyl chloride resin, aluminum alloy, magnesium alloy, glass, stainless steel and the like.

支持基材31の凹まった領域の表面と保持層37との間には、空気の流通する区画空間33が形成され、この区画空間33に連通する丸い給排孔34が厚さ方向に穿孔されており、凹まった表面には、保持層37の裏面を接着支持する複数の突起35が上方に向けて突出形成される。支持基材31の給排孔34には、バキューム装置36がチューブ等を介し着脱自在に接続され、このバキューム装置36が動作して区画空間33が減圧されることにより保持層37が変形する。   A partition space 33 through which air flows is formed between the surface of the recessed region of the support base 31 and the holding layer 37, and round supply / discharge holes 34 communicating with the partition space 33 are formed in the thickness direction. On the recessed surface, a plurality of protrusions 35 that adhere and support the back surface of the holding layer 37 are formed to protrude upward. A vacuum device 36 is detachably connected to the supply / discharge hole 34 of the support base 31 via a tube or the like, and the holding layer 37 is deformed by operating the vacuum device 36 to depressurize the partition space 33.

複数の突起35は、支持基材31の凹まった表面に成形法、サンドブラスト法、エッチング法等により隙間をおいて配列形成される。各突起35は、支持基材31の周縁部表面と略同じ高さの円錐台形や円柱形に形成され、0.05mm以上の高さで揃えられるが、これは、0.05mm未満の高さの場合には、十分な高さの区画空間33を形成することができず、保持層37の変形に支障を来たすからである。   The plurality of projections 35 are arranged and formed on the recessed surface of the support base 31 with a gap by a molding method, a sandblast method, an etching method, or the like. Each protrusion 35 is formed in a truncated cone shape or a column shape having substantially the same height as the peripheral surface of the support base 31 and is aligned at a height of 0.05 mm or more, which is less than 0.05 mm. In this case, the partition space 33 having a sufficiently high height cannot be formed, which hinders deformation of the holding layer 37.

保持層37は、可撓性、柔軟性、耐熱性、粘着性に優れるウレタン系、フッ素系、シリコーン系、アクリル系等の薄いエラストマーを使用して半導体ウェーハ10の直径よりも0.5〜4mm拡径の薄膜に成形され、支持基材31の周縁部表面に接着剤や接着層を介して接着されるとともに、複数の突起35の平坦な先端面に接着剤や接着層を介して接着される。   The holding layer 37 is 0.5 to 4 mm larger than the diameter of the semiconductor wafer 10 using a thin elastomer such as urethane, fluorine, silicone, or acrylic that is excellent in flexibility, flexibility, heat resistance, and adhesiveness. It is formed into an expanded thin film, and is bonded to the peripheral surface of the support base 31 via an adhesive or an adhesive layer, and is bonded to the flat tip surface of the plurality of protrusions 35 via an adhesive or an adhesive layer. The

この保持層37は、支持基材31や突起35への接着後、区画空間33内の空気が給排孔34から外部に排気されることにより凹凸に変形し、この凹凸に変形した表面の凸部先端面がグラインダや研削盤等により薄く平坦にグラインドされることにより平面精度の向上が図られる。   After the adhesion to the support base 31 and the protrusions 35, the holding layer 37 is deformed into irregularities when the air in the partition space 33 is exhausted to the outside through the supply / exhaust holes 34, and the surface irregularities deformed into the irregularities. The tip surface of the part is ground thinly and flatly by a grinder, a grinding machine or the like, thereby improving the plane accuracy.

このような保持層37は、バキューム装置36の吸引動作で区画空間33が負圧化されることにより、複数の突起35の配列パターンに応じてXY方向に凸凹に連続的に変形し、密着保持した半導体ウェーハ10のバックグラインド用保護テープ1との間に空気流入用の隙間を生じさせ、保持した半導体ウェーハ10を取り外し可能とする。   Such a holding layer 37 is continuously deformed in an uneven manner in the XY direction according to the arrangement pattern of the plurality of protrusions 35 by the negative pressure of the partition space 33 by the suction operation of the vacuum device 36, and is closely held. A gap for air inflow is generated between the semiconductor wafer 10 and the backgrinding protective tape 1 so that the held semiconductor wafer 10 can be removed.

半導体ウェーハ10は、その周縁部端面が厚さ方向に断面半円形に湾曲形成され、搬送パッドや専用ロボットにより保持層37上に密着してその裏面が薄くバックグラインドされる。この半導体ウェーハ10の周縁部には、結晶方位の判別や位置合わせ用のオリフラやノッチが適宜形成される。
半導体ウェーハ10の表面11を保護するバックグラインド用保護テープ1の基材層2は、保持層37の材質や必要に応じ、材質が選択的に変更される。その他の部分については、上記実施形態と同様であるので説明を省略する。
The peripheral edge of the semiconductor wafer 10 is curved and formed in a semicircular cross section in the thickness direction, and the semiconductor wafer 10 is in close contact with the holding layer 37 by a transfer pad or a dedicated robot, and the back surface is thinly ground. An orientation flat and a notch for discriminating crystal orientation and aligning are appropriately formed on the peripheral edge of the semiconductor wafer 10.
The base material layer 2 of the backgrinding protective tape 1 that protects the surface 11 of the semiconductor wafer 10 is selectively changed in material as needed or as required. The other parts are the same as those in the above embodiment, and the description thereof is omitted.

本実施形態においても、上記実施形態と同様の作用効果が期待でき、しかも、運搬が容易な固定キャリア30に半導体ウェーハ10を搭載するので、バックグラインド以後の工程に半導体ウェーハ10を円滑に移送することができるのは明らかである。   Also in the present embodiment, since the semiconductor wafer 10 is mounted on the fixed carrier 30 that can be expected to have the same effect as the above-described embodiment and can be easily transported, the semiconductor wafer 10 can be smoothly transferred to the process after back grinding. Obviously you can.

本発明に係る半導体ウェーハのバックグラインド用保護テープの実施形態におけるバックグラインド作業の状態を示す説明図である。It is explanatory drawing which shows the state of the back grinding operation | work in embodiment of the protective tape for back grinding of the semiconductor wafer which concerns on this invention. 本発明に係る半導体ウェーハのバックグラインド用保護テープの実施形態における半導体ウェーハを示す斜視説明図である。It is a perspective explanatory view showing a semiconductor wafer in an embodiment of a protection tape for backgrinding of a semiconductor wafer concerning the present invention. 本発明に係る半導体ウェーハのバックグラインド用保護テープの実施形態を示す斜視説明図である。It is a perspective explanatory view showing an embodiment of a protection tape for backgrinding of a semiconductor wafer concerning the present invention. 本発明に係る半導体ウェーハのバックグラインド用保護テープの実施形態を示す断面説明図である。It is a section explanatory view showing an embodiment of a protection tape for backgrinding of a semiconductor wafer concerning the present invention. 本発明に係る半導体ウェーハのバックグラインド用保護テープの第2の実施形態における固定キャリアを示す平面説明図である。It is a plane explanatory view showing a fixed carrier in a 2nd embodiment of a protection tape for backgrinding of a semiconductor wafer concerning the present invention. 本発明に係る半導体ウェーハのバックグラインド用保護テープの第2の実施形態における固定キャリアを示す部分断面説明図である。It is a fragmentary sectional view showing a fixed carrier in a second embodiment of a protective tape for back grinding of a semiconductor wafer according to the present invention.

符号の説明Explanation of symbols

1 バックグラインド用保護テープ
2 基材層
3 密着支持層
10 半導体ウェーハ
11 表面(パターン面)
20 チャックテーブル
21 砥石
22 純水
30 固定キャリア
31 支持基材
32 周縁部
33 区画空間
34 給排孔
35 突起
36 バキューム装置
37 保持層
DESCRIPTION OF SYMBOLS 1 Backgrinding protective tape 2 Base material layer 3 Adhesion support layer 10 Semiconductor wafer 11 Surface (pattern surface)
20 Chuck table 21 Grinding stone 22 Pure water 30 Fixed carrier 31 Support base material 32 Peripheral portion 33 Compartment space 34 Supply / exhaust hole 35 Projection 36 Vacuum device 37 Holding layer

Claims (1)

固定キャリアに搭載され、バックグラインドされる半導体ウェーハのパターン面を可撓性の保護テープにより保護する半導体ウェーハのバックグラインド用保護テープであって、
固定キャリアは、剛性を有する支持基材と、この支持基材の表面周縁部に貼り着けられて半導体ウェーハを保護テープを介し着脱自在に粘着保持する変形可能な保持層とを含み、支持基材の表面に、保持層に被覆される区画空間を凹み形成するとともに、この区画空間内に、保持層を支持する複数の突起を形成し、支持基材には、区画空間に連通する給排孔を設け、保持層を、区画空間内の気体を外部に給排孔を介し排気することにより変形させ、この変形により保持層に保持された半導体ウェーハを取り外し可能とし、
保護テープは、合成樹脂フィルムからなる非伸縮性の基材層と、この基材層に積層接着されて半導体ウェーハのパターン面に着脱自在に粘着される密着支持層とを含み、基材層の引張り弾性率を10〜100MPaの範囲とし、密着支持層を弾性のエラストマーにより形成するとともに、この密着支持層の半導体ウェーハのパターン面に粘着する表面を鏡面に形成したことを特徴とする半導体ウェーハのバックグラインド用保護テープ。
A protective tape for backgrinding of a semiconductor wafer mounted on a fixed carrier and protecting the pattern surface of the semiconductor wafer to be backgrounded with a flexible protective tape ,
The fixed carrier includes a supporting substrate having rigidity, and a deformable holding layer that is attached to the peripheral edge of the surface of the supporting substrate and detachably adheres and holds the semiconductor wafer via a protective tape. A partition space covered with the holding layer is formed on the surface of the substrate, and a plurality of protrusions for supporting the holding layer are formed in the partition space. The holding layer is deformed by exhausting the gas in the partition space to the outside through the supply / discharge hole, and the semiconductor wafer held by the holding layer is removable by this deformation,
The protective tape includes a non-stretchable base material layer made of a synthetic resin film and an adhesion support layer that is laminated and adhered to the base material layer and is detachably adhered to the pattern surface of the semiconductor wafer. The tensile modulus of elasticity is in the range of 10 to 100 MPa, the adhesion support layer is formed of an elastic elastomer, and the surface of the adhesion support layer that adheres to the pattern surface of the semiconductor wafer is formed on a mirror surface . Protective tape for back grinding.
JP2005287589A 2005-09-30 2005-09-30 Protective tape for semiconductor wafer back grinding Expired - Fee Related JP4781765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005287589A JP4781765B2 (en) 2005-09-30 2005-09-30 Protective tape for semiconductor wafer back grinding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005287589A JP4781765B2 (en) 2005-09-30 2005-09-30 Protective tape for semiconductor wafer back grinding

Publications (2)

Publication Number Publication Date
JP2007103415A JP2007103415A (en) 2007-04-19
JP4781765B2 true JP4781765B2 (en) 2011-09-28

Family

ID=38030109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005287589A Expired - Fee Related JP4781765B2 (en) 2005-09-30 2005-09-30 Protective tape for semiconductor wafer back grinding

Country Status (1)

Country Link
JP (1) JP4781765B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739570B2 (en) * 1998-06-02 2006-01-25 リンテック株式会社 Adhesive sheet and method of using the same
JP3773358B2 (en) * 1998-07-01 2006-05-10 三井化学株式会社 Adhesive film for semiconductor wafer back grinding and semiconductor wafer back grinding method using the same
JP2001139903A (en) * 1999-11-11 2001-05-22 Kureha Elastomer Co Ltd Functional composite film for laminating
US6652362B2 (en) * 2000-11-23 2003-11-25 Samsung Electronics Co., Ltd. Apparatus for polishing a semiconductor wafer and method therefor
JP2003053639A (en) * 2001-08-17 2003-02-26 Disco Abrasive Syst Ltd Holder and method of joining and detaching workpiece to and from the holder
JP2004214525A (en) * 2003-01-08 2004-07-29 Tokyo Seimitsu Co Ltd Wafer polishing device
JP2004259792A (en) * 2003-02-25 2004-09-16 Nikon Corp Suction device, sheet for suction device, polishing device, semiconductor device and semiconductor device manufacturing method
JP2005191296A (en) * 2003-12-25 2005-07-14 Jsr Corp Back grinding tape and method for polishing semiconductor wafer
JP2005255909A (en) * 2004-03-12 2005-09-22 Hitachi Chem Co Ltd Adhesive sheet, manufacturing method of semiconductor device using the same, and semiconductor device

Also Published As

Publication number Publication date
JP2007103415A (en) 2007-04-19

Similar Documents

Publication Publication Date Title
TWI724020B (en) Method of processing wafer and protective sheeting for use in this method
US10256148B2 (en) Method of processing wafer
KR101426572B1 (en) Holding jig, method of grinding semiconductor wafers
KR101442305B1 (en) Securing tool and work processing method
CN110858564B (en) Methods of processing substrates
WO2008047732A1 (en) Fixed jig, chip pickup method and chip pickup apparatus
CN101529575A (en) Chip pickup method and chip pickup apparatus
JP4268091B2 (en) Parts holder
JP5663126B2 (en) Work conveying method and apparatus having work delivery mechanism
KR102345923B1 (en) Protective sheeting for use in processing wafers, handling systems for wafers, and combinations of wafers and protective sheeting
JP5328422B2 (en) Electronic component holder
JP4781765B2 (en) Protective tape for semiconductor wafer back grinding
JP4897312B2 (en) Fixed carrier
JP5318557B2 (en) Holding jig
JP4907302B2 (en) Semiconductor wafer grinding equipment
JP2007250738A (en) Holding fixture and method of grinding semiconductor wafer
JP4942358B2 (en) Fixed carrier
JP2007168025A (en) Holding table, processing device of held article and processing device of semiconductor wafer
JP2007123411A (en) Fixing jig for semiconductor wafer
JP5489662B2 (en) Handling method of semiconductor wafer
JP5773372B2 (en) Device having workpiece transfer mechanism
JP2022040934A (en) Holder, holding method and processing method
JP2007201173A (en) Suction jig
JP2009187969A (en) Processing method for substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees