JP4754841B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、インクジェット法に代表される液滴吐出法を用いて形成した半導体装置の作製方法に関するものである。

半導体装置の作製において、一枚のマザーガラス基板から複数の表示パネルを切り出して、大量生産を効率良く行う生産技術の開発として、液滴吐出法を用いることが検討されている。

また、従来の半導体装置の膜パターンを形成するにあたっては、レジストを基板全面に塗布形成しプリベークを行った後、フォトマスクを介して紫外線等を照射し、現像によってレジストパターンを形成するというフォトリソグラフィー工程を経た後、該レジストパターンをマスクパターンとして膜パターンとなるべき部分に存在する膜（半導体材料、絶縁体材料、又は導電体材料で形成される膜）をエッチング除去することにより、膜パターンを形成する方法が用いられている。

一方、線形領域及び飽和領域においてＴＦＴのドレイン電流を増大させて電流電圧特性、即ち駆動能力を向上させる手段として、電子移動度の向上、ゲート絶縁膜の容量の増大、チャネル幅とチャネル長の比（以下、Ｗ／Ｌ示す。）の増大等がある（特許文献１参照。）。
特開２０００−２７５６７８号公報

しかしながら、従来のフォトリソグラフィー工程を用いた膜パターンの形成工程において、膜パターン及びレジストの材料の大部分が無駄になると共に、マスクパターン形成するための工程数が多く、スループットが低下するという問題がある。

また、ＴＦＴの電流電圧特性を向上させるためにＷ／Ｌを増大させる一つの方法として、チャネル幅（Ｗ）広げる方法が挙げられるが、この構造とするとＴＦＴの面積が大きくなるという問題がある。透過型表示装置の画素のスイッチングにＴＦＴを用いた場合、一つ以上のＴＦＴが表示部の画素内に存在する。このため、ＴＦＴの面積が大きくなると、画素部の表示領域が狭くなり、表示装置の開口率が低下してしまうという問題がある。

また、Ｗ／Ｌを増大させる他の方法として、チャネル長（Ｌ）を縮小する方法が挙げられるが、液滴吐出装置を用いてチャネル長（Ｌ）を縮小するためには、径の小さな吐出口を用いて液滴径の小さな溶液を吐出し、膜パターン（ゲート電極、ソース電極、又はドレイン電極）を形成する必要がある。しかしながら、径の小さな吐出口を有する液滴吐出装置においては、吐出溶液の組成物が吐出口の先端に付着、乾燥、固化して目詰まり等が生じてしまい、一定量の吐出溶液を連続且つ安定的に吐出することが困難である。この結果、半導体装置のスループットや歩留まりの低下を招くという問題がある。

本発明は、このような状況に鑑みなされたものであり、材料の利用効率を向上させ、スループット及び歩留まりを高めた手法で、駆動能力の高い（即ち、Ｗ／Ｌの大きい）半導体装置の製造方法を提供することを目標とする。

本発明は、配線層若しくは電極を形成する導電層や、半導体層、所定のパターンを形成するためのマスク層など半導体装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成することが可能な方法により形成する半導体装置において、ソース電極及びドレイン電極との距離、又はソース領域及びドレイン領域の距離が、０．１μｍ以上１０μｍ以下であることを特徴とする。

選択的にパターンを形成することが可能な方法としては、導電層や半導体層、絶縁層などを形成し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。

なお、液滴吐出法とは、調製された組成物を、電気信号に応じてノズルから吐出して微少な液滴を作り、所定の位置に付着させる方法である。

また、本発明は、半導体領域に接する第１の導電層を形成し、第１の導電層上に絶縁層を塗布法により形成し、絶縁層の一部にレーザ光を照射してマスクパターンを形成し、マスクパターンをマスクとしてエッチングして、分割された第１の導電層を形成することを特徴とする。分割された第１の導電層は、ソース領域及びドレイン領域又はソース電極及びドレイン電極となるため、チャネル長がマスクパターンの幅と概略一致する。絶縁層は、感光性樹脂層であり、レーザ光（レーザビームとも示す。）を照射することにより、レーザ光が照射された部分が反応し、改質してマスクパターンを形成することができる。このため、レーザ光のビーム幅を縮小することにより、チャネル長を微細にすることが可能である。

また、本発明は、半導体領域に接する第１の導電層を形成し、第１の導電層上に撥液表面を有する領域を塗布法により形成し、撥液表面を有する領域の一部にレーザ光を照射して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして第２のマスクパターンを形成し、第２のマスクパターンを用いて第１の導電層をエッチングして、分割された第１の導電層を形成することを特徴とする。

また、本発明は、半導体領域上に撥液表面を有する領域を塗布法により形成し、撥液表面を有する領域の一部にレーザ光を照射して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして第２のマスクパターンを形成し、第２のマスクパターンを用いて第１のマスクパターンを除去し親液表面を有する領域を形成した後、親液表面を有する領域に第１の導電層を形成することを特徴とする。

また、本発明は、半導体領域上に撥液表面を有する領域を塗布法により形成し、撥液表面を有する領域の一部にレーザ光を照射して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして第１の導電層を形成することを特徴とする。

撥液表面を有する領域は、レーザ光を照射することにより、レーザ光が照射された部分が反応し、親液表面を有する領域となる。又、レーザ光が照射されなかった領域は第１のマスクパターンとなる。

また、本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ＩＣタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。なお、ＴＦＴは、順スタガ型ＴＦＴ、逆スタガ型ＴＦＴ（チャネルエッチ型ＴＦＴ又はチャネル保護型ＴＦＴ）、コプレナー型ＴＦＴである。

なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が直接実装されたモジュールも全て表示装置に含むものとする。

また、本発明は以下の構成を包含する。

本発明の一は、ゲート電極、ゲート絶縁膜、半導体領域、ソース領域、ドレイン領域、ソース電極及びドレイン電極を有し、ゲート電極、半導体領域、ソース電極、又はドレイン電極は液滴吐出法で形成され、ソース領域及びドレイン領域の距離が、０．１μｍ以上１０μｍ以下であることを特徴とする半導体装置である。

ソース領域及びドレイン領域の対向する一端は、一定の距離を隔てて迂曲している。このときの形状は、直線状、曲線状、又は直線状及び曲線状に迂曲している。

また、本発明の一は、ゲート電極、ゲート絶縁膜、半導体領域、ソース領域、ドレイン領域、ソース電極及びドレイン電極を有し、ゲート電極、半導体領域、ソース電極、又はドレイン電極は液滴吐出法で形成され、ソース電極及びドレイン電極の距離が、０．１μｍ以上１０μｍ以下であることを特徴とする半導体装置である。

なお、ソース電極及びドレイン電極の対向する一端は、一定の距離を隔てて迂曲している。このときの形状は、直線状、曲線状、又は直線状及び曲線状に迂曲している。

また、本発明の一は、半導体領域に接する第１の導電層を形成し、第１の導電層上に絶縁層を塗布法により形成し、絶縁層の一部にレーザ光を照射してマスクパターンを形成し、マスクパターンをマスクとしてエッチングして、分割された第１の導電層を形成することを特徴とする半導体装置の作製方法である。なお、絶縁層を、感光性樹脂で形成する。

分割された第１の導電層は、ソース領域及びドレイン領域である。また、分割された第１の導電層上に、第２の導電層を液滴吐出法により形成してもよい。

また、第１の導電層を液滴吐出法により形成する。分割された第１の導電層は、ソース電極及びドレイン電極である。

また、半導体領域に接する第１の導電層を形成し、前記第１の導電層上に第２の導電層を形成し、前記第２の導電層上に絶縁層を塗布法により形成し、前記絶縁層の一部にレーザ光を照射してマスクパターンを形成し、前記マスクパターンをマスクとしてエッチングして、分割された第１の導電層及び第２の導電層を形成することを特徴とする半導体装置の作製方法である。分割された第１の導電層は、ソース領域、及びドレイン領域であり、分割された第２の導電層は、ソース電極、ドレイン電極である。

また、本発明の一は、導電層上に導電性を示す半導体領域を形成し、導電性を示す半導体領域上に感光性樹脂層を塗布法により形成し、感光性樹脂層をレーザ光で露光し現像して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして、導電性を示す半導体領域を分離することを特徴とする半導体装置の作製方法である。

また、本発明の一は、半導体領域上に導電性を示す半導体領域を形成し、導電性を示す半導体領域上に感光性樹脂層を塗布法により形成し、感光性樹脂層をレーザ光で露光し現像して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして、導電性を示す半導体領域を分離することを特徴とする半導体装置の作製方法である。

また、本発明の一は、半導体領域上に導電性を示す半導体領域を形成し、導電性を示す半導体領域上に導電膜を形成し、導電膜上に感光性樹脂層を塗布法により形成し、感光性樹脂層をレーザ光で露光し現像して第１のマスクパターンを形成し、第１のマスクパターンをマスクとして導電膜を分離した後、導電性を示す半導体領域を分離することを特徴とする半導体装置の作製方法である。

なお、分離された導電性を示す半導体領域は、ソース領域及びドレイン領域である。

また、本発明の一は、絶縁膜上に半導体領域を形成し、半導体領域上に撥液表面を有する領域を塗布法により形成し、撥液表面を有する領域の一部にレーザ光を照射して親液表面を有する領域を形成し、親液表面を有する領域上に導電性を示す半導体領域を形成することを特徴とする半導体装置の作製方法である。

また、本発明の一は、第１の絶縁膜上に第１の半導体領域を形成し、第１の半導体領域上に導電性を示す半導体膜を形成し、導電性を示す半導体膜上に第１の撥液表面を有する領域を塗布法により形成し、第１の撥液表面を有する領域の一部にレーザ光を照射して親液表面を有する領域と第２の撥液表面を有する領域とを形成し、親液性を有する領域に第２の絶縁膜を形成し、第２の絶縁膜を用いて第２の撥液表面を有する領域及び導電性を示す半導体膜をエッチングして第２の半導体領域を形成し、第２の半導体領域に接する導電層を形成することを特徴とする半導体装置の作製方法である。

また、本発明の一は、第1の絶縁膜上に半導体領域を形成し、半導体領域上に第１の撥液表面を有する領域を塗布法により形成し、第１の撥液表面を有する領域の一部にレーザ光を照射して、親液表面を有する領域及び第２の撥液表面を有する領域を形成し、親液性を有する領域に第２の絶縁膜を形成した後、第２の撥液表面を有する領域を除去して導電性を示す半導体領域を形成し、導電性を示す半導体領域に接する導電層を形成することを特徴とする半導体装置の作製方法である。

なお、塗布法は、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、又はディップ法である。

また、また、本発明の一は、上記方法を用いて形成された液晶テレビジョン装置又はＥＬテレビジョン装置であり、ソース電極及びドレイン電極の距離が、０．１μｍ以上１０μｍ以下である素子を有していることを特徴とする。

本発明のように、素子の配線層若しくは電極を形成する導電層や、半導体層、所定のパターンを形成するためのマスク層などの膜パターンを形成する際に、液滴吐出法を用いることによって、それらの膜の材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて任意の場所に液滴を吐出できる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できる。このため、一辺が１〜２ｍを越えるような大面積の基板上においても、所望の箇所に膜パターンを精度良く吐出形成することができる。

また、レーザビームを用いて露光し現像して形成したマスクパターンを用いて素子のソース領域及びドレイン領域、又はソース電極及びドレイン電極を形成することにより、フォトマスクを用いた露光・現像プロセス、即ちフォトリソグラフィー工程を省略しながら、微細な構造で且つＷ／Ｌを増大させた素子することができるため、駆動能力が高い半導体装置を、低コストで作製することが可能である。また、スループットや歩留まりを高く作製することができる。

以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。

（実施の形態１）
本実施の形態においては、レーザビーム（以下、レーザ光とも示す。）を照射して形成するマスクパターンを用いて、チャネル長の小さいＴＦＴを形成する工程を図１を用いて説明する。

本実施の形態では、半導体素子として逆スタガ型ＴＦＴの一つであるチャネルエッチ型ＴＦＴを作製する工程を示す。

図１（Ａ）に示すように、基板１０１上に第１の導電層１０２を形成する。第１の導電層１０２の形成方法としては、液滴吐出法、印刷法、電界メッキ法、ＰＶＤ法、ＣＶＤ法を用いる。なお、ＰＶＤ法またはＣＶＤ法を用いる場合、基板全面に導電層を形成し、その上に感光性樹脂を形成し、レーザ光により感光性樹脂を露光し現像してマスクパターンを形成し、当該マスクを用いて導電層をエッチングして所望の形状の導電層１０２を形成する。また、第１の導電層は、後のゲート電極となるが、複数の導電層で構成して、マルチゲート電極を形成することができる。本実施の形態においては、液滴吐出法を用いて、基板１０１上に導電材料を含む組成物を選択的に吐出して、第１の導電層１０２を形成する。この場合、マスクパターンを用いたエッチング工程が不要となるので、作製工程を大幅に簡略化することができる。

基板１０１としては、ガラス基板、石英基板、アルミナなどのセラミック等の絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることができる。また、基板１０１として、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。

第１の導電層１０２の材料としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）から選ばれた元素、若しくは前記元素を主成分とする合金材料の単層、またはこれらの積層を用いればよい。

第１の導電層を液滴吐出法で形成する場合、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属粒子、ハロゲン化金属の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ、等を用いることができる。また、これらの材料からなる導電層を積層して第１の導電層を形成することができる。

また、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。組成物の溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。

ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Ｔａｎｔａｌｕｍ Ｎｉｔｒｉｄｅ）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。

なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ分子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、組成物の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。気体レーザとしては、エキシマレーザ等が挙げられ、固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

なお、液滴吐出法で形成した導電層は、微粒子が３次元に不規則に重なり合って形成されている。このため、表面は微細な凹凸を有する。また、加熱することにより微粒子が焼成され、粒子の粒径が増大するため、表面の高低差が大きい層となる。また、加熱温度、雰囲気、加熱時間により導電層には、有機物で形成されるバインダーが残存する。

ここでは、Ａｇを含む組成物（以下「Ａｇペースト」という。）を選択的に吐出し、上記に示すようなレーザビーム照射又は熱処理による乾燥及び焼成を適宜行い膜厚６００〜８００ｎｍの第１の導電層１０２を形成する。なお、この焼成をＯ₂雰囲気中で行うと、Ａｇペースト内に含まれているバインダ（熱硬化性樹脂）などの有機物が分解され、有機物をほとんど含まないＡｇ膜を得ることができる。また、膜表面を平滑にすることができる。

なお、第１の導電層１０２を形成する前に、基板１０１表面に、スパッタリング法や蒸着法などにより、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成することが好ましい。下地層は０．０１〜１０μｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層は、第１の導電層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略しても良い。なお下地層が導電膜の場合、第１の導電層１０２をマスクパターンとして、エッチングすることができる。

また、第１の導電層１０２の形成方法として、凹部を有する絶縁膜をはじめに形成しておき、該凹部に導電材料を有する液滴を吐出し埋め込んで形成することができる。この場合、凹部に第１の導電層が埋め込まれた絶縁膜の表面と、第１の導電層の表面とで平坦性を有することが好ましい。この構造により、後に形成される第１の絶縁膜、及び半導体膜も平坦性を有し、これらの段切れを防止することができる。また、凹部の幅を制御することにより、配線の微細化を達成することができる。さらに、凹部の深さを制御することにより、配線の厚膜化を達成することができる。また、凹部を有する絶縁膜に着色層を設けることにより、カラーフィルタを用いずともフルカラー表示が可能な表示装置を作製することができる。

次に、基板及びゲート電極として機能する第１の導電層１０２上に第１の絶縁膜１０３、第１の半導体膜１０４、第２の半導体膜１０５を順次成膜する。第１の絶縁膜、第１の半導体膜、第２の半導体膜はそれぞれ、後に形成されるＴＦＴのゲート絶縁膜、チャネル形成領域、ソース領域及びドレイン領域として機能する。

第１の絶縁膜１０３はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、第１の絶縁膜１０３をゲート電極に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。

第１の半導体膜１０４としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する膜で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする膜厚１０〜６０ｎｍの半導体膜を用いることができる。

ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の中和剤として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上含んでいる。

ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。珪化物気体を水素又はフッ素、若しくは水素又はフッ素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素とで希釈して用いることにより、ＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ₂Ｈ₆及びＧｅＦ₄を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。

また結晶性半導体膜は、非晶質半導体膜を又はＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ₄、又はＦ₂等のフッ素系ガスと、ＳｉＨ₄、又はＳｉ₂Ｈ₆等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体膜を形成することができる。

第２の半導体膜１０５は導電性を有し、ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体膜は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。また、半導体膜を成膜したのち、１３属または１５属の元素を有する溶液を半導体膜上に塗布しレーザビームを照射して導電性を有する第２の半導体膜を形成することができる。レーザビームとしては、公知のパルス発振のレーザ又は連続発振のレーザから照射されるレーザビームを適宜用いる。

次に、第２の半導体膜１０５上に第１のマスクパターン１０６を形成する。第１のマスクパターン１０６は、耐熱性高分子材料を用いて形成することが好ましく、芳香環または複素環を主鎖にもち、脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を液滴吐出により吐出して形成することが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を吐出口から第２の半導体膜１０５上に吐出し、２００℃で３０分焼成して形成することができる。

また、第１のマスクパターンは、撥液表面を有するマスクパターンを予め形成して、撥液表面を有するマスクパターンで覆われていない領域に高分子材料を塗布して形成することができる。

次に、図１（Ｂ）に示すように、第１のマスクパターン１０６を用いて第２の半導体膜１０５及び第１の半導体膜１０４をエッチングし、第１の半導体領域１１１、第２の半導体領域１１２を形成する。この後、第１のマスクパターンを除去する。

第１の半導体膜１０４及び第２の半導体膜１０５は、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆、ＮＦ₃、ＣＨＦ₃などを代表とするフッ素系ガス、あるいはＯ₂を用いてエッチングすることができる。

なお、第１の半導体領域１１１を、有機半導体材料を用い、印刷法、スプレー法、液滴吐出法などで形成することができる。この場合、エッチング工程が必要ないため、工程数を削減することが可能である。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。具体的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより第１の半導体領域１１１を形成することができる材料がある。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。

第１の半導体領域に有機半導体を用いた場合、導電性を有する第２の半導体領域の代わりに、ポリアセチレン、ポリアニリン、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｌｙｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎ）、ＰＳＳ（ｐｏｌｙ−ｓｔｙｒｅｎｅｓｕｌｐｈｏｎａｔｅ）のような有機導電性材料で形成される導電層（コンタクト層）を形成することができる。導電層は、ソース領域とドレイン領域として機能する。

また、有機半導体層と接触する導電層として、有機材料で形成される導電層の代わりに、金属元素で形成される導電層を用いることができる。この場合、多くの有機半導体材料が電荷を輸送する材料がキャリアとして正孔を輸送するｐ型半導体であることからその半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望ましい。

具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金等が望ましい。これらの金属又は合金材料を用いた導電性ペーストを用いて印刷法やロールコーター法、液滴吐出法で有機半導体層と接触する導電層を形成することができる。

さらには、有機半導体層、有機導電性材料で形成される導電層、及び金属元素で形成される導電層を積層してもよい。

次に、図１（Ｃ）に示すように、基板上に、感光性樹脂１１３を塗布する。感光性樹脂は、紫外光から赤外光に感光する材料ネガ型感光性樹脂又はポジ型感光性樹脂を用いる。

塗布法の代表例としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、又はディップ法が挙げられる。

感光性樹脂としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの感光性を示す有機材料等を用いることができる。代表的なポジ型感光性樹脂として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性樹脂が挙げられ、ネガ型感光性樹脂として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹脂が挙げられる。本実施の形態では、ポジ型感光性樹脂を用いる。

次に、感光性樹脂１１３にレーザビーム直接描画装置を用いてレーザビーム（以下、レーザ光とも示す。）１１４を照射し露光する。

レーザビーム直接描画装置について、図３９を用いて説明する。図３９に示すように、レーザビーム描画装置１００１は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ（以下、ＰＣと示す。）１００２と、レーザビームを出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザビームを減衰させるための光学系（ＮＤフィルタ）１００５と、レーザビームの強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ； ＡＯＭ）１００６と、レーザビームの断面の拡大又は縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系１００７、Ｘステージ及びＹステージを有する基板移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、基板移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２とを備えている。

レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザー発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ₄、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザー発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第１高調波〜第５高調波を適用するのが好ましい。

次に、レーザビーム直接描画装置を用いた感光性樹脂の感光方法について述べる。基板１００８が基板移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、基板に付されているマーカの位置を検出する。次いで、ＰＣ１００２は、検出したマーカの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構１００９を移動させるための移動データを生成する。この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６から出力される光量を制御することにより、レーザ発振器１００３から出力されたレーザビームは、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザビームを、光学系１００７で光路及びビーム形を変化させ、レンズで集光した後、基板１００８上に塗布された感光性樹脂に該ビームを照射して、感光性樹脂を感光する。このとき、ＰＣ１００２が生成した移動データに従い、基板移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、感光性樹脂の露光が行われる。

こののち、感光性樹脂を現像して、図１（Ｄ）に示すように、第２のマスクパターン１１５を形成する。ここでは、感光性樹脂としてポジ型を用いているため、レーザビームが照射された領域のレジストが除去され、第２の半導体領域が露出される。なお、レーザ光のエネルギーの一部は、レジストで熱に変換され、レジストの一部を反応させるため、露光幅は、レーザビームの幅より若干大きくなる。また、短波長のレーザ光ほど、ビーム径を短く集光することが可能であるため、微細な幅の開口部を有する第２のマスクパターンを形成するためには、短波長のレーザビームを照射することが好ましい。

また、感光性樹脂表面でのレーザビームのスポット形状は、点状、円形、楕円形、矩形、または線状（厳密には細長い長方形状）となるように光学系で加工されている。なお、スポット形状は円形であっても構わないが、線状にした方が、幅が均一なレジストマスクを形成することができる。

また、図３９に示した装置は、基板の表面側からレーザー光を照射して露光する例を示したが、光学系や基板移動機構を適宜変更し、基板の裏面側からレーザー光を照射して露光するレーザビーム描画装置としてもよい。

なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、これに限定されず、レーザビームをＸ−Ｙ軸方向に走査してレーザビームを照射することができる。この場合、光学系１００７にポリゴンミラー、ガルバノミラー、又は音響光学偏向器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｄｅｆｌｅｃｔｏｒ；ＡＯＤ）を用いることが好ましい。

次に、第２のマスクパターンをマスクとして、第２の半導体領域１１２をエッチングして、ソース領域及びドレイン領域（コンタクト層ともいう。）１１６を形成する。この後、第２のマスクパターンを剥離液を用いた処理又は酸素を用いたアッシング処理等により除去する。第２のマスクパターンは、微細な幅の開口部を有するため、第２の半導体領域のエッチングされる幅は微小であり、この結果ソース領域及びドレイン領域の間隔は狭いものとなる。即ち、フォトマスクを用いずとも、チャネル長の小さなＴＦＴを形成することができる。

なお、第１の半導体領域１１１がＳＡＳで形成されている場合、本実施の形態のように、ソース領域及びドレイン領域がゲート電極を覆っている構造のほかに、ソース領域及びドレイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造、さらには、ソース領域及びドレイン領域がゲート電極を覆わず、一定の距離を隔てて形成されている構造とすることができる。

次に、図１（Ｅ）に示すように、ソース領域及びドレイン領域上にソース電極及びドレイン電極として機能する第２の導電層１１７を、導電材料を吐出することにより形成する。導電材料としては、第１の導電層１０２に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。ここでは、Ａｇペーストを選択的に吐出し、上記に示すようなレーザビーム照射、又は熱処理による乾燥及び焼成を適宜行い膜厚６００〜８００ｎｍの各電極を形成する。

なお、本実施の形態で形成されるＴＦＴは、対向するソース領域及びドレイン領域の距離と、対向するソース電極及びドレイン電極の距離とは、若干異なり、対向するソース領域及びドレイン領域の距離の方が小さい。また、ソース領域及びドレイン領域の距離がチャネル長となる。

なお、導電膜を予め液滴吐出法又はスパッタリング法等によって成膜しておき、ネガ型またはポジ型の感光性樹脂を液滴吐出法によって形成した後に、レーザ光を照射し露光した後現像してマスクパターンを形成し、導電膜をエッチングしてソース電極及びドレイン電極を形成してもよい。

次に、ソース電極及びドレイン電極として機能する第２の導電層１１７上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。

以上の工程により、フォトマスクを用いずとも、チャネル長の小さいチャネルエッチ型ＴＦＴを作製することができる。

（実施の形態２）
本実施の形態では、実施の形態１と同様チャネルエッチ型ＴＦＴを作製を形成する工程を、図２を用いて説明する。本実施の形態では、ソース電極及びドレイン電極の作製工程が実施の形態１と異なる。

図２（Ａ）に示すように、実施の形態１と同様に、基板１０１上に第１の導電層１０２、第１の絶縁膜１０３、第１の半導体領域１１１、第２の半導体領域１１２を形成する。

次に、第２の半導体領域１１２及び第１の絶縁膜１０３上に第２の導電膜２０１を形成する。第２の導電膜２０１は、実施の形態１の第１の導電層１０２と同様の材料及び作製方法を用いることができる。

次に、基板上に感光性樹脂１１３を液滴吐出法により塗布し、実施の形態１と同様に、感光性樹脂１１３にレーザ光１１４を照射して露光する。この後、現像して図２（Ｂ）に示す第１のマスクパターン１１５を形成する。レーザ光を照射して感光性樹脂を露光して、第１のマスクパターンを形成しているため、微細な幅の開口部を有するマスクパターンが形成できる。

次に、第１のマスクパターン１１５をマスクとして、第２の導電膜２０１をエッチングして、ソース電極及びドレイン電極２１１を形成する。

次に、図２（Ｃ）に示すように、第１のマスクパターン１１５をマスクとして、第２の半導体領域１１２をエッチングしてソース領域及びドレイン領域として機能する第３の半導体領域２２１を形成する。なお、ここでは、第１のマスクパターンを用いて第２の半導体領域をエッチングしたが、この代わりに、第１のマスクパターンを除去した後、ソース電極及びドレイン電極２１１をマスクとして第２の半導体領域１１２をエッチングすることもできる。この後、パッシベーション膜を成膜することが好ましい。

以上の工程により、フォトマスクを用いずとも、図２（Ｄ）に示すようなチャネル長の小さいチャネルエッチ型ＴＦＴを作製することができる。なお、このＴＦＴは、ソース電極及びドレイン電極の端部の一方と、ソース領域及びドレイン領域の端部の一方とがそれぞれ一致している。

（実施の形態３）
本実施の形態においては、撥液表面を形成する材料を用いて、チャネル長の小さいチャネルエッチ型ＴＦＴを形成する工程について図３を用いて示す。本実施の形態では、導電性を有する第２の半導体膜上にマスクパターンを形成し、該マスクパターンを用いて第２の半導体膜をエッチングして、ソース領域及びドレイン領域を形成する。

図３（Ａ）に示すように、実施の形態１と同様に、基板１０１上に第１の導電層１０２、第１の絶縁膜１０３、第１の半導体膜を形成した後、実施の形態１に示す第１のマスクパターン１０６を形成して第１の半導体膜をエッチングして、第１の半導体領域１１１を形成する。

次に、第１の半導体領域及び第１の絶縁膜上に第２の半導体膜３０１を成膜する。第２の半導体膜３０１としては、実施の形態１に示す第２の半導体膜１０５と同様の材料及び方法を用いて形成することができる。

次に、第２の半導体膜３０１上に撥液表面を有する領域３０２を形成する。撥液表面を有する領域とは、液体に対する表面の接触角が大きい領域である。この表面上では液体は、半球状にはじかれる。一方、親液表面を有する領域は、液体に対する表面の接触角が小さい領域である。この表面上では、液体はぬれ広がる。

このため、接触角の異なる二つの領域が接している場合、相対的に接触角の高い領域が撥液表面を有する領域となり、接触角の低い方の領域が親液表面を有する領域となる。この二つの領域に溶液を塗布した場合、溶液は、親液表面を有する領域表面にぬれ広がり、撥液表面を有する領域との界面で半球状にはじかれる。

なお、表面が凹凸を有する場合、撥液表面を有する領域では、さらに接触角が高まる。即ち、撥液性が高まる。一方、親液表面を有する領域では、さらに接触角が低くなる。即ち、親液性が高まる。このため、凹凸を有する各表面上に組成物を有する溶液を塗布し、焼成することにより、端部が均一な層を形成することができる。

ここでは、撥液表面を形成する溶液を塗布して、撥液表面を有する領域を形成する。撥液表面を形成する溶液の組成物の一例としては、Ｒ_n−Ｓｉ−Ｘ_(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、下地表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。

また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、より撥液性を高めることができる。ＦＡＳのＲは、（ＣＦ₃）（ＣＦ₂）_x（ＣＨ₂）_y（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等が挙げられる。

撥水表面を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなど、撥液表面を形成する溶媒を用いる。

また、撥液表面を形成する溶液の組成物の一例として、フッ素炭素鎖を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロピレンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。

続いて、撥液表面を形成する溶液が付着した表面をエタノール洗浄すると、極めて薄い撥液表面を形成することができる。

また、マスクパターンとして撥液表面を形成しない（すなわち、親液表面を形成する）有機物を用い、後にＣＦ₄プラズマ等による処理を行って、撥液表面を形成してもよい。例えば、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ₂Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。さらには、マスクパターンが撥液表面を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。

また、誘電体が設けられた電極を用意し、誘電体がプラズマに曝されるように、空気、酸素又は窒素を用いてプラズマを発生させてプラズマ処理を行うことができる。この場合、誘電体は電極表面全体を覆う必要はない。誘電体として、テフロン（登録商標）等のフッ素を有する誘電体を用いることで、被形成面にＣＦ₂結合が形成され、表面改質が行われ、撥液性を示すようになる。

次に、撥液表面を形成する材料にレーザ光１１４を照射する。レーザ光は、実施の形態１に示すものを適宜用いることができる。ここでは、ソース領域及びドレイン領域を形成する領域にレーザ光を照射する。撥液表面を形成する材料の撥液を示す置換基、代表的にはフルオロアルキル基又はフルオロアルキル基と結合しているアルキル基の結合エネルギーよりも高いエネルギーを有する波長の光、代表的にはレーザ光を照射することにより、撥液性を示す置換基の結合が切れる。即ち、レーザ光を照射した領域の撥液性は低下し、親液性を示す。図３（Ｂ）において、レーザ光が照射された領域が、親液表面を有する領域３１１となり、レーザ光が照射されない領域が、撥液表面を有する領域３１２となる。

次に、図３（Ｃ）に示すように、親液表面を有する領域に第２のマスクパターン３２１を形成する。このとき、撥液表面を有する領域３１２においては、第２のマスクパターンの材料を弾くため、マスクパターンは形成されない。第２のマスクパターンとしては、実施の形態１で示す第１のマスクパターン１０６と同様のものを形成することができる。撥液表面を有する領域に、レーザ光を照射して、親液表面を有する領域を形成することで、フォトマスクを用いずともマスクパターンを形成することができる。レーザ光の走査方法により、照射領域を制御することが可能であるため、微細な間隔を有するマスクパターンを形成することができる。

次に、図３（Ｄ）に示すように、第２のマスクパターンをマスクとして、第２の半導体膜３０１をエッチングして、第２の半導体領域３３１を形成する。第２の半導体膜３０１のエッチング方法は、実施の形態１に示す第２の半導体膜１０５のエッチング方法を適宜適用する。また、この工程により、撥液表面を有する領域３１２もエッチングされる。なお、第２の半導体領域３３１は、ソース領域及びドレイン領域として機能する。この後、第２のマスクパターン３２１を除去する。

次に、図３（Ｅ）に示すように、ソース領域及びドレイン領域に接するように導電材料を吐出して、ソース電極及びドレイン電極３４１を形成する。なお、ソース電極及びドレイン電極３４１は、実施の形態１に示すソース電極及びドレイン電極として機能する第２の導電層１１７と同様の材料及び作製方法により形成することができる。

以上の工程により、フォトマスクを用いずとも、図２（Ｄ）に示すようなチャネル長の小さいチャネルエッチ型ＴＦＴを作製することができる。

（実施の形態４）
本実施の形態においては、撥液表面を形成する材料を用いてチャネル保護型ＴＦＴを形成する工程について図４を用いて示す。本実施の形態では、下地となる第１の半導体膜上にマスクパターンを形成し、該マスクパターンを用いて、ソース領域及びドレイン領域を形成する。また、非ソース領域及びドレイン領域にレーザ光を照射し、親液表面を有する領域を形成する。

図４（Ａ）に示すように、実施の形態１と同様に、基板１０１上に第１の導電層１０２、第１の絶縁膜１０３、第１の半導体膜１０４を形成した後、第１のマスクパターン４０１を形成して第１の半導体膜１０４をエッチングして、図４（Ｂ）に示すような第１の半導体領域４１１を形成する。

次に、第１の半導体領域４１１上に撥液表面を形成する材料を塗布して、撥液表面を有する領域３０２を形成する。次に撥液表面を有する領域３０２の一部にレーザ光１１４を照射する。ここでは、後のソース領域及びドレイン領域が形成される領域の外縁にレーザ光を照射する。この結果、レーザ光を照射した領域において、親液表面を有する領域が形成される。図４（Ｃ）において、レーザ光が照射された領域が、親液表面を有する領域４１２となり、レーザ光が照射されない領域が、撥液表面を有する領域４１３となる。

次に、図４（Ｄ）に示すように、親液表面上に第２のマスクパターン４２２を形成する。第２のマスクパターン４２２において、チャネル形成領域上に形成されるものは、チャネル保護膜として機能する。第２のマスクパターンは、第１のマスクパターン４０１と同様の材料及び作製方法を用いることができる。レーザ光の走査方法により、照射領域を制御することが可能であるため、微細な幅を有するマスクパターン（チャネル保護膜）を形成することができる。

次に、第２のマスクパターン４２２で囲まれる領域に導電性を有する材料を塗布して、第２の導電層４２１を形成する。第２の導電層の材料としては、ポリアセチレン、ポリアニリン、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）、ＰＳＳ（ｐｏｌｙ−ｓｔｙｒｅｎｅｓｕｌｐｈｏｎｅ）のような有機導電性材料で形成される導電層を形成することができる。第２の導電層は、ソース領域とドレイン領域として機能する。

また、第２の導電層として、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金等を用いることができる。これらの金属又は合金材料を用いた導電性ペーストを用いて印刷法やロールコーター法、液滴吐出法で形成することができる。

次に、図４（Ｅ）に示すように、第２の導電層に接する領域にソース電極及びドレイン電極として機能する第３の導電層４３１を形成する。この場合、第３の導電層は、抵抗の低い導電材料で形成されていることが好ましい。第３の導電層４３１は、実施の形態１の第２の導電層１１７と同様の材料及び作製方法を適宜用いることができる。なお、本実施の形態では、第２のマスクパターン４２２を除去せず、第３の導電層を形成したがこの工程に限られず、実施の形態５に示すように第２のマスクパターンを除去した後、第３の導電層を形成することができる。

以上の工程により、フォトマスクを用いずとも、チャネル長の小さいチャネル保護型ＴＦＴを形成することができる。

（実施の形態５）
本実施の形態においては、撥液表面を形成する材料を用いて、チャネル長の小さいチャネル保護型ＴＦＴを形成する工程について図５を用いて示す。本実施の形態では、下地となる第１の半導体膜上にマスクパターンを形成し、該マスクパターンを用いて、ソース領域及びドレイン領域を形成する。また、撥液表面を形成する材料で形成される層において、後にソース領域及びドレイン領域となる部分にレーザ光を照射し、親液表面を有する領域を形成する。

図５（Ａ）に示すように、実施の形態４と同様に、基板１０１上に第１の導電層１０２、第１の絶縁膜１０３、第１の半導体領域４１１を形成し、第１の半導体領域上に撥液表面を形成する材料３０２を塗布する。

次に、撥液表面を形成する材料３０２にレーザ光１１４を照射する。ここでは、ソース領域及びドレイン領域となる領域にレーザ光を照射して、親液表面を有する領域を形成する。レーザ光の走査方法により、照射領域を制御することが可能であるため、微細な幅を有するマスクパターン（チャネル保護膜）を形成することができる。

次に、図５（Ｂ）に示すように、親液表面を有する領域に導電性を有する材料を塗布して第２の導電層（ソース領域及びドレイン領域）５１２を形成する。なお、レーザ光が照射されない領域は、撥液表面を有する領域５１１が残存する。

次に、図５（Ｃ）に示すように、撥液表面を有する領域５１１を酸素を用いたアッシングにより除去したのち、ソース電極及びドレイン電極として機能する第３の導電層５２１を形成する。

以上の工程により、フォトマスクを用いずとも、チャネル長の小さいＴＦＴを形成することができる。

（実施の形態６）
本実施の形態においては、チャネル長の小さい順スタガ型ＴＦＴの作製工程について図６を用いて説明する。本実施の形態においては、ソース領域及びドレイン領域の形成方法として実施の形態３を用いて説明するが、この工程に限らず、他の実施の形態を適宜適用することができる。

図６（Ａ）に示すように、基板１０１上に第１の絶縁膜６０１を成膜し、その上に第１の導電層６０２を形成する。第１の導電層６０２は、後にソース電極及びドレイン電極として機能する。この材料及び作製方法は、実施の形態１の第１の導電層１０２と同様のものを適宜用いることができる。

次に、基板上に導電性を有する第１の半導体膜６０３を成膜する。第１の半導体膜としては、実施の形態１で示す第２の半導体膜１０５と同様のものを適宜用いて形成する。次に、第１の半導体膜６０３上に撥液表面を形成する材料を塗布して、撥液表面を有する領域３０２を形成する。この後、撥液表面を有する領域の一部にレーザ光１１４を照射する。本実施の形態では、後のソース領域及びドレイン領域となる部分にレーザ光を照射し、親液表面を有する領域を形成する。なお、レーザ光が照射されなかった領域は、図６（Ｂ）に示すように、撥液表面を有する領域６１１が残存する。次に、レーザ光が照射され親液表面を有する領域に第１のマスクパターン６１２を形成する。第１のマスクパターンは、実施の形態１の第１のマスクパターン１０６と同様の物を適宜用いることができる。レーザ光の走査方法により、照射領域を制御することが可能であるため、微細な間隔を有するマスクパターンを形成することができる。

次に、図６（Ｃ）に示すように、第１のマスクパターンをマスクとして、第１の半導体膜６０３をエッチングして、第１の半導体領域６２１を形成する。第１の半導体領域は、ソース領域及びドレイン領域として機能する。この後、第１のマスクパターンを除去する。

次に、図６（Ｄ）に示すように、第２の半導体領域６３１、第２の絶縁膜６３２、及び第２の導電層６３３を形成する。第２の半導体領域６３１は、チャネル形成領域として機能し、第２の絶縁膜６３２はゲート絶縁膜として機能し、第２の導電層６３３はゲート電極として機能する。

次に、基板上にポジ型またはネガ型の感光性樹脂１１３を塗布したのち、レーザ光６３４を照射し露光した後現像する。ここでは、ポジ型感光性樹脂を用い、後のコンタクトホールを形成する領域にレーザ光を照射する。この結果図６（Ｅ）に示すように、第２のマスクパターン６４１を形成することができる。

次に、第２のマスクパターン６４１をマスクとして、第２の絶縁膜６３２をエッチングして、コンタクトホールを形成すると共に第１の導電層６０２の一部を露出する。この後、第２のマスクパターン６４１を除去する。

次に、図６（Ｆ）に示すよう、コンタクトホールにおいて、第１の導電層６０２と接続する第３の導電層６５１を形成する。第３の導電層は、実施の形態１の第２の導電層１１７と同様のものを適宜用いることができる。

以上の工程により、フォトマスクを用いずとも、チャネル長の小さい順スタガ型ＴＦＴを作製することができる。

（実施の形態７）
本実施の形態では、実施の形態６とは異なるコンタクトホールの形成方法を図８を用いて説明する。

実施の形態６に従って、図８（Ａ）に示すような順スタガ型ＴＦＴを形成する。ここでは、基板１０１上に、第１の絶縁膜６０１、第１の導電層６０２、第１の半導体領域６２１、第１の半導体領域上であって且つソース電極とドレイン電極との間に形成される第２の半導体領域６３１、第２の絶縁膜６３２、第２の導電層６３３を有する。

次に、図８（Ｂ）に示すように、第１の導電層６０２と第２の絶縁膜６３２とが重畳する領域に、撥液表面を形成する溶液を吐出し、第１のマスクパターン６６１、６６２を液滴吐出法により形成する。

次に、親液表面を形成する溶液を塗布して第２のマスクパターン６６３〜６６５を形成する。親液性を有する溶液の代表例としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン、ポリシラザンを用いることができる。また、水、アルコール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン等の極性溶媒を用いた溶液を用いることもできる。親液表面を形成する溶液を塗布する方法としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、ディップ法等を適用することができる。

第１のマスクパターン６６１、６６２は撥液表面を有するため、第２のマスクパターン６６３〜６６５は、第１のマスクパターンの外縁、即ち第１のマスクパターンが形成されていない領域に形成される。

なお、上記の工程に代えて、第１のマスクパターン６６１、６６２の溶媒を乾燥した後、親液表面を形成する溶液を塗布して、第２のマスクパターンを形成してもよい。この場合も、第１のマスクパターン６６１、６６２は、撥液表面を有するため、第２のマスクパターン６６３〜６６５は、第１のマスクパターンの外縁、即ち第１のマスクパターンが形成されていない領域に形成される。

次に、図８（Ｃ）に示すように、第２のマスクパターンをマスクとして、第１のマスクパターン６６１、６６２及び第２の絶縁膜６３２をエッチングし、ソース電極及びドレイン電極の一部を露出する。ここで、エッチングされた第２の絶縁膜６３２を６７１と示す。

次に、図８（Ｄ）に示すように、第３の導電膜６８１、６８２を形成する。

なお、図８（Ｅ）に示すように、第２のマスクパターン６６３〜６６５を除去せず、層間絶縁膜として用い、第３の導電膜６９１、６９２を形成することもできる。

以上の工程により、フォトマスクを用いずともコンタクトホールを形成することができる。

（実施の形態８）
本実施の形態では、Ｗ／Ｌの大きいＴＦＴの構造について、図７を用いて説明する。

図７（Ａ）は、実施の形態２で形成された逆スタガ型ＴＦＴの上面図であり、ゲート電極９００上に半導体領域９０１、ソース領域及びドレイン領域９０２、ソース電極及びドレイン電極９０３が積層されている。

ソース電極及びドレイン電極の対向する端部は、直線状で迂曲している。ここでは、レーザビーム又は基板を、直角に迂曲して走査して、即ち直角のジグザグ状に走査して、形成したマスクパターンを用いて素子のソース領域及びドレイン領域、又はソース電極及びドレイン電極が形成されている。このため、直線状に迂曲した、即ち直角のジグザグ状のチャネル形成領域を形成することができる。このため、微小な半導体領域上でも、チャネル長を小さくし、チャネル幅を大きくすることが可能である。

図７（Ｂ）は、同様にＴＦＴの上面図である。ここでは、ソース領域及びドレイン領域９１２及びソース電極及びドレイン電極９１３を形成するためのマスクパターンを形成する際、レーザビーム又は基板を９０度以上１８０度未満で直線的に迂曲しながら、即ち９０度以上１８０度未満でジグザグ状に走査する。このため、チャネル形成領域が、９０度以上１８０度未満で直線的に迂曲した、即ち９０度以上１８０度未満でジグザグ状の形状となっている。ここで、９１０はゲート電極、９１１は半導体領域を示す。

図７（Ｃ）及び（Ｄ）は、同様にＴＦＴの上面図である。ここでは、ソース領域及びドレイン領域９２２、９３２及びソース電極及びドレイン電極９２３、９３３を形成するためのマスクパターンを形成する際、レーザビーム又は基板を０度以上９０度未満で直線的に迂曲しながら、即ち０度以上９０度未満でジグザグ状に走査する。このため、チャネル形成領域が、０度以上９０度未満で直線的に迂曲した、即ち０度以上９０度未満でジグザグ状の形状となっている。ここで、９２０、９３０はゲート電極、９２１、９３１は半導体領域を示す。

なお、図７（Ｃ）に示すＴＦＴのチャネル形成領域は点対称であり、図（Ｄ）に示すＴＦＴのチャネル形成領域は点対称である。

図７（Ｅ）は、同様にＴＦＴの上面図である。ここでは、ソース領域及びドレイン領域９４２及びソース電極及びドレイン電極９４３をエッチングにより形成するためのマスクパターンを形成する際、レーザビームを円弧状に迂曲しながら走査する。このため、チャネル形成領域が、曲線状に迂曲した形状となっている。ここで、９４０はゲート電極、９４１は半導体領域を示す。

図７（Ｆ）は、同様にＴＦＴの上面図である。ここでは、ソース領域及びドレイン領域９５２及びソース電極及びドレイン電極９５３をエッチングにより形成するためのマスクパターンを形成する際、レーザビーム又は基板を直線及び円弧状に迂曲しながら走査する。このため、チャネル形成領域が、直線及び円弧状に迂曲した形状となっている。ここで、９５０はゲート電極、９５１は半導体領域を示す。

なお、本実施の形態は、実施の形態２のほか、実施の形態１乃至実施の形態７を適宜適用することができる。その場合、ソース領域及びドレイン領域とソース電極及びドレイン電極の端部は、一致しない。

以上の工程により、フォトマスクを用いずとも微細な構造で且つＷ／Ｌを増大させた素子を形成することができる。本実施の形態では、レーザビームを照射して形成したマスクパターンを用いて素子のソース領域及びドレイン領域、又はソース電極及びドレイン電極を形成するため、任意の形状のチャネル形成領域を形成することができる。このため、フォトリソグラフィー工程を省略しながら、微細な構造で且つＷ／Ｌを増大させた素子することができるため、駆動能力が高い半導体装置を、低コストで、かつスループットや歩留まりを高く作製することができる。

（実施の形態９）
本実施の形態では、上記実施の形態におけるパターン形成に用いることができる液滴吐出装置について説明する。図２４において、基板１９００上において、１つのパネルが形成される領域１９３０を鎖線で示す。

図２４には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段１９０５は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（１９０３ａ、１９０３ｂ、１９０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。

ヘッドは、制御手段１９０７に接続され、制御手段がコンピュータ１９１０により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ１９３１上に固定された基板１９００等に形成されたマーカー１９１１を基準点として行えばよい。また、基板１９００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段１９０４で検出し、画像処理手段１９０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ１９１０で認識して、制御信号を発生させて制御手段１９０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜５ｃｍ、好ましくは０．１ｃｍ〜２ｃｍ、さらに好ましくは０．１ｃｍ前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。

このとき、基板１９００上に形成されるパターンの情報は記憶媒体１９０８に格納されており、この情報を基にして制御手段１９０７に制御信号を送り、各ヘッド１９０３ａ、１９０３ｂ、１９０３ｃを個別に制御することができる。すなわち、ヘッド１９０３ａ、１９０３ｂ、１９０３ｃが有する各ノズルから異なる材料を有する液滴を吐出することができる。例えばヘッド１９０３ａ、１９０３ｂが有するノズルは絶縁膜材料を有する液滴を吐出し、ヘッド１９０３ｃが有するノズルは導電膜材料を有する液滴を吐出することができる。

さらにヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる材料を有する液滴を吐出することができる。例えば同一ヘッド１９０３ａに、導電膜材料を有する液滴を吐出するノズルと、絶縁膜材料を有する液滴を吐出するノズルとを設けることができる。

また層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁膜材料を有する液滴を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁膜材料を有する液滴を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズルから層間絶縁膜材料を有する液滴を吐出し、ノズル又は基板を複数走査することにより大面積に対して液滴吐出処理を行ってもよい。

そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。

ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネルが形成される領域１９３０に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。

またヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。

このような液滴吐出法により溶液の液滴を吐出する工程は、減圧下で行うと好ましい。溶液を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。

また液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｐｉｅｚｏ）タイプとＭＬＣｈｉｐ（ＭｕｌｔｉＬａｙｅｒ Ｃｅｒａｍｉｃ Ｈｙｐｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｐｉｅｚｏ Ｓｅｇｍｅｎｔｓ）タイプがある。また組成物の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル方式を用いた液滴吐出法でもよい。

（実施の形態１０）
本実施の形態においては、マルチゲート構造のＴＦＴにおいて、ゲート電極の作製工程について、図４０乃至図４２を用いて説明する。なお、本実施の形態では、ゲート絶縁膜の形成方法以降は、実施の形態２を参照するが、これに限らず、実施の形態１乃至実施の形態９を適宜用いることができる。

基板１０１上に第１の導電層１０２を形成する。次に第１の導電層１０２を覆うように感光性を有する材料２１０１を塗布する。次に、感光性を有する材料２１０１にレーザ光１１４を照射して感光性を有する材料２１０１を露光する。この後、現像して図４０（Ｂ）に示すように、第１のマスクパターン２１０２を形成する。ここでは、感光性を有する材料としてポジ型感光性樹脂を用いているため、後にエッチングする領域にレーザ光１１４を照射する。また、マスクパターンは、レーザ光が照射された領域に開口部を有する。

次に、図４０（Ｃ）に示すように、第１のマスクパターン２１０２を用いて、第１の導電層１０２をエッチングしてゲート電極２１０３を形成する。この後、第１のマスクパターン２１０２を除去し、ゲート配線を形成する。このときの基板の上面図を図４２（Ａ）及び４２（Ｂ）に示す。

図４２（Ａ）に示すように、ゲート電極２１０３には開口部２１０５が設けられている。また、ゲート電極２１０３にゲート配線２１０６が接続されている。

開口部を有するゲート電極は端部でつながっているため、ゲート電極の膜厚が不均一でも、膜の抵抗率がほぼ均一であり、後に形成されるＴＦＴの特性のばらつきを低減することができる。なお、本実施の形態では、２つの開口部を設けたが、開口部は１つでもよく、また３つ以上の開口部を設けることも可能である。開口部が増えるほど、ドレイン端の電界がより緩和され、オフ電流低減の効果が高まる。

また、微細な幅の開口部を有する第１のマスクパターンを用いて第１の導電膜をエッチングすることができるため、ＴＦＴの面積を増大させずともマルチゲート構造のＴＦＴを形成することができる。即ち、高集積が可能な半導体装置を作製することができる。

なお、図４２（Ｂ）に示すように、ゲート電極を櫛型のゲート電極２１０７としてもよい。

この後、図４０（Ｄ）に示すように、ゲート電極２１０３上に、ゲート絶縁膜１０３、第１の半導体領域１１１、第２の半導体領域２１２１、ソース電極及びドレイン電極２１１を形成する。なお、ゲート電極２１０３の開口部２１０５を挟むようにソース電極及びドレイン電極を形成することにより、マルチゲート構造のＴＦＴを形成することができる。また、開口部及びその脇に配置されたゲート電極の一部を覆う導電層２１０８〜２１１１が形成されている。該導電層は、第２の半導体領域及びソース電極及びドレイン電極と同時に形成することができる。

この構造を有するＴＦＴは、ドレイン端の電界が緩和され、オフ電流低減の効果が高まる。このため、該ＴＦＴを液晶表示装置のスイッチング素子として用いた場合、コントラストが向上する。また、占有面積の小さなマルチゲート構造のＴＦＴを形成することができるため、高集積化された半導体装置を形成することができる。

次に、ネガ型感光性樹脂を用いてマルチゲート構造のＴＦＴを形成する工程を、図４１を用いて説明する。

図４１に示すように、第１の導電層１０２上に感光性を有する材料２１１０を塗布したのち、レーザ光１１４を照射し露光し、現像して図４１（Ｂ）に示すように第１のマスクパターン２１１１を形成する。ここでは、感光性を有する材料２１１０として、ネガ型感光性樹脂を用いているため、のちのゲート電極となる領域にレーザ光を照射する。この結果、レーザ光が照射された領域にマスクパターンが形成される。

次に、図４１（Ｃ）に示すように、第１のマスクパターン２１１１を用いて第１の導電層１０２をエッチングしてゲート電極２１１２を形成する。この後、第１のマスクパターンを除去し、ゲート配線を形成する。このときの基板の上面図を図４２（Ｃ）および（Ｄ）に示す。

図４２（Ｃ）に示すように、ゲート電極２１１２には開口部２１０５が設けられている。また、ゲート電極２１１２にゲート配線２１０６が接続されている。この構造は、図４２（Ａ）に示すゲート電極と同様の効果を奏する。また、微細な幅の第１のマスクパターンを用いて第１の導電膜をエッチングすることができるため、ＴＦＴの面積を増大させずともマルチゲート構造のＴＦＴを形成することができる。即ち、高集積が可能な半導体装置を作製することができる。

なお、図４２（Ｄ）に示すように、ゲート電極を櫛型ゲート電極２１１７としてもよい。

この後、図４１（Ｄ）に示すように、ゲート電極２１１２上に、ゲート絶縁膜として機能する第１の絶縁膜１０３、第１の半導体領域１１１、第２の半導体領域２１２１、ソース電極及びドレイン電極２１１を形成する。なお、ゲート電極２１１２の開口部を挟むようにソース電極及びドレイン電極を形成することにより、マルチゲート構造のＴＦＴを形成することができる。また、開口部及びその脇に配置されたゲート電極の一部を覆う導電層２１１４、２１１５が積層されている。該導電層は、第２の半導体領域及びソース電極及びドレイン電極と同時に形成することができる。

この構造を有するＴＦＴは、ドレイン端の電界が緩和され、オフ電流低減の効果が高まる。このため、該ＴＦＴを液晶表示装置のスイッチング素子として用いた場合、コントラストが向上する。また、ゲート電極の幅はほぼレーザ光のビーム幅と一致するため、微細な構造の（即ち、チャネル長の小さい）ゲート電極を有するＴＦＴを作製することができるため、さらにＴＦＴの駆動能力を高めることができる。

次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図１７〜図２３を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説明する。図１７〜１９は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２０〜２３に示す。

図１７（Ａ）に示すように、基板８００表面を４００度で酸化して膜厚１００ｎｍの絶縁膜８０１を形成する。この絶縁膜は、後に形成する導電層８０２のエッチングストッパー膜の機能を果たす。次に、絶縁膜８０１上に第１の導電層８０２を成膜し、第１の導電層上に液滴吐出法により第１のマスクパターン８０３〜８０５を形成する。基板８００には、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層８０２には、タングステンターゲット及びアルゴンガスを用いてスパッタリング法により膜厚１００ｎｍのタングステン膜を成膜する。第１のマスクパターンには、ポリイミドを液滴吐出法により吐出し、２００度３０分加熱して焼成する。第１のマスクパターンは、後に形成されるゲート配線層、ゲート電極層及び接続導電層上に吐出する。

次に、図１７（Ｂ）に示すように、第１のマスクパターン８０３〜８０５を用いて第１の導電層の一部をエッチングして、ゲート配線層８１１、ゲート電極層８１２、及び接続導電層８１３を形成する。この後、第１のマスクパターン８０３〜８０５を、剥離液を用いて剥離する。なお、図１７（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２０に示すので同時に参照する。

次に、図１７（Ｃ）に示すように、プラズマＣＶＤ法によりゲート絶縁膜８２１を成膜する。ゲート絶縁膜８２１としては、４００度で加熱したチャンバーでＳｉＨ₄とＮ₂Ｏ（流量比ＳｉＨ₄：Ｎ₂Ｏ＝１：２００）を用いたプラズマＣＶＤ法により、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ：１．８％， Ｎ：２．６％， Ｏ：６３．９％， Ｓｉ：３１．７％）を成膜する。

次に、第１の半導体膜８２２及びｎ型を呈する第２の半導体膜８２３を成膜する。第１の半導体膜８２２としては、プラズマＣＶＤ法により膜厚１５０ｎｍのアモルファスシリコン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、第２の半導体膜８２３として、シランガスとフォスフィンガスを用いて膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。

次に、第２の半導体膜上に第２のマスクパターン８２４を形成する。第２のマスクパターンは、ポリイミドを液滴吐出法により第２の半導体膜上に吐出し、２００度３０分加熱して形成する。第２のマスクパターン８２４は、後の第１及び第２の半導体領域が形成される領域上に吐出する。

次に、図１７（Ｄ）に示すように、第２のマスクパターンを用いて第１の半導体膜８２２及び第２の半導体膜８２３をそれぞれエッチングして、第１の半導体領域８３１及び第２の半導体領域８３２を形成する。第１の半導体膜及び第２の半導体膜は、流量比がＣＦ₄：Ｏ₂＝１０：９の混合ガスを用いてエッチングする。この後、第２のマスクパターン８２４を剥離液を用いて剥離する。なお、図１７（Ｄ）の第２のマスクパターンを剥離後の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２１に示すので同時に参照する。

次に、図１７（Ｅ）に示すように、第３のマスクパターン８４１を形成する。第３のマスクパターンは、液滴吐出法によりゲート絶縁膜８２１と接続導電層８１３とが重畳する領域に、フッ素系シランカップリング剤を溶媒に溶解した撥液表面を形成する溶液を吐出する。なお、第３のマスクパターン８４１は、後のドレイン電極と接続導電層８１３とが接続する領域にコンタクトホールを形成するための第４のマスクパターンを形成するための保護膜である。

次に、第４のマスクパターン８４２を形成する。第４のマスクパターンは、第１のコンタクトホールを形成するためのマスクであり、ポリイミドを液滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第３のマスクパターン８４１は撥液性であり、第４のマスクパターン８４２は親液性であるため、第３のマスクパターンが形成される領域には、第４のマスクパターン８４２は形成されない。

図１８（Ａ）に示すように、酸素アッシングにより第３のマスクパターン８４１を除去してゲート絶縁膜の一部を露出する。次に、第４のマスクパターン８４２を用いて、露出されたゲート絶縁膜をエッチングする。ゲート絶縁膜は、ＣＨＦ₃を用いてエッチングしてコンタクトホール８５１を形成する。この後、酸素アッシング及び剥離液を用いたエッチングにより第４のマスクパターンを剥離する。

次に、図１８（Ｂ）に示すように、第２の導電層８６１を液滴吐出法で形成する。第２の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第２の導電層８６１は、第２の半導体領域８３２及び接続導電層８１３に接続されるように形成する。第２の導電層８６１は、Ａｇ（銀）粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。

次に、基板上に感光性樹脂８６２を塗布する。ここでは、ポジ型感光性樹脂をスピンコート法により塗布し、乾燥した後仮焼きする。次に、Ｎｄ；ＹＶＯ₄レーザから射出されるレーザ光８６３を感光性樹脂８６２に照射して露光した後、現像して、図１８（Ｃ）に示すような第５のマスクパターン８７１を形成する。レーザ光の走査方法により、照射領域を制御することが可能であるため、微細な間隔を有するマスクパターンを形成することができる。

次に、第５のマスクパターンを用いて、第２の導電層８６１及び第２の半導体領域８３２をエッチングして、第３の導電層（ソース配線層及びドレイン配線層）８７２及び第３の半導体領域（ソース及びドレイン領域）８７３を形成する。第２の半導体領域８３２は、流量比がＣＦ₄：Ｏ₂＝１０：９の混合ガスを用いてエッチングする。第５のマスクパターンは、微細な幅の開口部を有するため、第２の半導体領域のエッチングされる幅は微小であり、この結果ソース領域及びドレイン領域の間隔は狭いものとなる。

この後、第５のマスクパターン８７１を、剥離液を用いて剥離する。なお、図１８（Ｃ）の第５のマスクパターンを剥離後の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を、図２２に示すので同時に参照する。

次に、図１８（Ｄ）に示すように、保護膜８７４を成膜する。保護膜は、シリコンターゲット、及びスパッタリングガスとしてアルゴン並びに窒素（流量比Ａｒ：Ｎ₂＝１：１）を用いたスパッタリング法により、膜厚１００ｎｍの窒化珪素膜を成膜する。

次に、図１８（Ｄ）に示すように、保護膜８７４と接続導電層８１３とが重畳する領域、及びゲート配線層並びにソース配線層が接続端子と接続する領域に第６のマスクパターン８７５、８７６を形成した後、層間絶縁膜８７７を形成する。第６のマスクパターンは、後に形成する層間絶縁膜を形成するためのマスクである。第６のマスクパターンとして、液滴吐出法によりフッ素系シランカップリング剤を溶媒に溶解した撥液表面を形成する溶液を吐出し、層間絶縁膜８７７として、液滴吐出法によりポリイミドを吐出した後、２００度３０分の加熱及び３００℃１時間の加熱により、第６のマスクパターン８７５、８７６及び層間絶縁膜８７７の両方を焼成する。

なお、第６のマスクパターンの材料として、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂の他、無機材料、低誘電率（ｌｏｗ−ｋ）材料、酸化シリコン、窒化シリコン、酸窒化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。

次に、図１８（Ｅ）に示すように、ＣＦ₄、Ｏ₂、及びＨｅの混合ガス（流量比ＣＦ₄：Ｏ₂：Ｈｅ＝８：１２：７）を用いて第６のマスクパターン８７５、８７６をエッチングした後、保護膜８７４及びゲート絶縁膜８２１の一部をエッチングして、第２のコンタクトホールを形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域の保護膜８７４及びゲート絶縁膜８２１もエッチングする。

次に、第３の導電層を形成した後、第７のマスクパターンを形成する。第３の導電層は、スパッタリング法により膜厚１１０ｎｍの酸化珪素を含む酸化インジウムスズ（ＩＴＯ）を成膜し、後に画素電極を形成する領域に第７のマスクパターンであるポリイミドを液滴吐出法により滴下し、２００度で３０分加熱する。

本実施例では、透過型の液晶表示パネルを作製するため、第３の導電層を、酸化珪素を含むＩＴＯで形成したが、これに代わって酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズなどを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。

次に、第７のマスクパターンを用いて第３の導電層をエッチングして画素電極８７８を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第３の導電層もエッチングする。この後、第７のマスクパターンを、剥離液を用いて剥離する。なお、図１８（Ｅ）のＡ−Ｂ及びＣ−Ｄに対応する平面図を図２３に示す。

画素電極８７８は、第２のコンタクトホールにおいて、接続導電層８１３と接続している。接続導電層８１３は、ドレイン配線層８７２と接続しているため、画素電極８７８とドレイン配線層８７２とは、電気的に接続している。本実施例においては、ドレイン配線層８７２は銀（Ａｇ）で形成されており、画素電極８７８は酸化珪素を含むＩＴＯで形成されているが、これらが直接接続していないため銀が酸化されず、コンタクト抵抗を高めずとも、ドレイン配線層と画素電極とを電気的に接続することができる。

また、画素電極を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。

以上の工程により、アクティブマトリクス基板を形成することができる。

次に、図１９（Ａ）に示すように、第１の画素電極８７８を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜８８１を形成する。なお、配向膜８８１は、斜方蒸着法により形成することもできる。

次に、画素を形成した周辺の領域に液滴吐出法により閉ループ状のシール剤８８２を形成する。ディスペンサ式（滴下式）により、シール剤８８２で形成された閉ループ内側に、液晶材料を滴下する。

ここで、図２５を用いて、液晶材料を滴下する工程を示す。図２５（Ａ）は、ディスペンサ２７０１によって液晶材料を滴下する工程の斜視図であり、図２５（Ｂ）は、図２５（Ａ）のＡ―Ｂにおける断面図である。

シール材２７０２で囲まれた画素部２７０３を覆うように液晶材料２７０４をディスペンサ２７０１から滴下、または、吐出させている。ディスペンサ２７０１を移動させてもよいし、ディスペンサ２７０１を固定し、基板２７００を移動させることによって液晶層を形成することができる。また、複数のディスペンサ２７０１を設置して一度に液晶材料を滴下してもよい。

図２５（Ｂ）に示すように、シール材２７０２で囲まれた領域のみに選択的に液晶材料２７０４を滴下、または吐出させることができる。

次に、図１９（Ｂ）に示すように、真空中で、配向膜８８５及び第２の画素電極（対向電極）８８６が設けられた対向基板８８７と基板８００とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層８８８を形成する。

シール剤８８２には、フィラーが混入されていてもよく、さらに、対向基板８８７にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、液晶層８８８を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。

さらには、対向基板８８７上にシール材８８２を形成し、シール材８８２で囲まれた領域に上記のような手法により、液晶材料を吐出した後、画素部を有する基板と対向基板８８７とを貼り合わせても良い。

次に、図１９（Ｃ）に示すように、ゲート配線層８１１、ソース配線層（図示しない）それぞれの端部上に絶縁膜が形成されている場合、該絶縁膜を除去した後、異方性導電層８９１を介して接続端子（ゲート配線層に接続される接続端子８９２、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。

以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。

なお、実施の形態１乃至実施の形態１０のいずれをも本実施例に適用することができる。

本実施例では、表示パネルとして発光表示パネルの作製方法について図２７〜図３４を用いて説明する。図２７〜図３０は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ａ−Ｂ、及びＣ−Ｄに対応する平面構造を図３１〜図３４に示す。

図２７（Ａ）に示すように、実施例１と同様に基板２０００表面を４００度で酸化して膜厚１００ｎｍの絶縁膜２００１を形成する。次に第１の導電層を絶縁膜上に成膜し、第１の導電層上に液滴吐出法により第１のマスクパターン２００３〜２００６を形成する。基板２０００には、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層には、スパッタリング法により膜厚１００ｎｍのタングステン膜を成膜する。第１のマスクパターンには、ポリイミドを液滴吐出法により吐出し、２００度３０分加熱して焼成する。第１のマスクパターンは、後に形成されるゲート配線層、ゲート電極層及び接続導電層上に吐出する。

次に、第１のマスクパターン２００３〜２００６用いて第１の導電層の一部をエッチングして、ゲート配線層２０１１、ゲート電極層２０１２、２０１３及び接続導電層２０１４を形成する。この後、第１のマスクパターン２００３〜２００６を、剥離液を用いて剥離する。なお、図２７（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図３１に示すので同時に参照する。

次に、図２７（Ｂ）に示すように、実施例１と同様にプラズマＣＶＤ法によりゲート絶縁膜２０１５、第１の半導体膜２０１６及びｎ型を呈する第２の半導体膜２０１７を成膜する。ゲート絶縁膜２０１５としては、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ：１．８％， Ｎ：２．６％， Ｏ：６３．９％， Ｓｉ：３１．７％）を成膜し、第１の半導体膜２０１６としては、アモルファスシリコン膜を成膜し、第２の半導体膜２０１７として、膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。

次に、図２７（Ｂ）に示すように、第２の半導体膜上に第２のマスクパターン２０１８、２０１９を形成する。第２のマスクパターンは、ポリイミドを液滴吐出法により第２の半導体膜上に吐出し、２００度３０分加熱して形成する。第２のマスクパターン２０１８は、後の第１乃至第４の半導体領域が形成される領域上に吐出する。

次に、図２７（Ｃ）に示すように、第２のマスクパターン２０１８、２０１９を用いて第１の半導体膜２０１６及び第２の半導体膜２０１７をそれぞれエッチングして、第１の半導体領域２０２１、２０２２及び第２の半導体領域２０２３、２０２４を形成する。第１の半導体膜及び第２の半導体膜のエッチング条件は、実施例１と同様のものを用いる。この後、第２のマスクパターン２０１８、２０１９を剥離液を用いて剥離する。なお、図２７（Ｃ）の第２のマスクパターンを剥離後の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図３２に示すので同時に参照する。

次に、図２８（Ａ）に示すように、第３のマスクパターン２０３１、２０３２を形成する。第３のマスクパターンは、液滴吐出法によりゲート絶縁膜２０１５とゲート電極層２０１３、接続導電層２０１４とゲート絶縁膜２１０５とが重畳する領域に、フッ素系シランカップリング剤を溶媒に溶解した撥液表面を形成する溶液を吐出する。次に、第４のマスクパターン２０３３を形成する。第４のマスクパターンは、第１のコンタクトホールを形成するためのマスクであり、ポリイミドを液滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第３のマスクパターン２０３１、２０３２は撥液性であり、第４のマスクパターン２０３３は親液性であるため、第３のマスクパターンが形成される領域には、第４のマスクパターン２０３３は形成されない。

図２８（Ｂ）に示すように、酸素アッシングにより第３のマスクパターン２０３１、２０３２を除去してゲート絶縁膜の一部を露出する。次に、第４のマスクパターン２０３３を用いて、露出されたゲート絶縁膜を実施例１と同様にエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第４のマスクパターンを剥離する。

次に、第２の導電層２０４１、２０４２を液滴吐出法で形成する。第２の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第２の導電層２０４１は、第２の半導体領域２０２３とゲート電極層２０１３とが接続されるように形成し、第２の導電層２０４２は第２の半導体領域２０２４と接続導電層２０１４とが接続されるように形成する。

次に、図２８（Ｃ）に示すように、基板上に感光性樹脂２０５１を塗布する。ここでは、ポジ型感光性樹脂をスピンコート法により塗布し、乾燥した後仮焼きする。次に、Ｎｄ；ＹＶＯ₄レーザから射出されるレーザ光２０５２、２０５３を感光性樹脂２０５１に照射して露光した後、現像して、図２９（Ａ）に示すような第５のマスクパターン２０６１を形成する。

次に、第５のマスクパターンを用いて、第２の導電層２０４１、２０４２及び第２の半導体領域２０２３、２０２４をエッチングして、第３の導電層（ソース配線層及びドレイン配線層）２０６２〜２０６４及び第３の半導体領域（ソース及びドレイン領域）２０６５〜２０６７を実施例１と同様に形成する。この後、第５のマスクパターン２０６１を、剥離液を用いて剥離する。なお、図２９（Ａ）の第５のマスクパターンを剥離後の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を、図３３に示すので同時に参照する。

次に、図２９（Ｂ）に示すように、保護膜２０７０を実施例１と同様に成膜する。保護膜２０７０と接続導電層２０１４とが重畳する領域、及びゲート配線層２０１１並びにソース配線層が接続端子と接続する領域に第６のマスクパターン２０７１、２０７２を形成した後、層間絶縁膜２０７３を形成する。第６のマスクパターンとして、液滴吐出法によりフッ素系シランカップリング剤を溶媒に溶解した撥液表面を形成する溶液を吐出し、層間絶縁膜として、液滴吐出法によりシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素に結合されている水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料を吐出した後、２００度３０分の加熱及び３００℃１時間の加熱により、第６のマスクパターン２０７１、２０７２、層間絶縁膜２０７３の両方を焼成する。

次に、実施例１と同様に第６のマスクパターン２０７１、２０７２をエッチングした後、保護膜２０７０及びゲート絶縁膜２０１５の一部をエッチングして、第２のコンタクトホールを形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域の保護膜２０７０及びゲート絶縁膜２０１５もエッチングする。

次に、図２９（Ｃ）に示すように、接続導電層２０１４と接続する第３の導電層を形成した後、第７のマスクパターンを形成する。第３の導電層は、実施例１と同様に膜厚１１０ｎｍの酸化珪素を含む酸化インジウムスズ（ＩＴＯ）を成膜し、所望の形状にエッチングして画素電極２０８１を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第３の導電層をエッチングしてもよい。

また、画素電極を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。

また、画素電極の材料としてこれに代わって酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズを用いてもよい。

また、本実施例では、発光した光を基板２０００側に放射させる構造、即ち透過型の発
光表示パネルのため、画素電極を透光性を有する導電膜で形成したが、発光した光を基板２０００とは反対側に放射させる構造、即ち反射型の発光表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。この場合、第６のマスクパターンを着色顔料を含む絶縁膜、レジスト等で形成することができる。この場合、第６のマスクパターンは、遮光膜として機能するため後に形成される表示装置のコントラストが向上する。

この後、第７のマスクパターンを、剥離液を用いて剥離する。なお、図２９（Ｃ）のＡ−Ｂ及びＣ−Ｄに対応する平面図を図３４に示す。

画素電極２０８１は、第２のコンタクトホールにおいて、接続導電層２０１４と接続している。接続導電層２０１４は、ドレイン配線層２０６４と接続しているため、画素電極２０８１とドレイン配線層２０６４とは、電気的に接続している。本実施例においては、ドレイン配線層２０６４は銀（Ａｇ）で形成されており、画素電極２０８１は酸化ケイ素を含むＩＴＯで形成されているが、これらが直接接続していないため銀が酸化されず、コンタクト抵抗を高めずとも、ドレイン配線層と画素電極とを電気的に接続することができる。

以上の工程により、スイッチング用ＴＦＴ２０８２、駆動用ＴＦＴ２０８３を有するアクティブマトリクス基板を形成することができる。

次に、全面に窒化珪素若しくは窒化酸化珪素の保護層と、絶縁体層２０９１を形成する。絶縁体層２０９１は、次に、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図３０（Ａ）に示すように開孔部を形成する。このエッチングは、絶縁体層２０９１の下層にある保護層と同時に行うことで、第１の画素電極２０８１が露出するように加工する。また、液滴吐出法により絶縁体層２０９１を形成すれば、エッチング加工は必ずしも必要ない。

絶縁体層２０９１は、第１の画素電極２０８１に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁体層２０９１は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素に結合している水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて絶縁層２０９１を形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

次に、蒸着法、またはスピンコート法、インクジェット等の塗布法により発光物質を含む層２０９２を形成した後、第２の画素電極２０９３を形成して発光素子２０９０が形成される。この発光素子２０９０は駆動用ＴＦＴ２０８３と接続された構造となる。この後、発光素子２０９０を封止するために保護積層を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。

なお、発光物質を含む層２０９２を形成する前に、大気圧中で２００℃の熱処理を行い絶縁体層２０９１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層２０９２を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

また、第１の画素電極２０８１の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。

発光物質を含む層２０９２は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、発光物質を含む層２０９２を低分子系有機化合物、オリゴマー、デンドリマーに代表される中分子系有機化合物、、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ₃）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ₃）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ₂）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。

また、正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、例えばフッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ₂）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ₃のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯ_x）やバナジウム酸化物（ＶＯ_x）、ルテニウム酸化物（ＲｕＯ_x）、タングステン酸化物（ＷＯ_x）、マンガン酸化物（ＭｎＯ_x）等の金属酸化物が挙げられる。また、この他、例えばフタロシアニン（略称：Ｈ₂Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物が挙げられる。

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減すことができる。

発光層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、４−（ジシアノメチレン）２−メチル−６−［２−(１,１,７,７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、ペリフランテン、２,５−ジシアノ−１,４−ビス[２−（１０−メトキシ−１,１,７,７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ,Ｎ'−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス(８−キノリノラト)アルミニウム（略称：Ａｌｑ₃）、９,９'−ビアントリル、９,１０−ジフェニルアントラセン（略称：ＤＰＡ）や９,１０−ジ(２−ナフチル)アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。

一方、高分子系有機発光材料は低分子系有機発光材料に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極／発光物質を含む層／陽極となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。

発光色は、発光層を形成する材料で決まるため、これらの材料を選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の発光材料は、例えばポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。

ポリパラフェニレンビニレン系の発光材料には、例えばポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系の発光材料には、例えばポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系の発光材料には、例えば、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系の発光材料には、例えば、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させた溶液をスピンコート法などで塗布する。また、アクセプター材料は有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、例えばＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。

また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。

白色に発光する発光層を形成するには、例えば、Ａｌｑ₃、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ₃、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層する。また、スピンコート法を用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成して発光層として作用する膜を形成すればよい。

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に三重項励起発光材料を適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。

以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間画素は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードになるが、交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。

次に、図３０（Ｂ）に示すように、シール材２０９４を形成し、封止基板２０９５を用いて基板２０００を封止する。その後、ゲート配線層２０１１、ソース配線層（図示しない）それぞれの端部に、異方性導電層２０９８を介して接続端子（ゲート配線層に接続される接続端子２０９６、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂２０９７で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。以上の工程により、発光表示パネルを形成することができる。

以上の工程により発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層（ゲート配線層）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、静電破壊を防止させることができる。

なお、実施の形態１乃至実施の形態１０のいずれをも本実施例に適用することができる。また、表示パネルとして、液晶表示パネル及び発光表示パネルの作製方法を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等のアクティブ型表示パネルに適宜適用することができる。

上記実施例において適用可能な発光素子の形態を、図３６を用いて説明する。

図３６（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。

図３６（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の画素電極１７から光を放射することが可能となる。

なお、図３６（Ａ）または図３６（Ｂ）の構造を有する発光素子において、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成すればよい。

図３６（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、発光物質を含む層１６を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射することが可能となる。

図３６（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図３６（Ｃ）と同様な構成とし、膜厚は発光物質を含む層１６で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層若しくは正孔輸送層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層３２を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。

なお、図３６（Ｃ）または図３６（Ｄ）の構造を有する発光素子において、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。

上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図３７を用いて説明する。

図３７（Ａ）に示す画素は、列方向に信号線７１０及び電源線７１１、７１２、行方向に走査線７１４が配置される。また、スイッチング用のＴＦＴ７０１、駆動用のＴＦＴ７０３、電流制御用のＴＦＴ７０４、容量素子７０２及び発光素子７０５を有する。

図３７（Ｃ）に示す画素は、ＴＦＴ７０３のゲート電極が、行方向に配置された電源線７１２に接続される点が異なっており、それ以外は図３７（Ａ）に示す画素と同じ構成である。つまり、図３７（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線７１２が配置される場合（図３７（Ａ））と、行方向に電源線７１２が配置される場合（図３７（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用のＴＦＴ７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図３７（Ａ）（Ｃ）として分けて記載する。

図３７（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ７０３、７０４が直列に接続されており、ＴＦＴ７０３のチャネル長Ｌ（７０３）、チャネル幅Ｗ（７０３）、ＴＦＴ７０４のチャネル長Ｌ（７０４）、チャネル幅Ｗ（７０４）は、Ｌ（７０３）／Ｗ（７０３）：Ｌ（７０４）／Ｗ（７０４）＝５〜６０００：１を満たすように設定するとよい。

なお、ＴＦＴ７０３は、飽和領域で動作し発光素子７０５に流れる電流値を制御する役目を有し、ＴＦＴ７０４は線形領域で動作し発光素子７０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施例ではｎチャネル型ＴＦＴとして形成する。またＴＦＴ７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ７０４が線形領域で動作するために、ＴＦＴ７０４のＶｇｓの僅かな変動は、発光素子７０５の電流値に影響を及ぼさない。つまり、発光素子７０５の電流値は、飽和領域で動作するＴＦＴ７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。

図３７（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ７０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子７０２にそのビデオ信号の電圧が保持される。なお図３７（Ａ）（Ｃ）には、容量素子７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子７０２を設けなくてもよい。

図３７（Ｂ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図３７（Ａ）に示す画素構成と同じである。同様に、図３７（Ｄ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図３７（Ｃ）に示す画素構成と同じである。

ＴＦＴ７０６は、新たに配置された走査線７１５によりオン又はオフが制御される。ＴＦＴ７０６がオンとなると、容量素子７０２に保持された電荷は放電し、ＴＦＴ７０４がオフとなる。つまり、ＴＦＴ７０６の配置により、強制的に発光素子７０５に電流が流れない状態を作ることができる。そのためＴＦＴ７０６を消去用ＴＦＴと呼ぶことができる。従って、図３７（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

図３７（Ｅ）に示す画素は、列方向に信号線７１０、電源線７１１、行方向に走査線７１４が配置される。また、スイッチング用のＴＦＴ７０１、駆動用のＴＦＴ７０３、容量素子７０２及び発光素子７０５を有する。図３７（Ｆ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図３７（Ｅ）に示す画素構成と同じである。なお、図３７（Ｆ）の構成も、ＴＦＴ７０６の配置により、デューティ比を向上することが可能となる。

特に、上記実施の形態のように非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜が占有する面積を大きくすると好ましい。そのため、開口率を考慮すると、ＴＦＴの数が少ない図３７（Ｅ）又は図３７（Ｆ）を用いるとよい。

このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。

さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が 一定のもの（ＣＣＣＣ）とがある。

以上のように、多様な画素回路を採用することができる。

本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装について、図９を用いて説明する。

図９（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図９（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。

また、図９（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板１４００上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図９（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。

またさらに図９（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図９（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。

ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。

ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。

ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。

本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装方法について、図１０を用いて説明する。この実装方法としては、異方性導電材料を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１０を用いて説明する。なお、本実施例では、信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂにドライバＩＣを用いた例を示す。ドライバＩＣの代わりに、適宜ＩＣチップを用いることができる。

図１０（Ａ）はアクティブマトリクス基板１７０１に、ドライバＩＣ１７０３が異方性導電材を用いて実装された例を示す。アクティブマトリクス基板１７０１上には、ソース配線又はゲート配線等の各配線（図示しない。）と該配線の取り出し電極である電極パット１７０２ａ、１７０２ｂが形成されている。

ドライバＩＣ１７０３表面には、接続端子１７０４ａ、１７０４ｂが設けられ、その周辺部には保護絶縁膜１７０５が形成される。

アクティブマトリクス基板１７０１上には、ドライバＩＣ１７０３が異方性導電接着剤１７０６で固定されており、接続端子１７０４ａ、１７０４ｂと電極パット１７０２ａ、１７０２ｂはそれぞれ、異方性導電接着剤１７０６中に含まれる導電性粒子１７０７で電気的に接続されている。異方性導電接着剤１７０６は、導電性粒子（粒径が数〜数百μｍ程度）を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（粒径が数〜数百μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。

また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤１７０６中に混入された導電性粒子１７０７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣをアクティブマトリクス基板に実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。

図１０（Ｂ）は有機樹脂の収縮力を用いた実装方法の例であり、ドライバＩＣ１７０３の接続端子１７０４ａ、１７０４ｂ表面にＴａやＴｉなどでバッファ層１７１１ａ、１７１１ｂを形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ１７１２ａ、１７１２ｂとする。ドライバＩＣ１７０３とアクティブマトリクス基板１７０１との間に光硬化性絶縁樹脂１７１３を介在させ、光硬化して実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。

また、図１０（Ｃ）で示すように、アクティブマトリクス基板１７０１にドライバＩＣ１７０３を接着剤１７２１で固定して、ワイヤ１７２２ａ、１７２２ｂによりＣＰＵの接続端子１７０４ａ、１７０４ｂとアクティブマトリクス基板上の電極パット１７０２ａ、１７０２ｂとを接続しても良い。そして有機樹脂１７２３で封止する。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。

また、図１０（Ｄ）で示すように、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）１７３１上の配線１７３２と、導電性粒子１７０８を含有する異方性導電接着剤１７０６を介してドライバＩＣ１７０３を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。本実装方法は、図９（Ｃ）のドライバＩＣの実装方法に適している。

なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法、半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、ドライバＩＣ又はアクティブマトリクス基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、ＨＴ基板（新日鐵化学社製）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ（ＪＳＲ製）等を用いることが好ましい。

実施例５に示される発光表示パネルにおいて、半導体層をＳＡＳで形成することによって、図９（Ｂ）及び図９（Ｃ）に示すように、走査線側の駆動回路を基板１４００上に形成した場合の、駆動回路について説明する。

図１４は、１〜１５ｃｍ²／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。

図１４において１５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。バッファ回路１５０１、１５０２の先に画素が接続さる。

図１５は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ３６０１〜３６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。

また、バッファ回路１５０１の具体的な構成を図１６に示す。バッファ回路も同様にｎチャネル型のＴＦＴ３６２０〜３６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。

本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図２６を用いて示す。

アクティブマトリクス基板１６０１と対向基板１６０２とが、シール剤１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。

着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。

アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。

冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。

なお、実施の形態１乃至実施の形態１０のいずれをも本実施例に適用することができる。

本実施例では、表示モジュールの一例として、発光表示モジュールの断面図を、図３５を用いて示す。

図３５（Ａ）は、アクティブマトリクス基板１２０１と対向基板１２０２とが、シール剤１２００により固着された発光表示モジュールの断面を示しており、これらの間には画素部１２０３とが設けられ表示領域を形成している。

対向基板１２０２と、画素部１２０３との間には、空間１２０４が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。

また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板（偏光板、１／４λ板及び１／２λ板）を備えるとよい。対向基板１２０２側から表示を認識する場合、対向基板１２０２から順に、１／４λ板及び１／２λ板１２０５、偏光板１２０６を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。

また、対向基板１２０２及びアクティブマトリクス基板１２０１の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、１／４λ板及び１／２λ板、偏光板を設けるとよい。

アクティブマトリクス基板１２０１に設けられた接続端子１２０８には、ＦＰＣ１２０９を介して配線基板１２１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１２１１が設けられ、配線基板１２１０には、コントロール回路や電源回路などの外部回路１２１２が組み込まれている。

また、図３５（Ｂ）に示すように、画素部１２０３と偏光板の間、又は画素部と円偏光板の間に着色層１２０７を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部において、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。

図３５（Ｃ）においては、図３５（Ａ）と異なり、対向基板を用いずフィルム又は樹脂等の保護膜１２２１を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部１２０３の第２の画素電極を覆って、保護膜１２２１が設けられている。保護膜１２２１として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また保護膜１２２２１は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施例では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。その他の構成は、図３５（Ａ）と同様である。

このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。

本実施例のモジュールは、配線基板１２１０がＦＰＣ１２０９を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、画素駆動回路１２１１、外部回路１２１２を直接基板上に実装させるようにしてもよい。

なお、実施の形態１乃至実施の形態１０のいずれをも本実施例に適用することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適用することができる。

本実施例では、上記実施例で示す表示パネルの乾燥剤について、図３８を用いて説明する。

図３８（Ａ）は、表示パネルの表面図であり、図３８（Ｂ）は、図３８（Ａ）のＡ−Ｂにおける断面図、図３８（Ｃ）は図３８（Ａ）のＣ−Ｄにおける断面図を示す。

図３８（Ａ）に示すように、アクティブマトリクス基板１８００と対向基板１８０１とが、シール剤１８０２によって封止されている。アクティブマトリクス基板１８００と対向基板１８１２との間には、画素領域が設けられている。画素領域には、ソース配線１８０５及びゲート配線１８０６が交差する領域において、画素１８０７が形成されている。画素領域とシール剤１８０２との間には、乾燥剤１８０４が設けられている。また、画素領域において、ゲート配線１８０６又はソース配線１８０５上に乾燥剤１８１４が設けられている。なお、ここは、ゲート配線上に乾燥剤１８１４を設けているが、ゲート配線及びソース配線上に設けることもできる。

乾燥剤１８０４としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ₂Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。

また、乾燥剤を、透湿性の高い樹脂に粒状の物質として含まれた状態で基板に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサン等の無機物等を用いてもよい。

さらに、吸水性を有する物質としては、化学吸着によって水を吸着することのできる分子を有機溶媒中に混合した組成物を固化させたもの等を用いることができる。

なお、上記のような透湿性の高い樹脂若しくは無機物としては、前記シール材として用いる物質よりも透湿性の高い物質を選択することが好ましい。

以上のような、本発明の発光装置では、外部から発光装置内部に侵入した水を、当該水が発光素子が形成された領域に至る前に吸水することができる。その結果、水に起因した画素に設けられた素子、代表的には発光素子の劣化を抑制することができる。

図３８（Ｂ）に示すように、表示パネルの周辺部において、乾燥剤１８０４はシール剤１８０２と画素領域１８０３の間に設けられている。また、対向基板１８０１又はアクティブマトリクス基板１８００に凹部を設け、そこに乾燥剤１８０４を設けることにより、表示パネルを薄型化することが可能となる。

また、図３８（Ｃ）に示すように、画素１８０７においては、表示素子を駆動する半導体素子の一部である半導体領域１８１１、ゲート配線１８０６、ソース配線１８０５、及び画素電極１８１２が形成されている。表示パネルの画素部において、乾燥剤１８１４は、対向基板においてゲート配線１８０６と重畳する領域に設けられている。ソース配線と比較して、ゲート配線の幅は２〜４倍であるため、非表示領域であるゲート配線１８０６上に乾燥剤１８１４を設けることにより、開口率を低下せず、かつ表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。また、対向基板に凹部を設け、そこに乾燥剤を設けることにより、表示パネルを薄型化することが可能である。

本発明により、微細な構造の半導体素子を高集積した回路、代表的には、信号線駆動回路、コントローラ、ＣＰＵ、音声処理回路のコンバータ、電源回路、送受信回路、メモリ、音声処理回路のアンプ等の半導体装置を形成することができる。さらには、ＭＰＵ（マイクロコンピュータ）、メモリ、Ｉ／Ｏインターフェースなどひとつのシステム（機能回路）を構成する回路がモノリシックに搭載され、高速化、高信頼性、低消費電力化が可能なシステムオンチップを形成することができる。

上記実施例に示される半導体装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図１１及び図１２に、デジタルカメラを図１３に示す。

図１１は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図１１において、アンテナ１１０１で受信されたテレビ放送用の電波は、チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数（ＩＦ）信号を生成して出力する。

チューナ１１０２により出力されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波されると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により出力された映像信号は、映像系処理回路１１０６により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の映像系出力部１１０８に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョン装置となり、発光表示装置を用いたものはＥＬテレビジョン装置となる。また、他の表示装置を用いた場合も同様である。

また、音声検波回路１１０５により出力された信号は、音声系処理回路１１０７により、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部１１０９に出力される。

なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。

図１２はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また、図１１に示すような構成となっている。

表示部１１５２は、図１１の映像系出力部１１０８の一例であり、ここで映像を表示する。

スピーカ部１１５３は、図１１の音声系出力部１１０９の一例であり、ここで音声を出力する。

操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。

ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。

本実施例で示されるテレビジョン装置が壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。

テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。また、テレビジョン装置の映像検波回路、映像系処理回路、音声検波回路、音声系処理回路を制御するＣＰＵに本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など、特に大面積の表示媒体として様々な用途に適用することができる。

図１３（Ａ）及び図１３（Ｂ）は、デジタルカメラの一例を示す図である。図１３（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１３（Ｂ）は、後面方向から見た斜視図である。図１３（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７が備えられている。

また、図１３（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作ボタン１３１３が備えられている。

リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。

メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。

ファインダー窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図１３（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。

フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。

レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。

鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。

ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。

操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明の半導体装置の一実施例である表示装置をモニターに用いことにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。また、各種機能ボタン、メインスイッチ、リリースボタン等の操作入力を受けて関連した処理を行うＣＰＵ、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、ＣＣＤの駆動を制御するタイミング制御回路、ＣＣＤ等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するＡ／Ｄ変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するＣＰＵ等に本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。

本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構造を説明する表面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る表示装置の駆動回路の実装方法を説明する上面図。 本発明に係る表示装置の駆動回路の実装方法を説明する断面図。 電子機器の構成を説明するブロック図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（シフトレジスタ回路）。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（バッファ回路）。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に適用することのできる液滴吐出装置の構成を説明する図。 本発明に適用することのできる液晶滴下方法を説明する図。 本発明に係る液晶表示モジュールの構成を説明する図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る発光表示モジュールの構成を説明する図。 本発明に適用可能な発光素子の形態を説明する図。 本発明の発光表示パネルに適用できる画素の構成を説明する断面図。 本発明の発光表示パネルの構成を説明する断面図。 本発明に係るレーザ直接描画装置を説明する模式図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構造を説明する表面図。 本発明に係る半導体装置の作製工程を説明する上面図。

Claims (6)

1. 導電性を示す半導体膜を形成し、
   前記導電性を示す半導体膜上に撥液表面を有する領域を形成し、
   前記撥液表面を有する領域の一部にレーザ光を照射して、親液表面を有する領域を形成し、
   前記親液表面を有する領域にマスクパターンを形成し、
   前記マスクパターンを用いて前記撥液表面を有する領域及び前記導電性を示す半導体膜をエッチングして、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
2. 半導体領域を形成し、
   前記半導体領域上に撥液表面を有する領域を形成し、
   前記撥液表面を有する領域の一部にレーザ光を照射して、親液表面を有する領域を形成し、
   前記親液表面を有する領域にマスクパターンを形成し、
   前記マスクパターンで囲まれる領域に導電性を示す半導体領域を形成して、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
3. 半導体領域を形成し、
   前記半導体領域上全面に接して撥液表面を有する領域を形成し、
   前記撥液表面を有する領域の一部であるソース領域及びドレイン領域となる領域にレーザ光を照射して、親液表面を有する領域を形成し、
   前記親液表面を有する領域に導電性を示す半導体領域を形成して、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
4. ゲート電極上にゲート絶縁膜を介して半導体領域を形成し、
   前記半導体領域上全面に接して撥液表面を有する領域を形成し、
   前記撥液表面を有する領域の一部であるソース領域及びドレイン領域となる領域にレーザ光を照射して、親液表面を有する領域を形成し、
   前記親液表面を有する領域に導電性を示す半導体領域を形成して、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
5. 請求項２乃至請求項４のいずれか一項において、前記導電性を示す半導体領域は塗布法により形成されることを特徴とする半導体装置の作製方法。
6. 請求項５において、前記塗布法は、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、又はディップ法であることを特徴とする半導体装置の作製方法。

Images