JP4623005B2 - 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 - Google Patents

Description

本発明は、薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法に関する。

近年、電子部品の分野では、電子回路の高密度化・高集積化に伴い、各種電子回路に必須の回路素子である容量素子などの一層の小型化および高性能化が望まれている。

たとえば、単層の誘電体薄膜を用いた薄膜コンデンサは、トランジスタなどの能動素子との集積回路において、小型化が遅れており、超高集積回路の実現を阻害する要因となっている。薄膜コンデンサの小型化が遅れていたのは、これに用いる誘電体材料の誘電率が低かったためである。したがって、薄膜コンデンサを小型化し、しかも高い容量を実現するためには、高い誘電率を持つ誘電体材料を用いることが重要である。

また、近年、容量密度の観点から、次世代ＤＲＡＭ（ギガビット世代）用のキャパシタ材料が従来のＳｉＯ_２ とＳｉ_３ Ｎ_４ の積層膜では対応しきれなくなっており、より高い誘電率を持つ材料系が注目されている。このような材料系の中でＴａＯｘ（ε＝〜３０）の適用が主として検討されていたが、他の材料の開発も活発に行われるようになってきている。

一方、比較的高い誘電率を持つ誘電体材料として、（Ｂａ，Ｓｒ）ＴｉＯ_３ （ＢＳＴ）や、Ｐｂ（Ｍｇ_１／３ Ｎｂ_２／３ ）Ｏ_３ （ＰＭＮ）が知られている。

そこで、この種の誘電体材料を用いて薄膜容量素子を構成すれば、その小型化を図ることができるのではないかとも考えられる。

しかしながら、この種の誘電体材料を用いた場合、誘電体膜の薄層化に伴って誘電率が低下することがあった。また、薄層化に伴って誘電体膜に生じる孔により、リーク特性や耐圧が劣化することもあった。さらに、形成された誘電体膜は、表面平滑性が悪く、さらには温度に対する誘電率の変化率が悪化する傾向もあった。なお、近年、ＰＭＮなどの鉛化合物の環境へ与える影響の大きさから、鉛を含有しない高容量コンデンサが望まれている。

これに対し、積層セラミックコンデンサの小型化および大容量化を実現するには、１層あたりの誘電体層の厚みを可能な限り薄くし（薄層化）、所定サイズにおける誘電体層の積層数を可能な限り増やすこと（多層化）が望まれる。

しかしながら、たとえばシート法（誘電体層用ペーストを用いてキャリアフィルム上にドクターブレード法などにより誘電体グリーンシート層を形成し、この上に内部電極層用ペーストを所定パターンで印刷した後、これらを１層ずつ剥離、積層していく方法）により積層セラミックコンデンサを製造する場合に、セラミック原料粉末よりも誘電体層を薄く形成することは不可能であり、しかも誘電体層の欠陥によるショートや内部電極切れなどの問題から、誘電体層をたとえば２μｍ以下に薄層化することは困難であった。また、１層あたりの誘電体層を薄層化した場合には、積層数にも限界があった。なお、印刷法（たとえばスクリーン印刷法を用いて、キャリアフィルム上に誘電体層用ペーストと内部電極層用ペーストとを交互に複数印刷した後、キャリアフィルムを剥離する方法）により積層セラミックコンデンサを製造する場合も同様の問題を有している。

このような理由により、積層セラミックコンデンサの小型化および高容量化には限界があった。そこで、この問題を解決するために種々の提案がなされている（たとえば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５など）。

これらの公報では、ＣＶＤ法、蒸着法、スパッタリング法などの各種薄膜形成方法を用いて、誘電体薄膜と電極薄膜とを交互に積層する積層セラミックコンデンサの製造方法が開示されている。

しかしながら、これらの公報に記載の方法により形成される誘電体薄膜は、表面平滑性が悪く、あまりに多く積層すると電極がショートすることがあり、これにより、せいぜい１２〜１３層程度の積層数のものしか製造することができなかった。このため、コンデンサを小型化できても、高容量化を達成することはできなかった。

なお、非特許文献１に示すように、組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３で表され、前記組成式中の記号ｍが１〜８の正数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素である組成物が、焼結法により得られるバルクのビスマス層状化合物誘電体を構成すること自体は知られている。

しかしながら、この文献には、上記の組成式で表される組成物を、どのような条件（たとえば基板の面と化合物のｃ軸配向度との関係）で薄膜化（たとえば１μｍ以下）した場合に、薄くしても、比較的高誘電率かつ低損失を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜を得ることができるかについては、何ら開示されていなかった。

そこで、本発明者等は、下記の特許文献６、特許文献７に示す薄膜容量素子用組成物を開発し、先に出願している。本発明者等は、さらに実験を進めた結果、ビスマス層状化合物に所定量の希土類元素を含有させ、キュリー点を低下させることにより、周波数特性、バイアス特性および誘電損失を改善することができることを見出し、本発明を完成させるに至った。

なお、ビスマス層状化合物誘電体において、Ｌａ等の希土類元素を添加することは、従来より行われており、たとえばＭＯＣＶＤ法（Metal-Organic vapor depositionの略)や、単結晶作製法等でＬａを所定量含有させたビスマス層状化合物が、非特許文献２、非特許文献３に示されている。また非特許文献４には、ビスマス層状化合物誘電体におけるＬａの含有量と、キュリー点との関係が示されている。

これらの文献に記載されたビスマス層状化合物誘電体のＬａの含有量は、非特許文献２では、Ｂｉ_４−ｘＬａ_ｘＴｉ_３Ｏ_１２において、ｘ＝０．２〜０．９の範囲、非特許文献３では、Ｂｉ_４−ｘＬａ_ｘＴｉ_３Ｏ_１２において、ｘ＝０．２５〜０．７５の範囲、非特許文献４では、ＳｒＢｉ_４−ｘＬａ_ｘＴｉ_４Ｏ_１５において、ｘ＝０．１０〜１．００の範囲、Ｓｒ_２Ｂｉ_４−ｘＬａ_ｘＴｉ_５Ｏ_１８において、ｘ＝０．０５〜０．７５の範囲である。また、これらの文献記載のビスマス層状化合物誘電体の作製法（たとえば、ＭＯＣＶＤ法、単結晶作製法）では、上記文献記載の含有量以上にＬａ（希土類元素）を含有させることは、困難である。
特開２０００−１２４０５６号公報 特開平１１−２１４２４５号公報 特開昭５６−１４４５２３号公報 特開平５−３３５１７３号公報 特開平５−３３５１７４号公報 ＰＣＴ／ＪＰ０２／０８５７４ 特願２００３−１２０８６号 「ビスマス層状構造強誘電体セラミックスの粒子配向とその圧電・焦電材料への応用」竹中正、京都大学工学博士論文（１９８４）の第３章の第２３〜７７頁 Takayuki Watanabe、他３名，「Site definition and characrerization of La-substitued Bi４Ti３O１２ thin films prepared by metalorganic chemical vapor deposition」，Jouranal of Applied Physics，２００１年１２月１５日，Ｖｏｌ．９０，Ｎｏ．１２，ｐ．６５３３−６５３５ Rintaro Aoyagi、他３名，「Crystal Growth and Characterization of Lathanum Substituted Bismuth Titanate Single Crystal」，Japanese Jouranal of Applied Physics，２００１年９月，Ｖｏｌ．４０，Ｎｏ．９Ｂ，ｐ．５６７１−５６７４ Jun Zhu、他４名，「Study on Properties of Lathanum Doped SrBi４Ti３O１５ Ferroelectric Ceramics」，Japanese Jouranal of Applied Physics，２００３年８月，Ｖｏｌ．４２，Ｎｏ．８，ｐ．５１６５−５１６８

本発明の目的は、ｃ軸配向度が高く、特にキュリー点が低く、周波数特性、バイアス特性および誘電損失等の電気特性に優れた薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法を提供することである。また本発明の別の目的は、特に溶液法により形成することで、キュリー点が低く、電気特性に優れた薄膜容量素子を製造することである。

本発明者等は、コンデンサに用いられる誘電体薄膜の材質とその結晶構造に関して鋭意検討した結果、特定組成のビスマス層状化合物を用い、しかも該ビスマス層状化合物のｃ軸（［００１］方位）を基板面に対して垂直に配向させて薄膜容量素子用組成物としての誘電体薄膜を構成することにより、すなわち基板面に対してビスマス層状化合物のｃ軸配向膜（薄膜法線がｃ軸に平行）を形成することにより、薄くしても、比較的高誘電率かつ低損失（ｔａｎδが低い）を与えることができ、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる薄膜容量素子用組成物、およびこれを用いた薄膜容量素子を提供できることを見出した。また、このような薄膜容量素子用組成物を誘電体薄膜として用いることにより、積層数を増大させることができ、小型で比較的高容量を与えうる薄膜積層コンデンサを提供できることも見出し、本発明を完成させるに至った。さらに、このような組成物を高誘電率絶縁膜として用いることにより、薄膜容量素子以外の用途にも適用することが可能であることを見出し、本発明を完成させるに至った。

さらに、本発明者等は、ビスマス層状化合物において、希土類元素を所定量含有させることにより、キュリー点が低く、周波数特性、バイアス特性および誘電損失等の電気特性に優れた薄膜容量素子用組成物が得られることを見出し、本発明を完成させるに至った。

すなわち、本発明の薄膜容量素子用組成物は、
ｃ軸が基板面に対して実質的に垂直に配向しているビスマス層状化合物を有する薄膜容量素子用組成物であって、
前記ビスマス層状化合物が、組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３で表され、前記組成式中の記号ｍが奇数、記号ＡがＮａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素、記号ＢがＦｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素であり、かつ、
前記ビスマス層状化合物のＢｉおよび／またはＡの少なくとも一部が、希土類元素（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１つの元素）で置換されており、
ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対して、前記希土類元素の置換モル数ｘが、１．０より大きく、２．８以下であることを特徴とする。

好ましくは、前記希土類元素の置換モル数は、ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対して、１．１以上、２．５以下であり、より好ましくは１．２５以上、２．４以下である。
本発明において、前記希土類元素の置換モル数とは、ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対するモル数である。たとえば、希土類元素をＲｅと表し、ビスマス層状化合物が、組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−においてｍ＝３、Ｂｉ_２ Ｒｅ_２ Ｂ_３ Ｏ_１２である場合は、ＢｉおよびＡの合計モル数（ｍ＋１−ｘ；ｍ＝３）は４−ｘ、希土類元素の置換モル数ｘは２である。また、組成式：Ｂｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３においてｍ＝３、Ｂｉ_２ Ｒｅ_２ Ｂ_３ Ｏ_１２である場合についても同様である。

また、本発明において、前記希土類元素は、主に、前記ビスマス層状化合物のＢｉおよび／またはＡを置換する形、すなわち、Ｂｉサイトおよび／またはＡサイトを置換することにより、ビスマス層状化合物に含有されるが、他のサイト、たとえば、Ｂサイトを置換することにより、含有されても構わない。

本発明に係る薄膜容量素子用組成物は、好ましくは、
前記ビスマス層状化合物のＢｉが、前記組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３に対して、過剰に含有してあり、
そのＢｉの過剰含有量が、Ｂｉ換算で、０＜Ｂｉ＜０．６×ｍモルの範囲であり、より好ましくは０．１≦Ｂｉ＜０．６×ｍモル、さらに好ましくは０．１≦Ｂｉ＜０．５×ｍモルの範囲である。

本発明において、ビスマス層状化合物のＢｉを、ビスマス層状化合物の化学量論的組成に対して、上記所定の過剰含有量で、薄膜容量素子用組成物に過剰に含有させることで、ｃ軸配向度をさらに向上させることができる。

本発明でいう「薄膜」とは、各種薄膜形成法により形成される厚さ数Åから数μｍ程度の材料の膜をいい、焼結法により形成される厚さ数百μｍ程度以上の厚膜のバルク（塊）を除く趣旨である。薄膜には、所定の領域を連続的に覆う連続膜の他、任意の間隔で断続的に覆う断続膜も含まれる。薄膜は、基板面の一部に形成してあってもよく、あるいは全部に形成してあってもよい。

薄膜容量素子用組成物としては、特に限定されないが、コンデンサ用誘電体薄膜組成物やキャパシタ用誘電体薄膜組成物などが挙げられる。

本発明に係る薄膜容量素子用組成物は、前記組成式中の記号ｍが、ｍ＝３であることが好ましい。
本発明に係る薄膜容量素子用組成物は、好ましくは、
前記希土類元素をＲｅとし、前記ビスマス層状化合物を、Ｂｉ_４−ｘ Ｒｅ_ｘ Ｔｉ_３ Ｏ_１２ と表した場合において、前記ｘが、１＜ｘ≦２．８であり、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４である。

あるいは、本発明に係る薄膜容量素子用組成物は、前記組成式中の記号ｍが、ｍ＝５であることが好ましい。
本発明に係る薄膜容量素子用組成物は、好ましくは、
前記希土類元素をＲｅとし、前記ビスマス層状化合物を、Ｂｉ_４−ｘ Ａ_２ Ｒｅ_ｘ Ｔｉ_５ Ｏ_１８ と表した場合において、前記ｘが、１＜ｘ≦２．８であり、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４である。

本発明に係る薄膜容量素子用組成物は、好ましくは、
前記希土類元素が、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄから選ばれる少なくとも１つの元素である。

本発明では、ビスマス層状化合物のｃ軸が基板面に対して実質的に垂直に１００％配向していること、すなわちビスマス層状化合物のｃ軸配向度が１００％であることが特に好ましいが、必ずしもｃ軸配向度が１００％でなくてもよい。

好ましくは、前記ビスマス層状化合物のｃ軸配向度が５０％以上、さらに好ましくは５５％以上、特に好ましくは６０％以上である。ｃ軸配向度を向上させることで、本発明の作用効果が向上する。

また、本発明に係る薄膜容量素子用組成物は、薄くしても比較的高誘電率を与えることができ、しかも表面平滑性が良好なので、該薄膜容量素子用組成物としての誘電体薄膜の積層数を増大させることも可能である。したがって、このような薄膜容量素子用組成物を用いれば、小型で比較的高容量を与えうる薄膜積層コンデンサを提供することもできる。

本発明に係る薄膜容量素子は、
基板上に、下部電極、誘電体薄膜および上部電極が順次形成してある薄膜容量素子であって、
前記誘電体薄膜が、上記のいずれかに記載の薄膜容量素子用組成物で構成してある。

薄膜容量素子としては、特に限定されないが、導電体−絶縁体−導電体構造を有するコンデンサ（たとえば単層型の薄膜コンデンサや積層型の薄膜積層コンデンサなど）やキャパシタ（たとえばＤＲＡＭ用など）などが挙げられる。

好ましくは、前記誘電体薄膜の厚さが、１〜１０００ｎｍ、さらに好ましくは１０〜５００ｎｍである。このような厚さの場合に、本発明の作用効果が大きい。

本発明に係る薄膜積層コンデンサは、
基板上に、誘電体薄膜と内部電極薄膜とが交互に複数積層してある薄膜積層コンデンサであって、
前記誘電体薄膜が、上記のいずれかに記載の薄膜容量素子用組成物で構成してあることを特徴とする。

好ましくは、前記誘電体薄膜の厚さが、１〜１０００ｎｍ、さらに好ましくは１０〜５００ｎｍである。このような厚さの場合に、本発明の作用効果が大きい。

本発明に係る高誘電率絶縁膜は、
ｃ軸が基板面に対して実質的に垂直に配向しているビスマス層状化合物を有する高誘電率絶縁膜であって、
該ビスマス層状化合物が、上記のいずれかに記載の薄膜容量素子用組成物で構成してある。

本発明に係る高誘電率絶縁膜は、本発明に係る薄膜容量素子用組成物と同じ組成の組成物で構成してある。本発明の高誘電率絶縁膜は、薄膜容量素子またはコンデンサの薄膜誘電体膜以外に、たとえば半導体装置のゲート絶縁膜、ゲート電極とフローティングゲートとの間の中間絶縁膜などとしても用いることができる。

本発明に係る薄膜容量素子の製造方法は、
前記下部電極上に、前記誘電体薄膜を形成する際に、
前記薄膜容量素子用組成物を構成するための溶液を、前記下部電極の表面に塗布し、塗布膜を形成する塗布工程と、
前記下部電極上の塗布膜を焼成して誘電体薄膜とする焼成工程とを有する。

好ましくは、前記塗布膜を前記下部電極の表面に形成した後、前記塗布膜を乾燥させ、その後に前記塗布膜を、当該塗布膜が結晶化しない温度で仮焼きし、その後に、前記塗布膜を焼成する。

あるいは、前記塗布膜を乾燥させた後に、その乾燥後の塗布膜の上に、さらに別の塗布膜を形成し、その塗布膜を乾燥させる工程を繰り返し、所望の膜厚の塗布膜を得て、その後に、その塗布膜を焼成する。なお、この場合において、塗布および乾燥を一回以上繰り返した後に、仮焼きし、その後に焼成しても良い。

あるいは、前記塗布膜を乾燥させ、仮焼きした後に、その仮焼き後の塗布膜の上に、さらに別の塗布膜を形成し、その塗布膜を乾燥させて仮焼きする工程を繰り返し、所望の膜厚の塗布膜を得て、その後に、その塗布膜を焼成する。なお、この場合において、乾燥を省略し、塗布および仮焼きを繰り返し、その後に焼成しても良い。

あるいは、前記塗布膜を乾燥させ、仮焼きし、その後に焼成する工程を繰り返し、所望の膜厚の誘電体薄膜を得る。なお、この場合において、乾燥を省略し、塗布、仮焼きおよび焼成を、繰り返しても良く、仮焼きを省略し、塗布、乾燥および焼成を繰り返しても良い。

好ましくは、前記塗布膜を焼成する温度が、前記塗布膜の結晶化温度である５００〜１０００℃である。

好ましくは、前記塗布膜を乾燥させる温度が、室温（２５℃）〜４００℃である。

好ましくは、前記塗布膜を仮焼きする温度が２００〜７００℃である。

好ましくは、焼成する前での未焼成の前記塗布膜の膜厚を、焼成後での膜厚が２００ｎｍ以下、好ましくは１０〜２００ｎｍになるように、塗布、乾燥および／または仮焼きを繰り返す。焼成前での塗布膜の膜厚が厚すぎると、焼成後に、良好に結晶化したｃ軸配向のビスマス層状化合物膜を得られ難くなる傾向にある。また、薄すぎる場合には、所望の膜厚の誘電体薄膜を得るためには、本焼成を多数回繰り返す必要があり、経済的ではない。

好ましくは、前記誘電体薄膜を形成した後、前記誘電体薄膜の上に上部電極を形成し、その後にｐＯ_２＝２０〜１００％（酸素分圧）で熱処理する。その熱処理時の温度は、好ましくは４００〜１０００℃である。

本発明に係る容量素子の製造方法では、化学溶液法を採用したとしても、基板の配向の向きによらず、ｃ軸配向度が高く、耐リーク電流特性に優れた誘電体薄膜を持つ薄膜容量素子を、極めて容易に製造することができる。また、本発明の製造方法では、比較的に厚い誘電体薄膜を、容易に形成することができる。

本発明によれば、ｃ軸配向度が高く、特にキュリー点が低く、周波数特性、バイアス特性および誘電損失等の電気特性に優れた薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法を提供することができる。また本発明では、特に溶液法により形成することで、ｃ軸配向度が高く、特にキュリー点が低く、電気特性に優れた誘電体薄膜を持つ薄膜容量素子を、容易に製造することができる。

図１Ａは本発明の一実施形態に係る薄膜コンデンサの製造過程を示す概略断面図である。 図１Ｂは図１Ａに続く薄膜コンデンサの製造過程を示す概略断面図である。 図２は図１Ａおよび図１Ｂに示す薄膜コンデンサの製造過程を示すフローチャート図である。 図３は本発明の他の実施形態に係る薄膜積層コンデンサの概略断面図である。 図４は本発明の実施例１に係る薄膜コンデンサの誘電体薄膜における測定温度と容量変化率ΔＣ／Ｃとの関係を示すグラフである。 図５は本発明の実施例１に係る薄膜コンデンサの誘電体薄膜におけるｘの値（Ｌａの量）とキュリー点との関係を示すグラフである。 図６は本発明の実施例１に係る薄膜コンデンサの誘電体薄膜におけるｘの値（Ｌａの量）と誘電損失との関係を示すグラフである。 図７は本発明の実施例１に係る薄膜コンデンサの誘電体薄膜におけるｘの値（Ｌａの量）と電界依存性および周波数依存性との関係を示すグラフである。 図８は本発明の実施例２に係る薄膜コンデンサの誘電体薄膜における測定温度と容量変化率ΔＣ／Ｃとの関係を示すグラフである。 図９は本発明の実施例２に係る薄膜コンデンサの誘電体薄膜におけるｘの値（Ｌａの量）と誘電損失との関係を示すグラフである。 図１０は本発明の実施例２に係る薄膜コンデンサの誘電体薄膜におけるｘの値（Ｌａの量）と電界依存性および周波数依存性との関係を示すグラフである。

以下、本発明を、図面に示す実施形態に基づき説明する。
第１実施形態
本実施形態では、薄膜容量素子として、誘電体薄膜を単層で形成する薄膜コンデンサを例示して説明する。
図１Ａおよび図１Ｂに示すように、本発明の一実施形態に係る薄膜コンデンサ２は、基板４を有し、この基板４の上には、絶縁層５を介して下部電極薄膜６が形成されている。下部電極薄膜６の上には誘電体薄膜８が形成されている。誘電体薄膜８の上には上部電極薄膜１０が形成される。なお、本実施形態においては、基板４の上に絶縁層５を形成することが好ましいが、必ずしも絶縁層５を形成する必要は無く、たとえば、基板４の上に、直接下部電極薄膜６を形成することも可能である。

基板４および絶縁層５としては、特に限定されないが、格子整合性の良い単結晶（たとえば、ＳｒＴｉＯ_３ 単結晶、ＭｇＯ単結晶、ＬａＡｌＯ_３ 単結晶など）、アモルファス材料（たとえば、ガラス、溶融石英、ＳｉＯ_２ ／Ｓｉなど）、セラミックス基板、ガラス・セラミックス基板、その他の材料（たとえば、ＺｒＯ_２ ／Ｓｉ、ＣｅＯ_２ ／Ｓｉなど）などで構成される。基板４の厚みは、特に限定されず、たとえば１００〜１０００μｍ程度である。

本実施形態では、基板４としては、シリコン単結晶基板を用い、その表面に熱酸化膜（シリコン酸化膜）から成る絶縁層５が形成してあり、その表面に下部電極薄膜６が形成される。本発明を用いると、［１００］方位に配向した下部電極はもちろん、アモルファス、無配向、[１００]方向以外に配向した電極を用いた場合でも、ｃ軸配向している誘電体膜を極めて容易に製造することができる。

基板４に格子整合性の良い単結晶を用いる場合の下部電極薄膜６としては、たとえば、ＣａＲｕＯ_３ やＳｒＲｕＯ_３ などの導電性酸化物、あるいはＰｔやＲｕなどの貴金属で構成してあることが好ましく、より好ましくは［１００］方位に配向した導電性酸化物あるいは貴金属で構成される。基板４として［１００］方位に配向しているものを用いると、その表面に［１００］方位に配向した導電性酸化物あるいは貴金属を形成することができる。下部電極薄膜６を［１００］方位に配向した導電性酸化物あるいは貴金属で構成することで、下部電極薄膜６上に形成される誘電体薄膜８の［００１］方位への配向性、すなわちｃ軸配向性が高まる。このような下部電極薄膜６は、通常の薄膜形成法で作製されるが、たとえばスパッタリング法やパルスレーザー蒸着法（ＰＬＤ）等の物理的蒸着法において、下部電極薄膜６が形成される基板４の温度を、好ましくは３００℃以上、より好ましくは５００℃以上として形成することが好ましい。

基板４にアモルファス材料を用いる場合の下部電極薄膜６としては、たとえばＩＴＯなどの導電性ガラスで構成することもできる。基板４に格子整合性の良い単結晶を用いた場合、その表面に［１００］方位に配向した下部電極薄膜６を形成することが容易であり、これにより、該下部電極薄膜６上に形成される誘電体薄膜８のｃ軸配向性が高まりやすい。しかしながら、基板４にガラスなどのアモルファス材料を用いても、ｃ軸配向性が高められた誘電体薄膜８を形成することは可能である。この場合、誘電体薄膜８の成膜条件を最適化する必要がある。

その他の下部電極薄膜６としては、たとえば、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）などの貴金属またはそれらの合金の他、ニッケル（Ｎｉ）、銅（Ｃｕ）などの卑金属またはそれらの合金を用いることができる。

下部電極薄膜６の厚みは、特に限定されないが、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜２００ｎｍ程度である。

上部電極薄膜１０としては、前記下部電極薄膜６と同様の材質で構成することができる。また、その厚みも同様とすればよい。

誘電体薄膜８は、本発明の薄膜容量素子用組成物で構成される。
本発明の薄膜容量素子用組成物は、組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３で表されるビスマス層状化合物を含有する。一般に、ビスマス層状化合物は、（ｍ−１）個のＡＢＯ_３ で構成されるペロブスカイト格子が連なった層状ペロブスカイト層の上下を、一対のＢｉおよびＯの層でサンドイッチした層状構造を示す。

上記式中、記号ｍは奇数であり、記号ｍが奇数であると、ｃ軸方向にも分極軸を有し、ｍが偶数の場合よりキュリー点での誘電率が上昇する。なお、誘電率の温度特性は、ｍが偶数のときより劣化する傾向にあるが、従来のＢＳＴよりは良好な特性が示される。

上記式中、記号Ａは、Ｎａ、Ｋ、Ｐｂ、Ｂａ、Ｓｒ、ＣａおよびＢｉから選ばれる少なくとも１つの元素で構成される。なお、記号Ａを２つ以上の元素で構成する場合において、それらの比率は任意である。

上記式中、記号Ｂは、Ｆｅ、Ｃｏ、Ｃｒ、Ｇａ、Ｔｉ、Ｎｂ、Ｔａ、Ｓｂ、Ｖ、ＭｏおよびＷから選ばれる少なくとも１つの元素で構成される。なお、記号Ｂを２つ以上の元素で構成する場合において、それらの比率は任意である。

本実施形態では、ビスマス層状化合物のＢｉおよび／またはＡの少なくとも一部が、希土類元素で置換されている。希土類元素としては、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれる少なくとも１つの元素であれば特に限定されないが、好ましくは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄから選ばれる少なくとも１つの元素であり、より好ましくは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍである。

ビスマス層状化合物における希土類元素の置換量としては、ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対する希土類元素の置換モル数が、１より大きく、２．８以下、好ましくは１．１以上、２．５以下、より好ましくは１．２５以上、２．４以下である。本発明において、前記希土類元素の置換モル数とは、ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対するモル数である。希土類元素の置換モル数が、１以下となると希土類元素の含有量が少なすぎて本発明の効果が得られなくなる傾向にある。また、置換モル数の上限は、希土類元素の固溶限界を考慮すると、２．８以下とすることが好ましい。

本実施形態においては、上記ビスマス層状化合物の希土類元素の含有量を上記範囲とすることにより、誘電体薄膜８を構成する薄膜容量素子用組成物のキュリー点を低下させることができ、キュリー点を低下させることにより、周波数特性、バイアス特性および誘電損失を改善することが可能となる。

また、本実施形態においては、ビスマス層状化合物の希土類元素の含有量を上記範囲内とし、かつ、特定組成とすることにより、薄膜容量素子用組成物のキュリー点を室温以下とすることが可能である。薄膜容量素子用組成物のキュリー点を室温以下とすることにより、薄膜容量素子用組成物を、室温で常誘電体とすることが可能となる。なお、このように、薄膜容量素子用組成物のキュリー点を、室温以下とするためには、希土類元素の置換モル数を１．１以上、２．５以下とすることが、特に好ましい。

上記式中の記号ｍは、ｍ＝３、あるいはｍ＝５とすることが好ましい。

ｍ＝３としたときに、上記ビスマス層状化合物を、組成式：Ｂｉ_４−ｘ Ｒｅ_ｘ Ｔｉ_３ Ｏ_１２ （ただし、Ｒｅは希土類元素）で表される化合物とし、式中の記号ｘを、１＜ｘ≦２．８とすることが好ましい。式中の記号ｘは、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４である。

ｍ＝５としたときに、上記ビスマス層状化合物を、組成式：Ｂｉ_４−ｘ Ａ_２ Ｒｅ_ｘ Ｔｉ_５ Ｏ_１８ （ただし、Ｒｅは希土類元素）で表される化合物とし、式中の記号ｘを、１＜ｘ≦２．８とすることが好ましい。式中の記号ｘは、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４である。

本実施形態では、ビスマス層状化合物のＢｉが、前記組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３に対して、過剰に含有してあることが好ましい。Ｂｉの過剰含有量は、Ｂｉ換算で、０＜Ｂｉ＜０．６×ｍモルの範囲であることが好ましく、より好ましくは０．１≦Ｂｉ＜０．６×ｍモル、さらに好ましくは０．１≦Ｂｉ＜０．５×ｍモルの範囲である。

たとえば上記式中のｍが３であるビスマス層状化合物の場合には、そのＢｉの過剰含有量は、Ｂｉ換算で、０＜Ｂｉ＜１．８（０．６×３（ｍ））モルの範囲である。

本実施形態では、このようにビスマスを、化学量論的組成に対して過剰に含有させることで、ビスマス層状化合物の［００１］方位への配向性、すなわちｃ軸配向性が高められている。すなわち、ビスマス層状化合物のｃ軸が、基板４に対して実質的に垂直に配向するように誘電体薄膜８が形成される。

本発明では、ビスマス層状化合物のｃ軸配向度が１００％であることが特に好ましいが、必ずしもｃ軸配向度が１００％でなくてもよく、ビスマス層状化合物の、好ましくは５０％以上、より好ましくは５５％以上、さらに好ましくは６０％以上がｃ軸配向していればよい。たとえば、ガラスなどのアモルファス材料で構成される基板４を用いてビスマス層状化合物をｃ軸配向させる場合には、該ビスマス層状化合物のｃ軸配向度が、好ましくは５０％以上であればよい。また、後述する各種薄膜形成法を用いてビスマス層状化合物をｃ軸配向させる場合には、該ビスマス層状化合物のｃ軸配向度が、好ましくは５５％以上、より好ましくは６０％以上であればよい。

ここでいうビスマス層状化合物のｃ軸配向度（Ｆ）とは、完全にランダムな配向をしている多結晶体のｃ軸回折強度比をＰ０とし、実際のｃ軸回折強度比をＰとした場合、Ｆ（％）＝｛（Ｐ−Ｐ０）／（１−Ｐ０）｝×１００ …（式１）により求められる。式１でいうＰは、（００ｌ）面からの反射強度Ｉ（００ｌ）の合計ΣＩ（００ｌ）と、各結晶面（ｈｋｌ）からの反射強度Ｉ（ｈｋｌ）の合計ΣＩ（ｈｋｌ）との比（｛ΣＩ（００ｌ）／ΣＩ（ｈｋｌ）｝）であり、Ｐ０についても同様である。但し、式１ではｃ軸方向に１００％配向している場合のＸ線回折強度Ｐを１としている。また、式１より、完全にランダムな配向をしている場合（Ｐ＝Ｐ０）には、Ｆ＝０％であり、完全にｃ軸方向に配向をしている場合（Ｐ＝１）には、Ｆ＝１００％である。

なお、ビスマス層状化合物のｃ軸とは、一対の（Ｂｉ_２ Ｏ_２ ）^２＋層同士を結ぶ方向、すなわち［００１］方位を意味する。このようにビスマス層状化合物をｃ軸配向させることで、誘電体薄膜８の誘電特性が最大限に発揮される。すなわち、誘電体薄膜８は、比較的に高誘電率かつ低損失（ｔａｎδが低い）であり、耐リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。ｔａｎδが減少すれば、損失Ｑ（１／ｔａｎδ）値は上昇する。

なお、本実施形態において、ビスマス層状化合物のＢｉを、上記範囲の過剰量とすることが好ましいが、Ｂｉを過剰に含有しなくても、本発明の効果を得ることは、可能である。

誘電体薄膜８は、膜厚が１〜１０００ｎｍであることが好ましく、高容量化の点からは、より好ましくは１〜５００ｎｍ以下である。

このような誘電体薄膜８は、真空蒸着法、高周波スパッタリング法、パルスレーザー蒸着法（ＰＬＤ）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ゾルゲル法などの各種薄膜形成法を用いて形成することができるが、以下に示す理由により、溶液法にて製造することが好ましい。

本実施形態の誘電体薄膜８は、本発明の薄膜容量素子用組成物で構成されるが、本発明の薄膜容量素子用組成物は、希土類元素を比較的多く含む。そのため、たとえば上述した真空蒸着法、高周波スパッタリング法、パルスレーザー蒸着法（ＰＬＤ）、ＭＯＣＶＤ法等の気相法では、組成の再現性を良く、また、組成ずれが起こらないように成膜することは、一般に、困難である。また、単結晶作製法を用いた場合においても、希土類元素を比較的多く含む薄膜容量素子用組成物を作製することは、同様に困難である。そのため、本実施形態の誘電体薄膜８は、特に、次に示す方法（溶液法）で製造することが好ましい。

図２に示すように、まず、図１Ａに示す誘電体薄膜８を形成することになる原料溶液を調整する。誘電体薄膜８が、たとえば組成式：Ｂｉ_４＋α Ｔｉ_３ Ｏ_１２で表される場合には、２−エチルヘキサン酸Ｂｉの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｔｉのトルエン溶液とを準備する。すなわち、２−エチルヘキサン酸Ｂｉを（４＋α）モルと、２−エチルヘキサン酸Ｔｉを３モルとのように、化学量論比で混合する場合に比較して、Ｂｉの添加量がαモル多くなるように、これらの二つの溶液を混合し、トルエンで希釈し、原料溶液を得ることができる。

次に、この原料溶液を、図１Ａに示す下部電極６の上に塗布する。塗布法としては、特に限定されず、スピンコート法、ディップコート法、スプレー法、刷毛で塗るなどの方法を用いることができる。一回の塗布により、たとえば５〜６００ｎｍ程度の塗布膜を形成することができる。この塗布膜は、図２に示すように、塗布膜中の溶媒を蒸発させるために、空気中で乾燥させる。その乾燥温度は、室温〜４００℃程度である。

次に、この乾燥後の塗布膜を、酸素雰囲気下で仮焼き（結晶化させない）する。仮焼き温度は、２００〜７００℃程度である。

次に、図２に示すように、その仮焼き後の塗布膜の上に、塗布から仮焼きまでの工程を、１回以上繰り返し行う。なお、焼成前での未焼成の塗布膜の膜厚が厚すぎると、焼成後に、良好に結晶化したｃ軸配向のビスマス層状化合物膜を得られ難くなる傾向にある。

その後に、その塗布膜の本焼成（単に、「焼成」とも言う）を行う。本焼成時の温度は、塗布膜が結晶化する温度条件で行い、その温度は、好ましくは４００〜１０００℃である。本焼成時の雰囲気は、特に限定されないが、酸素ガス雰囲気である。

なお、本発明のように、誘電体薄膜８を構成する薄膜容量素子用組成物に希土類元素を比較的多く含む場合においては、希土類元素を含まない場合または、含んでいても比較的少量である場合と比較して、高温で本焼成することが好ましい。このように、比較的高温で本焼成する場合においては、焼成によりＢｉが蒸散し易くなる傾向にあるため、Ｂｉの過剰添加量を若干多めにすることが好ましい。

次に、図２に示すように、塗布から仮焼きの繰り返し後の本焼成を、１回以上繰り返し、最終膜厚が１〜１０００ｎｍ程度の誘電体薄膜８を得ることができる。本焼成に際しては、一回の本焼成時における未焼成の塗布膜の膜厚が、一回の焼成後での膜厚が２００ｎｍ以下、好ましくは１０〜２００ｎｍになるように設定することが好ましい。焼成前での塗布膜の膜厚が厚すぎると、焼成後に、良好に結晶化したｃ軸配向のビスマス層状化合物膜を得られ難くなる傾向にある。また、薄すぎる場合には、所望の膜厚の誘電体薄膜を得るためには、本焼成を多数回繰り返す必要があり、経済的ではない。

このようにして得られた誘電体薄膜８は、ビスマスが過剰に含有されるビスマス層状化合物で構成してあり、そのｃ軸が、基板４に対して実質的に垂直に配向している。そのビスマス層状化合物のｃ軸配向度は、好ましくは５０％以上、より好ましくは５５％以上、さらに好ましくは６０％以上がである。

その後に、図１Ｂに示すように、スパッタリング法などで、上部電極１０が形成され、ｐＯ_２＝２０〜１００％で熱処理される。熱処理は、好ましくは４００〜１０００℃の温度で行われる。

このような誘電体薄膜８およびこれを用いた薄膜コンデンサ２は、比較的高誘電率かつ低損失であり、リーク特性に優れ、耐圧が向上し、誘電率の温度特性に優れ、表面平滑性にも優れる。

また、このような誘電体薄膜８および薄膜コンデンサ２は、周波数特性や電圧特性にも優れる。

第２実施形態
本実施形態では、薄膜容量素子として、誘電体薄膜を多層で形成する薄膜積層コンデンサを例示して説明する。
図３に示すように、本発明の一実施形態に係る薄膜積層コンデンサ２０は、コンデンサ素体２２を有する。コンデンサ素体２２は、基板４ａ上に、誘電体薄膜８ａと、内部電極薄膜２４，２６とが交互に複数配置してあり、しかも最外部に配置される誘電体薄膜８ａを覆うように保護層３０が形成してある多層構造を持つ。コンデンサ素体２２の両端部には、一対の外部電極２８，２９が形成してあり、該一対の外部電極２８，２９は、コンデンサ素体２２の内部で交互に複数配置された内部電極薄膜２４，２６の露出端面に電気的に接続されてコンデンサ回路を構成する。コンデンサ素体２２の形状は、特に限定されないが、通常、直方体状とされる。また、その寸法は特に限定されないが、たとえば縦（０．０１〜１０ｍｍ）×横（０．０１〜１０ｍｍ）×高さ（０．０１〜１ｍｍ）程度とされる。

基板４ａは、上述した第１実施形態の基板４と同様の材質で構成される。誘電体薄膜８ａは、上述した第１実施形態の誘電体薄膜８と同様の材質で構成される。

内部電極薄膜２４，２６は、上述した第１実施形態の下部電極薄膜６，上部電極薄膜１０と同様の材質で構成される。外部電極２８，２９の材質は、特に限定されず、ＣａＲｕＯ_３ やＳｒＲｕＯ_３ などの導電性酸化物；ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等の卑金属；Ｐｔ、Ａｇ、ＰｄやＡｇ−Ｐｄ合金などの貴金属；などで構成される。その厚みは、特に限定されないが、たとえば１０〜１０００ｎｍ程度とすればよい。保護層３０の材質は、特に限定されないが、たとえばシリコン酸化膜、アルミニウム酸化膜などで構成される。

薄膜積層コンデンサ２０は、基板４ａ上に、たとえばメタルマスクなどのマスクを施して１層目の内部電極薄膜２４を形成した後、この内部電極薄膜２４の上に誘電体薄膜８ａを形成し、この誘電体薄膜８ａの上に２層目の内部電極薄膜２６を形成する。このような工程を複数回繰り返した後、基板４ａとは反対側の最外部に配置される誘電体薄膜８ａを保護膜３０で被覆することにより、基板４ａ上に内部電極薄膜２４，２６と誘電体薄膜８とが交互に複数配置されたコンデンサ素体２２が形成される。保護膜３０で被覆することで、コンデンサ素体２２の内部に対する大気中の水分の影響を小さくすることができる。そして、コンデンサ素体２２の両端部に、ディッピングやスパッタ等によって、外部電極２８，２９を形成すると、奇数層目の内部電極薄膜２４が一方の外部電極２８と電気的に接続されて導通し、偶数層目の内部電極薄膜２６が他方の外部電極２９と電気的に接続されて導通し、薄膜積層コンデンサ２０が得られる。

本実施形態では、製造コストを低下させる観点からは、アモルファス材料で構成された基板４ａを用いることがより好ましい。

本実施形態で用いる誘電体薄膜８ａは、薄くしても比較的高誘電率であり、しかも表面平滑性が良好なので、その積層数を２０層以上、好ましくは５０層以上とすることが可能である。このため、小型で比較的高容量を与えうる薄膜積層コンデンサ２０を提供することができる。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
図２に示すように、まず、図１Ａに示す誘電体薄膜８を形成することになる原料溶液を調整した。本実施例では、誘電体薄膜８を、化学量論的組成式Ｂｉ_４−ｘ Ｌａ_ｘ Ｔｉ_３ Ｏ_１２で表されるビスマス層状化合物で構成するために、次に示す溶液を準備した。

まず、２−エチルヘキサン酸Ｂｉの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｔｉおよび２−エチルヘキサン酸Ｌａのトルエン溶液とを準備した。

次に、２−エチルヘキサン酸Ｂｉを４−ｘモルと、２−エチルヘキサン酸Ｔｉを３モルと、２−エチルヘキサン酸Ｌａをｘ（ｘ＝０，１．０，１．１，１．２５，１．５，２．０）モルとを混合し、数種類の混合溶液を得た。なお、２−エチルヘキサン酸Ｂｉは、化学量論比で混合する場合のモル量に対して１０〜２０ｍｏｌ％過剰に添加した。

次に、上記各混合溶液をＢｉ_４−ｘ Ｌａ_ｘ Ｔｉ_３ Ｏ_１２ 換算で０．１ｍｏｌ／ｌとなるようにトルエンで希釈し、原料溶液を調整した。これらの原料溶液は、それぞれクリーンブース内で、孔径０．２μｍのＰＴＦＥ製シリンジフィルタによって、クリーンルーム内で洗浄済のガラス製容器内に濾過した。

また、原料溶液とは別に、誘電体薄膜８を作るための基板４を準備した。基板４は、シリコン単結晶（１００）基板であり、その基板４の表面に、熱酸化処理によりシリコン酸化膜である絶縁層５を形成した。絶縁層５の膜厚は、０．５μｍであった。その絶縁層５の表面に、Ｐｔ薄膜から成る下部電極６を、スパッタリング法により０．１μｍの厚さで形成した。基板４の面積は、５ｍｍ×１０ｍｍであった。

この基板４を原料溶液の種類の数で準備し、それぞれをスピンコータにセットし、基板４における下部電極６の表面に、それぞれの原料溶液を１０μリットルほど添加し、４０００ｒｐｍおよび２０秒の条件で、スピンコートし、下部電極６の表面に塗布膜を形成した。それぞれの塗布膜の溶媒を蒸発させるために、１５０℃に設定しておいた恒温槽（内部は空気）に基板４を入れ、１０分間乾燥させた。１０分後に、基板４を取り出し、図１Ａに示すように、下部電極６の表面の一部を露出させるように、誘電体薄膜８を形成することになる塗布膜の一部を拭き取った。

次に、塗布膜を仮焼きするために、それぞれの基板４を、環状炉内に入れた。この環状炉では、０．３リットル／分で酸素をフローしてあり、昇温速度１０Ｋ／分で４００℃まで昇温し、４００℃で１０分保持後に、降温速度１０Ｋ／分で温度を低下させた。仮焼きでは、塗布膜を結晶化させない温度条件で行った。

その後に、仮焼きした塗布膜の上に、再度、同じ種類の原料溶液を用いて、上述のスピンコートから仮焼きまでの工程を繰り返した。

次に、仮焼きした膜を本焼成するために、それぞれの基板を、環状炉内に入れた。この環状炉では、５ミリリットル／分で酸素をフローしてあり、昇温速度８０Ｋ／分で８６０℃または９００℃まで昇温し、８６０℃または９００℃で３０分保持後に、降温速度８０Ｋ／分で温度を低下させ、誘電体薄膜８の一部を得た。この本焼成後の誘電体薄膜８の一部の膜厚は、約８０ｎｍであった。

その後に、この本焼成後の誘電体薄膜８の一部の上に、図２に示すように、上述した条件で、塗布、乾燥、仮焼き、塗布、乾燥、仮焼きおよび本焼成を再度繰り返し、最終的にトータル膜厚が１６０ｎｍ〜３６０ｎｍの誘電体薄膜８を得た。

それぞれの誘電体薄膜８の結晶構造をＸ線回折（ＸＲＤ）測定したところ、［００１］方位に配向していること、すなわちシリコン単結晶基板４の表面に対して実質的に垂直にｃ軸配向していることが確認できた。

次に、各誘電体薄膜８の表面に、図１Ｂに示すように、０．１ｍｍφのＰｔ製上部電極１０をスパッタリング法により形成し、ｘの値（Ｌａの量）、ビスマス過剰量および本焼成温度の異なる薄膜コンデンサ試料１〜７を作製した。表１にコンデンサ試料１〜７のｘの値（Ｌａの量）、Ｂｉ過剰量、本焼成温度を示す。なお、本実施例においては、希土類元素の含有量に応じて、本焼成の温度およびＢｉ過剰量を、適宜調整した。

得られたコンデンサ試料の温度特性、および室温における電気特性を評価した。温度特性は、静電容量の変化率（静電容量の温度依存性）を測定することにより評価した。室温における電気特性は、誘電損失ｔａｎδ、電界依存性および周波数依存性を測定することにより評価した。

静電容量の変化率（静電容量の温度依存性）
まず、コンデンサ試料について、インピーダンスアナライザー（ＨＰ４１９４Ａ）を用いて、−１２５℃〜＋２５０℃の温度範囲で、測定周波数１ｋＨｚ（ＡＣ２０ｍＶ）の条件で、静電容量Ｃを測定した。次に、２５℃での静電容量（Ｃ_２５℃）に対する、各測定温度における静電容量Ｃの割合（％）を算出し、これを静電容量の変化率とした。すなわち、静電容量の変化率ΔＣ／Ｃは、ΔＣ／Ｃ（％）＝｛（Ｃ−Ｃ_２５℃）／Ｃ_２５℃｝×１００により求めた。測定温度と静電容量の変化率ΔＣ／Ｃとの関係を示すグラフを図４に示す。
なお、温度特性を測定する際には、温度調整用のプローバとして、室温以上の測定では、ＲＥＬ−３２００（Ｃａｓｃａｄｅ Ｍｉｃｒｏｔｅｃｈ社製）を、室温以下の測定においては、ＳＰＩ３８００およびＳＰＡ３００ＨＶ（共にＳＩＩ社製）を使用した。

誘電損失ｔａｎδ
コンデンサ試料について、インピーダンスアナライザー（ＨＰ４１９４Ａ）を用いて、室温（２５℃）、測定周波数１ｋＨｚ（ＡＣ２０ｍＶ）の条件で、誘電損失ｔａｎδ（単位は、％）を測定した。結果を表２、および図６に示す。

静電容量の電界依存性、静電容量の周波数依存性
静電容量の電界依存性（％）は、コンデン試料について、インピーダンスアナライザー（ＨＰ４１９４Ａ）を用いて、室温（２５℃）、測定周波数１ｋＨｚ（ＡＣ２０ｍＶ）の条件で、直流バイアスを０ｋＶ／ｃｍとしたときの静電容量（Ｃ_{０ｋＶ／ｃｍ}）と、直流バイアスを１００ｋＶ／ｃｍとしたときの静電容量（Ｃ_{１００ｋＶ／ｃｍ}）とを測定し、ΔＣ／Ｃ（％）＝１００×（Ｃ_{１００ｋＶ／ｃｍ}−Ｃ_{０ｋＶ／ｃｍ}）／Ｃ_{０ｋＶ／ｃｍ}により算出した。静電容量の電界依存性（％）は、コンデンサ試料のバイアス特性を表す指標であり、０％に近いことが、好ましい。結果を表２、および図７に示す。
静電容量の周波数依存性（％）は、コンデンサ試料について、インピーダンスアナライザー（ＨＰ４１９４Ａ）を用いて、室温（２５℃）、直流バイアスを０ｋＶ／ｃｍとし、測定周波数を１ｋＨｚとしたときの静電容量（Ｃ_１ｋＨｚ）と、測定周波数を１ＭＨｚとしたときの静電容量（Ｃ_１ＭＨｚ）とを測定し、ΔＣ／Ｃ（％）＝１００×（Ｃ_１ＭＨｚ−Ｃ_１ｋＨｚ）／Ｃ_１ｋＨｚにより算出した。静電容量の周波数依存性（％）は、コンデンサ試料の周波数特性を表す指標であり、０％に近いことが、好ましい。結果を表２、および図７に示す。

評価１
図４は、各温度範囲における静電容量の変化率（静電容量の温度依存性）ΔＣ／Ｃを示すグラフであり、ｘの値（Ｌａの量）をｘ＝１．１〜２．０とした試料は、各測定温度範囲において、静電容量の変化率ΔＣ／Ｃが小さく、良好な結果となった。一方、ｘ＝０，１．０とした試料は、静電容量の変化率ΔＣ／Ｃが大きくなる傾向にあった。

また、ｘ＝１．５とした試料は、静電容量の変化率のピークが、−７５℃〜−１００℃付近となり、ｘ＝１．２５とした試料についても、静電容量の変化率のピークが、０℃〜＋２０℃付近となり、両試料とも、キュリー点が室温以下であった。なお、ｘ＝１．１とした試料は、静電容量の変化率のピークが、＋１２５℃〜＋１７５℃付近、ｘ＝１．０とした試料は、静電容量の変化率のピークが、２２５℃〜２５０℃付近であった。

図５に、ｘ＝１．０，１．１，１．２５，１．５とした各試料のキュリー点を示す。図５より、ｘの値（Ｌａの量）が増加するとキュリー点が低くなる傾向があることが確認できた。なお、キュリー点は、静電容量の変化率ΔＣ／Ｃのピーク位置（静電容量の変化率が極大値を示したときの温度）より判断した。

ｘ＝２．０とした試料は、本実施例の測定温度範囲においては、静電容量の変化率のピークが確認できなかった。しかしながら、ｘ＝１．０〜１．５の試料において、ｘの値（Ｌａの量）が増加するとキュリー点が低くなる傾向にあること、およびｘ＝１．２５，１．５の試料においては、キュリー点が室温以下であることから考えると、ｘ＝２．０とした試料のキュリー点も室温以下であると考えられる。また、ｘ＝０とした試料についても、本実施例の測定温度範囲においては、静電容量の変化率のピークが確認できなかったが、上記結果より、そのキュリー点は、本実施例の測定範囲の上限である２５０℃より高い温度であると考えられる。

この結果より、Ｌａの添加量を多くすると、薄膜容量素子用組成物のキュリー点を低くすることができることが確認でき、キュリー点を低くするためには、ｘの値（Ｌａの量）は、ｘ＞１とすることが好ましい。特に、本実施例においては、ｘの値（Ｌａの量）を、さらに好ましくはｘ≧１．２５とすることにより、薄膜容量素子用組成物のキュリー点を室温以下とし、室温において常誘電体とすることができることが確認できた。

評価２
表２にコンデンサ試料のｘの値（Ｌａの量）、Ｂｉ過剰量、本焼成温度、誘電損失ｔａｎδ、電界依存性および周波数依存性の測定結果を示す。

表２および図６より、ｘの値（Ｌａの量）が増加すると誘電損失ｔａｎδが、改善される傾向にあることが確認できた。なお、図６は、ｘの値（Ｌａの量）と、誘電損失ｔａｎδとの関係を示したグラフである。

また、表２および図７より、ｘの値（Ｌａの量）が増加すると、静電容量の電界依存性および周波数依存性が供に、０％に近づき、小さくなる傾向が確認できた。なお、図７は、ｘの値（Ｌａの量）と、電界依存性および周波数依存性との関係を示したグラフである。

上記結果より、ｘの値（Ｌａの量）が増加すると、誘電損失、周波数特性およびバイアス特性が改善されることが確認でき、ｘの値は、１＜ｘ≦２．８であることが好ましく、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４である。

また、本実施例のコンデンサ試料４〜７の誘電体薄膜は、本発明の製造方法により形成したため、薄膜容量素子用組成物のｘの値（Ｌａの量）をｘ＞１とした場合においても、優れた電気特性を有する良好な誘電体薄膜とすることができた。

実施例２
誘電体薄膜８を、化学量論的組成式（Ｂｉ_２ Ｏ_２ ）^２＋（Ｓｒ_２ （Ｂｉ_２−ｘＬａ_ｘ）Ｔｉ_５ Ｏ_１６）^２−で表されるビスマス層状化合物で構成し、本焼成の温度を８５０〜９６０℃とした以外は、実施例１と同様にして、表３に示すような、ｘの値（Ｌａの量）、ビスマス過剰量および本焼成温度の異なる薄膜コンデンサ試料８〜１１を作製した。

なお、本実施例においては、以下に示す方法で、原料溶液を調製し、この原料溶液を使用することにより誘電体薄膜８を形成した。
原料溶液の調製に際して、まず、２−エチルヘキサン酸Ｂｉの２−エチルヘキサン酸溶液と、２−エチルヘキサン酸Ｓｒ、２−エチルヘキサン酸Ｔｉおよび２−エチルヘキサン酸Ｌａのトルエン溶液とを準備した。

次に、２−エチルヘキサン酸Ｂｉを４−ｘモルと、２−エチルヘキサン酸Ｓｒを２モルと、２−エチルヘキサン酸Ｔｉを５モルと、２−エチルヘキサン酸Ｌａをｘ（ｘ＝０，１．０，１．５，２．０）モルとを混合し、数種類の混合溶液を得た。なお、２−エチルヘキサン酸Ｂｉは、化学量論比で混合する場合のモル量に対して１０〜２０ｍｏｌ％過剰に添加した。次に、各混合溶液を（Ｂｉ_２ Ｏ_２ ）^２＋（Ｓｒ_２ （Ｂｉ_２−ｘＬａ_ｘ）Ｔｉ_５ Ｏ_１６）^２−換算で０．１ｍｏｌ／ｌとなるようにトルエンで希釈し、クリーンブース内で、孔径０．２μｍのＰＴＦＥ製シリンジフィルタによって、クリーンルーム内で洗浄済のガラス製容器内に濾過することにより、原料溶液を作製した。

表３に本実施例のコンデンサ試料８〜１１のｘの値（Ｌａの量）、Ｂｉ過剰量、本焼成温度を示す。なお、本実施例においては、希土類元素の含有量に応じて、本焼成の温度およびＢｉ過剰量を、適宜調整した。

本実施例のコンデンサ試料８〜１１について、実施例１と同様に、静電容量の変化率（静電容量の温度依存性）、室温における誘電損失ｔａｎδ、電界依存性および周波数依存性を測定した。

評価３
図８は、本実施例のコンデンサ試料の各温度範囲における静電容量の変化率（静電容量の温度依存性）ΔＣ／Ｃを示すグラフである。図８より、ｘ＝１．５，２．０とした試料は、本実施例の測定温度範囲において、静電容量の変化率ΔＣ／Ｃが小さく、静電容量の温度依存性が低いことが確認できた。一方、ｘ＝０，１．０とした試料は、静電容量の変化率ΔＣ／Ｃが大きく、静電容量の温度依存性が高くなる結果となった。

なお、ｘ＝１．０とした試料は、静電容量の変化率のピークが５０℃付近、すなわちキュリー点が５０℃付近であった。また、ｘ＝０とした試料については、本実施例の測定範囲では、静電容量の変化率のピークが確認できなかったが、測定温度が上昇すると、静電容量の変化率も大きくなる傾向にあることが確認できた。この結果より、ｘ＝０とした試料のキュリー点は、本実施例の測定範囲の上限である２５０℃以上であると考えられる。

ｘ＝１．５とした試料およびｘ＝２．０とした試料は、本実施例の測定温度範囲においては、静電容量の変化率のピーク、すなわち、キュリー点が確認できなかった。しかしながら、ｘ＝１．０とした試料のキュリー点が５０℃付近であること、および実施例１の静電容量の変化率の測定結果より、ｘ＝１．５，２．０とした試料のキュリー点は、本実施例の下限である２５℃より低い温度、すなわち室温以下であると考えられる。

この結果より、本実施例においても、実施例１と同様に、Ｌａの添加量を多くすると、薄膜容量素子用組成物のキュリー点を低くすることができることが確認でき、キュリー点を低くするためには、ｘの値（Ｌａの量）は、ｘ＞１とすることが好ましい。特に、本実施例においては、ｘの値（Ｌａの量）を、さらに好ましくはｘ≧１．５とすることにより、薄膜容量素子用組成物のキュリー点を室温以下とし、室温において常誘電体とすることができることが確認できた。

評価４
表４にコンデンサ試料８〜１１のｘの値（Ｌａの量）、Ｂｉ過剰量、本焼成温度、誘電損失ｔａｎδ、電界依存性および周波数依存性の測定結果を示す。

表４および図９より、ｘの値（Ｌａの量）をｘ＝１．５，２．０とした試料１０，１１は、誘電損失ｔａｎδがそれぞれ０．２７７％、０．１４３％となり、良好な結果となった。一方、ｘ＝１．０とした試料９は、誘電損失ｔａｎδが、５．６４１％と高くなる結果となった。

また、表４および図１０より、ｘの値（Ｌａの量）をｘ＝１．５，２．０とした試料１０，１１は、静電容量の電界依存性および周波数依存性が供に、０％に近い値となり、良好な結果となった。一方、ｘの値（Ｌａの量）をｘ＝０，１．０とした試料８，９は、共に、電界依存性が−１０％以下、周波数依存性が−６％以下となり、周波数特性およびバイアス特性が悪化する傾向にあった。

上記結果より、ｘの値（Ｌａの量）を、好ましくは１＜ｘ≦２．８、より好ましくは１．１≦ｘ≦２．５、さらに好ましくは１．２５≦ｘ≦２．４とすることにより、誘電損失、周波数特性およびバイアス特性が改善されることが確認できた。

なお、本実施例のコンデンサ試料１０〜１１の誘電体薄膜は、実施例１と同様に、本発明の製造方法により形成したため、薄膜容量素子用組成物のｘの値（Ｌａの量）をｘ＞１とした場合においても、優れた電気特性を有する良好な誘電体薄膜とすることができた。

Claims (17)

1. ｃ軸が基板面に対して実質的に垂直に配向しているビスマス層状化合物を有する薄膜容量素子用組成物であって、
   前記ビスマス層状化合物が、組成式：（Ｂｉ_２ Ｏ_２ ）^２＋（Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋１）^２−、またはＢｉ_２ Ａ_ｍ−１ Ｂ_ｍ Ｏ_３ｍ＋３で表され、前記組成式中の記号ｍが５、記号ＡがＳｒおよびＢｉであり、記号ＢがＴｉであり、かつ、
   前記ビスマス層状化合物のＢｉおよび／またはＡの少なくとも一部が、希土類元素としてのＬａで置換されており、
   前記ビスマス層状化合物が、組成式：（Ｂｉ _２ Ｏ _２ ） ^２＋ （Ｓｒ _２ （Ｂｉ _２−ｘ Ｌａ _ｘ ）Ｔｉ _５ Ｏ _１６ ） ^２− で表され、
   ＢｉおよびＡの合計モル数（ｍ＋１−ｘ）に対して、前記Ｌａの置換モル数ｘが、１．５以上２．０以下であり、
   前記ビスマス層状化合物のＢｉが、前記組成式：（Ｂｉ _２ Ｏ _２ ） ^２＋ （Ｓｒ _２ （Ｂｉ _２−ｘ Ｌａ _ｘ ）Ｔｉ _５ Ｏ _１６ ） ^２− に対して、化学量論比で混合する場合のモル量に対して１０〜２０ｍｏｌ％過剰に含有してあることを特徴とする薄膜容量素子用組成物。
2. 前記ビスマス層状化合物のＢｉが、前記組成式：（Ｂｉ _２ Ｏ _２ ） ^２＋ （Ｓｒ _２ （Ｂｉ _２−ｘ Ｌａ _ｘ ）Ｔｉ _５ Ｏ _１６ ） ^２− に対して、化学量論比で混合する場合のモル量に対して２０ｍｏｌ％過剰に含有してある請求項１に記載の薄膜容量素子用組成物。
3. 基板上に、下部電極、誘電体薄膜および上部電極が順次形成してある薄膜容量素子であって、
   前記誘電体薄膜が、請求項１または２に記載の薄膜容量素子用組成物で構成してあることを特徴とする薄膜容量素子。
4. 前記誘電体薄膜の厚さが、１〜１０００ｎｍである請求項３に記載の薄膜容量素子。
5. 基板上に、誘電体薄膜と内部電極薄膜とが交互に複数積層してある薄膜積層コンデンサであって、
   前記誘電体薄膜が、請求項１または２に記載の薄膜容量素子用組成物で構成してあることを特徴とする薄膜積層コンデンサ。
6. 前記誘電体薄膜の厚さが、１〜１０００ｎｍである請求項５に記載の薄膜積層コンデンサ。
7. ｃ軸が基板面に対して実質的に垂直に配向しているビスマス層状化合物を有する高誘電率絶縁膜であって、
   該ビスマス層状化合物が、請求項１または２に記載の薄膜容量素子用組成物で構成してあることを特徴とする高誘電率絶縁膜。
8. 請求項３または４に記載の薄膜容量素子を製造するための方法であって、
   前記下部電極上に、前記誘電体薄膜を形成する際に、
   前記薄膜容量素子用組成物を構成するための溶液を、前記下部電極の表面に塗布し、塗布膜を形成する塗布工程と、
   前記下部電極上の塗布膜を焼成して誘電体薄膜とする焼成工程とを有する薄膜容量素子の製造方法。
9. 前記塗布膜を乾燥させた後に、その乾燥後の塗布膜の上に、さらに別の塗布膜を形成し、その塗布膜を乾燥させる工程を繰り返し、所望の膜厚の塗布膜を得て、その後に、その塗布膜を焼成する請求項８に記載の薄膜容量素子の製造方法。
10. 前記塗布膜を前記下部電極の表面に形成した後、前記塗布膜を乾燥させ、その後に前記塗布膜を、当該塗布膜が結晶化しない温度で仮焼きし、その後に、前記塗布膜を焼成する請求項８に記載の薄膜容量素子の製造方法。
11. 前記塗布膜を乾燥させ、仮焼きした後に、その仮焼き後の塗布膜の上に、さらに別の塗布膜を形成し、その塗布膜を乾燥させて仮焼きする工程を繰り返し、所望の膜厚の塗布膜を得て、その後に、その塗布膜を焼成する請求項８に記載の薄膜容量素子の製造方法。
12. 前記塗布膜を乾燥させ、仮焼きし、その後に焼成する工程を繰り返し、所望の膜厚の誘電体薄膜を得ることを特徴とする請求項８に記載の薄膜容量素子の製造方法。
13. 前記塗布膜を焼成する温度が、前記塗布膜の結晶化温度である５００〜１０００℃である請求項８〜１２のいずれかに記載の薄膜容量素子の製造方法。
14. 前記塗布膜を乾燥させる温度が、室温〜４００℃である請求項９〜１３のいずれかに記載の薄膜容量素子の製造方法。
15. 前記塗布膜を仮焼きする温度が２００〜７００℃である請求項１０〜１３のいずれかに記載の薄膜容量素子の製造方法。
16. 焼成する前での未焼成の前記塗布膜の膜厚を、焼成後での膜厚が２００ｎｍ以下になるように、塗布、乾燥および／または仮焼きを繰り返す請求項８〜１５のいずれかに記載の薄膜容量素子の製造方法。
17. 前記誘電体薄膜を形成した後、前記誘電体薄膜の上に上部電極を形成し、その後に空気中あるいは酸素雰囲気中で熱処理する請求項８〜１６のいずれかに記載の薄膜容量素子の製造方法。

Images