JP4671665B2

JP4671665B2 - 表示装置の作製方法

Info

Publication number: JP4671665B2
Application number: JP2004327383A
Authority: JP
Inventors: 舜平山崎; 慎志前川; 理中村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-11-14
Filing date: 2004-11-11
Publication date: 2011-04-20
Anticipated expiration: 2024-11-11
Also published as: JP2005165300A

Description

本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される液晶表示装置及びその作製方法に関する。

従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の液晶表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。

これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、１回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献１参照。）。
特開平１１−３２６９５１号公報

しかしながら、ガラス基板のサイズは、第５世代で１０００×１２００ｍｍ若しくは１１００×１３００ｍｍへとさらに大型化し、次世代では１５００×１８００ｍｍ若しくはそれ以上のサイズが想定されるにつけ、従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となって来た。

そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在していた。

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な液晶表示装置及びその製造技術を提供することを目的としている。

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とするものである。導電層や絶縁層などを形成するため、選択的にパターンを形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。さらに液滴吐出法により導電体を形成する際、被形成面に対して下地処理を行うことで、密着性の良い導電体を形成することができる。なお。被形成面とは、液滴吐出手段により吐出される組成物が形成される面のことをいう。

本発明による液晶表示装置の作製方法は導電体を液滴吐出法により形成する前に、被形成面に対して下地処理をすることを特徴とする。

本発明による液晶表示装置の作製方法は液滴吐出法により膜形成する前に、
導電性を有する被形成面に対して下地処理をすることを特徴とする。

本発明の液晶表示装置の作製方法は絶縁表面を有する基板上に
第１の電極を形成する第１の工程と、
第１の電極を覆うように第１の絶縁膜を形成する第２の工程と、
第１の絶縁膜上に第１の半導体層を形成する第３の工程と、
第１の半導体層上であって第１の電極と重なるように第２の絶縁膜を形成する第４の工程と、
第２の絶縁膜を覆うようにｎ型の第２の半導体層を形成する第５の工程と、
第１及び第２の半導体層を島状にパターニングする第６の工程と、
第２の半導体層上に第２及び第３の電極を形成する第７の工程と、
第２及び第３の電極をマスクに第２の半導体層をエッチングし分離する第８の工程と、
第３の電極に接するように第４の電極を形成する第９の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。

液晶表示装置の作製方法は絶縁表面を有する基板上に
第１の電極を形成する第１の工程と、
第１の電極を覆うように第１の絶縁膜を形成する第２の工程と、
第１の絶縁膜上に第２の電極を形成する第３の工程と、
第１の絶縁膜及び第２の電極上に第１の半導体層を形成する第４の工程と、
第１の半導体層上であって第１の電極と重なるように第２絶縁膜を形成する第５の工程と、
第２の絶縁膜を覆うようにｎ型の第２の半導体層を形成する第６の工程と、
第１及び第２の半導体層を島状にパターニングする第７の工程と、
第２の半導体層上に第３及び第４の電極を形成する第８の工程と、
第３及び第４の電極をマスクに第２の半導体層をエッチングし分離する第９の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する

液晶表示装置の作製方法は絶縁表面を有する基板上に
第１及び第２の電極を形成する第１の工程と、
第２の電極と一部が重なるように第３の電極を形成する第２の工程と、
第１の電極、第２の電極及び第３の電極上にｎ型の第１の半導体層を形成する第３の工程と、
第１の半導体層を第１の電極と接する半導体層と、第２の電極に接する半導体層とに分離する第４の工程と、
第１の半導体層上に第２の半導体層を形成する第５の工程と、
第２の半導体層上に絶縁膜を形成する第６の工程と、
絶縁膜上であって第１の半導体層が分離された領域上に第４の電極を形成する第７の工程と、
第２の半導体層及び絶縁膜を島状にパターニングする第８の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。

液晶表示装置の作製方法は絶縁表面を有する基板上に
第１の電極を形成する第１の工程と、
第２の電極及び第１の電極と一部が重なる第３の電極を形成する第２の工程と、
第１の電極、第２の電極及び第３の電極上にｎ型の第１の半導体層を形成する第３の工程と、
第１の半導体層を第２の電極と接する半導体層と、第３の電極に接する半導体層とに分離する第４の工程と、
第１の半導体層上に第２の半導体層を形成する第５の工程と、
第２の半導体層上に絶縁膜を形成する第６の工程と、
絶縁膜上であって第１の半導体層が分離された領域上に第４の電極を形成する第７の工程と、
第２の半導体層及び絶縁膜を島状にパターニングする第８の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。

本発明の液晶表示装置の作製方法は電極を液滴吐出法により形成する前に被形成面に対して下地処理をすることを特徴とする。

本発明の液晶表示装置の作製方法は電極に接する膜を液滴吐出法により形成する前に電極に対して下地処理をすることを特徴とする。

液晶表示装置の作製方法は、下地処理として被形成面に光触媒機能を有する物質を形成し、光触媒機能を有する物質に選択的に光を照射して親水性とすること含むことを特徴とする。

液晶表示装置の作製方法は、下地処理は被形成面にプラズマ処理を行って撥液性とすることを含むことを特徴とする。

上述したように、本発明は、ゲート電極層や配線層、及びパターニングの時に利用するマスクを形成する際に液滴吐出法により行うことを特徴としているが、液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することでその目的は達成される。

本発明によれば、液滴吐出法により、配線層やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化した薄膜トランジスタ及びそれを用いた液晶表示装置を得ることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。

図１は本発明に係る液晶表示パネルの構成を示す上面図であり、絶縁表面を有する基板１００上に画素１０２をマトリクス上に配列させた画素部１０１、走査線側入力端子１０３、信号線側入力端子１０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。

画素１０２は、走査線側入力端子１０３から延在する走査線と、信号線側入力端子１０４から延在する信号線とが交差することで、マトリクス状に配設される。画素１０２のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。

ＴＦＴは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ₄、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることが可能である。またＧｅＦ₄を混合させても良い。この珪化物気体をＨ₂、又は、Ｈ₂とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０²⁰ｃｍ^-1以下とすることが望ましく、特に、酸素濃度は５×１０¹⁹／ｃｍ³以下、好ましくは１×１０¹⁹／ｃｍ³以下とする。

図１は、液晶表示パネルが走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する液晶表示パネルの構成を示しているが、図２に示すように、ＣＯＧ（ＣｈｉｐｏｎＧｌａｓｓ）によりドライバＩＣ１０５及び１０６を基板１００上に実装しても良い。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。

また、画素に設けるＴＦＴをＳＡＳで形成する場合には、図３に示すように走査線側駆動回路１０７を基板１００上に形成し一体化することも出来る。なお、保護ダイオード１０８も基板上１００上に一体形成することができる。

パターンの形成に用いる液滴吐出装置の一態様は図２８に示されている。液滴吐出手段１４０１の個々のヘッド１４０３は制御手段１４０４に接続され、それがコンピュータ１４０７で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４０８を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段１４０２で検出し、画像処理手段１４０６にてデジタル信号に変換したものをコンピュータ１４０７で認識して制御信号を発生させて制御手段１４０４に送る。勿論、基板１４００上に形成されるべきパターンの情報は記憶媒体１４０５に格納されたものであり、この情報を基にして制御手段１４０４に制御信号を送り、液滴吐出手段１４０１の個々のヘッド１４０３を個別に制御することができる。さらに、前後左右及び斜め方向のいずれにも動作するヘッドを走査して描画することのできる装置を用いても良く、一つのヘッドから多数の組成物を吐出できる液滴吐出装置を用いても良い。

次に、画素１０２の詳細について、液滴吐出法を用いた作製工程に従い説明する。

（第１の実施の形態）
第１の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法について説明する。

図４（Ｂ）は、基板１００上にゲート電極層と、ゲート電極層と接続するゲート配線層を液滴吐出法で形成する工程を示している。なお、図４（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１３に示すので同時に参照することが出来る。

基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。また、基板に化学機械的研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ）したガラス基板を用いてもよい。

まず、基板上にゲート電極等の導電体を吐出法によって形成する際に密着性を向上させるため、下地処理を行う。

第１の方法としてスパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｖ（バナジウム）、Ｉｒ（イリジウム）、Ｎｂ（ニオブ）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｍｏ（モリブデン）、Ｃｏ（コバルト）又はＲｈ（ロジウム）の金属材料で形成される導電体層を形成することが好ましい。導電体層は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この導電体層は、ゲート電極層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板１００上にゲート電極層を直接形成しても良い。この際ゲート電極にはＡｇ、Ｃｕ、Ａｇ／Ｃｕの積層などを用いると、特に密着性が向上する。

第２の方法として、導電体を形成する領域上に光触媒物質を形成する。光触媒物質は、ゾルゲル法のディップコーティング法、スピンコーティング法、インクジェット法、イオンプレーティング法、イオンビーム法、ＣＶＤ法、スパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマスプレー法、又は陽極酸化法により形成することができる。また複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により光触媒物質を形成する場合、溶媒を除去する必要があるとき、焼成したり、乾燥すればよい。具体的には、所定の温度（例えば、３００℃以上）で加熱すればよく、好ましくは酸素を有する雰囲気で行う。例えば、導電ペーストとしてＡｇを用い、酸素及び窒素を有する雰囲気で焼成を行うと、熱硬化性樹脂などの有機物が分解されるため、有機物を含まないＡｇを得ることができる。その結果、Ａｇ表面の平坦性を高めることができる。

この加熱処理により、光触媒物質は所定の結晶構造を有することができる。例えば、アナターゼ型やルチル−アナターゼ混合型を有する。低温相ではアナターゼ型が優先的に形成される。そのため光触媒物質が所定の結晶構造を有していない場合も加熱すればよい。また塗布法により形成する場合、所定の膜厚を得るために複数回にわたって光触媒物質を形成することもできる。

本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有するＴｉＯ_x結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、アルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触媒活性の高いＴｉＯ_xを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高めにする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯ_xを形成すると好ましい。

このように形成されるＴｉＯ_xは非常に薄膜であっても光触媒機能を有する。

その後、選択的に光照射を行って照射領域を形成するため、光学系を用いて光を集光させる。例えば、レンズにより光を集光させる。そして、ＴｉＯ_xと光とを相対的に移動させることにより、選択的に光照射を行う。その結果、照射領域と、非照射領域を形成することができる。そして照射領域におけるＴｉＯ_xは、親水性を示す。なお光照射時間により、親水性と親油性を共に有する状態にもなりうる。

光としては、ランプ（例えば紫外線ランプ、いわゆるブラックライト）やレーザー光（例えば、発振波長３０８ｎｍのＸｅＣｌエキシマレーザー、発振波長３５１ｎｍのＸｅＦエキシマレーザー、又は発振波長２４８ｎｍのＫｒＦエキシマレーザー等）を用いることができる。特定の波長を発振することができるレーザー光を用いると好ましい。また光はＴｉＯ_xを光触媒活性化させる波長の光であればよく、外光を用いて選択的に光照射を行っても構わない。

本工程は選択的に光照射を行うため、暗室、又は少なくとも光触媒活性化させる波長の光の波長が除去若しくは低減された反応部屋で行う。少なくとも装置自体の反応室を暗室、又は少なくとも光触媒活性化させる波長の光の波長が除去若しくは低減すればよい。

また導電体を形成する領域に、選択的にＴｉＯ_xを形成することにより、全体に光を照射することができる。例えば、インクジェット法、所望の形状のメタルマスクを配置したスピンコーティング法等により選択的にＴｉＯ_xを形成し、その後、ランプやレーザー光等を用いて全体に光を照射すればよい。その結果、選択的に形成されたＴｉＯ_xは親水性となる。

このように選択的にＴｉＯ_xを形成すると、薄膜トランジスタや半導体装置形成後に、外光等からの光が照射され、ＴｉＯ_xが不要に反応することを防止することができる。すなわち、導電膜下以外に形成されるＴｉＯ_x、つまり配線の形成に不要なＴｉＯ_xを除去するため、導電膜をマスクとしたウェットエッチング法、又はドライエッチング法を用いなくて済む。

また全体にＴｉＯ_xを形成した後、保護膜を形成し、保護膜を選択的に除去し、光照射を行うことで、導電体を形成する所望の領域のＴｉＯ_xを親水性とすることもできる。保護膜を選択的に除去する手段としては、ドライエッチング、又はウェットエッチングを用いることができる。また一定のパワー以上でＴｉＯ_xを光触媒活性化させる波長の光の波長を有するレーザー光を用いたレーザアブレーションを用いて、保護膜を除去してもよい。この場合、保護膜の選択的な除去と、ＴｉＯ_xの光触媒活性化を同時に行うことができる。その後、光触媒活性化させる波長を有する光が、ＴｉＯ_xに照射されないようにするため、保護膜は一定のパワー以下であって、光触媒活性化させる波長の光を吸収、又は反射する材料を選択する。すなわち、外光に含まれる光触媒活性化させる波長の光が照射されることを考慮して保護膜を選択する。その結果、反応室間への移動中や製品として使用する間において、ＴｉＯ_xへ光触媒活性化させる波長の光が照射されることを防止できる。また保護膜として用いる材料は、膜厚を制御することにより、光触媒活性化させる光の波長を吸収、又は反射させることができる。更に、保護膜は複数の材料を積層して形成してもよい。その結果、光触媒活性化させる波長の光を広範囲に渡って、吸収又は反射させることができる。

このように、ＴｉＯ_xを選択的に親水性とすることができる。親水性領域の幅は、所望の配線幅とすればよく、該光学系により光の照射領域を絞ればよい。

なお、被形成面への下地処理としてＴｉＯ_x好ましくはＴｉＯ₂を形成し親水性にした後、吐出形成する導電体としてＡｇ、Ｃｕ、Ａｇ／Ｃｕの積層を形成すると特に密着性の向上が図れる。

この処理は下地基板に限らず導電層の形成前後に行うことができる。

第３の方法として、ゲート電極等の被形成面に対してプラズマ処理を行う。例えばゲート電極の被形成面が下地膜である場合には、下地膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。

プラズマ処理は、空気、酸素又は窒素を処理ガスとして用い、圧力が数十Ｔｏｒｒ〜８００Ｔｏｒｒ（１０６４００Ｐａ）、好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（大気圧又は大気圧近傍の圧力）の状態で行う。またプラズマ処理の電源にはＲＦ電源やＡＣ電源を用いることができる。例えば、ＡＣ電源を用い、交流電圧１００Ｖ、周波数１３．５６ＭＨｚ等の条件で電圧を印加し、パワーを変化させてプラズマを発生させる。このとき安定なプラズマを放電するため、電圧幅２〜４μｓｅｃ間隔でパルスを印加する。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。

本実施の形態においては基板上に全体にＴｉＯ₂層を形成した後、保護膜（図示しない）を形成し、保護膜を選択的に除去し、光照射を行うことで、導電体を形成する所望の領域のＴｉＯ₂層を親水性にしている。ＴｉＯ₂層が親水性である領域はＴｉＯ₂層２０５、２０６、２０７で示している（図４（Ａ））。

ＴｉＯ₂層２０５、２０６、２０７上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層２０２、ゲート電極層２０３、容量配線層２０４を形成する（図４（Ｂ））。これらの層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）を組み合わせても良い。特に、ゲート配線層は、低抵抗化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

その後、吐出したドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀（Ａｇ）を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。

液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒が揮発又は化学的に分散剤が除去され、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する（図４（Ｃ）参照。）。特に好ましい形態としては、窒化珪素からなる絶縁体層２０８、酸化珪素からなる絶縁体層２０９、窒化珪素からなる絶縁体層２１０の３層の積層体がゲート絶縁層に相当する。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ゲート配線層２０２、ゲート電極層２０３及び容量配線層２０４に接する第１の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。

次に、半導体層２１１を形成する。半導体層２１１は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるＡＳ、或いはＳＡＳで形成する。

プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ₄若しくはＳｉＨ₄とＨ₂の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ₄をＨ₂で３倍〜１０００倍に希釈して混合気体、若しくはＳｉ₂Ｈ₆とＧｅＦ₄のガス流量比をＳｉ₂Ｈ₆対ＧｅＦ₄を２０〜４０対０．９に希釈した混合気体を用いると、Ｓｉの組成比が８０％以上であるＳＡＳを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層２１１に持たせることが出来るため好ましい。

半導体層２１１上には、絶縁体層２１２をプラズマＣＶＤ法やスパッタリング法で形成する。この絶縁体層２１２は、後の工程で示すように、ゲート電極層と相対して半導体層２１１上に残存させて、チャネル保護層とするものである。緻密な膜で形成し、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層２１１が汚染されることを防ぐ効果を得ることができることが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの希ガスで１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。

以上、これまでの工程において、絶縁体層２０８から絶縁体層２１２までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦＴの特性のばらつきを低減することができる。

次に、絶縁体層２１２上であって、ゲート電極層２０３と相対する位置に、組成物を選択的に吐出して、マスク２１３を形成する（図４（Ｃ）参照。）。マスク２１３は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを公知の溶媒に分散または溶解させたののを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

マスク２１３を利用して、絶縁体層２１２をエッチングして、チャネル保護層として機能する絶縁体層２１４を形成する。マスク２１３を除去して、半導体層２１１及び絶縁体層２１４上にｎ型の半導体層を形成する（図５（Ａ）参照。）。ｎ型の半導体層は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。その後、次に、半導体層上に、マスク２１６を液滴吐出法で形成する。このマスク２１６を利用して、ｎ型の半導体層及び半導体層２１１をエッチングして半導体層２１７とｎ型を有する半導体層２１８を形成する（図５（Ａ）参照。）。なお、図５（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１４に示すので同時に参照する。

続いて、マスク２１６を除去後、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層２１９、２２０を液滴吐出法で形成する（図５（Ｂ）参照。）。また、図５（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１５に示す。図１５で示すように、基板１００の一端から延びる信号配線２２１も形成する。これはソース及びドレイン配線層２１９と電気的に接続するように配設する。この配線層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

次に、ソース及びドレイン配線層２１９、２２０をマスクとして、絶縁体層２１４上のｎ型の半導体層２１８をエッチングして、ソース及びドレイン領域を形成するｎ型の半導体層２２２、２２３を形成する（図５（Ｃ）参照。）。

続いて、ソース及びドレイン配線層２２０と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する画素電極層２２４を形成する。画素電極層２２４は、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて画素電極層を形成しても良い（図６（Ａ）参照。）。なお、図６（Ａ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１６に示すので同時に参照することができる。

以上の工程により、基板１００上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴと画素電極が接続された液晶表示パネル用のＴＦＴ基板１００が完成する。

次に、画素電極層２２４を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁体層２２５を形成する。なお、絶縁体層２２５は、スクリーン印刷法やオフセット印刷法を用いれば、図示するように選択的に形成することができる。その後、ラビングを行う。続いて、シール材２２６を液滴吐出法により画素を形成した周辺の領域に形成する（図６（Ｂ）参照。）。

その後、配向膜として機能する絶縁体層２２７、対向電極として機能する導電体層２２８が設けられた対向基板２２９とＴＦＴ基板１００とをスペーサを介して貼り合わせ、その空隙に液晶層２３０を設けることにより液晶表示パネルを作製することができる（図６（Ｃ）参照。）。シール材２２６にはフィラーが混入されていても良く、さらに対向基板２２９には、カラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式（滴下式）や、対向基板２２９を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いることができる。

ディスペンサ方式を採用した液晶滴下注入法は、シール材２２６で閉ループを形成し、その中に液晶を１回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。

次に、大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により図７に示す領域２３１の絶縁体層２０８〜２１０を除去する（図７参照。）。この処理は、酸素ガスと、水素、ＣＦ₄、ＮＦ₃、Ｈ₂Ｏ、ＣＨＦ₃から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。

続いて、異方性導電体層を介して、ゲート配線層２０２が電気的に接続するように、接続用の配線基板２３２を設ける。配線基板２３２は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、チャネル保護型のスイッチング用ＴＦＴ２３３と容量素子２３４を含む液晶表示パネルが完成する。容量素子２３４は、容量配線層２０４とゲート絶縁層と画素電極層２２４とで形成される。

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に液晶表示パネルを製造することができる。

（第２の実施の形態）
第１の実施の形態では、画素電極層２２４とソース及びドレイン配線層２２０とが直接コンタクトを形成する構成について示したが、他の形態として、この両者の間に絶縁層を介在させても良い。

この場合には、図５（Ｃ）までの工程が終了したら、保護膜として機能する絶縁体層２４０を形成する（図８（Ａ）参照。）。この保護膜は、窒化珪素や酸化珪素の被膜をスパッタリング法やプラズマＣＶＤ法で形成したものを適用すれば良い。絶縁体層２４０に開口部２４１を形成する必要が生じ、該開口部２４１を介して、ソース及びドレイン配線層２２０と画素電極層２２４を電気的に接続させる（図８（Ｂ）参照。）。なお、開口部２４１の形成時には、後に接続端子を貼り付けるために必要な開口部２４２も同時に形成するとよい。その後絶縁層２４４を形成する。

開口部２４１、２４２の形成方法は特に限定されないが、例えば、大気圧のプラズマエッチングにより、選択的に開孔を開けることもできるし、液滴吐出法によりマスクを形成した後、ウエットエッチング処理を行っても良い。また、液滴吐出法により無機シロキサン若しくは有機シロキサン系の被膜を形成して絶縁体層２４０とすれば、開孔を形成する工程は省略可能である。なお、絶縁層２４４は配向膜として用いる。

以上の様にして、図９に示す液晶表示パネルが完成する。

（第３の実施の形態）
第３の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法について説明する。

基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層２０２、ゲート電極層２０３、容量配線層２０４を形成する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層２０８、酸化珪素からなる絶縁体層２０９、窒化珪素からなる絶縁体層２１０の３層の積層体がゲート絶縁膜に相当する。さらに、活性層として機能する半導体層２１１まで形成する。以上の工程は第１の実施の形態と同様である。

半導体層２１１上に、ｎ型の半導体層３０１を形成する（図１０（Ａ）参照。）。次に、ｎ型の半導体層３０１上に、組成物を選択的に吐出してマスク３０２を形成する。続いて、マスク３０２を利用して、半導体層２１１とｎ型の半導体層３０１を同時にエッチングして、半導体層３０３とｎ型の半導体層３０４を形成する。その後、ｎ型の半導体層３０４上に、導電性材料を含む組成物を吐出して、ソース及びドレイン配線層３０５、３０６を形成する（図１０（Ｂ）参照。）。

次に、ソース及びドレイン配線層３０５、３０６をマスクとして、ｎ型の半導体層３０４をエッチングして、ｎ型の半導体層３０７、３０８を形成する。この際、半導体層３０３も少しエッチングされて、半導体層３０９が形成される。続いて、ソース及びドレイン配線層３０６と電気的に接続するように、導電性材料を含む組成物を吐出して、画素電極層３１０を形成する（図１０（Ｃ）参照。）。

次に、配向膜として機能する絶縁体層３１１を形成する。続いて、シール材３１２を形成し、該シール材３１２を用いて、基板１００と、対向電極３１４と配向膜３１３が形成された基板３１５を貼り合わせる。その後、基板１００と基板３１５の間に液晶層３１６を形成する。次に、接続端子３１７を貼り付ける領域を大気圧又は大気圧近傍下でエッチングして露出させ、該接続端子３１７を貼り付けたら、表示機能を有する液晶表示パネルを作製することができる（図１１参照。）。

（第４の実施の形態）
第４の実施の形態では実施の形態１及び２とは異なり画素電極上にドレイン配線が重なる構成のチャネル保護型の薄膜トランジスタを有する液晶表示装置の作製方法について図２９及び図３０を用いて説明する。

第１の実施の形態で説明したように下地処理を行った基板１００上に導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極層２０３、容量配線層２０４を形成する。ここでの基板１００の下地処理としては、まず基板１００上にスパッタ法又はＣＶＤ法により成膜したＴｉ膜１１００をオーブンで焼成しＴｉＯ₂を形成する。その後、導電体を液滴吐出法により吐出形成する領域に選択的に光照射し活性化領域１１０１を形成する。

次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する。ここでは、窒化珪素からなる絶縁体層２０８、酸化珪素からなる絶縁体層２０９の２層の積層体がゲート絶縁層に相当する。もちろん実施の形態１のように窒化珪素、酸化珪素を組み合わせて３層の積層体を用いても良い。その後、導電性材料を含む組成物を吐出して画素電極９００１を形成する（図２９（Ａ））。画素電極９００１は、液滴吐出法を用いて、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。

また、好ましくは、画素電極はスパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いても良い。

続いて活性層として機能する半導体層９００２を形成する（図２９（Ｂ））。半導体層は非晶質半導体を結晶化させた多結晶半導体若しくはＳＡＳ等を用いることができる。その後ゲート電極層２０３に概略重なるように実施の形態１で示した方法を用いて半導体層９００２上にチャネル保護層となる絶縁体層２１４を形成する。（図２９（Ｃ））。その後シランとフォスフィンガスを用いてＣＶＤ法によりｎ型の半導体層９００３を形成し（図２９（Ｄ））、さらに半導体層をパターンニングするマスク２１６を液滴吐出法で形成する（図３０（Ａ））。

続いてマスク２１６を用いてｎ型半導体層９００３及び半導体層９００２をエッチングしパターンニングする。これにより画素電極９００１と分離される（図３０（Ｂ））。その後、導電性材料を含む組成物を液滴吐出法により選択的に吐出し、ソース及びドレイン配線層９００４、９００５を形成しｎ型半導体層９００３と画素電極９００１を導通させる（図３０（Ｃ））。この際ソース及びドレイン配線の密着性を向上させるため、基板の下地処理に用いたようにｎ型半導体層９００３上に下地処理をしてから導電性材料を含む組成物を液滴吐出することにより密着性の有るソースおよびドレイン配線を形成することができる。導電性材料を含む組成物としては、Ａｇ、Ｃｕを含むものを用いることができ、これらの単層若しくはＡｇ／Ｃｕの積層構造の配線を形成しても良い。

続いてソース及びドレイン配線層９００４、９００５をマスクとしてｎ型半導体層９００３をエッチングする（図３０（Ｄ））。以上の工程を経て液晶パネル用のＴＦＴ基板を形成することができる。この液晶パネル用のＴＦＴ基板の上面図を図３７に示す。図３０（Ｄ）に示した液晶パネル用のＴＦＴ基板は点線ＣＤ間の断面図を表しているものである。

なお図２９（Ｃ）を用いて説明したチャネル保護層となる絶縁体層２１４を設けずにソース及びドレイン配線層９００４、９００５をマスクにｎ型半導体層９００３をエッチングし、ｎ型半導体層９００３を分離し、そのまま半導体層の途中までエッチングすることで図３１のような液晶パネル用ＴＦＴ基板を形成することができる。

続いて、第１の実施の形態と同様に、配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したＴＦＴ基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において被形成面に第１の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。

（第５の実施の形態）
第５の実施の形態ではｎ型半導体層が直接及びドレイン配線を介して画素電極と導通している薄膜トランジスタを有する液晶表示装置の作製方法を説明する。

第１の実施の形態で説明したように、ゲート電極層２０３、容量配線層２０４、絶縁体層２０８、絶縁体層２０９を形成した後、半導体層９１０１、絶縁体層２１４を形成する（図３２（Ａ））。これらは、もちろん実施の形態１で示したような下地前処理を行ってから液滴吐出法により形成しても良い。その後半導体層９１０１をパターンニングするためのマスク２１６を液滴吐出法により吐出して形成し（図３２（Ｂ））、マスク２１６を用いて半導体層９１０１をパターンニングする（図３２（Ｂ））。続いてマスクを除去し、Ｎ型半導体層９１０２を形成する（図３２（Ｃ））。その後、導電性材料を含む組成物を液滴吐出法により吐出してソース及びドレイン配線９１０３、９１０４を形成する（図３２（Ｄ））。続いてソース及びドレイン配線９１０３、９１０４を用いてｎ型半導体層９１０２の分離及びパターンニングを行う（図３３（Ａ））。続いてドレイン配線層９１０４と接するように液滴吐出法により導電性材料を含む組成物を吐出し画素電極９１０５を形成する（図３３（Ｂ））。画素電極９１０５は、液滴吐出法を用いて、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。

続いて実施の形態１と同様に配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したＴＦＴ基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。

（第６の実施の形態）
第６の実施の形態として、順スタガ型の薄膜トランジスタを有する液晶表示装置の作製方法を説明する。

第１の実施の形態で説明したように下地処理を行った基板上に導電性材料を含む組成物を液滴吐出法により吐出して、ソース及びドレイン配線層９２０１、９２０２を形成する（図３４（Ａ））。その後、導電性材料を含む組成物を吐出して画素電極９２０３を形成する（図３４（Ｂ））。画素電極形成する際、第１の実施の形態で示した基板の下地処理と同様な方法をドレイン配線層９２０２または基板１００上に施すことで密着性良く形成することができる。その後ｎ型半導体層９２０４を形成し（図３４（Ｃ））続いてｎ型半導体層９２０４をパターンニングするマスク９２０５を液滴吐出法により吐出して形成する（図３４（Ｄ））。このマスクを用いてｎ型半導体層９２０４の分離及びパターニングを行う（図３４（Ｅ））。半導体膜９２０６及びゲート絶縁膜９２０７、９２０８を２層形成する（図３４（Ｆ）、（Ｇ））。もちろんゲート絶縁膜は第１の実施の形態のように３層構造でも良い。その後ｎ型半導体層が分離された上部に位置するゲート絶縁膜９２０８上に導電性材料を含む組成物を吐出して画素電極９２０９を形成する（図３４（Ｈ））。続いて半導体層９２０６をパターニングするマスク９２１０を液滴吐出法により形成し（図３４（Ｉ））、ゲート絶縁膜９２０８、９２０７及び半導体層９２０６をエッチングしパターニングする。

以上の工程を経て液晶パネル用のＴＦＴ基板を形成することができる。この液晶パネル用のＴＦＴ基板の上面図を図３８に示す。図３４（Ｊ）に示した液晶パネル用のＴＦＴ基板は点線ＣＤ間の断面図を表しているものである。

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において吐出先に第１の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。

（第７の実施の形態）
第７の実施の形態として、第６の実施の形態として、ドレイン配線が画素電極に被さった構造の順スタガ型の薄膜トランジスタを有する液晶表示装置の作製方法を説明する。

第１の実施の形態で説明したように下地処理を行った基板上に導電性材料を含む組成物を液滴吐出法により吐出して、画素電極９３０１を形成する（図３５（Ａ））。同様にソース及びドレイン配線層９３０２、９３０３を形成する（図３５（Ｂ））。ドレイン配線層が画素電極に一部重なるように、選択的に形成する。その後、ｎ型半導体層９３０４を形成し、ｎ型半導体層を分離しパターニングするマスク９３０５を液滴吐出法により形成する。（図３５（Ｄ））。このマスクを用いてｎ型半導体層９３０４の分離及びパターニングを行う（図３５（Ｄ））。その後半導体層９３０６及びゲート絶縁膜９３０７、９３０８を２層形成する（図３５（Ｆ）、（Ｇ））。もちろんゲート絶縁膜は第１の実施の形態のように３層構造でも良い。その後ｎ型半導体層が分離された上部に位置するゲート絶縁膜９３０８上に導電性材料を含む組成物を吐出してゲート電極９３０９を形成する（図３５（Ｈ））。続いて半導体層９３０６をパターニングするマスク９３１０を液滴吐出法により形成し（図３５（Ｉ））、ゲート絶縁膜９３０７、９３０８及び半導体層９３０６をエッチングしパターニングし、液晶パネル用ＴＦＴ基板が形成される（図３５（Ｊ））。

以上の工程を経て液晶パネル用のＴＦＴ基板を形成することができる。この液晶パネル用のＴＦＴ基板の上面図を図３９に示す。図３５（Ｊ）に示した液晶パネル用のＴＦＴ基板は図３９の点線ＣＤ間の断面図を表しているものである。

（第８の実施の形態）
第６の実施の形態及び第７の実施の形態において説明した作製方法においてｎ型半導体を設けずに作製した液晶表示装置用のＴＦＴ基板の断面図を図３６（Ａ）、（Ｂ）に示す。

図３６（Ａ）に示す液晶表示用ＴＦＴ基板を作製するには図３４（Ｃ）（Ｄ）（Ｅ）を用いて説明した工程が省略することができ液晶表示装置の作製工程の簡略化が図れる。

図３６（Ｂ）に示す液晶表示用ＴＦＴ基板を作製するには図３５（Ｃ）（Ｄ）（Ｅ）を用いて説明した工程が省略することができ液晶表示装置の作製工程の簡略化が図れる。

第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態及び第８の実施の形態によって作製される液晶表示パネルにおいて、半導体層をＳＡＳで形成することによって、図３で説明したように、走査線側の駆動回路を基板１００上に形成することができる。

図２０は、１〜１５ｃｍ²／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。

図２０において５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。５０１はバッファ回路であり、その先に画素５０２（図３の画素１０２に相当する。）が接続さる。

図２１は、パルス出力回路５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ６０１〜６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。

また、バッファ回路５０１の具体的な構成を図２２に示す。バッファ回路も同様にｎチャネル型のＴＦＴ６２０〜６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。

このような回路を実現するには、ＴＦＴ相互を配線によって接続する必要があり、その場合における配線の構成例を図１２に示す。図１２では、第１の実施の形態と同様に、ゲート電極層２０３、ゲート絶縁層（窒化珪素からなる絶縁体層２０８、酸化珪素からなる絶縁体層２０９、窒化珪素からなる絶縁体層２１０の３層の積層体）、ＳＡＳで形成される半導体層２１７、チャネル保護層を形成する絶縁体層２１４、ソース及びドレインを形成するｎ型の半導体層２２２、２２３、ソース及びドレイン配線層２１９、２２０が形成された状態を示している。この場合、基板１００上には、ゲート電極層２０３と同じ工程で接続配線層１２０１、１２０２、１２０３を形成しておく。そして、接続配線層１２０１、１２０２、１２０３が露出するようにゲート絶縁層の一部をエッチング加工する。ソース及びドレイン配線層２１９、２２０及びそれと同じ工程で形成する接続配線層２３５により適宜ＴＦＴを接続することにより様々な回路を実現することができる。

図２６は走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図２６を参照して説明する。図２６において画素１０２にはＴＦＴ２６０が設けられている。このＴＦＴは第１の実施の形態と同様な構成を有している。

信号線側入力端子部には、保護ダイオード２６１と２６２が設けられている。この保護ダイオードは、ＴＦＴ２６０と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図２６で示す上面図の等価回路図を図２７に示している。

保護ダイオード２６１は、ゲート電極層２５０、半導体層２５１、チャネル保護用の絶縁層２５２、配線層２５３から成っている。保護ダイオード２６２も同様な構造である。この保護ダイオードと接続する共通電位線２５４、２５５はゲート電極層と同じ層で形成している。従って、配線層２５３と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。なお、信号配線層２５６からＴＦＴ２６０のソースに信号を入力する。

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

また、走査線側の入力端子部には、保護ダイオード２６３と、２６４、容量素子２６５が形成されている。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、図３で説明したように、駆動回路と画素との間に設けることもできる。

次に、第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、第６の実施の形態、第７の実施の形態及び第８の実施の形態によって作製される液晶表示パネルにドライバ回路を実装する態様について、図１７〜図１９を参照して説明する。

まず、ＣＯＧ方式を採用した表示装置について、図１７を用いて説明する。基板１００１上には、文字や画像などの情報を表示する画素部１００２、走査側の駆動回路１００３、１００４が設けられる。複数の駆動回路が設けられた基板１００５、１００８は、矩形状に分断され、分断後の駆動回路（以下ＩＣチップと表記）は、基板１００１上に実装される。図１７（Ａ）は複数のＩＣチップ１００７、該ＩＣチップ１００７の先にテープ１００６を実装する形態を示す。図１７（Ｂ）はＩＣチップ１０１０、ＩＣチップ１０１０の先にテープ１００９を実装する形態を示す。

次に、ＴＡＢ方式を採用した表示装置について、図１８を用いて説明する。基板１００１上には、画素部１００２、走査側の駆動回路１００３、１００４が設けられる。図１８（Ａ）は基板１００１上に複数のテープ１００６を貼り付けて、該テープ１００６にＩＣチップ１００７を実装する形態を示す。図１８（Ｂ）は基板１００１上にテープ１００９を貼り付けて、該テープ１００９にＩＣチップ１０１０を実装する形態を示す。後者を採用する場合には、強度の問題から、ＩＣチップ１０１０を固定する金属片等を一緒に貼り付けるとよい。

これらの液晶表示パネルに実装されるＩＣチップは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板１００５、１００８上に複数個作り込むとよい。

つまり、基板１００５、１００８上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ＩＣチップの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、図１７（Ａ）、図１８（Ａ）に示すように、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、図１７（Ｂ）、図１８（Ｂ）に示すように、画素部１００２の一辺と各駆動回路１００３、１００４の一辺とを足した長さに形成してもよい。

ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたＩＣチップを用いると、画素部１００２に対応して実装するのに必要な数が少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。

図１７（Ａ）及び（Ｂ）、図１８（Ａ）及び（Ｂ）において、画素部１００２の外側の領域には、駆動回路が形成されたＩＣチップ１００７又は１０１０が実装される。これらのＩＣチップ１００７又は１０１０は、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素部を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部１００２の端部で数ブロック毎に区分して引出線を形成し、信号線はＩＣチップ１００７又は１０１０の出力端子のピッチに合わせて集められる。

ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、線上とはアスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺の長さと同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。

図１７、図１８では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。

画素部１００２は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域１００２に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ²／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した液晶表示パネルを作製することができる。

なお、図１７、図１８では、第３の実施の形態に従い、半導体層をＳＡＳで形成したＴＦＴを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をＡＳで形成したＴＦＴを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方としてＩＣチップを実装してもよい。

その場合には、走査線側と信号線側で用いるＩＣチップの仕様を異なるものにすることが好適である。例えば、走査線側駆動回路を構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側の駆動回路を構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側の駆動回路のトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、駆動回路を構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。

図１９はＩＣチップをＣＯＧで実装する構成を示し、図２で示す液晶表示パネルの場合に相当する場合を示している。図１９（Ａ）はＴＦＴ基板１００に、ＩＣチップ１０６が異方性導電材を用いて実装された構造を示す。ＴＦＴ基板１００上には画素部１０１、信号線側入力端子１０４（走査線入力端子１０３であっても同様である。）を有している。対向基板２２９はシール材２２６でＴＦＴ基板１００と接着されており、その間に液晶層２３０が形成されている。

信号線側入力端子１０４には、ＦＰＣ８１２が異方性導電材で接着されている。異方性導電材は樹脂８１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子８１４から成り、導電性粒子８１４により信号線側入力端子１０４とＦＰＣ８１２上に形成された配線８１３とが電気的に接続される。ＩＣチップ１０６も、異方性導電材でＴＦＴ基板１００に接着され、樹脂８１１中に混入された導電性粒子８１０により、ＩＣチップ１０６に設けられた入出力端子８０９と信号線側入力端子１０４と電気的に接続される。

また、図１９（Ｂ）で示すように、ＴＦＴ基板１００にＩＣチップ１０６を接着材８１６で固定して、Ａｕワイヤ８１７によりＩＣチップの入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂８１８で封止する。なお、ＩＣチップの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。

ＩＣチップの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すように長尺のＩＣチップで駆動回路を実装することにより、１つの画素部に対して、実装されるＩＣチップの個数を減らすことができる。

以上のようにして、液晶表示パネルに駆動回路を組み入れることができる。

実施例３により作製される液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図２３は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネルには、図１で示すような構成として画素部４０１のみが形成されて走査線側駆動回路４０３と信号線側駆動回路４０２とがＴＡＢ方式により実装される場合と、図２に示すような構成として画素部４０１とその周辺に走査線側駆動回路４０３と信号線側駆動回路４０２とがＣＯＧ方式により実装される場合と、図３に示すようにＳＡＳでＴＦＴを形成し、画素部４０１と走査線側駆動回路４０３を基板上に一体形成し信号線側駆動回路４０２を別途ドライバＩＣとして実装する場合などがあるが、どのような形態としても良い。

その他の外部回路の構成として、映像信号の入力側では、チューナ４０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路４０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路４０７などからなっている。コントロール回路４０７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路４０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ４０４で受信した信号のうち、音声信号は、音声信号増幅回路４０９に送られ、その出力は音声信号処理回路４１０を経てスピーカ４１３に供給される。制御回路４１１は受信局（受信周波数）や音量の制御情報を入力部４１２から受け、チューナ４０４や音声信号処理回路４１０に信号を送出する。

図２４は液晶表示モジュールの一例であり、ＴＦＴ基板１００と対向基板２２９がシール材２２６により固着され、その間に画素部１０１と液晶層２３０が設けられ表示領域を形成している。着色層２７０はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板１００と対向基板２２９の外側には偏光板２７１、２７２が配設されている。光源は冷陰極管２７５と導光板２５９により構成され、回路基板２７４は、フレキシブル配線基板２７３によりＴＦＴ基板１００と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。

図２５この液晶表示モジュールを筐体２３０１に組みこんでテレビ受像機を完成させた状態を示している。液晶表示モジュールにより表示画面２３０３が形成され、その他付属設備としてスピーカ２３０２、２３０４、操作スイッチ２３０５などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

本発明の液晶表示パネルの構成を説明する上面図である。本発明の液晶表示パネルの構成を説明する上面図である。本発明の液晶表示パネルの構成を説明する上面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液層表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の駆動回路の実装方法（ＣＯＧ方式）を説明する図である。本発明の液晶表示装置の駆動回路の実装方法（ＴＡＢ方式）を説明する図である。本発明の液晶表示装置の駆動回路の実装方法（ＣＯＧ方式）を説明する図である。本発明の液晶表示装置において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である。本発明の液晶表示装置において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である（シフトレジスタ回路）。本発明の液晶表示装置において走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である（バッファ回路）。本発明の液晶テレビ受像機の主要な構成を示すブロック図である。本発明の液晶表示モジュールの構成を説明する図である。本発明により完成するテレビ受像機の構成を説明する図である。本発明の液晶表示装置を説明する上面図である。図２６で説明する液晶表示装置の等価回路図である。本発明に適用することのできる液滴吐出装置の構成を説明する図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する断面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の作製方法を説明する上面図である。本発明の液晶表示装置の作製方法を説明する上面図である。

符号の説明

１００基板
１０１画素部
１０２画素
１０３走査線側入力端子
１０４信号線入力側入力端子
１０７走査線側駆動回路
２０１信号配線
２０２ゲート配線層
２０３ゲート電極層
２０４容量配線層
２０５ＴｉＯ₂層
２０６ＴｉＯ₂層
２０７ＴｉＯ₂層
２０８絶縁体層
２０９絶縁体層
２１０絶縁体層
２１１半導体層
２１２絶縁体層
２１３マスク
２１４絶縁体層
２１６マスク
２１７半導体層
２１８半導体層
２１９ソース及びドレイン配線層
２２０ソース及びドレイン配線層
２２１信号配線
２２２半導体層
２２３半導体層
２２４画素電極層
２２５絶縁体層
２２６シール材
２２７絶縁体層
２２８導電体層
２２９対向基板
２３０液晶層
２３１領域
２３２配線基板
２３３スイッチング用ＴＦＴ
２３４容量素子
２３５接続配線層
２４０絶縁体層
２４１開口部
２４２開口部
２５０ゲート電極層
２５１半導体層
２５２絶縁層
２５３配線層
２５４共通電位線
２５５共通電位線
２５６フレキシブル配線基板
２５７回路基板
２５８冷陰極管
２５９導光板
２６０ＴＦＴ
２６１保護ダイオード
２６２保護ダイオード
２７０着色層
２７１偏光板
２７２偏光板
２７３フレキシブル配線基板
２７４回路基板
２７５冷陰極管
３０１半導体層
３０２マスク
３０３半導体層
３０４半導体層
３０５ソース及びドレイン配線層
３０６ソース及びドレイン配線層
３０７半導体層
３０８半導体層
３０９半導体層
３１０画素電極層
３１１絶縁体層
３１２シール材
３１３配向膜
３１４対向電極
３１５基板
３１６液晶層
３１７接続端子
４０１画素部
４０２信号線側駆動回路
４０３走査線側駆動回路
４０４チューナ
４０５映像信号増幅回路
４０６映像信号処理回路
４０７コントロール回路
４０８信号分割回路
４０９音声信号増幅回路
４１０音声信号処理回路
４１１制御回路
４１２入力部
４１３スピーカ
５００パルス出力回路
５０１バッファ回路
５０２画素
６０１ＴＦＴ
６０２ＴＦＴ
６０３ＴＦＴ
６０４ＴＦＴ
６０５ＴＦＴ
６０６ＴＦＴ
６０７ＴＦＴ
６０８ＴＦＴ
６０９ＴＦＴ
６１０ＴＦＴ
６１１ＴＦＴ
６１２ＴＦＴ
６１３ＴＦＴ
６２０ＴＦＴ
６２１ＴＦＴ
６２２ＴＦＴ
６２３ＴＦＴ
６２４ＴＦＴ
６２５ＴＦＴ
６２６ＴＦＴ
６２７ＴＦＴ
６２８ＴＦＴ
６２９ＴＦＴ
６３０ＴＦＴ
６３１ＴＦＴ
６３２ＴＦＴ
６３３ＴＦＴ
６３４ＴＦＴ
６３５ＴＦＴ
８１１樹脂
８１２ＦＰＣ
８１３配線
８１４導電性粒子
８１５樹脂
８１６接着材
８１７ワイヤ
８１８封止樹脂
１００１基板
１００２画素部
１００３駆動回路
１００４駆動回路
１００５基板
１００６テープ
１００７ドライバＩＣ
１００８基板
１００９テープ
１０１０ドライバＩＣ
１１００Ｔｉ膜
１１０１活性化領域
１２０１接続配線層
１２０２接続配線層
１２０３接続配線層
１４００基板
１４０１液滴吐出手段
１４０２撮像手段
１４０３ヘッド
１４０４制御手段
１４０５記憶媒体
１４０６画像処理手段
１４０７コンピュータ
１４０８マーカー
２３０１モジュール筐体
２３０２スピーカ
２３０３表示画面
２３０４スピーカ
２３０５操作スイッチ
９００１画素電極
９００２半導体層
９００３半導体層
９００４ソース及びドレイン配線層
９００５ソース及びドレイン配線層
９１０１半導体層
９１０２半導体層
９１０３ソース及びドレイン配線
９１０４ソース及びドレイン配線
９２０１ソース及びドレイン配線層
９２０２ソース及びドレイン配線層
９２０３画素電極
９２０４半導体層
９２０５マスク
９２０６半導体層
９２０７ゲート絶縁膜
９２０８ゲート絶縁膜
９２０９画素電極
９２１０マスク
９３０１画素電極
９３０２ソース及びドレイン配線層
９３０３ソース及びドレイン配線層
９３０４半導体層
９３０５マスク
９３０６半導体層
９３０７ゲート絶縁膜
９３０８ゲート絶縁膜

Claims

基板上に第１の電極を形成し、
前記第１の電極を覆うように第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の電極を形成し、
前記第１の絶縁膜及び前記第２の電極上に第１の半導体層を形成し、
前記第１の半導体層上であって前記第１の電極と重なるように第２の絶縁膜を形成し、
前記第２の絶縁膜を覆うようにｎ型の第２の半導体層を形成し、
前記第１及び第２の半導体層をエッチングし、
前記第２の半導体層上に、第３の電極と、前記第２の電極に接するように第４の電極と、を形成し、
前記第３及び第４の電極をマスクに前記第２の半導体層をエッチングし分離し、
前記第１乃至第４の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
基板上に第１及び第２の電極を形成し、
前記第２の電極と一部が重なるように第３の電極を形成し、
前記第１の電極、前記第２の電極及び前記第３の電極上にｎ型の第１の半導体層を形成し、
前記第１の半導体層を前記第１の電極と接する半導体層と、前記第２の電極に接する半導体層とに分離し、
前記第１の半導体層上に第２の半導体層を形成し、
前記第２の半導体層上に絶縁膜を形成し、
前記絶縁膜上であって前記第１の半導体層が分離された領域上に第４の電極を形成し、
前記第２の半導体層及び前記絶縁膜をエッチングし、
前記第１乃至第４の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
基板上に第１の電極を形成し、
第２の電極及び前記第１の電極と一部が重なる第３の電極を形成し、
前記第１の電極、前記第２の電極及び前記第３の電極上にｎ型の第１の半導体層を形成し、
前記第１の半導体層を前記第２の電極と接する半導体層と、前記第３の電極に接する半導体層とに分離し、
前記第１の半導体層上に第２の半導体層を形成し、
前記第２の半導体層上に絶縁膜を形成し、
前記絶縁膜上であって前記第１の半導体層が分離された領域上に第４の電極を形成し、
前記第２の半導体層及び前記絶縁膜をエッチングし、
前記第１乃至第４の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第１乃至第４の電極の少なくとも一つを液滴吐出法により形成する前に、被形成面に対して前処理をすることを特徴とする表示装置の作製方法。
請求項４において、
前記前処理として、前記被形成面に光触媒機能を有する物質を形成し、前記光触媒機能を有する物質に選択的に光を照射して、前記被形成面を親水性とすることを特徴とする表示装置の作製方法。
請求項４において、
前記前処理として、前記被形成面にプラズマ処理を行って前記被形成面を撥液性とすることを特徴とする表示装置の作製方法。
請求項１乃至請求項６のいずれか一項において、
前記基板は絶縁表面を有する基板であることを特徴とする表示装置の作製方法。
請求項１乃至請求項７のいずれか一項に記載の表示装置は液晶表示装置であることを特徴とする表示装置の作製方法。