[go: up one dir, main page]

JP4661065B2 - 相補型有機半導体装置 - Google Patents

相補型有機半導体装置 Download PDF

Info

Publication number
JP4661065B2
JP4661065B2 JP2004082912A JP2004082912A JP4661065B2 JP 4661065 B2 JP4661065 B2 JP 4661065B2 JP 2004082912 A JP2004082912 A JP 2004082912A JP 2004082912 A JP2004082912 A JP 2004082912A JP 4661065 B2 JP4661065 B2 JP 4661065B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
voltage control
semiconductor layer
control layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004082912A
Other languages
English (en)
Other versions
JP2005268721A (ja
Inventor
尚男 西川
義宏 岩佐
慎一郎 小林
大志 竹延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004082912A priority Critical patent/JP4661065B2/ja
Priority to US11/085,460 priority patent/US7482623B2/en
Publication of JP2005268721A publication Critical patent/JP2005268721A/ja
Application granted granted Critical
Publication of JP4661065B2 publication Critical patent/JP4661065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、相補型有機半導体装置に関する。
半導体装置として例えば薄膜トランジスタ（ＴＦＴ）は、アクティブマトリックス液晶ディスプレイ等のスイッチィング素子として実用化されており、アモルファスまたは多結晶のシリコンを半導体膜として用いることにより、作製されている。
また、近年ではＴＦＴ用の半導体材料として、有機半導体材料が注目を集めている。有機半導体は、スピンコート法や真空蒸着法といった簡便な成膜法によって容易に薄膜が形成でき、さらに、アモルファスまたは多結晶のシリコンを用いた従来のＴＦＴに比べ、製造プロセス温度を低温化できるという利点がある。プロセス温度の低温化は、耐熱性の低いプラスチック基板上への形成が可能となり、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを生かしたことによる用途の多様化など、多くの効果が期待できる。
しかしながら、これまでの有機半導体材料を用いたＴＦＴの開発では、アモルファスまたは多結晶のシリコンを用いたＴＦＴにおいて行なわれているような、不純物のドーピングによる閾値電圧の制御やチャネルの導電型の制御が困難であり、これが実用化を妨げる要因の一つとなっている。なお、閾値電圧に関する技術としては、Jiyoul Leeらにより報告がなされている（例えば、非特許文献１参照。）が、この技術も、閾値電圧を任意に制御するというものではない。
また、チャネルの導電型の制御については、有機半導体材料を適宜に選択することで、ｎチャネル型の薄膜トランジスタやｐチャネル型の薄膜トランジスタを作り分けているのが現状である。
APPLIED PHYSICS LETTERS, Vol.80, 2925-2927 (2002)
ところで、半導体装置としては、ＩＣチップ内でｎチャネルＭＯＳトランジスタ（ｎＭＯＳ）とｐチャネルＭＯＳトランジスタ（ｐＭＯＳ）とを組み合わせてなる相補型トランジスタ（ＣＭＯＳ）が知られている。この相補型トランジスタは、エンハンスメント型のｎＭＯＳとｐＭＯＳとを直列に接続した構造が基本構造であって、ｎチャネル領域とｐチャネル領域とを備えた構造となっている。
しかし、このような相補型トランジスタを有機半導体材料を用いて作製しようとした場合、前述したように不純物ドーピングの手法を用いることができないため、半導体膜として、ｎチャネル領域用のものとｐチャネル領域用のものとを作り分ける必要があり、したがって製造工程が複雑になり、生産性が低下してしまう。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に有機半導体薄膜を形成する材料を変更しなくても、ｎチャネル領域とｐチャネル領域とを共に作製することが可能であり、さらには、閾値電圧の制御も可能となる相補型有機半導体装置を提供することにある。
本発明の有機半導体膜は、有機半導体層と該有機半導体層にアンバイポーラ特性を付与する電圧制御層とからなっている。
この有機半導体膜によれば、電圧制御層が有機半導体層にアンバイポーラ特性を付与することから、該有機半導体層からなる有機半導体膜がアンバイポーラ特性を有するものとなり、したがって、同一の材料でｎチャネル領域とｐチャネル領域とを共に形成し得るものとなる。また、電圧制御層を適宜に選択することにより、アンバイポーラ特性の付与に加え、閾値電圧の制御も可能となる。
ここで、アンバイポーラ（ambipolar）特性とは、主に有機半導体の研究分野で定義されている言葉であり、キャリアとしてホールが注入されるとｐ型の特性を示し、キャリアとして電子が注入されるとｎ型の特性を示す性質をいう。
なお、本発明においてアンバイポーラ特性を付与するとは、後述するように例えば有機半導体層が本来アンバイポーラ特性を有しているものの、通常の使用形態ではこのアンバイポーラ特性を発現しないものの場合に、電圧制御層を設けることでこの有機半導体層が通常の使用形態でアンバイポーラ特性を発現するようにその電圧−電流特性を変化させた場合にも、本発明では電圧制御層が有機半導体層にアンバイポーラ特性を付与したものと規定している。
本発明の有機半導体装置は、ゲート絶縁膜と有機半導体層とを有してなる有機半導体装置であって、前記ゲート絶縁膜と前記有機半導体層との間に、該有機半導体層にアンバイポーラ特性を付与する電圧制御層を有したことを特徴としている。
この有機半導体装置によれば、電圧制御層が有機半導体層にアンバイポーラ特性を付与することから、該有機半導体層がアンバイポーラ特性を有するものとなり、したがって、同一の材料でｎチャネル領域もｐチャネル領域も共に形成し得るものとなっている。よって、ｎチャネルＭＯＳトランジスタ（ｎＭＯＳ）にもｐチャネルＭＯＳトランジスタ（ｐＭＯＳ）にも、そのチャネル領域形成用の半導体材料を変えることなく同じ材料を用いることで、適用が可能となっている。さらに、相補型トランジスタ（ＣＭＯＳ）についても、チャネル領域ごとに半導体材料を変えることなく、同じ材料を用いることで形成することが可能になる。また、電圧制御層を適宜に選択することにより、閾値電圧の制御も可能となる。
また、前記有機半導体装置においては、前記電圧制御層の厚さは、３ｎｍ以下であるのが好ましい。
このようにすれば、電圧制御層が超薄膜となることにより、トランジスタの構造設計や製造プロセスにおいて、電圧制御層が無い場合とほぼ同じ状態で取り扱うことができ、したがって電圧制御層を設けることによる新たな制約がほとんど発生しない。また、極少量の材料で電圧制御層を形成することができるため、経済的にも有利になる。
また、前記有機半導体装置においては、前記電圧制御層は、前記ゲート絶縁膜または前記有機半導体層の少なくともいずれか一方に化学的に吸着しているのが好ましい。
このようにすれば、化学的に吸着することで、超薄膜でも緻密で強固な膜が形成され、非常に効果的に機能するものとなる。
また、前記有機半導体装置においては、前記電圧制御層は、シラン化合物から形成されているのが好ましい。
シラン化合物は、ゲート絶縁膜として好適に用いられるＳｉＯ２やＡｌ２Ｏ３等の酸化物表面に、または、簡単な親水化処理により親水化された表面に容易に化学吸着して、緻密で強固な超薄膜（単分子膜）を形成することから、前記電圧制御層として特に好適となる。なお、親水化処理とは、例えば表面に水酸基（−ＯＨ）を形成する処理のことである。
また、この有機半導体装置においては、前記シラン化合物は、トリフルオロメチル基を少なくとも一つ有するのが好ましい。
このシラン化合物からなる電圧制御層は、閾値電圧をプラス側にシフトさせるのにも効果的なものとなる。
また、前記有機半導体装置においては、前記有機半導体層は、ペンタセンやオリゴチオフェン等の有機低分子、ポリチオフェン等の有機高分子、フタロシアニン等の金属錯体、Ｃ６０、Ｃ８２、金属内包フラーレン（例えばディスプロシウム（Ｄｙ）を内包したフラーレン（Ｄｙ＠Ｃ８２））等のフラーレン類、及びカーボンナノチューブ類の群から選択される少なくとも１種から形成されていてもよい。
また、前記有機半導体装置においては、有機半導体装置が、有機薄膜トランジスタであってもよい。
このようにすれば、電圧制御層が有機半導体層にアンバイポーラ特性を付与することから、該有機半導体層がアンバイポーラ特性を有するものとなり、したがってこの有機薄膜トランジスタが、同一の材料でｎチャネル領域もｐチャネル領域も共に形成し得るものとなる。よって、この有機薄膜トランジスタはｎ型にもｐ型にも適用可能なものとなる。
また、前記有機半導体装置においては、有機半導体装置が、相補型トランジスタであってもよい。
このようにすれば、電圧制御層が有機半導体層にアンバイポーラ特性を付与することから、該有機半導体層がアンバイポーラ特性を有するものとなり、したがってチャネル領域ごとに半導体材料を変えることなく、同じ材料を用いてこの相補型トランジスタ（ＣＭＯＳ）における半導体層の形成が可能となる。
以下、本発明を詳しく説明する。
［有機薄膜トランジスタ］
図１は、本発明の有機半導体装置を有機薄膜トランジスタに適用した場合の一実施形態を示す図であり、図１中符号１は有機薄膜トランジスタである。この有機薄膜トランジスタ１は、基板１０上にゲート電極１２、ゲート絶縁膜１４をこの順に形成し、さらにゲート絶縁膜１４上にソース電極１６、ドレイン電極１８をそれぞれ形成するとともに、これらソース電極１６とドレイン電極１８との間に、有機半導体膜２１を形成したものである。有機半導体膜２１は、本発明における有機半導体膜の一実施形態となるもので、有機半導体層２０と、該有機半導体層２０にアンバイポーラ特性を付与する電圧制御層２２とからなっており、ゲート絶縁膜１４上に電圧制御層２２、有機半導体層２０の順に形成されたものである。
有機半導体層２０の形成材料としては、特にＣ６０やＣ８２、さらには金属を内包した金属内包フラーレン（例えばディスプロシウム（Ｄｙ）を内包したフラーレン（以下、Ｄｙ＠Ｃ８２と記す））等のフラーレン（Fullerene）類が好適に用いられるが、これ以外にも、ペンタセンやオリゴチオフェン等の有機低分子、ポリチオフェン等の有機高分子、フタロシアニン等の金属錯体、及びカーボンナノチューブ類等も用いられる。
また、このような材料からなる有機半導体層２０に対し、アンバイポーラ特性を付与する電圧制御層２２については、その形成材料としては有機半導体層２０の形成材料に応じて適宜に選択され、使用される。具体的には、有機半導体層２０がフラーレン（Fullerene）類からなる場合、シラン化合物が好適に用いられる。シラン化合物としては、例えば、Ｒ１（ＣＨ２）ｍＳｉＲ２ ｎＸ３−ｎ（ｍは自然数、ｎは１または２）の一般式で表されるシラン化合物が用いられる。このような一般式で表されるシラン化合物において、Ｘをハロゲンまたはアルコキシ基等とすると、ゲート絶縁膜１４として好適に用いられるＳｉＯ２、Ａｌ２Ｏ３等の酸化物表面に容易に化学吸着し、緻密で強固な超薄膜（単分子膜）を形成する。また、この結果、末端基Ｒ１は電圧制御層２２の表面に配置され、したがってフラーレン等からなる有機半導体層２０との化学的親和力も高くなる。また、Ｒ２は、水素、メチル基（−ＣＨ３）等のアルキル基またはその誘導体である。
このような電圧制御層２２において、特にフラーレン類からなる有機半導体層２０にアンバイポーラ特性を良好に付与し得るシラン化合物としては、例えば前記式においてＲ１がメチル基（−ＣＨ３）、あるいはトリフルオロメチル基（−ＣＦ３）であるものが好ましい。また、このような電圧制御層２２は、有機半導体層２０に対してアンバイポーラ特性を付与するのに加えて、有機薄膜トランジスタの閾値電圧を制御する作用も奏する。具体的には、Ｒ１を適宜に変えることにより、有機半導体層２０の閾値電圧特性を制御することができる。
また、このような電圧制御層２２の厚さについては、３ｎｍ以下とするのが好ましい。このように電圧制御層２２を超薄膜にすれば、有機薄膜トランジスタ１の構造設計や製造プロセスにおいて、電圧制御層２２が無い場合とほぼ同じ状態で取り扱うことができ、したがって電圧制御層２２を設けることによる新たな制約がほとんど発生しない。また、極少量の材料で電圧制御層を形成することができるため、経済的にも有利になる。
次に、このような構成からなる有機薄膜トランジスタ１の製造方法を、図２（Ａ）〜（Ｄ）を参照して説明する。
まず、基板１０として、例えばホウ素（Ｂ）、リン（Ｐ）、アンチモン（Ｓｂ）等を不純物として添加したｐ型またはｎ型の単結晶シリコン基板、あるいはガラス基板や石英基板、さらにはポリメチルメタクリレートやポリエーテルスルフォン、ポリカーボネート等のプラスチィック基板を用意する。
本実施形態では、図２（Ａ）に示すように基板１０として不純物がドーピングされた単結晶シリコン基板を用い、これをゲート電極１２とする。
続いて、基板１０（ゲート電極１２）上にゲート絶縁膜１４を、厚さ１００〜８００ｎｍ程度に形成する。このゲート絶縁膜１４の形成方法としては、特に限定されることなく、例えば熱酸化法によって基板表面を酸化し、二酸化シリコン（ＳｉＯ２）を形成してこれをゲート絶縁膜１４としてもよく、また、スパッタリング法や化学的気相成長法（ＣＶＤ法）等の真空成膜法により、ＳｉＯ２やＡｌ２Ｏ３等の絶縁性の膜を形成してこれをゲート絶縁膜１４としてもよい。
次に、図２（Ｂ）に示すようにソース電極１６及びドレイン電極１８を、厚さ５０〜３００ｎｍ程度に形成する。ソース電極１６及びドレイン電極１８の材質については、特に限定されることなく、各種の金属や金属酸化物、及び炭素等を用いることができる。具体的には、有機半導体層２０として例えばフラーレン（Ｃ６０やＣ８２、さらには金属を内包した金属内包フラーレン）を用いた場合、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、インジウム−スズ酸化物（ＩＴＯ）等が好適とされる。このようなソース電極１６及びドレイン電極１８を形成するには、例えば真空成膜法によってゲート絶縁膜１４上に導電性の薄膜を形成し、続いてリソグラフィ技術を用いて得られた薄膜をパターニングすることにより、所定形状のソース電極１６及びドレイン電極１８を得る。
次いで、図２（Ｃ）に示すように電圧制御層２２を、例えば厚さ３ｎｍ以下に形成する。この電圧制御層２２は、前述したように有機半導体層２０にアンバイポーラ特性を付与するためのもので、例えば有機半導体層２０がフラーレン（Fullerene）類からなる場合、Ｒ１（ＣＨ２）ｍＳｉＲ２ ｎＸ３−ｎ（ｍは自然数、ｎは１または２）の一般式で表されるシラン化合物が好適に用いられる。このようなシラン化合物は、特にＸをハロゲンまたはアルコキシ基等とすることにより、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物からなるゲート絶縁膜１４表面に容易に化学的な吸着をなし、緻密で強固な超薄膜（単分子膜）となる。また、末端基Ｒ１が電圧制御層２２の表面に配置されることにより、フラーレン等からなる有機半導体層２０との化学的親和力も高くなる。
前記式からなるシラン化合物として、具体的には、以下の式に示すものが好適に用いられる。
（ａ）ＣＦ３（ＣＨ２）９Ｓｉ（ＯＣ２Ｈ５）３
（ｂ）ＣＨ３（ＣＨ２）７Ｓｉ（ＯＣ２Ｈ５）３
このようなシラン化合物は、有機半導体層２０に対してアンバイポーラ特性を付与するのに加えて、有機半導体層２０の閾値電圧特性を制御する作用も奏する。
このような電圧制御層２２の形成方法としては、特に限定されることなく、例えばＣＶＤ法等の気相法を採用することもでき、また、スピンコート法やディッピング法等の液相法を採用することもできる。また、マスク蒸着法等により、成膜とパターニングとを同時に行うようにしてもよい。
なお、電圧制御層２２を形成する前に、少なくともその下地（ここでは、ゲート絶縁膜１４）となる表面を親水化処理し、電圧制御層２２を形成する材料が下地表面に容易に化学的に吸着するようにしてもよい。親水化処理方法としては、例えば波長１５０〜２００ｎｍの真空紫外光や、酸素（Ｏ２）プラズマを利用する方法が採用可能である。
また、電圧制御層２２を形成した後、エタノールや２−プロパノール等のアルコール類、または超純水などを用いてリンスを行うことにより、不要な吸着物を除去するようにしてもよい。
なお、電圧制御層２２は、所望のトランジスタ特性が得られるのであれば、ゲート絶縁膜１４と有機半導体層２０との間の一部の領域にのみ形成されていればよく、全領域に形成されていなくてもよい。また、得られるトランジスタ特性に問題が無ければ、絶縁膜１４と有機半導体層２０との間以外の場所、例えば、ソース電極１６上やドレイン電極１８上にも形成されていてもよい。
次に、図２（Ｄ）に示すように、有機半導体層２０を、電圧制御層２２に接するようにしてゲート電極１２（基板１０）上に形成する。この有機半導体層２０としては、前述したようにＣ６０やＣ８２、さらには金属を内包した金属内包フラーレン（例えばＤｙ＠Ｃ８２））等のフラーレン（Fullerene）類が好適に用いられるが、これ以外にも、ペンタセンやオリゴチオフェン等の有機低分子、ポリチオフェン等の有機高分子、フタロシアニン等の金属錯体、及びカーボンナノチューブ類等を用いることもできる。
この有機半導体層２０の成膜方法としては、特に限定されることなく、分子線蒸着法（ＭＢＥ法）等の蒸着法やスピンコート法、キャスト法等が採用可能である。また、成膜後のパターニングについても、特に限定されることなく、リソグラフィ法やインクジェット法等が採用可能である。
このようにして得られた有機薄膜トランジスタ１にあっては、電圧制御層２２が有機半導体層２０にアンバイポーラ特性を付与していることから、これら電圧制御層２２と有機半導体層２０とからなる有機半導体膜２１が、アンバイポーラ特性を有するものとなっている。したがって、この有機半導体膜２１が同一の材料でｎチャネル領域にもｐチャネル領域にもなることから、本実施形態の有機薄膜トランジスタ１は、チャネル領域形成用の有機半導体材料を変えることなく、同じ材料を用いることで、ｎチャネルＭＯＳトランジスタ（ｎＭＯＳ）にも、またｐチャネルＭＯＳトランジスタ（ｐＭＯＳ）にも形成が可能となっている。したがって、ｎＭＯＳとｐＭＯＳとで有機半導体材料を使い分ける必要がないことなどから、製造工程が単純化され、これによって生産性の向上が図られたものとなる。
また、このような有機薄膜トランジスタ１に用いられる有機半導体膜２１にあっても、これがｎチャネル領域にもｐチャネル領域にもなることから、これを用いた半導体素子の生産性を向上し得るものとなる。
［実験例］
有機半導体膜２１のアンバイポーラ特性について、有機半導体層２０として（Ｄｙ＠Ｃ８２）を用いた例に基づいて説明する。
まず、図１に示した有機薄膜トランジスタ１を以下のようにして構成し、実施例品とした。
基板１０としてＮ型の単結晶シリコン基板を用い、これをそのままゲート電極１２とした。この基板１０（１２）上に熱酸化膜を、厚さ３００ｎｍに形成してゲート絶縁膜１４とし、さらにその上に、金（Ａｕ）を用いてソース電極１６、ドレイン電極１８をそれぞれ形成した。これらソース電極１６、ドレイン電極１８の厚さは共に１００ｎｍとした。次いで、露出したゲート絶縁膜１４上に、下記の二種類のシラン化合物（ａ）、（ｂ）をそれぞれ用いて、二種類の電圧制御層２２をそれぞれＣＶＤ法によって形成した。
（ａ）ＣＦ３（ＣＨ２）９Ｓｉ（ＯＣ２Ｈ５）３
（ｂ）ＣＨ３（ＣＨ２）７Ｓｉ（ＯＣ２Ｈ５）３
次いで、これら電圧制御層２２上に、（Ｄｙ＠Ｃ８２）を分子線蒸着法（ＭＢＥ法）で成膜し、その後これをパターニングすることにより、有機半導体層２０を形成した。成膜条件としては、成長時の真空度を１×１０−９ｔｏｒｒ、蒸着速度を０．１５Ａ／ｓ、基板温度を９０℃とした。
また、比較のため、電圧制御層２２を形成せず、ゲート絶縁膜１４上に直接（Ｄｙ＠Ｃ８２）を成膜し、パターニングして有機半導体層２０を形成した有機薄膜トランジスタも用意した。
これら二種類の実施例品と一種類の比較品について、ソース・ドレイン電圧（ＶＤ）を８０Ｖに設定した時の、ドレイン電流（ＩＤ）とゲート電圧（ＶＧ）との関係を図３に示す。なお、図３では、縦軸をＩＤの対数にとって示している。また、図３中において、電圧制御層２２として前記化学式（ａ）に示すものを用いた実施例品は（ａ）とし、化学式（ｂ）に示すものを用いた実施例品は（ｂ）として記した。また、比較品は（ｃ）として記した。
図３に示すように、電圧制御層２２を形成しない比較品（ｃ）では、ｎ型、ノーマリーオン状態のＦＥＴとして挙動するのに対し、電圧制御層２２を形成した実施例品（ａ）、（ｂ）では、ＩＤはＶＧの減少によって低下するものの、あるＶＧを超えると、再びＩＤが上昇するようになる。すなわち、比較品（ｃ）では、少なくとも測定したＶＧの範囲ではアンバイポーラ特性が見られないものの、実施例品は、通常の使用電圧範囲においてアンバイポーラ特性を発現するものとなっている。
このように、（Ｄｙ＠Ｃ８２）を図１中の有機半導体層２０とする薄膜電界効果トランジスタ（ＦＥＴ）（有機薄膜トランジスタ１）は、（Ｄｙ＠Ｃ８２）に電圧制御層２２を設けていない状態（比較品）では、ｎ型、ノーマリーオン状態のＦＥＴとなり、したがってＶｔｈ（閾値電圧）は負で大きな値を示す。（なお、この起源については、（Ｄｙ＠Ｃ８２）分子はそのＨＯＭＯ−ＬＵＭＯギャップが非常に小さいため、キャリアを入れないＶＧ＝０Ｖのときでも熱励起によって伝導が起っているからである）。
そのため、例えばｎ型ＦＥＴを例にすると、このｎ型ＦＥＴにおけるＩＤ−ＶＤ特性より、ＶＧ＝０Ｖを基準に、ＶＧ＞０なら図４（Ａ）に示すようにＩＤの増幅が起こる。
一方、ＶＧ＜０では、電子の伝導層にホールを入れるため、図４（Ｂ）に示すようにＩＤは有限であるものの、ＶＧの減少によってＩＤが抑制される。しかしながら、（Ｄｙ＠Ｃ８２）分子はそのＨＯＭＯ−ＬＵＭＯギャップが非常に小さいため、ＶＧを非常に小さく（負に大きく）していくと、価電子帯によるホール伝導が起こる。この場合、ＩＤはＶＧの減少によって消滅するが、前述したように有機半導体層２０に電圧制御層２２を設けて（接合して）おくことにより、得られた有機半導体膜２１は、図３に示したようにあるＶＧを超えると再びＩＤが上昇し、アンバイポーラ特性を発現するようになる。
このような現象が起こる原因は、電圧制御層２２のどのような作用によるかは不明ではあるものの、電圧制御層２２と（Ｄｙ＠Ｃ８２）とからなる有機半導体膜２１の小さなギャップが原因で、ホール伝導が起きるものと考えられる。
また、これら二種類の実施例品について、ＶＤ＞０ＶとＶＤ＜０Ｖの場合のドレイン電流（ＩＤ）とドレイン電圧（ＶＤ）の関係を図４及び図５にそれぞれ示す。図４（ａ）及び図５（ａ）から、ＶＧが０Ｖから大きくなるに従ってＩＤが増幅し、これら二種類の実施例品は、ｎ型としての特性を有していることがわかる。また、図４（ｂ）及び図５（ｂ）から、ＶＧが−１１０Ｖから小さく（負の方向に大きく）なるに従ってＩＤが増幅し、これら二種類の実施例品は、ｐ型としての特性も有していることがわかる。
このように前記の（Ｄｙ＠Ｃ８２）は、電圧制御層２２が無い状態では図３に示した（負側の）電圧範囲でアンバイポーラ特性を発現するには至っていないものの、前述したようにＶＧを非常に小さく（負の方向に大きく）していくと、価電子帯によるホール伝導が起こることから、通常の使用形態を越えた低い（負の方向に大きい）電圧範囲でアンバイポーラ特性を発現する可能性がある。しかしながら、本発明における電圧制御層２２は、このように通常の使用形態でアンバイポーラ特性を発現しないもの（有機半導体層２０）について、電圧制御層２２を設けることでこの有機半導体層２０を通常の使用形態でアンバイポーラ特性が発揮されるようにその電圧−電流特性を変化させている。したがって、本発明ではこのような場合にも、電圧制御層２２が有機半導体層２０にアンバイポーラ特性を付与したものと規定している。
また、これら電圧制御層２２は、有機半導体層２０にアンバイポーラ特性を付与するのに加えて、有機半導体層２０（有機半導体膜２１）の閾値電圧を制御する作用も有している。以下に、この作用について、有機半導体層２０としてフラーレン（Ｃ６０）を用いた例に基づいて説明する。
まず、図１に示した有機薄膜トランジスタ１を以下のようにして構成し、実施例品とした。
基板１０としてｎ型の単結晶シリコン基板を用い、これをそのままゲート電極１２とした。この基板１０（１２）上に熱酸化膜を、厚さ３００ｎｍに形成してゲート絶縁膜１４とし、さらにその上に、金（Ａｕ）を用いてソース電極１６、ドレイン電極１８をそれぞれ形成した。これらソース電極１６、ドレイン電極１８の厚さは共に１００ｎｍとした。次いで、露出したゲート絶縁膜１４上に、下記の二種類のシラン化合物（ａ）、（ｂ）をそれぞれ用いて、二種類の電圧制御層２２をそれぞれＣＶＤ法によって形成した。
（ａ）ＣＦ３（ＣＨ２）９Ｓｉ（ＯＣ２Ｈ５）３
（ｂ）ＣＨ３（ＣＨ２）７Ｓｉ（ＯＣ２Ｈ５）３
次いで、これら電圧制御層２２上に、フラーレン（Ｃ６０）を分子線蒸着法（ＭＢＥ法）で成膜し、その後これをパターニングすることにより、有機半導体層２０を形成した。成膜条件としては、成長時の真空度を１×１０−９ｔｏｒｒ、蒸着速度を０．１５Ａ／ｓ、基板温度を９０℃とした。
これら二種類の実施例品について、ソース・ドレイン電圧（ＶＤ）を８０Ｖに設定した時の、ドレイン電流（ＩＤ）とゲート電圧（ＶＧ）との関係を図６に示す。なお、図６では、縦軸をＩＤのルートにとって示している。また、図６中において、電圧制御層２２として前記化学式（ａ）に示すものを用いた実施例品は（ａ）とし、化学式（ｂ）に示すものを用いた実施例品は（ｂ）として記した。
図６に示すように、シラン化合物を（ａ）、（ｂ）の順に見ると、特性が左にシフトしていくことが分かる。すなわち、グラフ中の直線部を左側に外挿した破線と横軸（ＩＤが０の軸）との交点が、閾値電圧（Ｖth）となる。そして、これらＶｔｈは、（ａ）、（ｂ）の順で小さくなることが分かった。このことは、電圧制御層２２により、フラーレン（Ｃ６０）からなる有機半導体層２０を用いて作製した薄膜トランジスタ（Ｃ６０−ＴＦＴ）の、Ｖｔｈを制御することができることを示している。
［相補型トランジスタ］
次に、本発明の有機半導体装置の他の実施形態として、本発明の有機半導体装置を相補型トランジスタ（ＣＭＯＳ）に適用した場合の実施形態を説明する。
図７は、本発明の有機半導体装置としての相補型トランジスタ（ＣＭＯＳ）を示す図であり、図７中符号３０は相補型トランジスタである。この相補型トランジスタ３０は、基板４０上にゲート電極４２、ゲート絶縁膜４４をこの順に形成し、さらにゲート絶縁膜４４上にソース電極４６、ドレイン／ソース電極４８、ドレイン電極５０をそれぞれ形成するとともに、ソース電極４６とドレイン／ソース電極４８との間に有機半導体層５２を形成し、ドレイン／ソース電極４８とドレイン電極５０の間に有機半導体膜５４を形成したものである。ドレイン／ソース電極４８は、ソース電極４６、有機半導体層５２に対してはドレイン電極として作用し、ドレイン電極５０、有機半導体膜５４に対してはソース電極として作用する。有機半導体膜５４は、本発明における有機半導体膜の一実施形態となるもので、有機半導体層５２と、該有機半導体層５２にアンバイポーラ特性を付与する電圧制御層５６とからなっており、ゲート絶縁膜４４上に電圧制御層５６、有機半導体層５２の順に形成されたものである。
このような構成からなる相補型トランジスタ３０において、有機半導体層５２の形成材料としては、図１に示した有機薄膜トランジスタ１の場合と同様に、特にＣ６０やＣ８２、さらには金属を内包した金属内包フラーレン（例えばディスプロシウム（Ｄｙ）を内包したフラーレン（以下、Ｄｙ＠Ｃ８２と記す））等のフラーレン（Fullerene）類が好適に用いられる。
また、このような材料からなる有機半導体層５２に対し、アンバイポーラ特性を付与する電圧制御層５６についても、前述した場合と同様、Ｒ１（ＣＨ２）ｍＳｉＲ２ ｎＸ３−ｎ（ｍは自然数、ｎは１または２）の一般式で表されるシラン化合物が好適に用いられる。
また、このような構成の相補型トランジスタ３０を製造するには、まず、図８（Ａ）に示すように例えばホウ素（Ｂ）、リン（Ｐ）、アンチモン（Ｓｂ）等を不純物として添加したｐ型またはｎ型の単結晶シリコン基板、あるいはガラス基板や石英基板、さらにはポリメチルメタクリレートやポリエーテルスルフォン、ポリカーボネート等のプラスチィック基板を用意する。本実施形態では、図８（Ａ）に示すように基板４０として単結晶シリコン基板を用い、その表層部に不純物をドーピングしてこれをゲート電極４２とする。
続いて、図８（Ｂ）に示すように基板１０（ゲート電極１２）上にゲート絶縁膜４４を、厚さ１００〜８００ｎｍ程度に形成する。このゲート絶縁膜４４の形成方法としては、例えば熱酸化法によって基板表面を酸化し、二酸化シリコン（ＳｉＯ２）を形成してこれをゲート絶縁膜４４としてもよく、また、スパッタリング法や化学的気相成長法（ＣＶＤ法）等の真空成膜法により、ＳｉＯ２やＡｌ２Ｏ３等の絶縁性の膜を形成してこれをゲート絶縁膜４４としてもよい。
次に、図８（Ｃ）に示すようにソース電極４６、ドレイン／ソース電極４８、及びドレイン電極５０を、厚さ５０〜３００ｎｍ程度に形成する。ソース電極１６及びドレイン電極１８の材質については、各種の金属や金属酸化物、及び炭素等を用いることができる。具体的には、有機半導体層２０として例えばフラーレン（Ｃ６０やＣ８２、さらには金属を内包した金属内包フラーレン）を用いた場合、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、インジウム−スズ酸化物（ＩＴＯ）等が好適とされる。このようなソース電極４６、ドレイン／ソース電極４８、及びドレイン電極５０を形成するには、例えば真空成膜法によってゲート絶縁膜４４上に導電性の薄膜を形成し、続いてリソグラフィ技術を用いて得られた薄膜をパターニングすることにより、所定形状のソース電極４６、ドレイン／ソース電極４８、及びドレイン電極５０を得る。
次いで、図８（Ｄ）に示すように電圧制御層５６を、例えば厚さ３ｎｍ以下に形成する。この電圧制御層５６は、前述したように有機半導体層５２にアンバイポーラ特性を付与するためのもので、例えば有機半導体層５２がフラーレン（Fullerene）類からなる場合、Ｒ１（ＣＨ２）ｍＳｉＲ２ ｎＸ３−ｎ（ｍは自然数、ｎは１または２）の一般式で表されるシラン化合物が好適に用いられる。このようなシラン化合物は、特にＸをハロゲンまたはアルコキシ基等とすることにより、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物からなるゲート絶縁膜４４表面に容易に化学的な吸着をなし、緻密で強固な超薄膜（単分子膜）となる。また、末端基Ｒ１が電圧制御層５６の表面に配置されることにより、フラーレン等からなる有機半導体層５２との化学的親和力も高くなる。
本実施形態では、前記式からなるシラン化合物として、前記の式（ａ）に示したもの［ＣＦ３（ＣＨ２）９Ｓｉ（ＯＣ２Ｈ５）３］を用いている。
このシラン化合物は、有機半導体層５２に対してアンバイポーラ特性を付与するのに加えて、有機半導体層５２の閾値電圧特性を制御する作用も奏する。
このような電圧制御層５６の形成方法としては、特に限定されることなく、例えばＣＶＤ法等の気相法を採用することもでき、また、スピンコート法やディッピング法等の液相法を採用することもできる。また、マスク蒸着法等により、成膜とパターニングとを同時に行うようにしてもよい。
なお、図１に示した有機薄膜トランジスタ１の場合と同様、電圧制御層５６を形成する前に少なくともその下地（ここでは、ゲート絶縁膜４４）となる表面を親水化処理するのが好ましく、さらに、電圧制御層５６の形成後に、リンスを行って不要な吸着物を除去してもよい。
また、電圧制御層５６は、所望のトランジスタ特性が得られるのであれば、ゲート絶縁膜４４と有機半導体層５２との間の一部の領域にのみ形成されていればよく、全領域に形成されていなくてもよい。また、得られるトランジスタ特性に問題が無ければ、絶縁膜４４と有機半導体層５２との間以外の場所、例えば、ドレイン／ソース電極４８上やドレイン電極５０上にも形成されていてもよい。
次に、図８（Ｅ）に示すように、有機半導体層５２を、少なくともソース電極４６とドレイン／ソース電極４８との間と、ドレイン／ソース電極４８とドレイン電極５０との間に形成する。すなわち、有機半導体層５２を成膜することにより、ソース電極４６とドレイン／ソース電極４８との間に有機半導体層５２を形成すると同時に、ドレイン／ソース電極４８とドレイン電極５０の間の前記電圧制御層５６上に、有機半導体層５２を形成する。これにより、特にドレイン／ソース電極４８とドレイン電極５０の間に、本発明における有機半導体膜５４を形成する。また、有機半導体層５２を成膜後、必要に応じてパターニングを行うことにより、不要な部分の有機半導体層５２を除去してもよい。
この有機半導体層５２の成膜方法としては、分子線蒸着法（ＭＢＥ法）等の蒸着法やスピンコート法、キャスト法等が採用可能である。また、成膜後のパターニングについても、特に限定されることなく、リソグラフィ法やインクジェット法等が採用可能である。また、マスク蒸着法等により、成膜とパターニングとを同時に行うようにしてもよい。
このようにして得られた相補型トランジスタ３０にあっては、二つの有機半導体層５２からなるチャネル領域として、一方のみに電圧制御層５６を設け、これに接する有機半導体層５２に対してアンバイポーラ特性を付与するようにしている。
これにより、電圧制御層５６を設けない側の有機半導体層５２では、ｎ型でエンハンスメント型のＦＥＴとなるのに対し、電圧制御層５６を設けた側の有機半導体層５２（有機半導体膜５４）では、アンバイポーラ特性が付与されたことでｐ型でエンハンスメント型のＦＥＴとなる。
図９に、電圧制御層５６を設けない側のフラーレン（Ｃ６０）からなる有機半導体層５２（図９のグラフ中ではUuntreatedとして示す）と、電圧制御層５６を設けた側のフラーレン（Ｃ６０）からなる有機半導体層５２（図９のグラフ中ではF-SAMsとして示す）との、ＩＤ−ＶＧ特性を示す。図９に示すように、フラーレン（Ｃ６０）からなる有機半導体層５２はｎ型でエンハンスメント型の特性を有するものの、電圧制御層５６が設けられたことでアンバイポーラ特性が付与されると、ＶＤが負の範囲ではｐ型でエンハンスメント型の特性を呈するようになる。したがって、この相補型トランジスタ３０にあっては、多少のずれはあるものの、＋４０Ｖ、−４０Ｖでｏｎ、ｏｆｆの２つの状態をとれることが分かる。
すなわち、この相補型トランジスタ３０は、模式的に示すと図１０に示すように、Ｖｉｎが＋４０Ｖ、−４０Ｖのときに二つのＦＥＴがｏｎ、ｏｆｆの状態をとる。したがって、この相補型トランジスタ３０による回路では、０（アース）Ｖと有限電圧が入力信号でないことに注意が必要となる。しかしながら、図１１に示すような回路図で、例えば、high-＞４０Ｖ、low-＞−４０ＶのＶｉｎ、Ｖｃｃ＝４０Ｖ、アースを−４０Ｖにすれば、Ｖｏｕｔを反転することができる。なお、図１１図中の（Uuntreated）は電圧制御層５６を設けていない側の有機半導体層５２を示し、（F-SAM）は電圧制御層５６を設けた側の有機半導体層５２（有機半導体膜５４）を示している。
したがって、図９に示した方形波（Ｖｍａｘ＝４０Ｖ、Ｖｍｉｎ＝−４０Ｖ）を反転することができ、有機物半導体がフラーレンのみ、電圧制御膜として前記（ａ）で示したシラン化合物を部分的にパターニングすることで、ＮＯＴ回路を実現することができる。
よって、このような相補型トランジスタ３０にあっては、電圧制御層５６が有機半導体層５２にアンバイポーラ特性を付与することから、この有機半導体層５２がアンバイポーラ特性を有するものとなり、したがってチャネル領域ごとに半導体材料を変えることなく、同じ材料を用いて各半導体層（チャネル領域）を形成することができる。そして、このようにｎＭＯＳ部分とｐＭＯＳ部分とで有機半導体材料を使い分ける必要がないことなどから、製造工程が単純化され、これによって生産性の向上が図られたものとなる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、本発明の有機半導体装置を有機薄膜トランジスタに適用する場合に、図１に示した構成に代えて、図１２に示すように有機半導体層２０の上に電圧制御層２２を設け、さらにその上にゲート絶縁膜１４を介してゲート電極１２を設けるようにしてもよい。この場合、図１の構造に比べて基板の自由度が大きいという利点がある。
また、図１３に示すように、ソース電極１６、ドレイン電極１８を、有機半導体膜２０の上に設けてもよい。この場合、図１の構造に比べて有機半導体層２０が、ソース電極１６、ドレイン電極１８の影響を受けにくいため、キャリアの移動度が高くなるという利点がある。
本発明の有機薄膜トランジスタの概略構成を示す断面図である。 （Ａ）〜（Ｄ）は図１に示した有機薄膜トランジスタの製造工程図である。 ドレイン電流とゲート電圧との関係を示すグラフである。 （Ａ）、（Ｂ）はドレイン電流とドレイン電圧の関係を示すグラフである。 （Ａ）、（Ｂ）はドレイン電流とドレイン電圧の関係を示すグラフである。 ドレイン電流とゲート電圧との関係を示すグラフである。 本発明の相補型トランジスタの概略構成を示す断面図である。 （Ａ）〜（Ｅ）は図７に示した相補型トランジスタの製造工程図である。 ドレイン電流とゲート電圧との関係を示すグラフである。 ドレイン電流とゲート電圧との関係を模式的に示すグラフである。 相補型トランジスタによる回路図である。 本発明の有機薄膜トランジスタの変形例の概略構成を示す断面図である。 本発明の有機薄膜トランジスタの変形例の概略構成を示す断面図である。
符号の説明
１…有機薄膜トランジスタ（有機半導体装置）、１０、４０…基板、
１２、４２…ゲート電極、１４、４４…ゲート絶縁膜、１６、４６…ソース電極、
１８、５０…ドレイン電極、２０、５２…有機半導体層、２１、５４…有機半導体膜、 ２２、５６…電圧制御層、３０…相補型トランジスタ（有機半導体装置）、
４８…ドレイン／ソース電極

Claims (4)

  1. 第１のチャネル領域となる第１の有機半導体層を含み、第１の導電型を有する第１の有機トランジスタと、
    第２のチャネル領域となる第２の有機半導体層を含み、アンバイポーラ特性を有する第２の有機トランジスタと、
    を含み、
    前記第１の有機トランジスタ及び前記第２の有機トランジスタのうち、前記第２の有機トランジスタのみ電圧制御層を含み、前記電圧制御層は前記第２の有機半導体層に接し、
    前記第１の有機半導体層及び前記第２の有機半導体層はフラーレン類からなり、同一の材料を用いて形成され、前記電圧制御層はシラン化合物からなることを特徴とする相補型有機半導体装置。
  2. 前記電圧制御層の厚さは、３ｎｍ以下であることを特徴とする請求項１記載の相補型有機半導体装置。
  3. 前記電圧制御層は、ゲート絶縁膜に化学的に吸着していることを特徴とする請求項１又は２に記載の相補型有機半導体装置。
  4. 前記シラン化合物は、トリフルオロメチル基を少なくとも一つ有することを特徴とする請求項１〜３のいずれか一項に記載の相補型有機半導体装置。
JP2004082912A 2004-03-22 2004-03-22 相補型有機半導体装置 Expired - Fee Related JP4661065B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004082912A JP4661065B2 (ja) 2004-03-22 2004-03-22 相補型有機半導体装置
US11/085,460 US7482623B2 (en) 2004-03-22 2005-03-21 Organic semiconductor film and organic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004082912A JP4661065B2 (ja) 2004-03-22 2004-03-22 相補型有機半導体装置

Publications (2)

Publication Number Publication Date
JP2005268721A JP2005268721A (ja) 2005-09-29
JP4661065B2 true JP4661065B2 (ja) 2011-03-30

Family

ID=34986711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004082912A Expired - Fee Related JP4661065B2 (ja) 2004-03-22 2004-03-22 相補型有機半導体装置

Country Status (2)

Country Link
US (1) US7482623B2 (ja)
JP (1) JP4661065B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884011B2 (ja) * 2006-01-18 2012-02-22 シャープ株式会社 有機薄膜トランジスタおよびその製造方法
US20080224127A1 (en) * 2006-08-22 2008-09-18 Marks Tobin J Gate dielectric structures, organic semiconductors, thin film transistors and related methods
JP4408903B2 (ja) 2007-01-24 2010-02-03 セイコーエプソン株式会社 トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP2008186885A (ja) * 2007-01-29 2008-08-14 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
JP4871302B2 (ja) * 2008-01-08 2012-02-08 株式会社日立製作所 有機薄膜トランジスタ
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
WO2010068619A1 (en) * 2008-12-08 2010-06-17 The Trustees Of The University Of Pennsylvania Organic semiconductors capable of ambipolar transport
JP5458300B2 (ja) * 2009-02-09 2014-04-02 公立大学法人横浜市立大学 微細構造物の蒸着装置及び方法
US10167362B2 (en) * 2011-06-17 2019-01-01 The Regents Of The University Of California Doping-induced carrier density modulation in polymer field-effect transistors
JPWO2016043233A1 (ja) * 2014-09-16 2017-06-29 国立研究開発法人理化学研究所 有機半導体装置の製造方法、表面処理方法、化合物および有機半導体装置
KR101853342B1 (ko) * 2015-11-25 2018-04-30 재단법인 멀티스케일 에너지시스템 연구단 페로브스카이트 태양전지 및 이의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015281A (en) * 1970-03-30 1977-03-29 Hitachi, Ltd. MIS-FETs isolated on common substrate
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
CA2394895C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
CA2394881A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
US6891237B1 (en) * 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US20020167003A1 (en) * 2001-04-18 2002-11-14 Campbell Ian H. Chemical and biological sensor using organic self-assembled transitors
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US6617609B2 (en) 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
JP4247377B2 (ja) * 2001-12-28 2009-04-02 独立行政法人産業技術総合研究所 薄膜トランジスタ及びその製造方法
US6768132B2 (en) * 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
US6946332B2 (en) * 2002-03-15 2005-09-20 Lucent Technologies Inc. Forming nanoscale patterned thin film metal layers
JP4136482B2 (ja) * 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
AU2003242217A1 (en) 2002-06-24 2004-01-06 Jinggui Lu Flat plate light guide display and manufacturing method for the same
US6870181B2 (en) * 2002-07-02 2005-03-22 Motorola, Inc. Organic contact-enhancing layer for organic field effect transistors
JP4003586B2 (ja) * 2002-08-28 2007-11-07 日産自動車株式会社 車間距離計測装置
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2006518938A (ja) * 2003-01-28 2006-08-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子装置
JP2004327857A (ja) 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
US7091517B2 (en) * 2003-07-11 2006-08-15 Purdue Research Foundation Patterned functionalized silicon surfaces
US7109519B2 (en) * 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP2005228968A (ja) * 2004-02-13 2005-08-25 Sharp Corp 電界効果型トランジスタ、これを用いた画像表示装置及び半導体装置

Also Published As

Publication number Publication date
US20050208400A1 (en) 2005-09-22
US7482623B2 (en) 2009-01-27
JP2005268721A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100706090B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
CN100396603C (zh) 用于对碳纳米管进行溶液处理掺杂的方法和设备
US8129714B2 (en) Semiconductor, semiconductor device, complementary transistor circuit device
US8772910B2 (en) Doping carbon nanotubes and graphene for improving electronic mobility
JP4572543B2 (ja) 電界効果型トランジスタ並びにそれを用いた液晶表示装置
KR100781829B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
JP4661065B2 (ja) 相補型有機半導体装置
CN102136499B (zh) 薄膜晶体管及其制造方法
JP6268162B2 (ja) 薄膜トランジスタ
US20120058597A1 (en) fabrication method for thin-film field-effect transistors
CN100593869C (zh) 平板显示器和平板显示器的制造方法
Guo et al. Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration
KR20050065274A (ko) 전계 효과 트랜지스터 및 그 제조 방법
EP1443570A2 (en) Heterojunction organic semiconductor field effect transistor (FET) with a gate insulation layer and manufacturing process thereof
JP3963393B2 (ja) カーボンナノチューブ電界効果トランジスタ及びこれの製造方法
CN108630760B (zh) N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法
Chen et al. A carbon nanotube field effect transistor with tunable conduction-type by electrostatic effects
CN102544051A (zh) 有机互补反相器及其制备方法
HIROKI et al. AuGe-Alloy Source and Drain Formation by the Lift-Off Process for the Scaling of Bottom-Contact Type Pentacene-Based OFETs
Narasimhamurthy et al. Performance comparison of single-and dual-gate carbon-nanotube thin-film field-effect transistors
JP2007073915A (ja) 有機半導体装置の製造方法
KR100627622B1 (ko) 에이에프엠 리소그라피를 이용한 미세 채널 길이를 가지는유기 박막 트랜지스터의 제조 방법
박윤환 Field-Effect Transistors based on Organic and Carbon Nanotube for Memory Devices
Zhou Carbon nanotube nanoelectronics and macroelectronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Ref document number: 4661065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees