[go: up one dir, main page]

JP4514301B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4514301B2
JP4514301B2 JP2000297226A JP2000297226A JP4514301B2 JP 4514301 B2 JP4514301 B2 JP 4514301B2 JP 2000297226 A JP2000297226 A JP 2000297226A JP 2000297226 A JP2000297226 A JP 2000297226A JP 4514301 B2 JP4514301 B2 JP 4514301B2
Authority
JP
Japan
Prior art keywords
dielectric constant
green sheet
high dielectric
glass
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000297226A
Other languages
English (en)
Other versions
JP2002111220A (ja
Inventor
晋一 鈴木
昌彦 東
保秀 民
謙一 永江
吉宏 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000297226A priority Critical patent/JP4514301B2/ja
Publication of JP2002111220A publication Critical patent/JP2002111220A/ja
Application granted granted Critical
Publication of JP4514301B2 publication Critical patent/JP4514301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、コンデンサを内蔵してなる多層配線基板において、コンデンサの容量ばらつきを低減した多層配線基板の製造方法に関するものである。
【0002】
【従来技術】
従来、多層配線基板は、絶縁層が多層に積層された絶縁基板の表面または内部に配線回路層が配設された構造からなり、代表的な例として、LSI等の半導体素子収納用パッケージが挙げられる。このようなパッケージとしては、絶縁層がアルミナ等のセラミックからなるものが多用され、さらに最近では、銅メタライズと同時焼成を可能にしたガラスセラミック焼結体を絶縁基板とするものも実用化されている。
【0003】
また、ガラスセラミックスは、ガラス成分、あるいはガラス成分と無機フィラー成分とを混合、成形、焼成することにより作製され、無機フィラー成分を選択することにより、誘電率や熱膨張係数といった物性を細かく制御することが可能である。
【0004】
一方、携帯電子機器、ノートパソコン等の携帯用情報端末の急激な普及に伴い、内蔵される電子部品の小型化が強く望まれている。一例として、携帯電話のスイッチング回路、及びパワーアンプ回路は、複数の抵抗体およびコンデンサにより構成され、従来、これらの素子は個々に電気回路基板上に設置されており、小型化、及び製造コスト削減の妨げとなっていた。そこで、低誘電率層間に高誘電率層を設け、かかる高誘電率層により形成されるコンデンサを内蔵したセラミック配線基板が提案されている。コンデンサ内蔵多層配線基板の使用により、外部回路基板に実装するコンデンサ数を減らし、回路基板全体の小型化が可能となる。
【0005】
【発明が解決しようとする課題】
しかし、従来、外部回路基板に個々に設置されていたコンデンサは、素子個々の容量の調整が可能であるために特性ばらつきが小さいものの、コンデンサを内蔵した多層配線基板においては、同様な精度のコンデンサを内蔵しても容量のばらつきが大きく精度の高いコンデンサを形成することが難しかった。
【0006】
このような配線基板に内蔵したコンデンサの容量ばらつきの原因としては、高誘電率層の誘電率のばらつき、高誘電率層の厚みばらつき、コンデンサを形成する電極面積ばらつき等が挙げられる。
【0007】
この内、前記誘電率のばらつきは高誘電率層の原料の調合精度に依存し、電極面積ばらつきは、グリーンシートへの電極の印刷精度、および焼成時の収縮率を左右する焼成条件の精度に依存する。また、高誘電率層の厚みばらつきは、グリーンシートの段階での成形時の精度にグリーンシートの厚みの精度に依存しており、その1つには成形装置の設備の精度に依存していると考えられ、これらの精度を高めることによって容量のばらつきが解消できると考えられる。
【0008】
しかしながら、これらの要因をすべて解消してもなお、容量のばらつきが発生することがわかった。その要因について検討を行なった結果、高誘電率層および低誘電率層の各グリーンシートを積層一体化した場合に、電極の位置によって高誘電率層の厚みがばらついていることによることがわかった。
【0009】
本発明は、上記のような電極の位置のばらつきに起因する高誘電率層の厚みばらつきを低減することによって容量のばらつきを低減したコンデンサを内蔵する多層配線基板を製造する方法を提供することを目的とするものである。
【0010】
【課題を解決するための手段】
本発明者らは、上記の課題に対して種々検討を重ねた結果、低誘電率層と高誘電率層との積層体からなり、前記高誘電率層の前記低誘電率層との両界面にそれぞれ電極を配設してなる多層配線基板において、前記電極の前記低誘電率層側に位置する部分の厚みが、前記高誘電率層側に位置する部分の厚みよりも大きくすることによって、高誘電率層の厚みばらつきを低減し得ることを見出した。
【0014】
本発明の多層配線基板の製造方法は複数のグリーンシートを作製する工程と、該複数のグリーンシートのうちの一部のグリーンシートに導体ペーストを被着して電極パターンを形成する工程と、その後に、前記複数のグリーンシートを積層する工程と、前記複数のグリーンシートが積層された積層体を焼成する工程とを具備するものであって、前記複数のグリーンシートとして、相対的に高誘電率初期弾性率が大きい第1のグリーンシートと相対的に低誘電率初期弾性率が小さい第2のグリーンシートとを用いるとともに、1対の前記電極パターンが前記第1のグリーンシートを介して対向するとともに、該第1のグリーンシートが前記1対の電極パターンを介して1対の前記第2のグリーンシートで挟まれるように前記第1および前記第2のグリーンシートを積層することを特徴とするものである。
【0015】
このように、高誘電率の第1のグリーンシートの初期弾性率を低誘電率の第2のグリーンシートの初期弾性率よりも大きくすることによって、高誘電率の第1のグリーンシートと低誘電率の第2のグリーンシートと電極パターン間に挟んで積層圧着して焼成した場合に、高誘電率層と低誘電率層との界面に存在する電極を低誘電率層側に偏在して形成することができる。電極の厚みばらつき、および積層時の加圧ばらつきが低誘電率の第2のグリーンシートに吸収されるので、コンデンサ部を構成する高誘電率層の厚みばらつきを小さくすることができる結果、容量のばらつきを小さくすることができる。
【0016】
【発明の実施の形態】
図1は本発明の製造方法によって作製されたコンデンサ内蔵多層配線基板の一例を示す概略断面図である図1に示す多層配線基板によれば、絶縁基板1はセラミック絶縁層1a、1b、1c多層に積層された構造体からなり、絶縁基板1の表面および/または内部には配線回路層2が配設されている。そして、絶縁基板1のうち、セラミック絶縁層1bが高誘電率層によって形成され、セラミック絶縁層1aおよび1cが低誘電率層によって形成され、高誘電率層1bの低誘電率層1a,1cとの界面には電極3,3が形成されてコンデンサ部形成されている。また、電極3は、絶縁基板1内に形成されたスルーホール導体4などを経由して配線基板表面の配線回路層2と接続されることにより、配線層2−2間で所定の静電容量を取り出すことができる。
【0017】
2のコンデンサ部の要部拡大断面図に示すように、電極3の低誘電率層1a,1c側に位置する部分の厚み5aが、高誘電率層1b側に位置する部分の厚み5bよりも大きいことが大きな特徴である。このように、5a>5bとすることによって、電極の厚みのばらつきを低誘電率層で吸収させることによって、電極3、3に挟持された高誘電率層1bの厚みばらつきに起因する容量のばらつきを低減することができる。特に、5b/(5a+5b)の比率が0.5未満、特に0.4以下、0.3以下、さらには0.2以下であることが望ましい。
【0018】
また、内蔵されるコンデンサの容量の最大要求値は約40pFであり、コンデンサの電極面積は、望ましくは4mm2以下であるため、コンデンサを形成する高誘電率層の3.2GHzにおける比誘電率が14〜24、特に16〜20であることが望ましい。これは、比誘電率が14よりも低い場合、容量を高くするためには、高誘電率層を20μm以下とする必要が生じ、グリーンシートの成形が困難であるためである。一方、比誘電率が24より高い場合、容量を低くするために、高誘電率層を厚くするとグリーンシートの厚みばらつきが大きくなり、電極を小さくすると電極の印刷ばらつきの影響が大きくなる傾向があるためである。
【0019】
尚、高誘電率層の厚みは、20〜70μmとすることにより、40pF以下の任意の容量の設定が可能であり、望ましくは、50μm以下とすることにより容量ばらつきは小さくなる。
【0020】
また、電極3の厚みt1は、8〜30μmであることが望ましい。これは、厚みが8μmよりも薄いと、均一な電極形成が難しく、その結果、導通不良が発生しやすく、また、厚みが30μmよりも厚いと厚みばらつきが大きくなるといった問題が発生しやすい。
【0021】
さらに、電極3の厚みt1の高誘電体層1bの厚みt2に対する比率(t1/t2)が0.02〜0.2であることが望ましい。これはこの比率が0.2よりも大きいと電極ばらつきによる高誘電率層の厚みばらつきが大きくなりやすくなるためである。また、0.02未満の電極は電極形成が難しく、導通不良が発生しやすいためである。
【0022】
また、絶縁基板1を構成する各セラミック絶縁層1a,1b,1cは、1050℃以下の低温焼成可能なセラミックスによって形成され、その結果、配線回路層2および電極3が、Cu、Al、Agの群から選ばれる少なくとも1種の電気抵抗率が8μΩ・cm以下の低抵抗金属を含有することが望ましい。このような低抵抗金属によって電極を形成することによってコンデンサ部のインピーダンスを低下させることができる。
【0023】
(ガラスセラミックス)
かかるセラミック絶縁層を形成する低温焼成セラミックスとしては、特にガラス、あるいはガラスとフィラーとの混合物からなる、いわゆるガラスセラミック焼結体が好適である。
【0024】
このガラスセラミック焼結体は、ガラス成分と無機フィラー成分により構成される。まず、ガラス成分としては、公知の高熱膨張性のガラスが使用でき、例えばリチウム珪酸系ガラス、PbO系ガラス、BaO系ガラス、ZnO系ガラス等を使用することができる。
【0025】
リチウム珪酸系ガラスとしては、Li2Oを5〜30重量%、特に5〜20重量%の割合で含有するものであり、焼成後に高熱膨張係数を有するリチウム珪酸を析出するものが好適に使用される。また、上記リチウム珪酸ガラスとしては、Li2O以外にSiO2を必須の成分として含むが、SiO2はガラス全量中、60〜85重量%の割合で存在し、SiO2とLi2Oとの合量がガラス全量中、65〜95重量%であることがリチウム珪酸結晶を析出させる上で望ましい。
【0026】
また、これらの成分以外に、Al23、MgO、TiO2、B23、Na2O、K2O、P25、ZnO、Fなどが配合されていてもよい。なお、リチウム珪酸ガラス中には、B23は1重量%以下であることが望ましい。
【0027】
PbO系ガラスとしては、PbOを主成分とし、さらにB23、SiO2のうち少なくとも一成分を含有するものであり、焼成後にPbSiO3、PbZnSiO4などの高熱膨張の結晶相が析出するものが好適に使用される。とりわけPbO(65〜85重量%)−B23(5〜15重量%)−ZnO(6〜20重量%)−SiO2(0.5〜5重量%)−BaO(0〜5重量%)から成る結晶性ガラスや、PbO(50〜60重量%)−SiO2(35〜50重量%)−Al23(1〜9重量%)から成る結晶性ガラスが望ましい。
【0028】
さらに、ZnO系ガラスとしては、ZnOを10重量%以上含有するものであり、焼成後にZnO・Al23、ZnO・nB23などの高熱膨張の結晶相が析出するものが好適に使用される。ZnO成分以外に、SiO2(60重量%以下)、Al23(60重量%以下)、B23(30重量%以下)、P25(50重量%以下)、アルカリ土類酸化物(20重量%以下)、Bi23(30重量%以下)などが配合されていてもよい。とりわけZnO:10〜50重量%−Al23:10〜30重量%−SiO2:30〜60重量%から成る結晶性ガラスやZnO:10〜50重量%−SiO2:5〜40重量%−Al23:0〜15重量%−BaO:0〜60重量%−MgO:0〜35重量%から成る結晶性ガラスが望ましい。
【0029】
BaO系ガラスとしては、BaOを5重量%以上含有し、非晶質ガラス、または焼成後にBaO・2SiO2、BaAl2Si28、BaB2Si28などの結晶相を析出する結晶化ガラスが採用される。BaO以外の成分をしてSiO2、Al23、B23、P25、アルカリ土類金属酸化物、アルカリ金属酸化物、ZrO2などを含む場合もある。とりわけ、SiO2を25〜60重量%、BaOを5〜60重量%、およびZr化合物をZrO2換算で0.1〜30重量%の割合で含有するものが好適に使用される。
【0030】
さらに、上記ガラスの屈伏点は、400〜800℃、特に400〜700℃であることが望ましい。これは、ガラスおよびフィラーからなる混合物を成形する場合、有機樹脂などの成形用バインダーを添加するが、このバインダーを効率的に除去するとともに、絶縁基体と同時に焼成されるメタライズと焼成条件のマッチングを図るために必要であり、屈伏点が400℃より低いと、ガラスが低い温度で焼結を開始するため、例えば、Ag、Cuなどの焼結温度が600〜800℃のメタライズとの同時焼成ができず、また成形体の緻密化が低温で開始するためにバインダーは分解揮発できなくなり、バインダー成分が残留し特性に影響を及ぼす結果になるためである。一方、屈伏点が800℃より高いと、ガラス量を多くしないと焼結しにくくなり、相対的に高価なガラスの使用量が増加するため、コスト削減の妨げとなる。
【0031】
一方、コンデンサ内蔵多層配線基板を構成する高誘電率層、および低誘電率層は、無機フィラー成分を選択することにより、所定の誘電率への調整が可能である。用いるフィラーとしては、これに限定するものではないが、例えば、BaTiO3 (ε=13000)
CaTiO3 (ε=180)
La2Ti27(ε=45)
SrTiO3 (ε=300)
TiO2 (ε=80)
ZrO2 (ε=30)
SiO2 (ε=4)
2MgO・SiO2 (ε=8)
等が挙げられ、これらを単一または組み合わせて用いる。
【0032】
上記のガラス成分およびフィラー成分は、ガラス成分:50〜65体積%と、フィラー成分:35〜50体積%の割合で調合する。これは、ガラス成分が50体積%よりも少なく、フィラー成分が50体積%よりも多いと、銅と同時焼成可能な温度域において良好な緻密体が得られず、ガラス成分が65体積%よりも多く、フィラー成分が35体積%よりも少ない場合、焼結体としての誘電率を高めることが難しくなるためである。
【0033】
(作製方法)
本発明であるコンデンサ内蔵多層配線基板の製造方法としては、高誘電率層、低誘電率層ともに、まず、上述したような、所定の比率で調合したガラス成分とフィラー成分の混合物に、適当な有機樹脂バインダーを添加した後、従来周知のドクターブレード法やリップコーター法等のキャスト法により、所定の厚みの高誘電率グリーンシートおよび低誘電率グリーンシートを成形する。
【0034】
そして、配線回路層として、適当な金属粉末に有機バインダー、溶剤、可塑剤を添加混合して得た金属ペーストを前記グリーンシートに周知のスクリーン印刷法により、所定の回路パターンおよび電極パターンに印刷塗布する。また、場合によっては、前記グリーンシートに適当な打ち抜き加工を行いスルーホールを形成し、このホール内にもメタライズペーストを充填する。
【0035】
その後、上記加工を施したグリーンシートを積層を適当な密着液を用いて積層し、得られた積層体を所定の条件で焼成する。バインダーの除去は100〜750℃の水蒸気を含有する窒素雰囲気中で行われ、成形体の収縮開始温度は700〜850℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を制御することが必要となる。
【0036】
ガラスセラミック体の焼結は、850〜1050℃の酸化性雰囲気または非酸化性雰囲気中で行われ、これにより相対密度90%以上まで緻密化される。この時の焼成温度が850℃より低いと緻密化することができず、1050℃を超えると配線回路層との同時焼成でメタライズ層が溶融してしまう。本発明の多層配線基板は、配線導体として銅を用いるため非酸化性雰囲気中で焼成する。
【0037】
本発明の製造方法における大きな特徴は、高誘電率ガラスセラミックグリーンシートの初期弾性率を、低誘電率ガラスセラミックグリーンシートの初期弾性率より大きくすることにより、電極の厚みばらつき、加圧密着時の圧力ばらつきを低誘電率層で吸収させ、高誘電率層の厚み変化を抑制することができる。これによって、高誘電体層の両側に形成されている一対の電極を低誘電率層側に偏在させることができる。
【0038】
尚、セラミックグリーンシートの変形挙動としては、変形初期では弾性変形が支配的であり、変形後期では塑性変形が支配的となるため、内部電極の偏在量を制御するためには、一般に用いられる強度ではなく、初期弾性率を目安とすることが望ましい。
【0039】
グリーンシートの初期弾性率を上げるには、バインダー量を増やす、可塑剤量を減らす、バインダーの重合度を上げる、バインダーの極性基を増やす、等の手法が挙げられる。これらの調整により、グリーンシートの初期弾性率のみならず、グリーンシートの成型性、加工性、収縮特性などが変化するため、必要に応じて調整を組み合わせる必要がある。
【0040】
このうち、バインダー量の調整では、バインダー量が多くなるとグリーンシートへの密着液の塗布が困難となり、少なくなるとグリーンシートの成型時にクラックが発生しやすくなることに注意を要する。また、可塑剤量の調整では、可塑剤量が多くなると、グリーンシートに粘着性が生じ、少なくなるとグリーンシートが脆くなり剥離性が悪くなることに注意を要する。また、バインダーの重合度、官能基を変更する際には、焼成時の熱分解性に特に注意を要する。
【0041】
【実施例】
高誘電率層および低誘電率層を形成するガラスセラミック組成物として、SiO2:41重量%−BaO:37重量%−B23:10重量%−Al23:7重量%−CaO:5重量%から成るガラス(屈伏点700℃、Pb量50×10-6以下)および、フィラーを表1に示す割合にて、秤量調合し、溶剤を加えてボールミルを用いて粉砕混合した後、有機バインダー、可塑剤を加えて重分混合させてスラリーを作製し、ドクターブレード法により、高誘電率グリーンシート、および低誘電率グリーンシートを作製した。
【0042】
尚、低誘電率グリーンシートの厚みは500μmとし、高誘電率グリーンシートの厚みは、24μm、48μm、70μmの3条件とした。また、可塑剤としては公知のジブチルフタレート(DBP)を用い、添加量を表2〜4に示すように2〜5重量%の範囲で添加した。
【0043】
得られた全てのグリーンシートについて、100mm/minにて引張り試験を行い、伸び1mmにおける応力を初期弾性率Gとして測定し、その結果を表2〜表4に示した。
【0044】
本実施例では、高誘電率グリーンシート、および低誘電率グリーンシートの初期弾性率をそれぞれG1、G2とし、(G1/G2)の値を表2〜4に示す。尚、低誘電率グリーンシートの初期弾性率G2は0.024kgf/mm2であり、表2、表3、表4は、高誘電率グリーンシートの厚みがそれぞれ24μm、48μm、70μmの場合である。
【0045】
得られた低誘電率グリーンシート2枚にそれぞれ1.4mm×4mm、および2.0mm×4.0mmの銅電極パターンおよび引き出し線パターンをプリントし、有機溶剤を主成分とする密着液を塗布後、一対の電極の重なりが1.4mm×1.4mmとなる位置にて高誘電率グリーンシートを間に挟み加圧積層した。得られた積層体は、端面の電極引き出し部に銅ペーストを塗布後、焼成した。焼成は、700℃において水蒸気を含有する窒素雰囲気中で脱バインダー後、910℃において窒素雰囲気中で焼成を行った。
【0046】
得られた焼結体は、面積1.42mm2〜1.44mm2および電極厚みが10μmのコンデンサを内蔵し、図1に示したようなスルーホール導体により該コンデンサの3.2GHzにおける容量を測定した。尚、測定は20サンプルについて行い、最大値と最小値の差を容量レンジとし、(容量レンジ/容量平均×100)を容量ばらつきとする。
【0047】
また、測定後の焼結体をエポキシ樹脂にて埋め込み、切断、研磨後、断面を顕微鏡により、電極の偏在量を測定した。尚、ここでいう電極の偏在量5a,5bは、電極が形成されていない高誘電率層と低誘電率層の界面を基準とし、1サンプルにつき、高誘電率側、低誘電率側それぞれ10点測定し、それぞれの平均値を偏在量とした。表2〜4には、高誘電率層側の偏在率として(高誘電率層側の偏在量/電極厚み×100)の値を示す。
【0048】
【表1】
Figure 0004514301
【0049】
【表2】
Figure 0004514301
【0050】
【表3】
Figure 0004514301
【0051】
【表4】
Figure 0004514301
【0052】
表2〜4の結果より、グリーンシート中の可塑剤量が少なくなるほど初期弾性率は大きくなり、コンデンサを形成する電極の高誘電率層側の厚みは小さくなり、容量ばらつきは小さくなることが確認された。また、高誘電率層の厚みが小さいほど、容量ばらつきが小さくなる傾向が見られるものの、最も厚い70μmにおいても、G1/G2が1以上の場合、ばらつきは10%以下となることが確認された。
【0053】
以上より、容量ばらつきを小さくするためには、高誘電率層の初期弾性率を低誘電率層の初期弾性率より大きくして、電極の高誘電率側への偏在率を小さくするほどよく、40%以下、特に30%以下、さらには20%以下で良好な特性を示した。また、高誘電率層の厚みが50μm以下で特にばらつきの改善が見られた。
【0054】
【発明の効果】
以上詳述する通り、本発明によれば、内蔵されたコンデンサの電極が低誘電率層側に偏在させることによってコンデンサの容量のばらつきを小さくすることができる。これによって、高精度なコンデンサを内蔵した多層配線基板を提供することができ、従来、外部回路基板に実装されていたコンデンサが不要となるため、外部回路基板の小型化、および実装コストの削減に有効であり、急速に普及しつつある携帯用電子機器の小型化に寄与することができる。
【0055】
【図面の簡単な説明】
【図1】本発明の製造方法で作製された多層配線基板における一実施例を説明するための概略断面図である。
【図2】図1におけるコンデンサ部の要部拡大断面図である。
【符号の説明】
1 絶縁基板
1a 低誘電率層
1b 高誘電率層
1c 低誘電率層
2 配線回路層
3 電極
5a 電極の低誘電率層側への偏在量
5b 電極の高誘電率層側への偏在量

Claims (2)

  1. 複数のグリーンシートを作製する工程と、
    該複数のグリーンシートのうちの一部のグリーンシートに導体ペーストを被着して電極パターンを形成する工程と、
    その後に、前記複数のグリーンシートを積層する工程と、
    前記複数のグリーンシートが積層された積層体を焼成する工程とを具備する多層配線基板の製造方法において、
    前記複数のグリーンシートとして、相対的に高誘電率初期弾性率が大きい第1のグリーンシートと相対的に低誘電率初期弾性率が小さい第2のグリーンシートとを用いるとともに、
    1対の前記電極パターンが前記第1のグリーンシートを介して対向するとともに、該第1のグリーンシートが前記1対の電極パターンを介して1対の前記第2のグリーンシートで挟まれるように前記第1および前記第2のグリーンシートを積層することを特徴とする多層配線基板の製造方法。
  2. 記電極パターンが、Cu、Al、Agの群から選ばれる少なくとも1種の金属を含有する導体ペーストで形成されることを特徴とする請求項記載の多層配線基板の製造方法。
JP2000297226A 2000-09-28 2000-09-28 多層配線基板の製造方法 Expired - Fee Related JP4514301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000297226A JP4514301B2 (ja) 2000-09-28 2000-09-28 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000297226A JP4514301B2 (ja) 2000-09-28 2000-09-28 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002111220A JP2002111220A (ja) 2002-04-12
JP4514301B2 true JP4514301B2 (ja) 2010-07-28

Family

ID=18779369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000297226A Expired - Fee Related JP4514301B2 (ja) 2000-09-28 2000-09-28 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4514301B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929511B2 (ja) * 2011-09-05 2016-06-08 株式会社村田製作所 積層セラミック電子部品の製造方法
JP7287185B2 (ja) 2019-04-05 2023-06-06 株式会社村田製作所 電子部品、電子部品実装基板及び電子部品の製造方法
JP2022050298A (ja) 2020-09-17 2022-03-30 株式会社村田製作所 インダクタ部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194493A (ja) * 1983-04-18 1984-11-05 松下電器産業株式会社 コンデンサ内蔵型セラミツク多層配線基板
JPH0828138B2 (ja) * 1991-03-27 1996-03-21 太陽誘電株式会社 セラミック積層体の製造方法
JPH05235555A (ja) * 1992-02-24 1993-09-10 Murata Mfg Co Ltd 多層基板の製造方法
JPH08167776A (ja) * 1994-12-13 1996-06-25 Sumitomo Metal Ind Ltd アルミナ質配線基板
JP3667948B2 (ja) * 1997-08-29 2005-07-06 京セラ株式会社 高周波複合回路ブロック
JPH11163524A (ja) * 1997-11-27 1999-06-18 Matsushita Electric Ind Co Ltd 多層配線基板および該多層配線基板を用いた半導体装置

Also Published As

Publication number Publication date
JP2002111220A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
CN101836518B (zh) 陶瓷多层基板
JP5316545B2 (ja) ガラスセラミック組成物およびガラスセラミック基板
US6447888B2 (en) Ceramic wiring board
KR100546471B1 (ko) 금속 다층 회로 기판상의 두꺼운 세라믹
US7211533B2 (en) Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP4514301B2 (ja) 多層配線基板の製造方法
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4422453B2 (ja) 配線基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP3805173B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3793557B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP2002043759A (ja) 多層配線基板
JP3231892B2 (ja) 多層基板の製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4416346B2 (ja) 回路基板の製造方法
JP4623851B2 (ja) 多層配線基板
JP4416342B2 (ja) 回路基板およびその製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板
JP4044752B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JP4057853B2 (ja) ガラスセラミック焼結体および多層配線基板
JP4761647B2 (ja) セラミック組成物およびそれを用いた多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees