JP4505981B2 - スペクトル拡散受信機 - Google Patents
スペクトル拡散受信機 Download PDFInfo
- Publication number
- JP4505981B2 JP4505981B2 JP2000363847A JP2000363847A JP4505981B2 JP 4505981 B2 JP4505981 B2 JP 4505981B2 JP 2000363847 A JP2000363847 A JP 2000363847A JP 2000363847 A JP2000363847 A JP 2000363847A JP 4505981 B2 JP4505981 B2 JP 4505981B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- local
- spreading code
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ソフトウェア無線用のスペクトル拡散受信機、特に、ＦＥＴ広帯域ダイレクトコンバージョン回路に基づくダイレクトシーケンス（直接拡散）ＲＦスペクトル拡散信号のアナログ逆拡散およびダイレクトコンバージョン用回路、および異なるタイプのダイレクトシーケンススペクトル拡散のＰＮ（疑似ランダムノイズ）符号同期および逆拡散用回路に関するものである。
【０００２】
【従来の技術】
ソフトウェア無線の基本概念は、ソフトウェアの制御の下、異なるフォーマット、すなわち異なる変調方式の信号を受信する無線機を容易に再構成可能なように、可能な限りデジタル処理を利用することにある。シングルステージのＲＦダウンコンバージョンを利用すると、無線機は、大いに簡易化される。近年、二乗検波に基づくＦＥＴ検波器の利用に基づくダイレクトコンバージョン用の新規な回路が提案されている（文献〔１〕、〔２〕を参照：〔１〕M.Abe,N.Sasho,D.Krupezevic,and V.Brarnkovic,"Receiver circuit"、〔２〕WO99/33166('99.July.1 ）。これらの回路は、以前可能であったよりも、高い帯域性および線形性をともなったダイレクトコンバージョン回路の実現を可能にする。
【０００３】
直接拡散（ダイレクトシーケンス）スペクトル拡散受信機に関係するダイレクトコンバージョン回路の使用は、上述したシングルステージコンバータの利益よりはるかに大きい利益を有する。シングルステージコンバータに加えて、ダイレクトコンバージョン回路は、アナログ相関器として効果的に動作する。このことは、結果としてスペクトル拡散受信機に要求される処理速度の大幅な低減およびこれに伴う電力消費の削減につながる。
【０００４】
図１は、従来の直接拡散スペクトル拡散受信機のブロック図である。
図１の直接拡散スペクトル拡散受信機１０は、レシーバアンテナ１１、ＲＦフィルタ１２、マルチステージコンバータ１３、ＲＦフロント−エンドノイズ削減フィルタ１４、サンプルおよびアナログ−デジタル（Ａ／Ｄ）コンバータ１５、ＰＮコード同期および同期保持回路１６、およびレイク（ＲＡＫＥ）受信機（復調器）１７を有している。
【０００５】
図１に示すように、直接拡散スペクトル拡散受信機１０の代表的なインプリメンテーションは、チップレートの複数倍、たとえばチップレート８倍の周波数で動作するサンプルおよびＡ／Ｄコンバータ１５が後続するＲＦフロント−エンドノイズ削減フィルタ１４を含んでいる。３Ｘ帯域における広帯域ＣＤＭＡ（符号分割多元接続）では、このチップレートは、８×３．８４＝３０．７２ＭＨｚに等しい。さらに高い帯域では、そのレートは１００ＭＨｚを簡単に越えてしまう。受信機は、ＰＮコード同期および同期保持回路１６を動作させて、これらのレートでデジタルで逆拡散を行う。
【０００６】
【発明が解決しようとする課題】
受信機がアンテナダイバーシティ、あるいはデジタルビーム形成アレイを利用していると、この回路は、各アレイ要素ごとに繰り返される。大きな拡散帯域については、回路の複雑さ、これに伴う電力消費が大きくなる。
【０００７】
チップレートよりシンボルレートの倍数のクロック周波数で動作させることは、受信機の設計に有利となる。このことは、逆拡散がアナログ形態で効果的に実行されれば可能である。
【０００８】
本発明の第１の目的は、回路の複雑さがチップレートと無関係で、非常に高チップレートの電力効率のよいスペクトル拡散システムの設計が可能であり、電力消費を削減可能なスペクトル拡散受信機を提供することにある。
【０００９】
本発明の第２の目的は、チップレートの代わりにデータシンボルレートでデジタル処理を行うことが可能なソフトウェア無線用スペクトル拡散受信機を提供することにある。
【００１０】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、 所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１１】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１３】
また、本発明では、上記第１の検波器の出力信号に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力信号に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力信号に対して所定のフィルタリング処理を行う第３のフィルタとをさらに有する。
【００１４】
また、上記変調器は直交変調器を有する。
【００１５】
好適には、上記リファレンスローカル信号に含まれる拡散コードは、受信信号の拡散コードに同期している。
【００１６】
また、上記受信信号のキャリア周波数は、上記リファレンスローカル信号のキャリア周波数に略等しい。
【００１７】
また、本発明では、少なくとも第１、第２、および第３の検波器の一つは、二乗検波器を有する。
【００１８】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１９】
好適には、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、上記受信信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記第１の加算器の出力信号の振幅成分を検波する第１の検波器と、上記第１の検波器の出力信号の第１のエンベロープを検波する第１のエンベロープ検波手段と、上記受信信号と上記第２の乗算器の出力信号とを加算する第２の加算器と、上記第２の加算器の出力信号の振幅成分を検波する第１の検波器と、上記第２の検波器の出力信号の第２のエンベロープを検波する第２のエンベロープ検波手段と、上記第１のエンベロープと第２のエンベロープ間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２０】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と上記受信信号の位相をシフトする第１の位相シフタと、上記第１の乗算器の出力信号の位相をシフトする第２の位相シフタと、上記第２の乗算器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の乗算器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２１】
また、本発明では、少なくとも上記第１、第２、第３、および第４の検波器の一つは二乗検波器を有する。
【００２２】
好適には、上記ローカル拡散コード同期保持回路は、上記第１、第２、第３、および第４のフィルタの出力からＤＣオフセットを除去する手段を有する。
【００２３】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを進行させる第２の位相調整手段と、上記第１の位相調整手段の出力信号により上記ローカル信号を変調する第１の直交変調器と、上記第２の位相調整手段の出力信号により上記ローカル信号を変調する第２の直交変調器と、上記受信信号の位相をシフトする第１の位相シフタと、上記第１の直交変調器の出力信号の位相をシフトする第２の位相シフタと、上記第２の直交変調器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の直交変調器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の直交変調器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２４】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された直交ローカル拡散コードを遅延させる第２の位相調整手段と、所定の時間だけ上記生成された同相ローカル拡散コードを進行させる第３の位相調整手段と、所定の時間だけ上記生成された直交ローカル拡散コードを進行させる第４の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、上記ローカル信号と上記第３の位相調整手段の出力信号を乗算する第３の乗算器と、上記ローカル信号と上記第４の位相調整手段の出力信号を乗算する第４の乗算器と、上記受信信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の乗算器の出力信号とを加算する第２の加算器と、上記受信信号と上記第３の乗算器の出力信号とを加算する第３の加算器と、上記受信信号と上記第４の乗算器の出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２７】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うソフトウェア無線用スペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００２８】
好適には、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを進行させる第２の位相調整手段と、上記第１の位相調整手段の出力信号により上記ローカル信号を変調する第１の直交変調器と、上記第２の位相調整手段の出力信号により上記ローカル信号を変調する第２の直交変調器と、上記受信信号の位相をシフトする第１の位相シフタと、上記第１の直交変調器の出力信号の位相をシフトする第２の位相シフタと、上記第２の直交変調器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の直交変調器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の直交変調器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力アナログ信号をデジタル信号に変換する第１のアナログ−デジタル（Ａ／Ｄ）変換手段と、上記第３および第４のフィルタの出力アナログ信号をデジタル信号に変換する第２のＡ／Ｄ変換手段と、上記第１のＡ／Ｄ変換手段と第２のＡ／Ｄ変換手段の出力間の差がゼロに近づいて減少するように上記制御信号を生成するデジタル処理手段とを有する。
【００２９】
本発明によれば、ｎポートダイレクト回路コンバータにおいては、公称４５度に等しいθだけ位相がシフトされ、検波機は理想的には二乗関数である。入力の一つは逆拡散（復調）すべき受信信号である。他の入力は、直接拡散スペクトル拡散信号である。リファレンス信号は、受信信号のＰＮコードに同期しているＰＮ（拡散）コードを有する。受信信号のキャリア周波数は、ローカルリファレンス信号のキャリア周波数に同期する必要がない、リファレンス信号のキャリア周波数と略等しい。正確なキャリアおよび位相同期は、デジタル領域で行われる。
【００３０】
受信信号と位相がθだけシフトされたリファレンスローカル信号の和は、電力検波器に入力される。リファレンスローカル信号と位相がθだけシフトされた受信信号は、第２の電力検波器に入力される。第３の出力は受信信号の電力を生み出す。
【００３１】
また、本発明によれば、ＰＮコード同期保持回路は、トラッキングループのためのエラー信号が二乗検波器の出力から決定されるダイレクトコンバージョン概念に基づく近ゼロ(near-zero) ＩＦダウンコンバータを伴うアーリー(eraly) ・レイト(late)構造を利用する。
【００３２】
また、複素拡散を用いるスペクトル拡散信号用のダイレクトコンバージョン受信機においては、ＱＰＳＫ変調ブロックが、複素拡散器を構成する。受信信号は複素拡散を伴う信号である。
【００３３】
また、たとえば、ソフトウェア無線におけうソフトウェアモジュールを利用したダイレクトコンバージョンを伴うスペクトル拡散のための同期保持回路が一般化される。ソフトウェアモジュールは、初期の荒い（粗）同期、あるいはＰＮコード同期捕捉が、トラッキングループのためのロック範囲内に引き込む値の領域を通すＶＣＯの周波数を進める処理を通して、実行するようにプログラムされる。ソフトウェアモジュールは、またエラー信号の生成を含むトラッキングループ用、およびこの信号のフィルタリング用アルゴリズムを含む。
【００３４】
【発明の実施の形態】
以下、ソフトウェア無線（ＳＤＲ）用直接拡散スペクトル拡散受信機の最善の形態を、図面に関連付けて詳細に説明する。
【００３５】
図２は、本発明に係るスペクトル拡散受信機の第１の実施形態を示すブロック図である。
【００３６】
スペクトル拡散受信機２０は、図２に示すように、ｎ（ｎは３またはそれ以上の整数、本実施形態では、たとえばｎ＝５または４）ポートダイレクトコンバージョン回路２１、ＰＮコード同期保持回路２２、デジタル回路２３、およびローカル発振器２４を有している。
【００３７】
ｎポートダイレクトコンバージョン回路２１は、２つの信号、すなわち送信側でＰＮコードｃ（ｔ）が乗算された受信信号ｒ（ｔ）と、ローカル発振器２４によるローカル信号ｌ（ｔ）にＰＮコード同期保持回路２２によるローカルＰＮコード（±１値）を乗算することにより生成されたローカル信号ｌ（ｔ）とを線形合成で合成し、一つの信号あるいは２つあるいはそれ以上の信号を出力する。出力信号のアナログ電力値は、たとえばＦＥＴ二乗検波器により検波される。
【００３８】
ＰＮコード同期回路２２は、送信側からの受信信号ｒ（ｔ）およびローカル発振器２４によるローカル信号ｌ（ｔ）に基づく同期（捕捉）および同期保持処理を通してローカルＰＮコードを生成する。
【００３９】
デジタル回路２３は、ｎポートダイレクトコンバージョン回路２１の出力信号を、図示しないＡ／Ｄコンバータを介して受信信号あるいはローカル信号に含まれる１または複数の信号成分に変換する。
【００４０】
次に、ｎポートダイレクトコンバージョン回路２１およびＰＮコード同期保持回路２２の具体的な構成および基本的な機能について順を追って説明する。
【００４１】
まず、ｎポートダイレクトコンバージョン回路２１の具体的な構成について説明する。
【００４２】
図３は、本発明に係る５（ｎ＝５）ポートダイレクトコンバージョン回路の構成例を示す図である。
【００４３】
５ポートダイレクトコンバージョン回路２１０は、図３に示すように、乗算器２１０１、位相シフタ２１０２，２１０３、加算器２１０４，２１０５、検波器２１０６，２１０７，２１０８、およびＲＣフィルタ２１０９，２１１０，２１１１を有している。
【００４４】
ここで、５ポートは、受信信号用入力端子ＴINr 、ローカル信号用入力端子INl 、ＲＣフィルタ２１０９の出力端子（ポート）、ＲＣフィルタ２１１０の出力端子、およびＲＣフィルタ２１１１の出力端子により構成される。
【００４５】
図３において、パラメータθは、位相シフト（理論上は４５°）を示している。実際に実現される５ポートデバイスは、２つの位相シフトが完全に整合する（釣り合う）ことを確実にしている。利得係数ｋijは回路構成要素パラメータによる。検波器２１０６〜２１０８の関数ｇ（．）は、二乗関数におおよそあるいは理想的には等しい非線形関数であり、ＲＣフィルタ２１０９〜２１１１は、一次ローパスフィルタである。
【００４６】
乗算器２１０１においては、ローカル信号ｌ（ｔ）が、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られたＰＮコードｃ（ｔ）と掛け合わされ、リファレンスローカル信号Ｓ２１０１が位相シフタ２１０３および加算器２１０４に出力される。ローカル信号ｌ（ｔ）がＢｃｏｓ〔ωc ｔ−π／４〕で与えられると、リファレンスローカル信号は、Ｂc （ｔ）ｃｏｓ〔ωc ｔ−π／４〕で与えられる。
【００４７】
位相シフタ２１０２においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２１０２（ｒθ（ｔ））が加算器２１０４に出力される。
【００４８】
位相シフタ２１０３においては、リファレンスローカルＳ２１０２がθだけ位相シフトされ、信号Ｓ２１０３が加算器２１０５に出力される。
【００４９】
加算器２１０４においては、位相シフタ２１０２の出力信号Ｓ２１０４とリファレンスローカル信号Ｓ２１０１が加算され、信号Ｓ２１０４が検波器２１０７に出力される。
【００５０】
加算器２１０５においては、位相シフタ２１０３の出力信号Ｓ２１０３と受信信号ｒ（ｔ）が加算され、信号Ｓ２１０５が検波器２１０８に出力される。
【００５１】
検波器２１０６においては、受信信号ｒ（ｔ）の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１０９に供給される。
【００５２】
検波器２１０７においては、加算器２１０４の出力信号Ｓ２１０４の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１１０に供給される。
【００５３】
検波器２１０８においては、加算器２１０５の出力信号Ｓ２１０５の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１１１に供給される。
【００５４】
ＲＣフィルタ２１０９は、たとえばローパスフィルタ（ＬＰＦ）により構成され、検波器２１０６による振幅成分に対するフィルタリング処理を行い、パワー信号Ｐ0 をデジタル回路２３に出力する。
【００５５】
ＲＣフィルタ２１１０は、たとえばＬＰＦにより構成され、検波器２１０７による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ1 をデジタル回路２３に出力する。
【００５６】
ＲＣフィルタ２１１１は、たとえばＬＰＦにより構成され、検波器２１０８による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ2 をデジタル回路２３に出力する。
【００５７】
ここで、受信信号ｒ（ｔ）が、次のような両側波帯信号である場合を考察する。
【００５８】
【数１】
ｒ（ｔ）＝Ａｍ（ｔ）ｃｏｓ（ωc ｔ＋φ（ｔ）） （１）
【００５９】
ここで、φ（ｔ）はゆっくりと時間変動すると仮定した場合の位相であり、ｍ（ｔ）は変調信号である。上述したように、ローカル信号ｌ（ｔ）＝Ｂｃｏｓ〔ωc ｔ−π／４〕とする。
【００６０】
もし、ローカル信号ｌ（ｔ）が完全に受信信号ｒ（ｔ）を同期保持すると、φ（ｔ）＝−π／４となる。
【００６１】
今、ｇ（．）を二乗関数と仮定する。信号Ｐ0 はおおよそκ01 2 Ａ2 ／２・ｍ2 （ｔ）と等しい。信号Ｐ1 は次のように与えられる。
【００６２】
【数２】
【００６３】
ここで、Ｌｐはローパス成分を示し、ｒθ（ｔ）は位相をθだけシフトしたｒ（ｔ）と等しい。
【００６４】
今、上記において、第１項は出力Ｐ0 （κ11＝κ01ならば同等）、第２項は、ＤＣ（直流）成分、第３項は所望の信号である。したがって、Ｐ1 およびＰ0 を処理して、次を得ることができる。（当該式で、＋θを、−θと読み替える）
【００６５】
【数３】
【００６６】
同様にして、Ｐ2 での出力は、次のように得られるように処理可能に示すことが可能である。
【００６７】
【数４】
【００６８】
パラメータθ＝π／４と設定すると、次を得ることができる。
【００６９】
【数５】
Ｙ1 ＝ｋｍ（ｔ）ｃ（ｔ）ｃｏｓφ （５）
【００７０】
【数６】
ＹQ ＝−ｋｍ（ｔ）ｃ（ｔ）ｓｉｎφ （６）
【００７１】
ここで、ｋは比例定数である。５ポートダイレクトコンバージョン回路２１０の出力Ｐ1 およびＰ2 は、Ｐ0 の多重を減算し、ＤＣ成分の除去する処理が行われ、これにより上記Ｉ−Ｑ信号が得られる。したがって、５ポートダイレクトコンバージョン回路２１０は、Ｉ−Ｑダイレクトコンバータとして使用することが可能である。
【００７２】
なお、回路成分が、κ11＝κ01と仮定できるように、都合よく整合されれば、５ポートダイレクトコンバージョン回路は、図４に示すように、４ポートダイレクトコンバージョン回路に適応させることができる。ここで、Ｉ−Ｑ成分は、Ｙ1 およびＹ Q からＤＣオフセットを除去することにより得ることができる。
【００７３】
今、受信信号ｒ（ｔ）を次のように書くことができる直交変調信号のより一般的なケースについて考察する。
【００７４】
【数７】
【００７５】
多重Ｐ0 を減算し、ＤＣオフセットを除去する５ポートデバイスの出力処理の後、次のＩ−Ｑ信号を得ることができる。
【００７６】
【数８】
【００７７】
【数９】
【００７８】
転送された（あるいは情報）Ｉ−Ｑ信号は次のように計算することができる。
【００７９】
【数１０】
【００８０】
なお、上記は、θ＝π／４を除く任意の位相角θについて解くことができる。しかしながら、θ＝π／４の値は、荒い（骨の折れる）計算に関しては最適である。θ＝π／４を選択するならば、上記した式は、次のようになる。
【００８１】
【数１１】
【００８２】
オリジナル（変調）Ｉ−Ｑ信号は、式（１１）のように、ディローテーションマトリクスにより上記（検波された）Ｉ−Ｑ信号を処理することにより回復される。この動作を行うため、受信信号のキャリア位相φの情報が要求される。
【００８３】
上記展開の後、５ポートデバイスを、図５に示すように、効果的に４ポートデバイスに設計することができる。
【００８４】
もしも、前述の展開におけるローカル発振器２４のローカル信号ｌ（ｔ）が、受信信号のキャリアに位相ロックしていないならば、上記位相エラーΦは、時間変動し、実際、Δωとして示す周波数オフセットに寄与する。Δω＝０を達成し、位相Φを追跡するための２つの主なアプローチがある。一つのアプローチは位相ロックループを用いることである。エラー信号は、受信信号の位相を追跡するためにＶＣＯを駆動するような方法で、回転されたＩ−Ｑ出力から生成される。
【００８５】
もう一つは、位相を正確に追跡する代わりに、４ポートデバイス出力の粗周波数推定を行い、図６に示すように、それをステップ入力制御を持つ発振器の周波数制御に使うことである。
【００８６】
図６において、２１０Ａは４ポートダイレクトコンバージョン回路を示し、２１１および２１２はサンプラを示し、２１３および２１４はＡ／Ｄコンバータを示し、２１５は位相推定器（エスティメータ）・ディローテータを示し、２１６は粗周波数推定器（エスティメータ）を示し、２１７は電圧制御発振器（ＶＣＯ）を示している。
【００８７】
粗周波数推定アルゴリズムは、受信信号ｒ（ｔ）のキャリアに対するローカル発振器の周波数ドリフトの度合いによって決定される周期により周期的に行われる。デジタル位相推定器（エスティメータ）２１５の実現は、変調機構の特性による。ＱＡＭ変調については、位相推定器は、デジタルトラッキングループとして実現可能である。２つの主なアプローチは、Ｎのべき乗法および決定有向法(decision direct method)である（文献〔３〕参照：H.Meyr,M.Moeneclaey,and S.Fechtel,Digital Communication Receivers:Synchronization,Cannel Estimation,and Signal Processing ）。
【００８８】
ダウンコンバージョンのシングルステージを用いると、図１におけるスペクトル拡散（ＳＳ）受信機は、図６のダイレクトコンバータ受信機のハードウェアリファレンスモデルに適合する。ＰＮコードチップ検出のためにダイレクトコンバージョン回路を使用することができ従来のデジタル相関技術を用いた逆拡散を行うことができる。しかしながら、他に採りうる道は、ダイレクト検波処理を用いるアナログ相関を実現することである。
【００８９】
そのようなダイレクトコンバージョン回路は図３に示されている。上述したように、図３において、ｃ（ｔ）はＰＮコード（±１値）のローカルレプリカを示している。このローカルＰＮコードは、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られる必要がある。
【００９０】
スペクトル拡散受信機の設計における要点は、ＰＮコードｃ（ｔ）の同期である。拡散コードがデータにより変調されている場合、この同期を、達成するのは困難である。
【００９１】
実際のシステムにおいては、典型的には、無変調拡散コードが同期信号として送信される。この信号は、データフレームの始め、すなわちシンクあるいはパイロットバースト、あるいはパイロット信号として連続する場所に現出できる。
【００９２】
大きな処理利得および高ＳＮＲの場合、データシンボルの転送内に符号同期捕捉が発生するＰＮコードにおけるデータ変調と仮定することができる。ここでの目的として、データ変調を伴わない拡散コードの転送と仮定することができる。最良な例は、ＩＳ−９５あるいはＷＣＤＭＡシステムにおけるパイロット信号である。
【００９３】
図７は、図２のＰＮコード同期保持回路の構成例を示す図である。
ＰＮコード同期保持回路２２０は、図７に示すように、ＰＮコード生成器２２０１、位相調整回路２２０２，２２０３、乗算器２２０４，２２０５、加算器２２０６，２２０７、二乗検波器２１０８，２２０９、バンドパスフィルタ（ＢＰＦ）２２１０，２２１１、エンベロープ検波器２２１２，２２１３、減算器２２１４、ループフィルタ２２１５、およびＶＣＯ２２１６を有している。
【００９４】
短から中の長さのＰＮコードのシステム（たとえば、ＩＳ−９５、あるいはＷＣＤＭＡにおけるパイロット信号）では、この回路は、ＰＮコード同期捕捉(acquisition) および同期保持(tracking)の２つの機能を実行できる。
【００９５】
初期ＰＮコードクロック周波数オフセットがさほど大きくなければ、ローカルＰＮコード同期捕捉処理においてＰＮコードを引き入れることによりスライドする。このスライド処理は、結局２つの符号をアライメントする（時間的に同期化させる）。そのような時に、同期保持回路は、２つの符号の同期を維持する。
【００９６】
同期保持ループのＶＣＯの周波数のステップ制御は、ＰＮコード長およびフィルタの帯域（あるいは積分時間に等価）による期間内に現出する同期のための実行可能な値にスライドレートが伴うように設計可能である。
【００９７】
具体的には、ＰＮコード生成器２２０１において、ＰＮコードｃ（ｔ）はＶＣＯ２２１６による制御信号Ｓ２２１６に基づいて生成され、生成されたＰＮコードｃ（ｔ）は、位相調整回路２２０２，２２０３、および図３の５ポートダイレクトコンバージョン回路２１０の乗算器２１０１（あるいは図４の４ポートダイレクトコンバージョン回路２１０Ａの乗算器２１０１）に出力される。
【００９８】
位相調整回路２２０２においては、ＰＮコード生成器２２０１により生成されたＰＮコードｃ（ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２０２（ｃ（ｔ−Δ））が乗算器２２０４に出力される。
【００９９】
位相調整回路２２０３においては、ＰＮコード生成器２２０１により生成されたＰＮコードｃ（ｔ）の位相が、＋Δ（上述したように、公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２０３（ｃ（ｔ＋Δ））が乗算器２２０５に出力される。
【０１００】
乗算器２２０４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路２２０２による出力信号Ｓ２２０２と掛け合わされ（乗算され）、信号Ｓ２２０４（Ｂc （ｔ−Δ）ｃｏｓ（ω0 ｔ））が加算器２２０６に出力される。
【０１０１】
乗算器２２０５においては、ローカル信号ｌ（ｔ）〔＝Ｂc ｃｏｓ（ω0 ｔ）〕が位相調整回路２２０３による出力信号Ｓ２２０３と掛け合わされ（乗算され）、信号（Ｂc （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が加算器２２０７に出力される。
【０１０２】
加算器２２０６においては、受信信号ｒ（ｔ）〔＝Ａｃ（ｔ）ｃｏｓ（ω0 ｔ＋φ）〕と乗算器２２０４の出力信号Ｓ２２０４を加算し、信号Ｓ２２０６（ｒ（ｔ）＋ＢC （ｔ−Δ）ｃｏｓ（ω0 ｔ））が二乗検波器２２０８に出力される。
【０１０３】
加算器２２０７においては、受信信号ｒ（ｔ）と乗算器２２０５の出力信号Ｓ２２０４を加算し、信号Ｓ２２０７（ｒ（ｔ）＋ＢC （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が二乗検波器２２０９に出力される。
【０１０４】
二乗検波器２２０８においては、信号Ａ１が加算器２２０７の出力信号Ｓ２２０７に基づいて得られる。
【０１０５】
同様に、二乗検波器２２０９においては、信号Ａ２が加算器２２０８の出力信号Ｓ２２０８に基づいて得られる。
【０１０６】
ここで、信号Ａ１は次により与えられる。
【０１０７】
【数１２】
【０１０８】
バンドパスフィルタ（ＢＰＦ）２２１０の出力は、次の入力に対するバンドパスフィルタの応答として得られる。
【０１０９】
【数１３】
【０１１０】
そして、次のように与えられる。
【０１１１】
【数１４】
【０１１２】
ここで、バーは図７のバンドパスフィルタの帯域の１／２に相当する帯域を有するローパスフィルタのフィルタリングを示している。
【０１１３】
Ｂ１におけるエンベロープ検波器２２１２の出力は、次のようになる。
【０１１４】
【数１５】
【０１１５】
同様に、Ｂ２点における信号（エンベロープ検波器２２１３の出力）は次のように与えられる。
【０１１６】
【数１６】
【０１１７】
今、方形チップパルスとし、かつＰＮコードの相関自己ノイズを無視すると、引き入れＰＮコードとローカルに生成されたＰＮコード間のタイミングエラーを対でプロットしたとき、Ｂ１およびＢ２における信号は、図８に示すような値を持つ。
【０１１８】
Ｃ点における信号（減算器２２１４の出力）は、タイミングエラーの関数として、図９に示すように、”Ｓ”カーブを追跡する。
【０１１９】
図７のＰＮコード同期保持回路２２０は、ＩＦ周波数ωIFで動作する。それ自体、より簡単なローパスフィルタの代わりに二乗検波器の出力において２つのバンドパスフィルタを必要とする。
【０１２０】
ローカル発振器周波数が、受信信号ｒ（ｔ）のキャリア周波数と等しい適当な周波数に選択された同期保持回路のベースバンドバージョンを設計することが可能である。そのような同期保持回路を設計するため、二乗検波器２２０８（２２０９）の出力を、入力信号ｒ（ｔ）およびローカルリファレンス信号Ｌ1 （ｔ）から考察する。
【０１２１】
【数１７】
【０１２２】
【数１８】
【０１２３】
今、この信号および可能ならば他の二乗検波器の出力から、図９のようなトラッキングカーブ（”Ｓ”カーブ）を生成する必要がある。受信信号とリファレンスローカル信号の周波数がロックしていない場合を考察する。この場合において、位相φは実際には時間変動であり、φ（ｔ）＝Δωｔと書くことができる。Δωは小さい周波数オフセットである。
【０１２４】
”Ｓ”カーブを生成するためには、”アーリー(early) ”リファレンス信号ＬE （ｔ）＝Ｂc （ｔ＋τ）ｃｏｓ（ωc −θ）との相関は必ずしも必要でないことは明らかである。簡単化のため、図３における電圧伝達係数ｋijは、１（ｕｎｉｔｙ）に等しいもの仮定する。二乗検波器の一つの出力は次のようになる。
【０１２５】
【数１９】
【０１２６】
上記において、要求される成分は第３項である。しかしながら、この項は、発振し、小さいΔωはトラッキングループに十分に長い時間にゼロになる。その結果、入力信号をθだけシフトし、ローカルリファレンスｃｏｓ（ωc ｔ）を用いることにより効果的に直交成分を生成する。ここで、θ＝π／４は位相の公称値である。今、式（１７）および（１８）における信号は、積分時間の逆(inverse) に等しい帯域のローパスフィルタでフィルタリングされる。次の４つの信号が得られる。
【０１２７】
【数２０】
【０１２８】
上記４つの信号の第１項は、ＳＳチップ時間が積分時間、あるいはローパスフィルタ（ＬＰＦ）帯域の逆(inverse) より十分に小さいと仮定する定数によって近似できる。この定数は、ＤＣオフセットとして扱うことができ、除去できる。θ＝π／４を用いて、第１の２つの項は、アーリー相関のための値を得るための処理（二乗の和の平方根）が可能である。同様に、第２の２つの項は、遅延相関を得るための処理が可能である。しかしながら、より簡単なアプローチは、絶対値を使うこと、および２つの”Ｓ”カーブの和である”Ｓ”カーブを形成することである。ベクトルの成分としてこれら２つの項を考えれる、２つのアプローチは、ベクトルのＬ1 およびＬ2 ノルムを計算することに対応する。Ｌ1 ノルムを使用する場合では、引き込み信号のタイミングエラーをεと仮定すると、トラッキングループの”Ｓ”カーブを次のように生成することができる。
【０１２９】
【数２１】
【０１３０】
図１０は、上記理論に基づいた図２のＰＮコード同期保持回路の他の構成例を示す図である。
【０１３１】
ＰＮコード同期保持回路２２０Ａは、図１０に示すように、ＰＮコード生成器２２２１、位相調整回路２２２２，２２２３、乗算器２２２４，２２２５、位相シフタ２２２６，２２２７，２２２８，２２２９、加算器２２３０，２２３１，２２３２，２２３３、二乗検波器２２３４，２２３５、ＬＰＦ２２３８，２２３９，２２４０，２２４１、減算器２２４２，２２４３，２２４４，２２４５、ノルム回路２２４６，２２４７、総和回路２２４８、ループフィルタ２２４９、およびＶＣＯ２２５０を有している。
【０１３２】
ＰＮコード生成器２２３１においては、ＰＮコードｃ（ｔ）がＶＣＯによる制御信号Ｓ２２５０に基づいて生成され、生成されたＰＮコードｃ（ｔ）は、位相調整回路２２２２，２２２３、および図３の５ポートダイレクトコンバージョン回路２１０の乗算器２１０１（あるいは図４の４ポートダイレクトコンバージョン回路２１０Ａの乗算器２１０１）に出力される。
【０１３３】
位相調整回路２２２２においては、ＰＮコード生成器２２２１により生成されたＰＮコードｃ（ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２２２（ｃ（ｔ−Δ））が乗算器２２２４に出力される。
【０１３４】
位相調整回路２２２３においては、ＰＮコード生成器２２２１により生成されたＰＮコードｃ（ｔ）の位相が、＋Δだけ遅延され、信号Ｓ２２２３（ｃ（ｔ＋Δ））が乗算器２２２５に出力される。
【０１３５】
乗算器２２２４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路２２２２の出力信号Ｓ２２２２と掛け合わされ（乗算され）、信号Ｓ２２２４（Ｂc （ｔ−Δ）ｃｏｓ（ω0 ｔ））が位相シフタ２２２７および加算器２２３０に出力される。
【０１３６】
一方、乗算器２２２５においては、ローカル信号ｌ（ｔ）が位相調整回路２２２３による出力信号Ｓ２２２３と掛け合わされ（乗算され）、信号Ｓ２２２５（Ｂc （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が位相シフタ２２２８および加算器２２３３に出力される。
【０１３７】
位相シフタ２２２６においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２２２６が加算器２２３０に出力される。
【０１３８】
位相シフタ２２２７においては、乗算器２２２４の出力信号Ｓ２２２４がθだけ位相シフトされ、信号Ｓ２２２７が加算器２２３１に出力される。
【０１３９】
加算器２２３０においては、位相シフタ２２２６の出力信号Ｓ２２２６と乗算器２２２４の出力信号Ｓ２２２４とが加算され、信号Ｓ２２３０が二乗検波器２２３４に出力される。
【０１４０】
加算器２２３１においては、受信信号ｒ（ｔ）と位相シフタ２２２７の出力信号Ｓ２２２７とが加算され、信号Ｓ２２３１が二乗検波器２２３５に出力される。
【０１４１】
二乗検波器２２３４においては、加算器２２３０の出力信号Ｓ２２３０が二乗され、ＬＰＦ２２３８に出力され、そして減算器２２４２に入力される。
【０１４２】
減算器２２４２においては、ＬＰＦ２２３８の出力からＤＣオフセット等が除去され、ノルム回路２２４６に出力される。
【０１４３】
同様に、二乗検波器２２３５においては、加算器２２３１の出力信号Ｓ２２３１が二乗され、ＬＰＦ２２３９に出力され、そして減算器２２４３に入力される。
【０１４４】
減算器２２４３においては、ＬＰＦ２２３９の出力からＤＣオフセット等が除去され、ノルム回路２２４６に出力される。
【０１４５】
ノルム回路２２４６においては、ベクトルのノルムが計算され、総和回路２２４８に出力される。
【０１４６】
位相シフタ２２２８においては、乗算器２２２５の出力信号Ｓ２２２５がθだけ位相シフトされ、信号Ｓ２２２８が加算器２２３２に出力される。
【０１４７】
位相シフタ２２２９においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２２２９が加算器２２３３に出力される。
【０１４８】
加算器２２３２においては、受信信号ｒ（ｔ）と位相シフタ２２２８の出力信号Ｓ２２２８とが加算され、信号Ｓ２２３２が二乗検波器２２３６に出力される。
【０１４９】
加算器２２３３においては、位相シフタ２２２９の出力信号Ｓ２２２９と乗算器２２２５の出力信号Ｓ２２２５とが加算され、信号Ｓ２２３３が二乗検波器２２３７に出力される。
【０１５０】
二乗検波器２２３６においては、加算器２２３２の出力信号Ｓ２２３２が二乗され、ＬＰＦ２２４０に出力され、そして減算器２２４４に入力される。
【０１５１】
減算器２２４４においては、ＬＰＦ２２４０の出力からＤＣオフセット等が除去され、ノルム回路２２４７に出力される。
【０１５２】
同様に、二乗検波器２２３７においては、加算器２２３３の出力信号Ｓ２２３３が二乗され、ＬＰＦ２２４１に出力され、そして減算器２２４５に入力される。
【０１５３】
減算器２２４５においては、ＬＰＦ２２４１の出力からＤＣオフセット等が除去され、ノルム回路２２４７に出力される。
【０１５４】
ノルム回路２２４７においては、ベクトルのノルムが計算され、総和回路２２４８に出力される。
【０１５５】
総和回路２２４８においては、ノルム回路２２４６および２２４７の出力の総和がとられ、ループフィルタ２２４９を介してＶＣＯ２２５０に出力される。
【０１５６】
ＶＣＯ２２５０においては、発振周波数がループフィルタ２２４９の出力により変化し、制御信号Ｓ２２５０の値が発振周波数の変化に応じて変化する。
【０１５７】
ＰＮコード同期保持回路２２０Ａにおいては、ＬＰＦの帯域はＳＮＲによる。引き込み信号が無変調信号、たとえばＩＳ−９５あるいはＷＣＤＭＡにおけるパイロット信号を有するとすると、帯域はＰＮコード相関のための積分時間の逆とほぼ等しい。この帯域は、ＳＮＲおよび誤ったロックの確率要求によって選択される。
【０１５８】
一方、引き込み信号がデータによって変調されていると、ＬＰＦの帯域は、データレートより小さくすべきではない、すなわち（等価）積分時間がデータ期間以下であるべきである。
【０１５９】
図７および図１０のＩＦおよびベースバンド同期保持回路に比較においては、ダイレクトコンバージョン受信器は、典型的には影像阻止フィルタ(image rejection filter)を必要としないことに留意すべきである。パワー検出回路において干渉の強さが制限されるので、ＲＦフロントエンドフィルタは、なお望ましく、非線形領域でこれら回路を駆動できる。しかしながら、通過(pass-band) 域から停止域(stop-band) のロールオフの点からみると、フィルタの設計はクリティカルではない。
【０１６０】
一方、ＩＦ基調の受信機を用いると、ＲＦフロントエンドフィルタは、影像周波数の除去の機能を有する。狭帯域システムでは、影像周波数が除去されることはクリティカルであり、フィルタの複雑さは、使用されるＩＦ周波数による。小さいＩＦ周波数はローカル発振器周波数と近く、フィルタ仕様（ロールオフ）はより厳格である。
【０１６１】
一方、スペクトル拡散信号を用いると、利得処理の結果、影像阻止能力を備えたＲＦフィルタを使用することは、本質ではない。影像周波数の信号は、干渉として働き、受信機の効果は、ＳＮＲで約３ｄＢの損失となる。
【０１６２】
図１１は、本発明に係るスペクトル拡散受信機の第２の実施形態を示すブロック図である。
【０１６３】
スペクトル拡散受信機３０は、直交拡散および逆拡散処理に対応して構成されている。
【０１６４】
スペクトル拡散受信機３０は、図１１に示すように、ｎ（ｎは３またはそれ以上の整数、本実施形態では、たとえばｎ＝５または４）ポートダイレクトコンバージョン回路３１、ＰＮコード同期保持回路３２、デジタル回路３３、およびローカル発振器３４を有している。
【０１６５】
ｎポートダイレクトコンバージョン回路３１は、送信側でＰＮコードｃ（ｔ）が乗算された受信信号ｒ（ｔ）と、ＰＮコード同期保持回路３２からのローカルＰＮコード（Ｃi （ｔ）とＣq （ｔ））を用いたローカル発振器２４によるローカル信号ｌ（ｔ）を変調することにより生成されたリファレンスローカル信号ｌ（ｔ）ｃ* （ｔ）（ここでｃ* （ｔ）は後述するように複素拡散コードである）とを線形合成で合成し、一つの信号あるいは２つあるいはそれ以上の信号を出力する。出力信号のアナログ電力値は、たとえばＦＥＴ二乗検波器により検波される。
【０１６６】
ＰＮコード同期回路３２は、送信側からの受信信号ｒ（ｔ）およびローカル発振器３４によるローカル信号ｌ（ｔ）に基づく同期（捕捉）および同期保持処理を通してローカルＰＮコードｃi （ｔ）とｃq （ｔ）を生成する。
【０１６７】
デジタル回路３３は、図示しないＡ／Ｄコンバータを介したｎポートダイレクトコンバージョン回路３１の出力信号を、受信信号あるいはローカル信号に含まれる１または複数の信号成分に変換する。
【０１６８】
チップレベルでＱＰＳＫ変調の幾つかのフォーマットを利用する３つの主なダイレクトコンバージョンスキームがある。ここでは、ＱＰＳＫ１、ＱＰＳＫ２、およびＱＰＳＫ３が参照される。ＱＰＳＫ１においては、データシンボルを使用することにより正規のＱＰＳＫ信号を形成し、２つ異なるＰＮコードを用いてデータシンボル（同相および直交キャリアにおける）の各々を拡散する。
【０１６９】
ＱＰＳＫ２においては、個々のデータシンボルを取り出すことができ、２つの異なるＰＮコードを用いてそれらを拡散することができる。一方の拡散信号は同キャリアで送信され、他方は直交キャリアで送信される。スペクトル拡散のこの形式は、ＩＳ−９５のフォワードリンクにおいて用いられる。
【０１７０】
ＱＰＳＫ３は、典型的には複素拡散として言及され、３Ｇ ＣＤＭＡシステムにおいて用いられる。
【０１７１】
まず、受信機において同期したローカルＰＮコードが存在すると仮定した信号のダイレクト検出のための５ポートデバイスの使用について考察し、ＰＮコード同期のたのための回路について検討する。
【０１７２】
ＱＰＳＫ１の場合では、まず、同期したローカルＰＮコードおよびキャリア信号が存在する場合を考察する。この場合、受信信号は、実際上、同相および直交キャリア成分における２つの独自のＳＳ信号から構成されることから、２つの５ポート回路を利用することができ、以上説明したように、ＢＰＳＫの場合では、同相および直交信号を独立に復調できる。完全なキャリア同期が実現されれば、２つのブランチ（同相および直交）間は無干渉となる。
【０１７３】
次に、受信機において、同期したキャリアな無いが同期したＰＮコードがある場合を考察する。この場合、同相および直交データを復調するために２つの独立したタイプの回路を用いることができるが、２つのＱＰＳＫブランチにおける拡散コードの非ゼロ相互相関のために２つのブランチ間に干渉がある。この干渉の程度は、積分時間、フィルタの帯域、あるいは等価な処理利得により、３つのパラメータの大きい値により控えめに小さくすべきである。
【０１７４】
次に、ｎポートダイレクトコンバージョン回路３１およびＰＮコード同期保持回路３２の具体的な構成および基本的な機能について順を追って説明する。
【０１７５】
まず、ｎポートダイレクトコンバージョン回路３１の具体的な構成について説明する。
【０１７６】
図１２は、本発明に係る５（ｎ＝５）ポートダイレクトコンバージョン回路の構成例を示す図である。
【０１７７】
５ポートダイレクトコンバージョン回路３１０は、図１２に示すように、ＱＰＳＫ変調器３１０１、位相シフタ３１０２，３１０３、加算器３１０４，３１０５、検波器３１０６，３１０７，３１０８、およびＲＣフィルタ３１０９，３１１０，３１１１を有している。
【０１７８】
ここで、５ポートは、受信信号用入力端子ＴINR 、ローカル信号用入力端子INl 、ＲＣフィルタ３１０９の出力端子（ポート）、ＲＣフィルタ３１１０の出力端子、およびＲＣフィルタ３１１１の出力端子により構成される。
【０１７９】
ＱＰＳＫ変調器３１０１においては、受信信号ｒ（ｔ）が、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られたＰＮコードＣi （ｔ）およびＣq （ｔ）を用いて変調され、リファレンスローカル信号Ｓ３１０１が位相シフタ３１０３および加算器３１０４に出力される。
【０１８０】
位相シフタ３１０２においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３１０２が加算器３１０４に出力される。
【０１８１】
位相シフタ３１０３においては、リファレンスローカルＳ２１０２がθだけ位相シフトされ、信号Ｓ３１０３が加算器３１０５に出力される。
【０１８２】
加算器３１０４においては、位相シフタ３１０２の出力信号Ｓ３１０２とリファレンスローカル信号Ｓ３１０１が加算され、信号Ｓ３１０４が検波器３１０７に出力される。
【０１８３】
加算器３１０５においては、位相シフタ３１０３の出力信号Ｓ３１０３と受信信号ｒ（ｔ）が加算され、信号Ｓ３１０５が検波器３１０８に出力される。
【０１８４】
検波器３１０６においては、受信信号ｒ（ｔ）の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１０９に供給される。
【０１８５】
検波器３１０７においては、加算器３１０４の出力信号Ｓ３１０４の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１１０に供給される。
【０１８６】
検波器３１０８においては、加算器３１０５の出力信号Ｓ３１０５の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１１１に供給される。
【０１８７】
ＲＣフィルタ３１０９は、たとえばローパスフィルタ（ＬＰＦ）により構成され、検波器３１０６による振幅成分に対するフィルタリング処理を行い、パワー信号Ｐ0 をデジタル回路３３に出力する。
【０１８８】
ＲＣフィルタ３１１０は、たとえばＬＰＦにより構成され、検波器３１０７による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ1 をデジタル回路３３に出力する。
【０１８９】
ＲＣフィルタ３１１１は、たとえばＬＰＦにより構成され、検波器３１０８による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ2 をデジタル回路３３に出力する。
【０１９０】
ここで、図１２のダイレクトコンバージョン回路３１０におけるＱＰＳＫ２およびＱＰＳＫ３を考察する。以下のように２つのケースを一緒に扱うことができる。次の受信ＳＳ信号を考察する。
【０１９１】
【数２２】
【０１９２】
ここで、ｃ（ｔ）＝ｃi （ｔ）＋ｊｃq （ｔ）は複素拡散コード（２つの実拡散コード）であり、ｄ（ｔ）はデータ信号である。上述したように、ｄ（ｔ）が実成分であれば、ＱＰＳＫ２であり、ｄ（ｔ）が複素成分であれば、ＱＰＳＫ３である。
【０１９３】
ここで、式（２４）の信号を検波するためのダイレクトコンバージョン回路３１０について考察する。たとえば下記のローカル信号ｌi （ｔ）の総和に基づき、受信信号は二乗検波器に入力する。
【０１９４】
【数２３】
【０１９５】
そして、次式（２５）が得られる。
【０１９６】
【数２４】
【０１９７】
受信およびローカル信号の二乗と二乗周波数項を減算し、｜ｃ（ｔ）｜2 ＝２と仮定すると（たとえば方形のローカルチップパルス）、次式が得られる。
【０１９８】
【数２５】
【０１９９】
次のようなローカル信号を用いて上記と同様の処理により、結果Ｑを得る。
【０２００】
【数２６】
【０２０１】
【数２７】
【０２０２】
今、θ＝π／４では、以下の２つの出力が得られる。
【０２０３】
【数２８】
【０２０４】
したがって、データ信号は次のように確定できる。
【０２０５】
【数２９】
【０２０６】
上記処理は、図１２の５ポートダイレクトコンバージョン回路３１０において実行される。
【０２０７】
次に、種々のＱＰＳＫスキームのための図１１のＰＮコード同期回路について説明する。そのアプローチは、ダイレクト検波対応回路を用いてＰＮコード同期を達成することであり、キャリア周波数および位相同期をベースバンド処理においてデジタル領域に任せることである。データ変調を伴わない受信信号の場合を仮定する。したがって、全てのＱＰＳＫスキームでは、同期問題は、次の形式の信号にロックすることに帰することになる。
【０２０８】
【数３０】
【０２０９】
ここで、ｃI （ｔ）およびｃQ （ｔ）は２つの拡散コード、ＱＰＳＫ２（ＩＳ−９５）の場合いわゆる直交拡散である。
【０２１０】
この場合、拡散コード同期を達成するため、送信機で互いにロックしているので、２つのＰＮコードのいずれかに同期すれば十分である。よって、主として、２つの直交拡散のいずれかにセットされたｃ（ｔ）を用いる図７あるいは図１０のタイプの回路を用いることができる。
【０２１１】
また、トラッキングループにおいてより高いＳＮＲを達成するために、図１３に示すような、ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す回路を実現できる。
【０２１２】
図１３は、 ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す図１１のＰＮコード同期保持回路の構成例を示す図である。
【０２１３】
ＰＮコード同期保持回路３３０は、図１３に示すように、ＰＮコード生成器３２２１ａ，３２２１ｂ、位相調整回路３２２２ａ，３２２２ｂ，３２２３ａ，３２２３ｂ、ＱＰＳＫ復調器３２２４，３２２５、位相シフタ３２２６，３２２７，３２２８，３２２９、加算器３２３０，３２３１，３２３２，３２３３、二乗検波器３２３４，３２３５，３２３６，３２３７、ＬＰＦ３２３８，３２３９，３２４０，３２４１、減算器３２４２，３２４３，３２４４，３２４５、ノルム回路３２４６，３２４７、総和回路３２４８、ループフィルタ３２４９、およびＶＣＯ３２５０を有している。
【０２１４】
ＰＮコード生成器３２３１ａにおいては、ＰＮコードｃI （ｔ）がＶＣＯ３２５０による制御信号Ｓ３２５０に基づいて生成され、生成されたＰＮコードｃI（ｔ）は、位相調整回路３２２２ａ，３２２３ｂ、および図１２の５ポートダイレクトコンバージョン回路３１０のＱＰＳＫ変調器３１０１に出力される。
【０２１５】
ＰＮコード生成器３２３１ｂにおいては、ＰＮコードｃQ （ｔ）がＶＣＯ３２５０による制御信号Ｓ３２５０に基づいて生成され、生成されたＰＮコードｃQ（ｔ）は、位相調整回路３２２２ｂ，３２２３ｂ、および図１２の５ポートダイレクトコンバージョン回路３１０のＱＰＳＫ変調器３１０１に出力される。
【０２１６】
位相調整回路３２２２ａにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃI （ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ３２２２ａ（ｃI （ｔ−Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２１７】
位相調整回路３２２２ｂにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃQ （ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ３２２２ｂ（ｃQ （ｔ−Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２１８】
位相調整回路３２２３ａにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃI （ｔ）の位相が、＋Δだけ遅延され、信号Ｓ３２２３ａ（ｃI （ｔ＋Δ））がＱＰＳＫ変調器３２２５に出力される。
【０２１９】
位相調整回路３２２３ｂにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃQ （ｔ）の位相が、＋Δだけ遅延され、信号Ｓ３２２３ｂ（ｃQ （ｔ＋Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２２０】
ＱＰＳＫ変調器３２２４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路３２２２ａ，３２２２ｂの出力信号Ｓ３２２２ａ，３２２２ｂによって変調され、信号Ｓ３２２４が位相シフタ３２２７および加算器３２３０に出力される。
【０２２１】
一方、ＱＰＳＫ変調器３２２５においては、ローカル信号ｌ（ｔ）が位相調整回路３２２３ａ，３２２３ｂの出力信号Ｓ３２２３ａ，３２２３ｂによって変調され、信号Ｓ３２２５が位相シフタ３２２８および加算器３２３３に出力される。
【０２２２】
位相シフタ３２２６においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３２２６が加算器３２３０に出力される。
【０２２３】
位相シフタ２２２７においては、ＱＰＳＫ変調器３２２４の出力信号Ｓ３２２４がθだけ位相シフトされ、信号Ｓ３２２７が加算器３２３１に出力される。
【０２２４】
加算器３２３０においては、位相シフタ３２２６の出力信号Ｓ３２２６とＱＰＳＫ変調器３２２４の出力信号Ｓ３２２４とが加算され、信号Ｓ３２３０が二乗検波器３２３４に出力される。
【０２２５】
加算器２２３１においては、受信信号ｒ（ｔ）と位相シフタ３２２７の出力信号Ｓ３２２７とが加算され、信号Ｓ３２３１が二乗検波器３２３５に出力される。
【０２２６】
二乗検波器３２３４においては、加算器３２３０の出力信号Ｓ３２３０が二乗され、ＬＰＦ３２３８に出力され、そして減算器３２４２に入力される。
【０２２７】
減算器３２４２においては、ＬＰＦ３２３８の出力からＤＣオフセット等が除去され、ノルム回路３２４６に出力される。
【０２２８】
同様に、二乗検波器３２３５においては、加算器３２３１の出力信号Ｓ３２３１が二乗され、ＬＰＦ３２３９に出力され、そして減算器３２４３に入力される。
【０２２９】
減算器３２４３においては、ＬＰＦ３２３９の出力からＤＣオフセット等が除去され、ノルム回路３２４６に出力される。
【０２３０】
ノルム回路３２４６においては、ベクトルのノルムが計算され、総和回路３２４８に出力される。
【０２３１】
位相シフタ３２２８においては、ＱＰＳＫ変調器３２２５の出力信号Ｓ３２２５がθだけ位相シフトされ、信号Ｓ３２２８が加算器３２３２に出力される。
【０２３２】
位相シフタ３２２９においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３２２９が加算器３２３３に出力される。
【０２３３】
加算器３２３２においては、受信信号ｒ（ｔ）と位相シフタ３２２８の出力信号Ｓ３２２８とが加算され、信号Ｓ３２３２が二乗検波器３２３６に出力される。
【０２３４】
加算器３２３３においては、位相シフタ３２２９の出力信号Ｓ３２２９とＱＰＳＫ変調器３２２５の出力信号Ｓ３２２５とが加算され、信号Ｓ３２３３が二乗検波器３２３７に出力される。
【０２３５】
二乗検波器３２３６においては、加算器３２３２の出力信号Ｓ３２３２が二乗され、ＬＰＦ３２４０に出力され、そして減算器３２４４に入力される。
【０２３６】
減算器３２４４においては、ＬＰＦ３２４０の出力からＤＣオフセット等が除去され、ノルム回路３２４７に出力される。
【０２３７】
同様に、二乗検波器３２３７においては、加算器３２３３の出力信号Ｓ３２３３が二乗され、ＬＰＦ３２４１に出力され、そして減算器３２４５に入力される。
【０２３８】
減算器３２４５においては、ＬＰＦ３２４１の出力からＤＣオフセット等が除去され、ノルム回路３２４７に出力される。
【０２３９】
ノルム回路３２４７においては、ベクトルのノルムが計算され、総和回路３２４８に出力される。
【０２４０】
総和回路３２４８においては、ノルム回路３２４６および３２４７の出力の総和がとられ、ループフィルタ３２４９を介してＶＣＯ３２５０に出力される。
【０２４１】
ＶＣＯ３２５０においては、発振周波数がループフィルタ３２４９の出力により変化し、制御信号Ｓ３２５０の値が発振周波数の変化に応じて変化する。
【０２４２】
図１３の構成によれば、Ａ（減算器３２４２の出力）における信号は次のように与えられる。
【０２４３】
【数３１】
【０２４４】
今、上記において第１の３つの項は、ＤＣあるいは二重周波数項である。よって、信号がローパスフィルタを通過すると、ＤＣオフセットが除去され、次のようなＡにおける信号が得られる。
【０２４５】
【数３２】
【０２４６】
ここで、バーはローパスフィルタリングを示している。同様の方法で、Ｂ−，Ａ＋，Ｂ＋における信号はそれぞれ次のように得られる。
【０２４７】
【数３３】
【０２４８】
式（３３）および式（３４）における２つの値をベクトルおよび得られるＬ2ノルムの２つの成分として扱うと、トラッキングループのためのエラー信号の計算における任意の位相依存性を除去できる。
【０２４９】
また、簡単化の実現およびＬ1 ノルムを伴う計算に役立つ。ここでノルムの計算は、２つの複素数の絶対値の和に帰着することになる。
【０２５０】
次に、キャリア位相シフタを必要としない略最適な同期保持回路について考察する。
【０２５１】
図１４は、キャリア位相シフタを備えない図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【０２５２】
図１４においては、乗算器３２５１および３２５２が図１３のＱＰＳＫ変調器３２２４の代わりに設けられている。乗算器３２５１は、ローカル信号ｌ（ｔ）と位相調回路３２２２ａの出力信号Ｓ３２２２ａを乗算する。乗算器３２５２は、ローカル信号ｌ（ｔ）と位相調回路３２２２ｂの出力信号Ｓ３２２２ｂを乗算する。
【０２５３】
同様に、図１４においては、乗算器３２５３および３２５４が図１３のＱＰＳＫ変調器３２２５の代わりに設けられている。乗算器３２５３は、ローカル信号ｌ（ｔ）と位相調回路３２２３ａの出力信号Ｓ３２２３ａを乗算する。乗算器３２５４は、ローカル信号ｌ（ｔ）と位相調回路３２２３ｂの出力信号Ｓ３２２３ｂを乗算する。
【０２５４】
また、図１４においては、加算器３２５５および３２５６が、図１３の位相シフタ３２２６および３２２７、並びに加算器３２３０および３２３１の代わりに設けられている。加算器３２５５は、受信信号ｒ（ｔ）と乗算器３２５１の出力信号Ｓ３２５１を加算する。加算器３２５６は、受信信号ｒ（ｔ）と乗算器３２５２の出力信号Ｓ３２５２を加算する。
【０２５５】
また、図１４においては、加算器３２５７および３２５８が、図１３の位相シフタ３２２８および３２２９、並びに加算器３２３２および３２３３の代わりに設けられている。加算器３２５７は、受信信号ｒ（ｔ）と乗算器３２５４の出力信号Ｓ３２５４を加算する。加算器３２５８は、受信信号ｒ（ｔ）と乗算器３２５４の出力信号Ｓ３２５４を加算する。
【０２５６】
図１４の構成によれば、Ａ（減算器３２４２の出力）における信号は次のように与えられる。
【０２５７】
【数３４】
【０２５８】
ここで、近似は、低相互相関を有する同相および直交コードｃI （ｔ）およびｃQ （ｔ）に基づく。同様に、Ｂ（減算器３２４３の出力）における信号は次のように計算できる。
【０２５９】
【数３５】
【０２６０】
今、Ａ−およびＢ−における信号を考察すると、両者をゼロにさせる位相φの値がない。｜ｃｏｓφ｜がゼロになると、｜ｓｉｎφ｜ が最大となり、逆もまた同様である。上記と同様の方法において、回路のより低いブランチに対応する信号は次のように計算可能である。
【０２６１】
【数３６】
【０２６２】
【数３７】
【０２６３】
図１４に示すように、Ａ−，Ｂ−，Ａ＋，およびＢ＋における信号は処理できる。しかしながら、２つのノルムブロック（ノルム回路３２４６，３２４７）と加算器（あるいは減算器）を、存在するループにおけるノイズ、ＤＣオフセット、および他の欠陥によりよい性能を持つさらに一般化されたブロックと置き換えることが望ましい。
【０２６４】
図１５に示す一般化されらブロックが利用できる。この場合、エラー信号を計算するためのアルゴリズムは、いずれの欠陥にも活用でき、アナログ回路の成分の特性の変化にさえ適応できる。
【０２６５】
図１６は、ソフトウェア無線用の図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【０２６６】
図１６の回路３２０ｂが図１３の回路と異なる点は、図１３のＤＣ除去用減算器３２４２〜３２４５、ノルム回路３２４６および３２４７、総和回路３２４８、およびループフィルタ３２４９の代わりに、ＬＰＦ３２３８，３２３９，３２４０，および３２４１の出力にＡＤコンバータ３２６０，３２６１，３２６２，および３２６３を設け、かつ、ソフトウェア無線アーキテクチャを生成する部分であるデジタルプロセッサ３２６４を設けたことにある。
【０２６７】
ここまで検討した種々のＤＳ／ＳＳ同期保持器回路のためのアーキテクチャは、ＲＦ周波数で動作する部分、およびより低い周波数で動作する部分を含む。低周波数部は、異なる干渉環境、および回路によって導入される周波数オフセットおよびＤＣオフセットの異なるケースにおける同期保持回路の柔軟な動作を達するするために、デジタル式に実現できる。
【０２６８】
そのような変更は、より高速なロック処理も生じさせることができる。したがって、最適化された同期捕捉回路および同期保持回路の設計では、一つのユニットに含めることができる。
【０２６９】
したがって、ＰＮコード同期保持回路３２０Ｂにおいては、Ａ／Ｄコンバータ３２６０〜３２６３がＬＰＦ（ローパスフィルタ）３２３８〜３２４１の後段に設けられている。また、上述したように、図１３のＤＣ除去用減算器３２４２〜３２４５、ノルム回路３２４６および３２４７、総和回路３２４８、およびループフィルタ３２４９が、全てデジタルプロセッサ３２６４、すなわち全てのソフトウェア無線アーキテクチャの部分に組み入れられている。それはそのようなアーキテクチャにおけるソフトウェアモジュールとなり得る。
【０２７０】
また、図３および図４のダイレクトコンバージョン回路２１０および２１０Ａは、パワー検波用ＦＥＴデバイス（上述した文献〔１〕参照）の基本原理を含む代替えの形態を採用できる。これらの形態の全ては、少なくとも２つの入力（受信信号およびローカルリファレンス信号）と少なくとも２つの出力信号を持つ。各出力は、一方の入力信号が、他方に対して角度θだけ位相シフトされている入力信号の和のパワー信号（ローパスでフィルタリングされた信号）から構成される。出力信号は、受信信号の同相および直交成分を抽出可能にするに十分な情報を含む。４ポート回路は、基本的には、ＦＥＴ出力における信号パワー（電力）をローパス（たとえばＲＣフィルタ）でフィルタリングする、図１７に示すような形態を持つ。
【０２７１】
一般化された図１７の４ポートダイレクトコンバージョン回路に基づいて、図１８に示すような一般化されたＰＮコード同期保持回路を設計できる。
【０２７２】
図１８において、３２５６はＰＮ生成器を示し、３２６６は変調器を示し、３２６７および３２６８は４ポートダイレクトコンバージョン回路を示している。
【０２７３】
たとえば、変調器３２６６は、図１３の位相調整回路３２２２ａ，３２２２ｂ，３２２３ａ，および３２２３ｂ、並びにＱＰＳＫ変調器３２２４および３２２５を含み、一方、４ポートダイレクトコンバージョン回路３２６７は、図１３の位相シフタ３２２６，３２２７、加算器３２３０，３２３１、二乗検波器３２３４，３２３５、およびＬＰＦ３２３８，３２３９を含んでいる。
【０２７４】
同様に、４ポートダイレクトコンバージョン回路３２６８は、図１３の位相シフタ３２２８，３２２９、加算器３２３２，３２３３、二乗検波器３２３６，３２３７、およびＬＰＦ３２４０，３２４１を含んでいる。
【０２７５】
図１６および図１８の回路は、ソフトウェアモジュール（デジタルプロセッサ）におけるアルゴリズムを適切に設計することにより、ＰＮコード同期捕捉と同期保持の両方に使用することができる。ＰＮコード同期捕捉では、モジュールは、究極的に、ローカルＰＮコードを受信したＰＮコードを用いるアルゴリズムに取り入れる周波数系列(sequence)を通したＶＣＯ３２５０の効果的に周波数を進める（ステップする）エラー信号系列を出力できる。いずれの同期捕捉および同期保持回路において、重要なパラメータは、二乗検波器３２３４〜３２３７の出力、あるいはＡ／Ｄコンバータ３２６０〜３２６３の入力におけるフィルタの帯域である。
【０２７６】
この帯域は、同等の積分時間を効果的に決定する。最適な同期捕捉回路は、受信信号ｒ（ｔ）のＳＮＲによる積分時間を持たなければならない。固定帯域（ＦＥＴ出力における固定ＲＣフィルタ）の４ポートダイレクトコンバージョン回路を設計でき、さらにソフトウェアモジュールにおけるデジタル式のフィルタリングを実現できる。ソフトウェアモジュールの実際のアルゴリズムは、ＰＮコード長、受信信号のＳＮＲ、および同期捕捉処理の開始時のクロック周波数不確定による。
【０２７７】
この実施形態において、直接拡散スペクトル拡散信号のためのダイレクト検波およびＰＮコード同期用回路について説明した。これら回路は、最近開発された高い線形性の程度を示す広帯域ダイレクト検波ＦＥＴ回路の使用に基づいている。本実施形態において説明した回路は、スペクトル拡散における逆拡散機能をアナログにより効果的に実現している。そのような実現は、結果としてＰＮコード拡散クロック周波数と無関係に受信機の複雑さをもたらす。その結果である回路は、３Ｇ ＷＣＤＭＡあるいはその他の将来のシステム用広帯域受信機の設計に重要である。
【０２７８】
すなわち、本実施形態によれば、ＦＥＴ広帯域ダイレクトコンバータ回路に基づく直接拡散ＲＦスペクトル拡散信号のアナログの逆拡散およびダイレクトコンバージョンのための回路が述べられている。この回路は、回路の複雑さがチップレートに無関係な、非常に高チップレートの電力効率スペクトル拡散システムの設計を可能としている。これの回路の使用は、背景技術の現状における問題、すなわち、チップレートに伴って電力消費が増大するスペクトル拡散の現実を解決する。
【０２７９】
また、この実施形態においては、直接拡散スペクトル拡散の異なるタイプのＰＮコード同期および逆拡散のための回路が述べられている。これらの回路は、現代の直接拡散スペクトル拡散受信機の背景技術において習慣的に現実化されるチップレートに代わり、データシンボルレート（あるいは、シンボルレートの小さい倍数）でデジタル処理が実行されるソフトウェア無線受信機の設計を可能としている。
【０２８０】
これらの回路では、チップレートは、帯域およびＦＥＴダイレクト検波回路の線形性によってのみ制限される。最近の非常に広帯域で広ダイナミックレンジを持つＦＥＴダイレクト検波器の開発は、ここで提案した直接拡散スペクトル拡散受信機の設計のための提案されたアプローチの実現を可能としている。
【０２８１】
したがって、本発明は、インターネットに接続する低コスト情報処理デバイスを含む、スペクトル拡散およびＣＤＭＡシステムのための極めて簡単化された受信機の設計を許容する。スペクトル拡散システムは、受信機の複雑さによる拡散帯域において典型的に制限を受ける。本発明は、これらシステムの帯域制限を、非常に拡げている。
【０２８２】
なお、本実施形態においては、ｎポートデバイスとして、逆拡散用ダイレクトコンバージョン回路を例に説明したが、本発明は、他のタイプのダイレクトコンバージョン回路、たとえば図１９に示すような（たとえば、特開平１１−３１７７７７号公報 参照）回路を適用できる。
【０２８３】
図１９のダイレクトコンバージョン回路４０は、直交変調器４１、直交変調器４２、およびＬＰＦ４３および４４を有している。
【０２８４】
直交変調器４１は、ローカル発振器４１１、乗算器４１２，４１３，および４１４、並びに位相シフタ（π／２シフタ）４１５により構成されている。
【０２８５】
直交変調器４１においては、乗算器４１２がローカル信号ｌ（ｔ）とＰＮコードｃ（ｔ）を掛け合わせる（乗算する）。
【０２８６】
また、直交変調器４２は、ローカル発振器４２１、乗算器４２２，４２３，および４２４、位相シフタ４２５、および加算器４２６により構成されている。
【０２８７】
直交変調器４２においては、乗算器４３２がローカル信号ｌ（ｔ）とＰＮコードｃ（ｔ）を掛け合わせる（乗算する）。
【０２８８】
本発明は図解の目的のために選択された特定の実施形態に関連付けて説明したが、本発明の基本概念および範囲を逸脱しない範囲で、当業者によって変更しえる種々の変更が可能であることは明らかである。
【０２８９】
以上説明したように、本スペクトル拡散受信機によれば、スペクトル拡散受信機はダイレクトコンバージョン技術に基づく回路２１，２２を採用している。これらの回路は、大幅に複雑が低減し、標準アプローチの完全なデジタル受信機で実現可能なレートより非常に高速のチップレートのスペクトル拡散受信機を許容する、これらの回路を用いることによって、受信機でのデジタル処理は、背景技術のおけるスペクトル拡散およびＣＤＭＡ受信機の設計に習慣的に用いられるチップレートの倍数でなく、データシンボルレートで実行される。
【図面の簡単な説明】
【図１】従来の直接拡散スペクトル拡散受信機のブロック図である。
【図２】本発明に係るスペクトル拡散受信機の第１の実施形態を示すブロック図である。
【図３】本発明に係る５ポートダイレクトコンバージョン回路の構成例を示す図である。
【図４】本発明に係る４ポートダイレクトコンバージョン回路の構成例を示す図である。
【図５】直交変調信号の一般的な場合における４ポートダイレクトコンバージョン回路の等価回路を示す図である。
【図６】周波数見積およびデジタル見積の場合に基づく受信機を示す図である。
【図７】図２のＰＦ符号同期保持回路の構成例を示す図である。
【図８】ＰＮコード相関の説明図である。
【図９】同期保持”Ｓ”カーブの説明図である。
【図１０】図２のＰＮコード同期保持回路の他の構成例を示す図である。
【図１１】本発明に係るスペクトル拡散受信機の第２の実施形態を示すブロック図である。
【図１２】本発明に係るＤＳ／ＢＰＳＫ用５ポートダイレクトコンバージョン回路の構成例を示す図である。
【図１３】ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す図１１のＰＮコード同期保持回路の構成例を示す図である。
【図１４】キャリア位相シフタを有していない図１１のＰＮコード同期保持回路５の他の構成例を示す図である。
【図１５】一般化されたエラー信号計算の説明図である。
【図１６】ソフトウェア無線用の図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【図１７】一般化された４ポートダイレクトコンバージョン回路を示す図である。
【図１８】一般化されたソフトウェア無線用ＰＮコード同期保持回路を示す図である。
【図１９】本発明に係るダイレクトコンバージョン回路の他のタイプを示す図である。
【符号の説明】
２０ スペクトル拡散受信機
２１ ｎポートダイレクトコンバージョン回路
２２ ＰＮコード同期保持回路
２３ デジタル回路
２４ ローカル発振器
２１０ ５ポートダイレクトコンバージョン回路
２１０１ 乗算器
２１０２，２１０３ 位相シフタ
２１０４，２１０５ 加算器
２１０６〜２１０８ 二乗検波器
２１０９〜２１１１ ＲＣフィルタ
２１０Ａ ４ポートダイレクトコンバージョン回路
２２０ ＰＮコード同期保持回路
２２０１ ＰＮコード生成器
２２０２，２２０３ 位相調整回路
２２０４，２２０５ 乗算器
２２０６，２２０７ 加算器
２１０８，２２０９ 二乗検波器
２２１０，２２１１ バンドパスフィルタ（ＢＰＦ）
２２１２，２２１３ エンベロープ検波器
２２１４ 減算器
２２１５ ループフィルタ
２２１６ ＶＣＯ
２２０Ａ ＰＮコード同期保持回路
２２２１ ＰＮコード生成器
２２２２，２２２３ 位相調整回路
２２２４，２２２５ 乗算器
２２２６〜２２２９ 位相シフタ
２２３０〜２２３３ 加算器
２２３４〜２２３７ 二乗検波器
２２３８〜２２４１ ローパスフィルタ（ＬＰＦ）
２２４２〜２２４３ 減算器
２２４６，２２４７ ノルム回路
２２４８ 総和回路
２２４９ ループフィルタ
２２５０ ＶＣＯ
３０ スペクトル拡散受信機
３１ ｎポートダイレクトコンバージョン回路
３２ ＰＮコード同期保持回路
３３ デジタル回路
３４ ローカル発振器
３１０ ５ポートダイレクトコンバージョン回路
３１０１ ＱＰＳＫ変調器
３１０２，３１０３ 位相シフタ
３１０４，３１０５ 加算器
３１０６〜３１０８ 二乗検波器
３１０９〜３１１１ ＲＣフィルタ
３２０ ＰＮコード同期保持回路
３２２１ａ，３２２１ｂ ＰＮコード生成器
３２２２ａ，３２２２ｂ，３２２３ａ，３２２３ｂ 位相調整回路
３２２４，３２２５ ＱＰＳＫ変調器
３２２６〜３２２９ 位相シフタ
３２３０〜３２３３ 加算器
３２３４〜３２３７ 二乗検波器
３２３８〜３２４１ ＬＰＦ
３２４２〜３２４５ 減算器
３２４８ 総和回路
３２４９ ループフィルタ
３２５０ ＶＣＯ
３２０Ａ ＰＮコード同期保持回路
３２５１〜３２５４ 乗算器
３２５５〜３２５８ 加算器
３２０Ｂ ＰＮコード同期保持回路
３２６０〜３２６３ Ａ／Ｄコンバータ
３２６４ デジタルプロセッサ
３２０Ｃ ＰＮコード同期保持回路
３２６６ 変調器
３２６７，３２６８ ４ポートダイレクトコンバージョン回路
４０ ダイレクトコンバージョン回路
４１ 直交変調器
４２ 直交変調器
４３，４４ ＬＰＦ
４１１，４２１ ローカル発振器
４１２〜４１４，４２２〜４２４ 乗算器
４１５，４２５ 位相シフタ
４２６ 加算器
【発明の属する技術分野】
本発明は、ソフトウェア無線用のスペクトル拡散受信機、特に、ＦＥＴ広帯域ダイレクトコンバージョン回路に基づくダイレクトシーケンス（直接拡散）ＲＦスペクトル拡散信号のアナログ逆拡散およびダイレクトコンバージョン用回路、および異なるタイプのダイレクトシーケンススペクトル拡散のＰＮ（疑似ランダムノイズ）符号同期および逆拡散用回路に関するものである。
【０００２】
【従来の技術】
ソフトウェア無線の基本概念は、ソフトウェアの制御の下、異なるフォーマット、すなわち異なる変調方式の信号を受信する無線機を容易に再構成可能なように、可能な限りデジタル処理を利用することにある。シングルステージのＲＦダウンコンバージョンを利用すると、無線機は、大いに簡易化される。近年、二乗検波に基づくＦＥＴ検波器の利用に基づくダイレクトコンバージョン用の新規な回路が提案されている（文献〔１〕、〔２〕を参照：〔１〕M.Abe,N.Sasho,D.Krupezevic,and V.Brarnkovic,"Receiver circuit"、〔２〕WO99/33166('99.July.1 ）。これらの回路は、以前可能であったよりも、高い帯域性および線形性をともなったダイレクトコンバージョン回路の実現を可能にする。
【０００３】
直接拡散（ダイレクトシーケンス）スペクトル拡散受信機に関係するダイレクトコンバージョン回路の使用は、上述したシングルステージコンバータの利益よりはるかに大きい利益を有する。シングルステージコンバータに加えて、ダイレクトコンバージョン回路は、アナログ相関器として効果的に動作する。このことは、結果としてスペクトル拡散受信機に要求される処理速度の大幅な低減およびこれに伴う電力消費の削減につながる。
【０００４】
図１は、従来の直接拡散スペクトル拡散受信機のブロック図である。
図１の直接拡散スペクトル拡散受信機１０は、レシーバアンテナ１１、ＲＦフィルタ１２、マルチステージコンバータ１３、ＲＦフロント−エンドノイズ削減フィルタ１４、サンプルおよびアナログ−デジタル（Ａ／Ｄ）コンバータ１５、ＰＮコード同期および同期保持回路１６、およびレイク（ＲＡＫＥ）受信機（復調器）１７を有している。
【０００５】
図１に示すように、直接拡散スペクトル拡散受信機１０の代表的なインプリメンテーションは、チップレートの複数倍、たとえばチップレート８倍の周波数で動作するサンプルおよびＡ／Ｄコンバータ１５が後続するＲＦフロント−エンドノイズ削減フィルタ１４を含んでいる。３Ｘ帯域における広帯域ＣＤＭＡ（符号分割多元接続）では、このチップレートは、８×３．８４＝３０．７２ＭＨｚに等しい。さらに高い帯域では、そのレートは１００ＭＨｚを簡単に越えてしまう。受信機は、ＰＮコード同期および同期保持回路１６を動作させて、これらのレートでデジタルで逆拡散を行う。
【０００６】
【発明が解決しようとする課題】
受信機がアンテナダイバーシティ、あるいはデジタルビーム形成アレイを利用していると、この回路は、各アレイ要素ごとに繰り返される。大きな拡散帯域については、回路の複雑さ、これに伴う電力消費が大きくなる。
【０００７】
チップレートよりシンボルレートの倍数のクロック周波数で動作させることは、受信機の設計に有利となる。このことは、逆拡散がアナログ形態で効果的に実行されれば可能である。
【０００８】
本発明の第１の目的は、回路の複雑さがチップレートと無関係で、非常に高チップレートの電力効率のよいスペクトル拡散システムの設計が可能であり、電力消費を削減可能なスペクトル拡散受信機を提供することにある。
【０００９】
本発明の第２の目的は、チップレートの代わりにデータシンボルレートでデジタル処理を行うことが可能なソフトウェア無線用スペクトル拡散受信機を提供することにある。
【００１０】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、 所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１１】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１３】
また、本発明では、上記第１の検波器の出力信号に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力信号に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力信号に対して所定のフィルタリング処理を行う第３のフィルタとをさらに有する。
【００１４】
また、上記変調器は直交変調器を有する。
【００１５】
好適には、上記リファレンスローカル信号に含まれる拡散コードは、受信信号の拡散コードに同期している。
【００１６】
また、上記受信信号のキャリア周波数は、上記リファレンスローカル信号のキャリア周波数に略等しい。
【００１７】
また、本発明では、少なくとも第１、第２、および第３の検波器の一つは、二乗検波器を有する。
【００１８】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００１９】
好適には、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、上記受信信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記第１の加算器の出力信号の振幅成分を検波する第１の検波器と、上記第１の検波器の出力信号の第１のエンベロープを検波する第１のエンベロープ検波手段と、上記受信信号と上記第２の乗算器の出力信号とを加算する第２の加算器と、上記第２の加算器の出力信号の振幅成分を検波する第１の検波器と、上記第２の検波器の出力信号の第２のエンベロープを検波する第２のエンベロープ検波手段と、上記第１のエンベロープと第２のエンベロープ間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２０】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と上記受信信号の位相をシフトする第１の位相シフタと、上記第１の乗算器の出力信号の位相をシフトする第２の位相シフタと、上記第２の乗算器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の乗算器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２１】
また、本発明では、少なくとも上記第１、第２、第３、および第４の検波器の一つは二乗検波器を有する。
【００２２】
好適には、上記ローカル拡散コード同期保持回路は、上記第１、第２、第３、および第４のフィルタの出力からＤＣオフセットを除去する手段を有する。
【００２３】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを進行させる第２の位相調整手段と、上記第１の位相調整手段の出力信号により上記ローカル信号を変調する第１の直交変調器と、上記第２の位相調整手段の出力信号により上記ローカル信号を変調する第２の直交変調器と、上記受信信号の位相をシフトする第１の位相シフタと、上記第１の直交変調器の出力信号の位相をシフトする第２の位相シフタと、上記第２の直交変調器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の直交変調器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の直交変調器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２４】
また、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された直交ローカル拡散コードを遅延させる第２の位相調整手段と、所定の時間だけ上記生成された同相ローカル拡散コードを進行させる第３の位相調整手段と、所定の時間だけ上記生成された直交ローカル拡散コードを進行させる第４の位相調整手段と、上記ローカル信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、上記ローカル信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、上記ローカル信号と上記第３の位相調整手段の出力信号を乗算する第３の乗算器と、上記ローカル信号と上記第４の位相調整手段の出力信号を乗算する第４の乗算器と、上記受信信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の乗算器の出力信号とを加算する第２の加算器と、上記受信信号と上記第３の乗算器の出力信号とを加算する第３の加算器と、上記受信信号と上記第４の乗算器の出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段とを有する。
【００２７】
本発明によれば、所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うソフトウェア無線用スペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、スペクトル拡散受信機が提供される。
【００２８】
好適には、上記ローカル拡散コード同期保持回路は、制御信号の値に基づいて上記同相ローカル拡散コードを生成する第１のローカル拡散コード生成器と、制御信号の値に基づいて上記直交ローカル拡散コードを生成する第２のローカル拡散コード生成器と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを遅延させる第１の位相調整手段と、所定の時間だけ上記生成された同相および直交ローカル拡散コードを進行させる第２の位相調整手段と、上記第１の位相調整手段の出力信号により上記ローカル信号を変調する第１の直交変調器と、上記第２の位相調整手段の出力信号により上記ローカル信号を変調する第２の直交変調器と、上記受信信号の位相をシフトする第１の位相シフタと、上記第１の直交変調器の出力信号の位相をシフトする第２の位相シフタと、上記第２の直交変調器の出力信号の位相をシフトする第３の位相シフタと、上記受信信号の位相をシフトする第４の位相シフタと、上記第１の位相シフタの出力信号と上記第１の直交変調器の出力信号とを加算する第１の加算器と、上記受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、上記受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、上記第２の直交変調器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、上記第１および第２のフィルタの出力アナログ信号をデジタル信号に変換する第１のアナログ−デジタル（Ａ／Ｄ）変換手段と、上記第３および第４のフィルタの出力アナログ信号をデジタル信号に変換する第２のＡ／Ｄ変換手段と、上記第１のＡ／Ｄ変換手段と第２のＡ／Ｄ変換手段の出力間の差がゼロに近づいて減少するように上記制御信号を生成するデジタル処理手段とを有する。
【００２９】
本発明によれば、ｎポートダイレクト回路コンバータにおいては、公称４５度に等しいθだけ位相がシフトされ、検波機は理想的には二乗関数である。入力の一つは逆拡散（復調）すべき受信信号である。他の入力は、直接拡散スペクトル拡散信号である。リファレンス信号は、受信信号のＰＮコードに同期しているＰＮ（拡散）コードを有する。受信信号のキャリア周波数は、ローカルリファレンス信号のキャリア周波数に同期する必要がない、リファレンス信号のキャリア周波数と略等しい。正確なキャリアおよび位相同期は、デジタル領域で行われる。
【００３０】
受信信号と位相がθだけシフトされたリファレンスローカル信号の和は、電力検波器に入力される。リファレンスローカル信号と位相がθだけシフトされた受信信号は、第２の電力検波器に入力される。第３の出力は受信信号の電力を生み出す。
【００３１】
また、本発明によれば、ＰＮコード同期保持回路は、トラッキングループのためのエラー信号が二乗検波器の出力から決定されるダイレクトコンバージョン概念に基づく近ゼロ(near-zero) ＩＦダウンコンバータを伴うアーリー(eraly) ・レイト(late)構造を利用する。
【００３２】
また、複素拡散を用いるスペクトル拡散信号用のダイレクトコンバージョン受信機においては、ＱＰＳＫ変調ブロックが、複素拡散器を構成する。受信信号は複素拡散を伴う信号である。
【００３３】
また、たとえば、ソフトウェア無線におけうソフトウェアモジュールを利用したダイレクトコンバージョンを伴うスペクトル拡散のための同期保持回路が一般化される。ソフトウェアモジュールは、初期の荒い（粗）同期、あるいはＰＮコード同期捕捉が、トラッキングループのためのロック範囲内に引き込む値の領域を通すＶＣＯの周波数を進める処理を通して、実行するようにプログラムされる。ソフトウェアモジュールは、またエラー信号の生成を含むトラッキングループ用、およびこの信号のフィルタリング用アルゴリズムを含む。
【００３４】
【発明の実施の形態】
以下、ソフトウェア無線（ＳＤＲ）用直接拡散スペクトル拡散受信機の最善の形態を、図面に関連付けて詳細に説明する。
【００３５】
図２は、本発明に係るスペクトル拡散受信機の第１の実施形態を示すブロック図である。
【００３６】
スペクトル拡散受信機２０は、図２に示すように、ｎ（ｎは３またはそれ以上の整数、本実施形態では、たとえばｎ＝５または４）ポートダイレクトコンバージョン回路２１、ＰＮコード同期保持回路２２、デジタル回路２３、およびローカル発振器２４を有している。
【００３７】
ｎポートダイレクトコンバージョン回路２１は、２つの信号、すなわち送信側でＰＮコードｃ（ｔ）が乗算された受信信号ｒ（ｔ）と、ローカル発振器２４によるローカル信号ｌ（ｔ）にＰＮコード同期保持回路２２によるローカルＰＮコード（±１値）を乗算することにより生成されたローカル信号ｌ（ｔ）とを線形合成で合成し、一つの信号あるいは２つあるいはそれ以上の信号を出力する。出力信号のアナログ電力値は、たとえばＦＥＴ二乗検波器により検波される。
【００３８】
ＰＮコード同期回路２２は、送信側からの受信信号ｒ（ｔ）およびローカル発振器２４によるローカル信号ｌ（ｔ）に基づく同期（捕捉）および同期保持処理を通してローカルＰＮコードを生成する。
【００３９】
デジタル回路２３は、ｎポートダイレクトコンバージョン回路２１の出力信号を、図示しないＡ／Ｄコンバータを介して受信信号あるいはローカル信号に含まれる１または複数の信号成分に変換する。
【００４０】
次に、ｎポートダイレクトコンバージョン回路２１およびＰＮコード同期保持回路２２の具体的な構成および基本的な機能について順を追って説明する。
【００４１】
まず、ｎポートダイレクトコンバージョン回路２１の具体的な構成について説明する。
【００４２】
図３は、本発明に係る５（ｎ＝５）ポートダイレクトコンバージョン回路の構成例を示す図である。
【００４３】
５ポートダイレクトコンバージョン回路２１０は、図３に示すように、乗算器２１０１、位相シフタ２１０２，２１０３、加算器２１０４，２１０５、検波器２１０６，２１０７，２１０８、およびＲＣフィルタ２１０９，２１１０，２１１１を有している。
【００４４】
ここで、５ポートは、受信信号用入力端子ＴINr 、ローカル信号用入力端子INl 、ＲＣフィルタ２１０９の出力端子（ポート）、ＲＣフィルタ２１１０の出力端子、およびＲＣフィルタ２１１１の出力端子により構成される。
【００４５】
図３において、パラメータθは、位相シフト（理論上は４５°）を示している。実際に実現される５ポートデバイスは、２つの位相シフトが完全に整合する（釣り合う）ことを確実にしている。利得係数ｋijは回路構成要素パラメータによる。検波器２１０６〜２１０８の関数ｇ（．）は、二乗関数におおよそあるいは理想的には等しい非線形関数であり、ＲＣフィルタ２１０９〜２１１１は、一次ローパスフィルタである。
【００４６】
乗算器２１０１においては、ローカル信号ｌ（ｔ）が、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られたＰＮコードｃ（ｔ）と掛け合わされ、リファレンスローカル信号Ｓ２１０１が位相シフタ２１０３および加算器２１０４に出力される。ローカル信号ｌ（ｔ）がＢｃｏｓ〔ωc ｔ−π／４〕で与えられると、リファレンスローカル信号は、Ｂc （ｔ）ｃｏｓ〔ωc ｔ−π／４〕で与えられる。
【００４７】
位相シフタ２１０２においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２１０２（ｒθ（ｔ））が加算器２１０４に出力される。
【００４８】
位相シフタ２１０３においては、リファレンスローカルＳ２１０２がθだけ位相シフトされ、信号Ｓ２１０３が加算器２１０５に出力される。
【００４９】
加算器２１０４においては、位相シフタ２１０２の出力信号Ｓ２１０４とリファレンスローカル信号Ｓ２１０１が加算され、信号Ｓ２１０４が検波器２１０７に出力される。
【００５０】
加算器２１０５においては、位相シフタ２１０３の出力信号Ｓ２１０３と受信信号ｒ（ｔ）が加算され、信号Ｓ２１０５が検波器２１０８に出力される。
【００５１】
検波器２１０６においては、受信信号ｒ（ｔ）の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１０９に供給される。
【００５２】
検波器２１０７においては、加算器２１０４の出力信号Ｓ２１０４の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１１０に供給される。
【００５３】
検波器２１０８においては、加算器２１０５の出力信号Ｓ２１０５の振幅成分が検波され、検波された振幅成分がＲＣフィルタ２１１１に供給される。
【００５４】
ＲＣフィルタ２１０９は、たとえばローパスフィルタ（ＬＰＦ）により構成され、検波器２１０６による振幅成分に対するフィルタリング処理を行い、パワー信号Ｐ0 をデジタル回路２３に出力する。
【００５５】
ＲＣフィルタ２１１０は、たとえばＬＰＦにより構成され、検波器２１０７による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ1 をデジタル回路２３に出力する。
【００５６】
ＲＣフィルタ２１１１は、たとえばＬＰＦにより構成され、検波器２１０８による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ2 をデジタル回路２３に出力する。
【００５７】
ここで、受信信号ｒ（ｔ）が、次のような両側波帯信号である場合を考察する。
【００５８】
【数１】
ｒ（ｔ）＝Ａｍ（ｔ）ｃｏｓ（ωc ｔ＋φ（ｔ）） （１）
【００５９】
ここで、φ（ｔ）はゆっくりと時間変動すると仮定した場合の位相であり、ｍ（ｔ）は変調信号である。上述したように、ローカル信号ｌ（ｔ）＝Ｂｃｏｓ〔ωc ｔ−π／４〕とする。
【００６０】
もし、ローカル信号ｌ（ｔ）が完全に受信信号ｒ（ｔ）を同期保持すると、φ（ｔ）＝−π／４となる。
【００６１】
今、ｇ（．）を二乗関数と仮定する。信号Ｐ0 はおおよそκ01 2 Ａ2 ／２・ｍ2 （ｔ）と等しい。信号Ｐ1 は次のように与えられる。
【００６２】
【数２】
ここで、Ｌｐはローパス成分を示し、ｒθ（ｔ）は位相をθだけシフトしたｒ（ｔ）と等しい。
【００６４】
今、上記において、第１項は出力Ｐ0 （κ11＝κ01ならば同等）、第２項は、ＤＣ（直流）成分、第３項は所望の信号である。したがって、Ｐ1 およびＰ0 を処理して、次を得ることができる。（当該式で、＋θを、−θと読み替える）
【００６５】
【数３】
同様にして、Ｐ2 での出力は、次のように得られるように処理可能に示すことが可能である。
【００６７】
【数４】
パラメータθ＝π／４と設定すると、次を得ることができる。
【００６９】
【数５】
Ｙ1 ＝ｋｍ（ｔ）ｃ（ｔ）ｃｏｓφ （５）
【００７０】
【数６】
ＹQ ＝−ｋｍ（ｔ）ｃ（ｔ）ｓｉｎφ （６）
【００７１】
ここで、ｋは比例定数である。５ポートダイレクトコンバージョン回路２１０の出力Ｐ1 およびＰ2 は、Ｐ0 の多重を減算し、ＤＣ成分の除去する処理が行われ、これにより上記Ｉ−Ｑ信号が得られる。したがって、５ポートダイレクトコンバージョン回路２１０は、Ｉ−Ｑダイレクトコンバータとして使用することが可能である。
【００７２】
なお、回路成分が、κ11＝κ01と仮定できるように、都合よく整合されれば、５ポートダイレクトコンバージョン回路は、図４に示すように、４ポートダイレクトコンバージョン回路に適応させることができる。ここで、Ｉ−Ｑ成分は、Ｙ1 およびＹ Q からＤＣオフセットを除去することにより得ることができる。
【００７３】
今、受信信号ｒ（ｔ）を次のように書くことができる直交変調信号のより一般的なケースについて考察する。
【００７４】
【数７】
多重Ｐ0 を減算し、ＤＣオフセットを除去する５ポートデバイスの出力処理の後、次のＩ−Ｑ信号を得ることができる。
【００７６】
【数８】
【数９】
転送された（あるいは情報）Ｉ−Ｑ信号は次のように計算することができる。
【００７９】
【数１０】
なお、上記は、θ＝π／４を除く任意の位相角θについて解くことができる。しかしながら、θ＝π／４の値は、荒い（骨の折れる）計算に関しては最適である。θ＝π／４を選択するならば、上記した式は、次のようになる。
【００８１】
【数１１】
オリジナル（変調）Ｉ−Ｑ信号は、式（１１）のように、ディローテーションマトリクスにより上記（検波された）Ｉ−Ｑ信号を処理することにより回復される。この動作を行うため、受信信号のキャリア位相φの情報が要求される。
【００８３】
上記展開の後、５ポートデバイスを、図５に示すように、効果的に４ポートデバイスに設計することができる。
【００８４】
もしも、前述の展開におけるローカル発振器２４のローカル信号ｌ（ｔ）が、受信信号のキャリアに位相ロックしていないならば、上記位相エラーΦは、時間変動し、実際、Δωとして示す周波数オフセットに寄与する。Δω＝０を達成し、位相Φを追跡するための２つの主なアプローチがある。一つのアプローチは位相ロックループを用いることである。エラー信号は、受信信号の位相を追跡するためにＶＣＯを駆動するような方法で、回転されたＩ−Ｑ出力から生成される。
【００８５】
もう一つは、位相を正確に追跡する代わりに、４ポートデバイス出力の粗周波数推定を行い、図６に示すように、それをステップ入力制御を持つ発振器の周波数制御に使うことである。
【００８６】
図６において、２１０Ａは４ポートダイレクトコンバージョン回路を示し、２１１および２１２はサンプラを示し、２１３および２１４はＡ／Ｄコンバータを示し、２１５は位相推定器（エスティメータ）・ディローテータを示し、２１６は粗周波数推定器（エスティメータ）を示し、２１７は電圧制御発振器（ＶＣＯ）を示している。
【００８７】
粗周波数推定アルゴリズムは、受信信号ｒ（ｔ）のキャリアに対するローカル発振器の周波数ドリフトの度合いによって決定される周期により周期的に行われる。デジタル位相推定器（エスティメータ）２１５の実現は、変調機構の特性による。ＱＡＭ変調については、位相推定器は、デジタルトラッキングループとして実現可能である。２つの主なアプローチは、Ｎのべき乗法および決定有向法(decision direct method)である（文献〔３〕参照：H.Meyr,M.Moeneclaey,and S.Fechtel,Digital Communication Receivers:Synchronization,Cannel Estimation,and Signal Processing ）。
【００８８】
ダウンコンバージョンのシングルステージを用いると、図１におけるスペクトル拡散（ＳＳ）受信機は、図６のダイレクトコンバータ受信機のハードウェアリファレンスモデルに適合する。ＰＮコードチップ検出のためにダイレクトコンバージョン回路を使用することができ従来のデジタル相関技術を用いた逆拡散を行うことができる。しかしながら、他に採りうる道は、ダイレクト検波処理を用いるアナログ相関を実現することである。
【００８９】
そのようなダイレクトコンバージョン回路は図３に示されている。上述したように、図３において、ｃ（ｔ）はＰＮコード（±１値）のローカルレプリカを示している。このローカルＰＮコードは、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られる必要がある。
【００９０】
スペクトル拡散受信機の設計における要点は、ＰＮコードｃ（ｔ）の同期である。拡散コードがデータにより変調されている場合、この同期を、達成するのは困難である。
【００９１】
実際のシステムにおいては、典型的には、無変調拡散コードが同期信号として送信される。この信号は、データフレームの始め、すなわちシンクあるいはパイロットバースト、あるいはパイロット信号として連続する場所に現出できる。
【００９２】
大きな処理利得および高ＳＮＲの場合、データシンボルの転送内に符号同期捕捉が発生するＰＮコードにおけるデータ変調と仮定することができる。ここでの目的として、データ変調を伴わない拡散コードの転送と仮定することができる。最良な例は、ＩＳ−９５あるいはＷＣＤＭＡシステムにおけるパイロット信号である。
【００９３】
図７は、図２のＰＮコード同期保持回路の構成例を示す図である。
ＰＮコード同期保持回路２２０は、図７に示すように、ＰＮコード生成器２２０１、位相調整回路２２０２，２２０３、乗算器２２０４，２２０５、加算器２２０６，２２０７、二乗検波器２１０８，２２０９、バンドパスフィルタ（ＢＰＦ）２２１０，２２１１、エンベロープ検波器２２１２，２２１３、減算器２２１４、ループフィルタ２２１５、およびＶＣＯ２２１６を有している。
【００９４】
短から中の長さのＰＮコードのシステム（たとえば、ＩＳ−９５、あるいはＷＣＤＭＡにおけるパイロット信号）では、この回路は、ＰＮコード同期捕捉(acquisition) および同期保持(tracking)の２つの機能を実行できる。
【００９５】
初期ＰＮコードクロック周波数オフセットがさほど大きくなければ、ローカルＰＮコード同期捕捉処理においてＰＮコードを引き入れることによりスライドする。このスライド処理は、結局２つの符号をアライメントする（時間的に同期化させる）。そのような時に、同期保持回路は、２つの符号の同期を維持する。
【００９６】
同期保持ループのＶＣＯの周波数のステップ制御は、ＰＮコード長およびフィルタの帯域（あるいは積分時間に等価）による期間内に現出する同期のための実行可能な値にスライドレートが伴うように設計可能である。
【００９７】
具体的には、ＰＮコード生成器２２０１において、ＰＮコードｃ（ｔ）はＶＣＯ２２１６による制御信号Ｓ２２１６に基づいて生成され、生成されたＰＮコードｃ（ｔ）は、位相調整回路２２０２，２２０３、および図３の５ポートダイレクトコンバージョン回路２１０の乗算器２１０１（あるいは図４の４ポートダイレクトコンバージョン回路２１０Ａの乗算器２１０１）に出力される。
【００９８】
位相調整回路２２０２においては、ＰＮコード生成器２２０１により生成されたＰＮコードｃ（ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２０２（ｃ（ｔ−Δ））が乗算器２２０４に出力される。
【００９９】
位相調整回路２２０３においては、ＰＮコード生成器２２０１により生成されたＰＮコードｃ（ｔ）の位相が、＋Δ（上述したように、公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２０３（ｃ（ｔ＋Δ））が乗算器２２０５に出力される。
【０１００】
乗算器２２０４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路２２０２による出力信号Ｓ２２０２と掛け合わされ（乗算され）、信号Ｓ２２０４（Ｂc （ｔ−Δ）ｃｏｓ（ω0 ｔ））が加算器２２０６に出力される。
【０１０１】
乗算器２２０５においては、ローカル信号ｌ（ｔ）〔＝Ｂc ｃｏｓ（ω0 ｔ）〕が位相調整回路２２０３による出力信号Ｓ２２０３と掛け合わされ（乗算され）、信号（Ｂc （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が加算器２２０７に出力される。
【０１０２】
加算器２２０６においては、受信信号ｒ（ｔ）〔＝Ａｃ（ｔ）ｃｏｓ（ω0 ｔ＋φ）〕と乗算器２２０４の出力信号Ｓ２２０４を加算し、信号Ｓ２２０６（ｒ（ｔ）＋ＢC （ｔ−Δ）ｃｏｓ（ω0 ｔ））が二乗検波器２２０８に出力される。
【０１０３】
加算器２２０７においては、受信信号ｒ（ｔ）と乗算器２２０５の出力信号Ｓ２２０４を加算し、信号Ｓ２２０７（ｒ（ｔ）＋ＢC （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が二乗検波器２２０９に出力される。
【０１０４】
二乗検波器２２０８においては、信号Ａ１が加算器２２０７の出力信号Ｓ２２０７に基づいて得られる。
【０１０５】
同様に、二乗検波器２２０９においては、信号Ａ２が加算器２２０８の出力信号Ｓ２２０８に基づいて得られる。
【０１０６】
ここで、信号Ａ１は次により与えられる。
【０１０７】
【数１２】
バンドパスフィルタ（ＢＰＦ）２２１０の出力は、次の入力に対するバンドパスフィルタの応答として得られる。
【０１０９】
【数１３】
そして、次のように与えられる。
【０１１１】
【数１４】
ここで、バーは図７のバンドパスフィルタの帯域の１／２に相当する帯域を有するローパスフィルタのフィルタリングを示している。
【０１１３】
Ｂ１におけるエンベロープ検波器２２１２の出力は、次のようになる。
【０１１４】
【数１５】
同様に、Ｂ２点における信号（エンベロープ検波器２２１３の出力）は次のように与えられる。
【０１１６】
【数１６】
今、方形チップパルスとし、かつＰＮコードの相関自己ノイズを無視すると、引き入れＰＮコードとローカルに生成されたＰＮコード間のタイミングエラーを対でプロットしたとき、Ｂ１およびＢ２における信号は、図８に示すような値を持つ。
【０１１８】
Ｃ点における信号（減算器２２１４の出力）は、タイミングエラーの関数として、図９に示すように、”Ｓ”カーブを追跡する。
【０１１９】
図７のＰＮコード同期保持回路２２０は、ＩＦ周波数ωIFで動作する。それ自体、より簡単なローパスフィルタの代わりに二乗検波器の出力において２つのバンドパスフィルタを必要とする。
【０１２０】
ローカル発振器周波数が、受信信号ｒ（ｔ）のキャリア周波数と等しい適当な周波数に選択された同期保持回路のベースバンドバージョンを設計することが可能である。そのような同期保持回路を設計するため、二乗検波器２２０８（２２０９）の出力を、入力信号ｒ（ｔ）およびローカルリファレンス信号Ｌ1 （ｔ）から考察する。
【０１２１】
【数１７】
【数１８】
今、この信号および可能ならば他の二乗検波器の出力から、図９のようなトラッキングカーブ（”Ｓ”カーブ）を生成する必要がある。受信信号とリファレンスローカル信号の周波数がロックしていない場合を考察する。この場合において、位相φは実際には時間変動であり、φ（ｔ）＝Δωｔと書くことができる。Δωは小さい周波数オフセットである。
【０１２４】
”Ｓ”カーブを生成するためには、”アーリー(early) ”リファレンス信号ＬE （ｔ）＝Ｂc （ｔ＋τ）ｃｏｓ（ωc −θ）との相関は必ずしも必要でないことは明らかである。簡単化のため、図３における電圧伝達係数ｋijは、１（ｕｎｉｔｙ）に等しいもの仮定する。二乗検波器の一つの出力は次のようになる。
【０１２５】
【数１９】
上記において、要求される成分は第３項である。しかしながら、この項は、発振し、小さいΔωはトラッキングループに十分に長い時間にゼロになる。その結果、入力信号をθだけシフトし、ローカルリファレンスｃｏｓ（ωc ｔ）を用いることにより効果的に直交成分を生成する。ここで、θ＝π／４は位相の公称値である。今、式（１７）および（１８）における信号は、積分時間の逆(inverse) に等しい帯域のローパスフィルタでフィルタリングされる。次の４つの信号が得られる。
【０１２７】
【数２０】
上記４つの信号の第１項は、ＳＳチップ時間が積分時間、あるいはローパスフィルタ（ＬＰＦ）帯域の逆(inverse) より十分に小さいと仮定する定数によって近似できる。この定数は、ＤＣオフセットとして扱うことができ、除去できる。θ＝π／４を用いて、第１の２つの項は、アーリー相関のための値を得るための処理（二乗の和の平方根）が可能である。同様に、第２の２つの項は、遅延相関を得るための処理が可能である。しかしながら、より簡単なアプローチは、絶対値を使うこと、および２つの”Ｓ”カーブの和である”Ｓ”カーブを形成することである。ベクトルの成分としてこれら２つの項を考えれる、２つのアプローチは、ベクトルのＬ1 およびＬ2 ノルムを計算することに対応する。Ｌ1 ノルムを使用する場合では、引き込み信号のタイミングエラーをεと仮定すると、トラッキングループの”Ｓ”カーブを次のように生成することができる。
【０１２９】
【数２１】
図１０は、上記理論に基づいた図２のＰＮコード同期保持回路の他の構成例を示す図である。
【０１３１】
ＰＮコード同期保持回路２２０Ａは、図１０に示すように、ＰＮコード生成器２２２１、位相調整回路２２２２，２２２３、乗算器２２２４，２２２５、位相シフタ２２２６，２２２７，２２２８，２２２９、加算器２２３０，２２３１，２２３２，２２３３、二乗検波器２２３４，２２３５、ＬＰＦ２２３８，２２３９，２２４０，２２４１、減算器２２４２，２２４３，２２４４，２２４５、ノルム回路２２４６，２２４７、総和回路２２４８、ループフィルタ２２４９、およびＶＣＯ２２５０を有している。
【０１３２】
ＰＮコード生成器２２３１においては、ＰＮコードｃ（ｔ）がＶＣＯによる制御信号Ｓ２２５０に基づいて生成され、生成されたＰＮコードｃ（ｔ）は、位相調整回路２２２２，２２２３、および図３の５ポートダイレクトコンバージョン回路２１０の乗算器２１０１（あるいは図４の４ポートダイレクトコンバージョン回路２１０Ａの乗算器２１０１）に出力される。
【０１３３】
位相調整回路２２２２においては、ＰＮコード生成器２２２１により生成されたＰＮコードｃ（ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ２２２２（ｃ（ｔ−Δ））が乗算器２２２４に出力される。
【０１３４】
位相調整回路２２２３においては、ＰＮコード生成器２２２１により生成されたＰＮコードｃ（ｔ）の位相が、＋Δだけ遅延され、信号Ｓ２２２３（ｃ（ｔ＋Δ））が乗算器２２２５に出力される。
【０１３５】
乗算器２２２４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路２２２２の出力信号Ｓ２２２２と掛け合わされ（乗算され）、信号Ｓ２２２４（Ｂc （ｔ−Δ）ｃｏｓ（ω0 ｔ））が位相シフタ２２２７および加算器２２３０に出力される。
【０１３６】
一方、乗算器２２２５においては、ローカル信号ｌ（ｔ）が位相調整回路２２２３による出力信号Ｓ２２２３と掛け合わされ（乗算され）、信号Ｓ２２２５（Ｂc （ｔ＋Δ）ｃｏｓ（ω0 ｔ））が位相シフタ２２２８および加算器２２３３に出力される。
【０１３７】
位相シフタ２２２６においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２２２６が加算器２２３０に出力される。
【０１３８】
位相シフタ２２２７においては、乗算器２２２４の出力信号Ｓ２２２４がθだけ位相シフトされ、信号Ｓ２２２７が加算器２２３１に出力される。
【０１３９】
加算器２２３０においては、位相シフタ２２２６の出力信号Ｓ２２２６と乗算器２２２４の出力信号Ｓ２２２４とが加算され、信号Ｓ２２３０が二乗検波器２２３４に出力される。
【０１４０】
加算器２２３１においては、受信信号ｒ（ｔ）と位相シフタ２２２７の出力信号Ｓ２２２７とが加算され、信号Ｓ２２３１が二乗検波器２２３５に出力される。
【０１４１】
二乗検波器２２３４においては、加算器２２３０の出力信号Ｓ２２３０が二乗され、ＬＰＦ２２３８に出力され、そして減算器２２４２に入力される。
【０１４２】
減算器２２４２においては、ＬＰＦ２２３８の出力からＤＣオフセット等が除去され、ノルム回路２２４６に出力される。
【０１４３】
同様に、二乗検波器２２３５においては、加算器２２３１の出力信号Ｓ２２３１が二乗され、ＬＰＦ２２３９に出力され、そして減算器２２４３に入力される。
【０１４４】
減算器２２４３においては、ＬＰＦ２２３９の出力からＤＣオフセット等が除去され、ノルム回路２２４６に出力される。
【０１４５】
ノルム回路２２４６においては、ベクトルのノルムが計算され、総和回路２２４８に出力される。
【０１４６】
位相シフタ２２２８においては、乗算器２２２５の出力信号Ｓ２２２５がθだけ位相シフトされ、信号Ｓ２２２８が加算器２２３２に出力される。
【０１４７】
位相シフタ２２２９においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ２２２９が加算器２２３３に出力される。
【０１４８】
加算器２２３２においては、受信信号ｒ（ｔ）と位相シフタ２２２８の出力信号Ｓ２２２８とが加算され、信号Ｓ２２３２が二乗検波器２２３６に出力される。
【０１４９】
加算器２２３３においては、位相シフタ２２２９の出力信号Ｓ２２２９と乗算器２２２５の出力信号Ｓ２２２５とが加算され、信号Ｓ２２３３が二乗検波器２２３７に出力される。
【０１５０】
二乗検波器２２３６においては、加算器２２３２の出力信号Ｓ２２３２が二乗され、ＬＰＦ２２４０に出力され、そして減算器２２４４に入力される。
【０１５１】
減算器２２４４においては、ＬＰＦ２２４０の出力からＤＣオフセット等が除去され、ノルム回路２２４７に出力される。
【０１５２】
同様に、二乗検波器２２３７においては、加算器２２３３の出力信号Ｓ２２３３が二乗され、ＬＰＦ２２４１に出力され、そして減算器２２４５に入力される。
【０１５３】
減算器２２４５においては、ＬＰＦ２２４１の出力からＤＣオフセット等が除去され、ノルム回路２２４７に出力される。
【０１５４】
ノルム回路２２４７においては、ベクトルのノルムが計算され、総和回路２２４８に出力される。
【０１５５】
総和回路２２４８においては、ノルム回路２２４６および２２４７の出力の総和がとられ、ループフィルタ２２４９を介してＶＣＯ２２５０に出力される。
【０１５６】
ＶＣＯ２２５０においては、発振周波数がループフィルタ２２４９の出力により変化し、制御信号Ｓ２２５０の値が発振周波数の変化に応じて変化する。
【０１５７】
ＰＮコード同期保持回路２２０Ａにおいては、ＬＰＦの帯域はＳＮＲによる。引き込み信号が無変調信号、たとえばＩＳ−９５あるいはＷＣＤＭＡにおけるパイロット信号を有するとすると、帯域はＰＮコード相関のための積分時間の逆とほぼ等しい。この帯域は、ＳＮＲおよび誤ったロックの確率要求によって選択される。
【０１５８】
一方、引き込み信号がデータによって変調されていると、ＬＰＦの帯域は、データレートより小さくすべきではない、すなわち（等価）積分時間がデータ期間以下であるべきである。
【０１５９】
図７および図１０のＩＦおよびベースバンド同期保持回路に比較においては、ダイレクトコンバージョン受信器は、典型的には影像阻止フィルタ(image rejection filter)を必要としないことに留意すべきである。パワー検出回路において干渉の強さが制限されるので、ＲＦフロントエンドフィルタは、なお望ましく、非線形領域でこれら回路を駆動できる。しかしながら、通過(pass-band) 域から停止域(stop-band) のロールオフの点からみると、フィルタの設計はクリティカルではない。
【０１６０】
一方、ＩＦ基調の受信機を用いると、ＲＦフロントエンドフィルタは、影像周波数の除去の機能を有する。狭帯域システムでは、影像周波数が除去されることはクリティカルであり、フィルタの複雑さは、使用されるＩＦ周波数による。小さいＩＦ周波数はローカル発振器周波数と近く、フィルタ仕様（ロールオフ）はより厳格である。
【０１６１】
一方、スペクトル拡散信号を用いると、利得処理の結果、影像阻止能力を備えたＲＦフィルタを使用することは、本質ではない。影像周波数の信号は、干渉として働き、受信機の効果は、ＳＮＲで約３ｄＢの損失となる。
【０１６２】
図１１は、本発明に係るスペクトル拡散受信機の第２の実施形態を示すブロック図である。
【０１６３】
スペクトル拡散受信機３０は、直交拡散および逆拡散処理に対応して構成されている。
【０１６４】
スペクトル拡散受信機３０は、図１１に示すように、ｎ（ｎは３またはそれ以上の整数、本実施形態では、たとえばｎ＝５または４）ポートダイレクトコンバージョン回路３１、ＰＮコード同期保持回路３２、デジタル回路３３、およびローカル発振器３４を有している。
【０１６５】
ｎポートダイレクトコンバージョン回路３１は、送信側でＰＮコードｃ（ｔ）が乗算された受信信号ｒ（ｔ）と、ＰＮコード同期保持回路３２からのローカルＰＮコード（Ｃi （ｔ）とＣq （ｔ））を用いたローカル発振器２４によるローカル信号ｌ（ｔ）を変調することにより生成されたリファレンスローカル信号ｌ（ｔ）ｃ* （ｔ）（ここでｃ* （ｔ）は後述するように複素拡散コードである）とを線形合成で合成し、一つの信号あるいは２つあるいはそれ以上の信号を出力する。出力信号のアナログ電力値は、たとえばＦＥＴ二乗検波器により検波される。
【０１６６】
ＰＮコード同期回路３２は、送信側からの受信信号ｒ（ｔ）およびローカル発振器３４によるローカル信号ｌ（ｔ）に基づく同期（捕捉）および同期保持処理を通してローカルＰＮコードｃi （ｔ）とｃq （ｔ）を生成する。
【０１６７】
デジタル回路３３は、図示しないＡ／Ｄコンバータを介したｎポートダイレクトコンバージョン回路３１の出力信号を、受信信号あるいはローカル信号に含まれる１または複数の信号成分に変換する。
【０１６８】
チップレベルでＱＰＳＫ変調の幾つかのフォーマットを利用する３つの主なダイレクトコンバージョンスキームがある。ここでは、ＱＰＳＫ１、ＱＰＳＫ２、およびＱＰＳＫ３が参照される。ＱＰＳＫ１においては、データシンボルを使用することにより正規のＱＰＳＫ信号を形成し、２つ異なるＰＮコードを用いてデータシンボル（同相および直交キャリアにおける）の各々を拡散する。
【０１６９】
ＱＰＳＫ２においては、個々のデータシンボルを取り出すことができ、２つの異なるＰＮコードを用いてそれらを拡散することができる。一方の拡散信号は同キャリアで送信され、他方は直交キャリアで送信される。スペクトル拡散のこの形式は、ＩＳ−９５のフォワードリンクにおいて用いられる。
【０１７０】
ＱＰＳＫ３は、典型的には複素拡散として言及され、３Ｇ ＣＤＭＡシステムにおいて用いられる。
【０１７１】
まず、受信機において同期したローカルＰＮコードが存在すると仮定した信号のダイレクト検出のための５ポートデバイスの使用について考察し、ＰＮコード同期のたのための回路について検討する。
【０１７２】
ＱＰＳＫ１の場合では、まず、同期したローカルＰＮコードおよびキャリア信号が存在する場合を考察する。この場合、受信信号は、実際上、同相および直交キャリア成分における２つの独自のＳＳ信号から構成されることから、２つの５ポート回路を利用することができ、以上説明したように、ＢＰＳＫの場合では、同相および直交信号を独立に復調できる。完全なキャリア同期が実現されれば、２つのブランチ（同相および直交）間は無干渉となる。
【０１７３】
次に、受信機において、同期したキャリアな無いが同期したＰＮコードがある場合を考察する。この場合、同相および直交データを復調するために２つの独立したタイプの回路を用いることができるが、２つのＱＰＳＫブランチにおける拡散コードの非ゼロ相互相関のために２つのブランチ間に干渉がある。この干渉の程度は、積分時間、フィルタの帯域、あるいは等価な処理利得により、３つのパラメータの大きい値により控えめに小さくすべきである。
【０１７４】
次に、ｎポートダイレクトコンバージョン回路３１およびＰＮコード同期保持回路３２の具体的な構成および基本的な機能について順を追って説明する。
【０１７５】
まず、ｎポートダイレクトコンバージョン回路３１の具体的な構成について説明する。
【０１７６】
図１２は、本発明に係る５（ｎ＝５）ポートダイレクトコンバージョン回路の構成例を示す図である。
【０１７７】
５ポートダイレクトコンバージョン回路３１０は、図１２に示すように、ＱＰＳＫ変調器３１０１、位相シフタ３１０２，３１０３、加算器３１０４，３１０５、検波器３１０６，３１０７，３１０８、およびＲＣフィルタ３１０９，３１１０，３１１１を有している。
【０１７８】
ここで、５ポートは、受信信号用入力端子ＴINR 、ローカル信号用入力端子INl 、ＲＣフィルタ３１０９の出力端子（ポート）、ＲＣフィルタ３１１０の出力端子、およびＲＣフィルタ３１１１の出力端子により構成される。
【０１７９】
ＱＰＳＫ変調器３１０１においては、受信信号ｒ（ｔ）が、ＰＮコード同期保持回路２２において同期および同期保持処理を通して得られたＰＮコードＣi （ｔ）およびＣq （ｔ）を用いて変調され、リファレンスローカル信号Ｓ３１０１が位相シフタ３１０３および加算器３１０４に出力される。
【０１８０】
位相シフタ３１０２においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３１０２が加算器３１０４に出力される。
【０１８１】
位相シフタ３１０３においては、リファレンスローカルＳ２１０２がθだけ位相シフトされ、信号Ｓ３１０３が加算器３１０５に出力される。
【０１８２】
加算器３１０４においては、位相シフタ３１０２の出力信号Ｓ３１０２とリファレンスローカル信号Ｓ３１０１が加算され、信号Ｓ３１０４が検波器３１０７に出力される。
【０１８３】
加算器３１０５においては、位相シフタ３１０３の出力信号Ｓ３１０３と受信信号ｒ（ｔ）が加算され、信号Ｓ３１０５が検波器３１０８に出力される。
【０１８４】
検波器３１０６においては、受信信号ｒ（ｔ）の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１０９に供給される。
【０１８５】
検波器３１０７においては、加算器３１０４の出力信号Ｓ３１０４の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１１０に供給される。
【０１８６】
検波器３１０８においては、加算器３１０５の出力信号Ｓ３１０５の振幅成分が検波され、検波された振幅成分がＲＣフィルタ３１１１に供給される。
【０１８７】
ＲＣフィルタ３１０９は、たとえばローパスフィルタ（ＬＰＦ）により構成され、検波器３１０６による振幅成分に対するフィルタリング処理を行い、パワー信号Ｐ0 をデジタル回路３３に出力する。
【０１８８】
ＲＣフィルタ３１１０は、たとえばＬＰＦにより構成され、検波器３１０７による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ1 をデジタル回路３３に出力する。
【０１８９】
ＲＣフィルタ３１１１は、たとえばＬＰＦにより構成され、検波器３１０８による振幅成分に対するフィルタリング処理をい、パワー信号Ｐ2 をデジタル回路３３に出力する。
【０１９０】
ここで、図１２のダイレクトコンバージョン回路３１０におけるＱＰＳＫ２およびＱＰＳＫ３を考察する。以下のように２つのケースを一緒に扱うことができる。次の受信ＳＳ信号を考察する。
【０１９１】
【数２２】
ここで、ｃ（ｔ）＝ｃi （ｔ）＋ｊｃq （ｔ）は複素拡散コード（２つの実拡散コード）であり、ｄ（ｔ）はデータ信号である。上述したように、ｄ（ｔ）が実成分であれば、ＱＰＳＫ２であり、ｄ（ｔ）が複素成分であれば、ＱＰＳＫ３である。
【０１９３】
ここで、式（２４）の信号を検波するためのダイレクトコンバージョン回路３１０について考察する。たとえば下記のローカル信号ｌi （ｔ）の総和に基づき、受信信号は二乗検波器に入力する。
【０１９４】
【数２３】
そして、次式（２５）が得られる。
【０１９６】
【数２４】
受信およびローカル信号の二乗と二乗周波数項を減算し、｜ｃ（ｔ）｜2 ＝２と仮定すると（たとえば方形のローカルチップパルス）、次式が得られる。
【０１９８】
【数２５】
次のようなローカル信号を用いて上記と同様の処理により、結果Ｑを得る。
【０２００】
【数２６】
【数２７】
今、θ＝π／４では、以下の２つの出力が得られる。
【０２０３】
【数２８】
したがって、データ信号は次のように確定できる。
【０２０５】
【数２９】
上記処理は、図１２の５ポートダイレクトコンバージョン回路３１０において実行される。
【０２０７】
次に、種々のＱＰＳＫスキームのための図１１のＰＮコード同期回路について説明する。そのアプローチは、ダイレクト検波対応回路を用いてＰＮコード同期を達成することであり、キャリア周波数および位相同期をベースバンド処理においてデジタル領域に任せることである。データ変調を伴わない受信信号の場合を仮定する。したがって、全てのＱＰＳＫスキームでは、同期問題は、次の形式の信号にロックすることに帰することになる。
【０２０８】
【数３０】
ここで、ｃI （ｔ）およびｃQ （ｔ）は２つの拡散コード、ＱＰＳＫ２（ＩＳ−９５）の場合いわゆる直交拡散である。
【０２１０】
この場合、拡散コード同期を達成するため、送信機で互いにロックしているので、２つのＰＮコードのいずれかに同期すれば十分である。よって、主として、２つの直交拡散のいずれかにセットされたｃ（ｔ）を用いる図７あるいは図１０のタイプの回路を用いることができる。
【０２１１】
また、トラッキングループにおいてより高いＳＮＲを達成するために、図１３に示すような、ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す回路を実現できる。
【０２１２】
図１３は、 ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す図１１のＰＮコード同期保持回路の構成例を示す図である。
【０２１３】
ＰＮコード同期保持回路３３０は、図１３に示すように、ＰＮコード生成器３２２１ａ，３２２１ｂ、位相調整回路３２２２ａ，３２２２ｂ，３２２３ａ，３２２３ｂ、ＱＰＳＫ復調器３２２４，３２２５、位相シフタ３２２６，３２２７，３２２８，３２２９、加算器３２３０，３２３１，３２３２，３２３３、二乗検波器３２３４，３２３５，３２３６，３２３７、ＬＰＦ３２３８，３２３９，３２４０，３２４１、減算器３２４２，３２４３，３２４４，３２４５、ノルム回路３２４６，３２４７、総和回路３２４８、ループフィルタ３２４９、およびＶＣＯ３２５０を有している。
【０２１４】
ＰＮコード生成器３２３１ａにおいては、ＰＮコードｃI （ｔ）がＶＣＯ３２５０による制御信号Ｓ３２５０に基づいて生成され、生成されたＰＮコードｃI（ｔ）は、位相調整回路３２２２ａ，３２２３ｂ、および図１２の５ポートダイレクトコンバージョン回路３１０のＱＰＳＫ変調器３１０１に出力される。
【０２１５】
ＰＮコード生成器３２３１ｂにおいては、ＰＮコードｃQ （ｔ）がＶＣＯ３２５０による制御信号Ｓ３２５０に基づいて生成され、生成されたＰＮコードｃQ（ｔ）は、位相調整回路３２２２ｂ，３２２３ｂ、および図１２の５ポートダイレクトコンバージョン回路３１０のＱＰＳＫ変調器３１０１に出力される。
【０２１６】
位相調整回路３２２２ａにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃI （ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ３２２２ａ（ｃI （ｔ−Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２１７】
位相調整回路３２２２ｂにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃQ （ｔ）の位相が、−Δ（公称、Δ＝１／２チップ）だけ遅延され、信号Ｓ３２２２ｂ（ｃQ （ｔ−Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２１８】
位相調整回路３２２３ａにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃI （ｔ）の位相が、＋Δだけ遅延され、信号Ｓ３２２３ａ（ｃI （ｔ＋Δ））がＱＰＳＫ変調器３２２５に出力される。
【０２１９】
位相調整回路３２２３ｂにおいては、ＰＮコード生成器３２２１により生成されたＰＮコードｃQ （ｔ）の位相が、＋Δだけ遅延され、信号Ｓ３２２３ｂ（ｃQ （ｔ＋Δ））がＱＰＳＫ変調器３２２４に出力される。
【０２２０】
ＱＰＳＫ変調器３２２４においては、ローカル信号ｌ（ｔ）〔＝Ｂｃｏｓ（ω0 ｔ）〕が位相調整回路３２２２ａ，３２２２ｂの出力信号Ｓ３２２２ａ，３２２２ｂによって変調され、信号Ｓ３２２４が位相シフタ３２２７および加算器３２３０に出力される。
【０２２１】
一方、ＱＰＳＫ変調器３２２５においては、ローカル信号ｌ（ｔ）が位相調整回路３２２３ａ，３２２３ｂの出力信号Ｓ３２２３ａ，３２２３ｂによって変調され、信号Ｓ３２２５が位相シフタ３２２８および加算器３２３３に出力される。
【０２２２】
位相シフタ３２２６においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３２２６が加算器３２３０に出力される。
【０２２３】
位相シフタ２２２７においては、ＱＰＳＫ変調器３２２４の出力信号Ｓ３２２４がθだけ位相シフトされ、信号Ｓ３２２７が加算器３２３１に出力される。
【０２２４】
加算器３２３０においては、位相シフタ３２２６の出力信号Ｓ３２２６とＱＰＳＫ変調器３２２４の出力信号Ｓ３２２４とが加算され、信号Ｓ３２３０が二乗検波器３２３４に出力される。
【０２２５】
加算器２２３１においては、受信信号ｒ（ｔ）と位相シフタ３２２７の出力信号Ｓ３２２７とが加算され、信号Ｓ３２３１が二乗検波器３２３５に出力される。
【０２２６】
二乗検波器３２３４においては、加算器３２３０の出力信号Ｓ３２３０が二乗され、ＬＰＦ３２３８に出力され、そして減算器３２４２に入力される。
【０２２７】
減算器３２４２においては、ＬＰＦ３２３８の出力からＤＣオフセット等が除去され、ノルム回路３２４６に出力される。
【０２２８】
同様に、二乗検波器３２３５においては、加算器３２３１の出力信号Ｓ３２３１が二乗され、ＬＰＦ３２３９に出力され、そして減算器３２４３に入力される。
【０２２９】
減算器３２４３においては、ＬＰＦ３２３９の出力からＤＣオフセット等が除去され、ノルム回路３２４６に出力される。
【０２３０】
ノルム回路３２４６においては、ベクトルのノルムが計算され、総和回路３２４８に出力される。
【０２３１】
位相シフタ３２２８においては、ＱＰＳＫ変調器３２２５の出力信号Ｓ３２２５がθだけ位相シフトされ、信号Ｓ３２２８が加算器３２３２に出力される。
【０２３２】
位相シフタ３２２９においては、受信信号ｒ（ｔ）がθ（たとえば４５°）だけ位相シフトされ、信号Ｓ３２２９が加算器３２３３に出力される。
【０２３３】
加算器３２３２においては、受信信号ｒ（ｔ）と位相シフタ３２２８の出力信号Ｓ３２２８とが加算され、信号Ｓ３２３２が二乗検波器３２３６に出力される。
【０２３４】
加算器３２３３においては、位相シフタ３２２９の出力信号Ｓ３２２９とＱＰＳＫ変調器３２２５の出力信号Ｓ３２２５とが加算され、信号Ｓ３２３３が二乗検波器３２３７に出力される。
【０２３５】
二乗検波器３２３６においては、加算器３２３２の出力信号Ｓ３２３２が二乗され、ＬＰＦ３２４０に出力され、そして減算器３２４４に入力される。
【０２３６】
減算器３２４４においては、ＬＰＦ３２４０の出力からＤＣオフセット等が除去され、ノルム回路３２４７に出力される。
【０２３７】
同様に、二乗検波器３２３７においては、加算器３２３３の出力信号Ｓ３２３３が二乗され、ＬＰＦ３２４１に出力され、そして減算器３２４５に入力される。
【０２３８】
減算器３２４５においては、ＬＰＦ３２４１の出力からＤＣオフセット等が除去され、ノルム回路３２４７に出力される。
【０２３９】
ノルム回路３２４７においては、ベクトルのノルムが計算され、総和回路３２４８に出力される。
【０２４０】
総和回路３２４８においては、ノルム回路３２４６および３２４７の出力の総和がとられ、ループフィルタ３２４９を介してＶＣＯ３２５０に出力される。
【０２４１】
ＶＣＯ３２５０においては、発振周波数がループフィルタ３２４９の出力により変化し、制御信号Ｓ３２５０の値が発振周波数の変化に応じて変化する。
【０２４２】
図１３の構成によれば、Ａ（減算器３２４２の出力）における信号は次のように与えられる。
【０２４３】
【数３１】
今、上記において第１の３つの項は、ＤＣあるいは二重周波数項である。よって、信号がローパスフィルタを通過すると、ＤＣオフセットが除去され、次のようなＡにおける信号が得られる。
【０２４５】
【数３２】
ここで、バーはローパスフィルタリングを示している。同様の方法で、Ｂ−，Ａ＋，Ｂ＋における信号はそれぞれ次のように得られる。
【０２４７】
【数３３】
式（３３）および式（３４）における２つの値をベクトルおよび得られるＬ2ノルムの２つの成分として扱うと、トラッキングループのためのエラー信号の計算における任意の位相依存性を除去できる。
【０２４９】
また、簡単化の実現およびＬ1 ノルムを伴う計算に役立つ。ここでノルムの計算は、２つの複素数の絶対値の和に帰着することになる。
【０２５０】
次に、キャリア位相シフタを必要としない略最適な同期保持回路について考察する。
【０２５１】
図１４は、キャリア位相シフタを備えない図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【０２５２】
図１４においては、乗算器３２５１および３２５２が図１３のＱＰＳＫ変調器３２２４の代わりに設けられている。乗算器３２５１は、ローカル信号ｌ（ｔ）と位相調回路３２２２ａの出力信号Ｓ３２２２ａを乗算する。乗算器３２５２は、ローカル信号ｌ（ｔ）と位相調回路３２２２ｂの出力信号Ｓ３２２２ｂを乗算する。
【０２５３】
同様に、図１４においては、乗算器３２５３および３２５４が図１３のＱＰＳＫ変調器３２２５の代わりに設けられている。乗算器３２５３は、ローカル信号ｌ（ｔ）と位相調回路３２２３ａの出力信号Ｓ３２２３ａを乗算する。乗算器３２５４は、ローカル信号ｌ（ｔ）と位相調回路３２２３ｂの出力信号Ｓ３２２３ｂを乗算する。
【０２５４】
また、図１４においては、加算器３２５５および３２５６が、図１３の位相シフタ３２２６および３２２７、並びに加算器３２３０および３２３１の代わりに設けられている。加算器３２５５は、受信信号ｒ（ｔ）と乗算器３２５１の出力信号Ｓ３２５１を加算する。加算器３２５６は、受信信号ｒ（ｔ）と乗算器３２５２の出力信号Ｓ３２５２を加算する。
【０２５５】
また、図１４においては、加算器３２５７および３２５８が、図１３の位相シフタ３２２８および３２２９、並びに加算器３２３２および３２３３の代わりに設けられている。加算器３２５７は、受信信号ｒ（ｔ）と乗算器３２５４の出力信号Ｓ３２５４を加算する。加算器３２５８は、受信信号ｒ（ｔ）と乗算器３２５４の出力信号Ｓ３２５４を加算する。
【０２５６】
図１４の構成によれば、Ａ（減算器３２４２の出力）における信号は次のように与えられる。
【０２５７】
【数３４】
ここで、近似は、低相互相関を有する同相および直交コードｃI （ｔ）およびｃQ （ｔ）に基づく。同様に、Ｂ（減算器３２４３の出力）における信号は次のように計算できる。
【０２５９】
【数３５】
今、Ａ−およびＢ−における信号を考察すると、両者をゼロにさせる位相φの値がない。｜ｃｏｓφ｜がゼロになると、｜ｓｉｎφ｜ が最大となり、逆もまた同様である。上記と同様の方法において、回路のより低いブランチに対応する信号は次のように計算可能である。
【０２６１】
【数３６】
【数３７】
図１４に示すように、Ａ−，Ｂ−，Ａ＋，およびＢ＋における信号は処理できる。しかしながら、２つのノルムブロック（ノルム回路３２４６，３２４７）と加算器（あるいは減算器）を、存在するループにおけるノイズ、ＤＣオフセット、および他の欠陥によりよい性能を持つさらに一般化されたブロックと置き換えることが望ましい。
【０２６４】
図１５に示す一般化されらブロックが利用できる。この場合、エラー信号を計算するためのアルゴリズムは、いずれの欠陥にも活用でき、アナログ回路の成分の特性の変化にさえ適応できる。
【０２６５】
図１６は、ソフトウェア無線用の図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【０２６６】
図１６の回路３２０ｂが図１３の回路と異なる点は、図１３のＤＣ除去用減算器３２４２〜３２４５、ノルム回路３２４６および３２４７、総和回路３２４８、およびループフィルタ３２４９の代わりに、ＬＰＦ３２３８，３２３９，３２４０，および３２４１の出力にＡＤコンバータ３２６０，３２６１，３２６２，および３２６３を設け、かつ、ソフトウェア無線アーキテクチャを生成する部分であるデジタルプロセッサ３２６４を設けたことにある。
【０２６７】
ここまで検討した種々のＤＳ／ＳＳ同期保持器回路のためのアーキテクチャは、ＲＦ周波数で動作する部分、およびより低い周波数で動作する部分を含む。低周波数部は、異なる干渉環境、および回路によって導入される周波数オフセットおよびＤＣオフセットの異なるケースにおける同期保持回路の柔軟な動作を達するするために、デジタル式に実現できる。
【０２６８】
そのような変更は、より高速なロック処理も生じさせることができる。したがって、最適化された同期捕捉回路および同期保持回路の設計では、一つのユニットに含めることができる。
【０２６９】
したがって、ＰＮコード同期保持回路３２０Ｂにおいては、Ａ／Ｄコンバータ３２６０〜３２６３がＬＰＦ（ローパスフィルタ）３２３８〜３２４１の後段に設けられている。また、上述したように、図１３のＤＣ除去用減算器３２４２〜３２４５、ノルム回路３２４６および３２４７、総和回路３２４８、およびループフィルタ３２４９が、全てデジタルプロセッサ３２６４、すなわち全てのソフトウェア無線アーキテクチャの部分に組み入れられている。それはそのようなアーキテクチャにおけるソフトウェアモジュールとなり得る。
【０２７０】
また、図３および図４のダイレクトコンバージョン回路２１０および２１０Ａは、パワー検波用ＦＥＴデバイス（上述した文献〔１〕参照）の基本原理を含む代替えの形態を採用できる。これらの形態の全ては、少なくとも２つの入力（受信信号およびローカルリファレンス信号）と少なくとも２つの出力信号を持つ。各出力は、一方の入力信号が、他方に対して角度θだけ位相シフトされている入力信号の和のパワー信号（ローパスでフィルタリングされた信号）から構成される。出力信号は、受信信号の同相および直交成分を抽出可能にするに十分な情報を含む。４ポート回路は、基本的には、ＦＥＴ出力における信号パワー（電力）をローパス（たとえばＲＣフィルタ）でフィルタリングする、図１７に示すような形態を持つ。
【０２７１】
一般化された図１７の４ポートダイレクトコンバージョン回路に基づいて、図１８に示すような一般化されたＰＮコード同期保持回路を設計できる。
【０２７２】
図１８において、３２５６はＰＮ生成器を示し、３２６６は変調器を示し、３２６７および３２６８は４ポートダイレクトコンバージョン回路を示している。
【０２７３】
たとえば、変調器３２６６は、図１３の位相調整回路３２２２ａ，３２２２ｂ，３２２３ａ，および３２２３ｂ、並びにＱＰＳＫ変調器３２２４および３２２５を含み、一方、４ポートダイレクトコンバージョン回路３２６７は、図１３の位相シフタ３２２６，３２２７、加算器３２３０，３２３１、二乗検波器３２３４，３２３５、およびＬＰＦ３２３８，３２３９を含んでいる。
【０２７４】
同様に、４ポートダイレクトコンバージョン回路３２６８は、図１３の位相シフタ３２２８，３２２９、加算器３２３２，３２３３、二乗検波器３２３６，３２３７、およびＬＰＦ３２４０，３２４１を含んでいる。
【０２７５】
図１６および図１８の回路は、ソフトウェアモジュール（デジタルプロセッサ）におけるアルゴリズムを適切に設計することにより、ＰＮコード同期捕捉と同期保持の両方に使用することができる。ＰＮコード同期捕捉では、モジュールは、究極的に、ローカルＰＮコードを受信したＰＮコードを用いるアルゴリズムに取り入れる周波数系列(sequence)を通したＶＣＯ３２５０の効果的に周波数を進める（ステップする）エラー信号系列を出力できる。いずれの同期捕捉および同期保持回路において、重要なパラメータは、二乗検波器３２３４〜３２３７の出力、あるいはＡ／Ｄコンバータ３２６０〜３２６３の入力におけるフィルタの帯域である。
【０２７６】
この帯域は、同等の積分時間を効果的に決定する。最適な同期捕捉回路は、受信信号ｒ（ｔ）のＳＮＲによる積分時間を持たなければならない。固定帯域（ＦＥＴ出力における固定ＲＣフィルタ）の４ポートダイレクトコンバージョン回路を設計でき、さらにソフトウェアモジュールにおけるデジタル式のフィルタリングを実現できる。ソフトウェアモジュールの実際のアルゴリズムは、ＰＮコード長、受信信号のＳＮＲ、および同期捕捉処理の開始時のクロック周波数不確定による。
【０２７７】
この実施形態において、直接拡散スペクトル拡散信号のためのダイレクト検波およびＰＮコード同期用回路について説明した。これら回路は、最近開発された高い線形性の程度を示す広帯域ダイレクト検波ＦＥＴ回路の使用に基づいている。本実施形態において説明した回路は、スペクトル拡散における逆拡散機能をアナログにより効果的に実現している。そのような実現は、結果としてＰＮコード拡散クロック周波数と無関係に受信機の複雑さをもたらす。その結果である回路は、３Ｇ ＷＣＤＭＡあるいはその他の将来のシステム用広帯域受信機の設計に重要である。
【０２７８】
すなわち、本実施形態によれば、ＦＥＴ広帯域ダイレクトコンバータ回路に基づく直接拡散ＲＦスペクトル拡散信号のアナログの逆拡散およびダイレクトコンバージョンのための回路が述べられている。この回路は、回路の複雑さがチップレートに無関係な、非常に高チップレートの電力効率スペクトル拡散システムの設計を可能としている。これの回路の使用は、背景技術の現状における問題、すなわち、チップレートに伴って電力消費が増大するスペクトル拡散の現実を解決する。
【０２７９】
また、この実施形態においては、直接拡散スペクトル拡散の異なるタイプのＰＮコード同期および逆拡散のための回路が述べられている。これらの回路は、現代の直接拡散スペクトル拡散受信機の背景技術において習慣的に現実化されるチップレートに代わり、データシンボルレート（あるいは、シンボルレートの小さい倍数）でデジタル処理が実行されるソフトウェア無線受信機の設計を可能としている。
【０２８０】
これらの回路では、チップレートは、帯域およびＦＥＴダイレクト検波回路の線形性によってのみ制限される。最近の非常に広帯域で広ダイナミックレンジを持つＦＥＴダイレクト検波器の開発は、ここで提案した直接拡散スペクトル拡散受信機の設計のための提案されたアプローチの実現を可能としている。
【０２８１】
したがって、本発明は、インターネットに接続する低コスト情報処理デバイスを含む、スペクトル拡散およびＣＤＭＡシステムのための極めて簡単化された受信機の設計を許容する。スペクトル拡散システムは、受信機の複雑さによる拡散帯域において典型的に制限を受ける。本発明は、これらシステムの帯域制限を、非常に拡げている。
【０２８２】
なお、本実施形態においては、ｎポートデバイスとして、逆拡散用ダイレクトコンバージョン回路を例に説明したが、本発明は、他のタイプのダイレクトコンバージョン回路、たとえば図１９に示すような（たとえば、特開平１１−３１７７７７号公報 参照）回路を適用できる。
【０２８３】
図１９のダイレクトコンバージョン回路４０は、直交変調器４１、直交変調器４２、およびＬＰＦ４３および４４を有している。
【０２８４】
直交変調器４１は、ローカル発振器４１１、乗算器４１２，４１３，および４１４、並びに位相シフタ（π／２シフタ）４１５により構成されている。
【０２８５】
直交変調器４１においては、乗算器４１２がローカル信号ｌ（ｔ）とＰＮコードｃ（ｔ）を掛け合わせる（乗算する）。
【０２８６】
また、直交変調器４２は、ローカル発振器４２１、乗算器４２２，４２３，および４２４、位相シフタ４２５、および加算器４２６により構成されている。
【０２８７】
直交変調器４２においては、乗算器４３２がローカル信号ｌ（ｔ）とＰＮコードｃ（ｔ）を掛け合わせる（乗算する）。
【０２８８】
本発明は図解の目的のために選択された特定の実施形態に関連付けて説明したが、本発明の基本概念および範囲を逸脱しない範囲で、当業者によって変更しえる種々の変更が可能であることは明らかである。
【０２８９】
以上説明したように、本スペクトル拡散受信機によれば、スペクトル拡散受信機はダイレクトコンバージョン技術に基づく回路２１，２２を採用している。これらの回路は、大幅に複雑が低減し、標準アプローチの完全なデジタル受信機で実現可能なレートより非常に高速のチップレートのスペクトル拡散受信機を許容する、これらの回路を用いることによって、受信機でのデジタル処理は、背景技術のおけるスペクトル拡散およびＣＤＭＡ受信機の設計に習慣的に用いられるチップレートの倍数でなく、データシンボルレートで実行される。
【図面の簡単な説明】
【図１】従来の直接拡散スペクトル拡散受信機のブロック図である。
【図２】本発明に係るスペクトル拡散受信機の第１の実施形態を示すブロック図である。
【図３】本発明に係る５ポートダイレクトコンバージョン回路の構成例を示す図である。
【図４】本発明に係る４ポートダイレクトコンバージョン回路の構成例を示す図である。
【図５】直交変調信号の一般的な場合における４ポートダイレクトコンバージョン回路の等価回路を示す図である。
【図６】周波数見積およびデジタル見積の場合に基づく受信機を示す図である。
【図７】図２のＰＦ符号同期保持回路の構成例を示す図である。
【図８】ＰＮコード相関の説明図である。
【図９】同期保持”Ｓ”カーブの説明図である。
【図１０】図２のＰＮコード同期保持回路の他の構成例を示す図である。
【図１１】本発明に係るスペクトル拡散受信機の第２の実施形態を示すブロック図である。
【図１２】本発明に係るＤＳ／ＢＰＳＫ用５ポートダイレクトコンバージョン回路の構成例を示す図である。
【図１３】ローカルＱＰＳＫタイプの信号と効果的に相互関係を示す図１１のＰＮコード同期保持回路の構成例を示す図である。
【図１４】キャリア位相シフタを有していない図１１のＰＮコード同期保持回路５の他の構成例を示す図である。
【図１５】一般化されたエラー信号計算の説明図である。
【図１６】ソフトウェア無線用の図１１のＰＮコード同期保持回路の他の構成例を示す図である。
【図１７】一般化された４ポートダイレクトコンバージョン回路を示す図である。
【図１８】一般化されたソフトウェア無線用ＰＮコード同期保持回路を示す図である。
【図１９】本発明に係るダイレクトコンバージョン回路の他のタイプを示す図である。
【符号の説明】
２０ スペクトル拡散受信機
２１ ｎポートダイレクトコンバージョン回路
２２ ＰＮコード同期保持回路
２３ デジタル回路
２４ ローカル発振器
２１０ ５ポートダイレクトコンバージョン回路
２１０１ 乗算器
２１０２，２１０３ 位相シフタ
２１０４，２１０５ 加算器
２１０６〜２１０８ 二乗検波器
２１０９〜２１１１ ＲＣフィルタ
２１０Ａ ４ポートダイレクトコンバージョン回路
２２０ ＰＮコード同期保持回路
２２０１ ＰＮコード生成器
２２０２，２２０３ 位相調整回路
２２０４，２２０５ 乗算器
２２０６，２２０７ 加算器
２１０８，２２０９ 二乗検波器
２２１０，２２１１ バンドパスフィルタ（ＢＰＦ）
２２１２，２２１３ エンベロープ検波器
２２１４ 減算器
２２１５ ループフィルタ
２２１６ ＶＣＯ
２２０Ａ ＰＮコード同期保持回路
２２２１ ＰＮコード生成器
２２２２，２２２３ 位相調整回路
２２２４，２２２５ 乗算器
２２２６〜２２２９ 位相シフタ
２２３０〜２２３３ 加算器
２２３４〜２２３７ 二乗検波器
２２３８〜２２４１ ローパスフィルタ（ＬＰＦ）
２２４２〜２２４３ 減算器
２２４６，２２４７ ノルム回路
２２４８ 総和回路
２２４９ ループフィルタ
２２５０ ＶＣＯ
３０ スペクトル拡散受信機
３１ ｎポートダイレクトコンバージョン回路
３２ ＰＮコード同期保持回路
３３ デジタル回路
３４ ローカル発振器
３１０ ５ポートダイレクトコンバージョン回路
３１０１ ＱＰＳＫ変調器
３１０２，３１０３ 位相シフタ
３１０４，３１０５ 加算器
３１０６〜３１０８ 二乗検波器
３１０９〜３１１１ ＲＣフィルタ
３２０ ＰＮコード同期保持回路
３２２１ａ，３２２１ｂ ＰＮコード生成器
３２２２ａ，３２２２ｂ，３２２３ａ，３２２３ｂ 位相調整回路
３２２４，３２２５ ＱＰＳＫ変調器
３２２６〜３２２９ 位相シフタ
３２３０〜３２３３ 加算器
３２３４〜３２３７ 二乗検波器
３２３８〜３２４１ ＬＰＦ
３２４２〜３２４５ 減算器
３２４８ 総和回路
３２４９ ループフィルタ
３２５０ ＶＣＯ
３２０Ａ ＰＮコード同期保持回路
３２５１〜３２５４ 乗算器
３２５５〜３２５８ 加算器
３２０Ｂ ＰＮコード同期保持回路
３２６０〜３２６３ Ａ／Ｄコンバータ
３２６４ デジタルプロセッサ
３２０Ｃ ＰＮコード同期保持回路
３２６６ 変調器
３２６７，３２６８ ４ポートダイレクトコンバージョン回路
４０ ダイレクトコンバージョン回路
４１ 直交変調器
４２ 直交変調器
４３，４４ ＬＰＦ
４１１，４２１ ローカル発振器
４１２〜４１４，４２２〜４２４ 乗算器
４１５，４２５ 位相シフタ
４２６ 加算器
Claims (13)
- 所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、
スペクトル拡散受信機。 - 上記ダイレクトコンバージョン回路は、上記受信信号の信号レベルを検波する検波器を有する、
請求項１に記載のスペクトル拡散受信機。 - 上記ダイレクトコンバージョン回路は、上記検波器の出力信号に対してフィルタリング処理を行うフィルタを有する、
請求項２に記載のスペクトル拡散受信機。 - 所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号の拡散コードに応じてローカル拡散コードを生成するローカル拡散コード生成手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード生成手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、
スペクトル拡散受信機。 - 上記ダイレクトコンバージョン回路は、上記受信信号の信号レベルを検波する検波器を有する、
請求項４に記載のスペクトル拡散受信機。 - 上記ダイレクトコンバージョン回路は、上記検波器の出力信号に対して所定のフィルタリング処理を行うフィルタを有する、
請求項５に記載のスペクトル拡散受信機。 - 上記リファレンスローカル信号に含まれる拡散コードは、上記受信信号の拡散コードに同期している、
請求項１に記載のスペクトル拡散受信機。 - 上記受信信号のキャリア周波数は、上記リファレンスローカル信号のキャリア周波数に略等しい、
請求項１に記載のスペクトル拡散受信機。 - 上記検波器は、二乗検波器を有する
請求項５に記載のスペクトル拡散受信機。 - 所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うスペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、
スペクトル拡散受信機。 - 上記ローカル拡散コード同期保持回路は、
制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、
所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、
所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、
上記ＡＣローカル発振信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、
上記ＡＣローカル発振信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、
上記ＡＣ受信信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、
上記第１の加算器の出力信号の振幅成分を検波する第１の検波器と、
上記第１の検波器の出力信号の第１のエンベロープを検波する第１のエンベロープ検波手段と、
上記ＡＣ受信信号と上記第２の乗算器の出力信号とを加算する第２の加算器と、
上記第２の加算器の出力信号の振幅成分を検波する第１の検波器と、
上記第２の検波器の出力信号の第２のエンベロープを検波する第２のエンベロープ検波手段と、
上記第１のエンベロープと第２のエンベロープ間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段と
を有する、
請求項１０に記載のスペクトル拡散受信機。 - 上記ローカル拡散コード同期保持回路は、
制御信号の値に基づいて上記ローカル拡散コードを生成するローカル拡散コード生成器と、
所定の時間だけ上記生成されたローカル拡散コードを遅延させる第１の位相調整手段と、
所定の時間だけ上記生成されたローカル拡散コードを進行させる第２の位相調整手段と、
上記ＡＣローカル発振信号と上記第１の位相調整手段の出力信号を乗算する第１の乗算器と、
上記ＡＣローカル発振信号と上記第２の位相調整手段の出力信号を乗算する第２の乗算器と、
上記ＡＣ受信信号の位相をシフトする第１の位相シフタと、
上記第１の乗算器の出力信号の位相をシフトする第２の位相シフタと、
上記第２の乗算器の出力信号の位相をシフトする第３の位相シフタと、
上記ＡＣ受信信号の位相をシフトする第４の位相シフタと、
上記第１の位相シフタの出力信号と上記第１の乗算器の出力信号とを加算する第１の加算器と、
上記ＡＣ受信信号と上記第２の位相シフタの出力信号とを加算する第２の加算器と、
上記ＡＣ受信信号と上記第３の位相シフタの出力信号とを加算する第３の加算器と、
上記第２の乗算器の出力信号と上記第４の位相シフタの出力信号とを加算する第４の加算器と、
上記第１の加算器の出力信号の信号レベルを検波する第１の検波器と、
上記第２の加算器の出力信号の信号レベルを検波する第２の検波器と、
上記第３の加算器の出力信号の信号レベルを検波する第３の検波器と、
上記第４の加算器の出力信号の信号レベルを検波する第４の検波器と、
上記第１の検波器の出力に対して所定のフィルタリング処理を行う第１のフィルタと、
上記第２の検波器の出力に対して所定のフィルタリング処理を行う第２のフィルタと、
上記第３の検波器の出力に対して所定のフィルタリング処理を行う第３のフィルタと、
上記第４の検波器の出力に対して所定のフィルタリング処理を行う第４のフィルタと、
上記第１および第２のフィルタの出力に基づいて第１のノルムを計算する第１のノルム回路と、
上記第３および第４のフィルタの出力に基づいて第２のノルムを計算する第２のノルム回路と、
上記第１のノルムと第２のノルム間の差がゼロに近づいて減少するように上記制御信号を生成する制御信号生成手段と
を有する請求項１０に記載のスペクトル拡散受信機。 - 所定の拡散コードによりある帯域に拡散されたスペクトル拡散信号を受信し、逆拡散処理をアナログ形態で行うソフトウェア無線用スペクトル拡散受信機であって、
所定周波数のアナログ形式のＡＣローカル発振信号を出力するローカル発振器と、
ＡＣ受信信号および上記ローカル発振器による上記ＡＣローカル発振信号に基づいて同期および同期保持処理を介してローカル拡散コードを生成するローカル拡散コード同期保持手段と、
上記ローカル発振器による上記ＡＣローカル発振信号および上記ローカル拡散コード同期保持手段による上記ローカル拡散コードに基づいてＡＣリファレンスローカル信号をアナログ値で生成し、上記ＡＣ受信信号および上記ＡＣリファレンスローカル信号とをアナログ値のままで線形合成し、その線形合成されＡＣ成分を含むアナログ値を二乗してアナログ電力値を生成し、当該アナログ電力値からＤＣ成分を取り除くことにより、位相差を有する２つのアナログ値の信号を生成し、上記位相差を持つ２つのアナログ値の信号に基づいて逆拡散を行うダイレクトコンバージョン回路と
を具備する、
スペクトル拡散受信機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363847A JP4505981B2 (ja) | 2000-10-24 | 2000-10-24 | スペクトル拡散受信機 |
| US10/017,217 US7010022B2 (en) | 2000-10-24 | 2001-10-23 | Spread spectrum receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363847A JP4505981B2 (ja) | 2000-10-24 | 2000-10-24 | スペクトル拡散受信機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002135169A JP2002135169A (ja) | 2002-05-10 |
| JP2002135169A5 JP2002135169A5 (ja) | 2007-04-26 |
| JP4505981B2 true JP4505981B2 (ja) | 2010-07-21 |
Family
ID=18834891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363847A Expired - Fee Related JP4505981B2 (ja) | 2000-10-24 | 2000-10-24 | スペクトル拡散受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7010022B2 (ja) |
| JP (1) | JP4505981B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001252897A1 (en) * | 2000-03-09 | 2001-09-17 | Raytheon Company | Frequency domain direct sequence spread spectrum with flexible time frequency code |
| DE60208149T2 (de) * | 2002-01-18 | 2006-07-06 | Sony Deutschland Gmbh | Fünfport-topologie für Direktmischung |
| DE10222115B4 (de) * | 2002-05-17 | 2018-02-15 | Advanced Micro Devices, Inc. | Gemeinsam verwendete Schaltkreise für Funktionseinheiten eines WLAN-Empfängers |
| US7885409B2 (en) | 2002-08-28 | 2011-02-08 | Rockwell Collins, Inc. | Software radio system and method |
| US8036317B2 (en) * | 2002-12-09 | 2011-10-11 | St-Ericsson Sa | Phase/gain imbalance estimation or compensation |
| GB2400282B8 (en) * | 2003-03-31 | 2014-08-27 | St Microelectronics Res & Dev | Integrated circuit for code acquisition |
| WO2007122828A1 (ja) * | 2006-04-25 | 2007-11-01 | Nec Corporation | パイロット信号伝送方法および無線通信装置 |
| US7720506B1 (en) | 2006-07-28 | 2010-05-18 | Rockwell Collins, Inc. | System and method of providing antenna specific front ends for aviation software defined radios |
| US7831255B1 (en) | 2006-07-31 | 2010-11-09 | Rockwell Collins, Inc. | System and method of providing automated availability and integrity verification for aviation software defined radios |
| KR100946124B1 (ko) * | 2008-12-08 | 2010-03-10 | 삼성전기주식회사 | 멀티포트 네트워크의 ｉ／ｑ 신호 재생 장치 및 그 방법 |
| FR2974914B1 (fr) * | 2011-05-05 | 2013-05-10 | Thales Sa | Dispositif de reception d'un systeme de positionnement par satellite comprenant une fonction de detection de faux accrochages |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4538281A (en) * | 1982-05-06 | 1985-08-27 | Rockwell International Corporation | Adaptive acquisition of multiple access codes |
| JPS6276942A (ja) * | 1985-09-30 | 1987-04-09 | Mitsubishi Electric Corp | 受信回路 |
| US4736390A (en) * | 1986-10-15 | 1988-04-05 | Itt Avionics, A Division Of Itt Corporation | Zero IF radio receiver apparatus |
| US4888788A (en) * | 1986-11-20 | 1989-12-19 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving systems |
| JPH01188130A (ja) * | 1988-01-22 | 1989-07-27 | Tokyo Electric Co Ltd | スペクトラム拡散通信装置 |
| JPH0777361B2 (ja) * | 1990-07-04 | 1995-08-16 | クラリオン株式会社 | スペクトラム拡散受信装置 |
| JP2689890B2 (ja) * | 1993-12-30 | 1997-12-10 | 日本電気株式会社 | スペクトラム拡散受信機 |
| JP3409451B2 (ja) * | 1994-08-11 | 2003-05-26 | 松下電器産業株式会社 | 直接変換受信機 |
| EP0750408B1 (en) * | 1995-01-05 | 2005-06-15 | NTT DoCoMo, Inc. | Device and method for coherent-tracking of a signal for use in a cdma receiver |
| CA2197341C (en) * | 1995-06-13 | 2007-03-27 | Mamoru Sawahashi | Acquisition method and system of spreading code |
| JP2737730B2 (ja) * | 1995-11-30 | 1998-04-08 | 日本電気株式会社 | スペクトル拡散送受信機 |
| JP3073687B2 (ja) * | 1996-02-09 | 2000-08-07 | 松下電器産業株式会社 | フィルタに遮断周波数切替手段を備えた直接変換受信機 |
| JPH09261114A (ja) * | 1996-03-22 | 1997-10-03 | Yamaha Motor Co Ltd | スペクトル拡散通信方法および装置 |
| US5774493A (en) * | 1996-08-02 | 1998-06-30 | General Electric Company | Sequence constructions for delay-and-correlate transmitted reference signaling |
| JPH10303776A (ja) * | 1997-04-28 | 1998-11-13 | Toshiba Corp | 受信装置 |
| US6029052A (en) * | 1997-07-01 | 2000-02-22 | Telefonaktiebolaget Lm Ericsson | Multiple-mode direct conversion receiver |
| US6445726B1 (en) * | 1999-04-30 | 2002-09-03 | Texas Instruments Incorporated | Direct conversion radio receiver using combined down-converting and energy spreading mixing signal |
| US6484042B1 (en) * | 1999-08-25 | 2002-11-19 | Skyworks Solutions, Inc. | Secondary automatic gain control loops for direct conversion CDMA receivers |
| FI111579B (fi) * | 1999-10-13 | 2003-08-15 | U Nav Microelectronics Corp | Hajaspektrivastaanotin |
| US6704349B1 (en) * | 2000-01-18 | 2004-03-09 | Ditrans Corporation | Method and apparatus for canceling a transmit signal spectrum in a receiver bandwidth |
| EP1224742B1 (en) * | 2000-07-07 | 2011-05-18 | Sony Corporation | Universal platform for software defined radio |
-
2000
- 2000-10-24 JP JP2000363847A patent/JP4505981B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-23 US US10/017,217 patent/US7010022B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002135169A (ja) | 2002-05-10 |
| US7010022B2 (en) | 2006-03-07 |
| US20020131480A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712869A (en) | Data transmitter and receiver of a spread spectrum communication system using a pilot channel | |
| EP0708534B1 (en) | Spread spectrum receiving apparatus | |
| KR100205529B1 (ko) | 상관 검출 및 통신 장치 | |
| US5594754A (en) | Spread spectrum communication receiver | |
| US5640416A (en) | Digital downconverter/despreader for direct sequence spread spectrum communications system | |
| JP3280141B2 (ja) | スペクトラム拡散受信装置 | |
| CA2078705C (en) | Method and arrangement of coherently demodulating psk signals using a feedback loop including a filter bank | |
| JP4505981B2 (ja) | スペクトル拡散受信機 | |
| JP2672769B2 (ja) | スペクトル拡散受信機 | |
| KR100788012B1 (ko) | 스프레드 스펙트럼 통신 시스템에서의 옵셋 보정 | |
| US6850558B1 (en) | Spread spectrum receiver | |
| JPH09331307A (ja) | スペクトル拡散復調装置 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JP2650553B2 (ja) | スペクトル拡散復調装置 | |
| KR0163749B1 (ko) | 힐버트 필터에 의한 단일 사이드 밴드 bpsk 변/복조 방식 | |
| KR950011080B1 (ko) | 대역확산통신방식의 비동기 디지탈 수신시스템 | |
| KR0171032B1 (ko) | 단일 사이드밴드 bpsk 변/복조 방식 및 그 장치 | |
| JP2001086175A (ja) | Ｖｓｂ復調器 | |
| JPH1141201A (ja) | 搬送波再生回路 | |
| JPWO1995010903A1 (ja) | 相関検出器および通信装置 | |
| JP2004254066A (ja) | スペクトラム拡散信号の復調方式 | |
| JPWO1996021294A1 (ja) | Ｃｄｍａ受信機のコヒーレントトラッキング装置および方法 | |
| JPH0748706B2 (ja) | スペクトル拡散通信方式 | |
| JPH03236644A (ja) | スペクトル拡散通信受信装置 | |
| JPH09270739A (ja) | スペクトル拡散通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |