[go: up one dir, main page]

JP4592885B2 - 半導体基板試験装置 - Google Patents

半導体基板試験装置 Download PDF

Info

Publication number
JP4592885B2
JP4592885B2 JP2000232304A JP2000232304A JP4592885B2 JP 4592885 B2 JP4592885 B2 JP 4592885B2 JP 2000232304 A JP2000232304 A JP 2000232304A JP 2000232304 A JP2000232304 A JP 2000232304A JP 4592885 B2 JP4592885 B2 JP 4592885B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
contactor
wafer
contact
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000232304A
Other languages
English (en)
Other versions
JP2002050662A (ja
Inventor
茂幸 丸山
直行 渡辺
大輔 小泉
朗 沢森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2000232304A priority Critical patent/JP4592885B2/ja
Priority to US09/906,675 priority patent/US6410354B1/en
Priority to TW090117802A priority patent/TW511207B/zh
Priority to KR1020010045469A priority patent/KR100690514B1/ko
Publication of JP2002050662A publication Critical patent/JP2002050662A/ja
Application granted granted Critical
Publication of JP4592885B2 publication Critical patent/JP4592885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H10P74/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板に形成された複数の端子に、コンタクタに設けられたコンタクト電極を接触させて半導体基板の試験を行う半導体基板試験装置および半導体基板試験方法に関する。
【0002】
近年、LSIに代表される半導体装置は、配線の微細化により、回路の高密度化と、端子数の増加および微小化が進展している。
【0003】
このような半導体装置の高密度化は、半導体装置が使用される電子機器、例えば、電話やモバイルパソコン、ビデオ一体型カメラ等の小型携帯機器や高速での動作の信頼性が求められる高機能電算機等において必須である。
【0004】
このため、半導体装置の出荷に際し、パッケージされないチップ状態のままで機能を保証して出荷するKGD(Known Good Die)や、LSIチップ寸法と同等の外形寸法を有する小型パッケージであるCSP(Chip Size Package)での出荷要求が急増している。
【0005】
また、半導体装置の試験効率を向上させる観点から、ウエハから切り離された個々の半導体チップについて試験する方法に代えて、半導体チップを分離する前のウエハ状態のままで全ての信頼性試験を実施する必要性が強まっている(以下、ウエハ状態のままで実施される試験をウエハレベル試験という)。
【0006】
【従来の技術】
従来実施されていたウエハレベル試験は、ウエハに形成された複数の半導体チップの各端子にコンタクタに設けられたコンタクト電極を接触させて、半導体装置とコンタクタとの間を電気的に接続することによって行われる。
【0007】
このウエハレベル試験によれば、半導体チップを個片化することなく信頼性試験を実施できるため、試験時のハンドリング効率を向上させることができる。すなわち、ダイシングされ個片化された半導体チップは、その大きさが様々であり、同一のハンドリング設備では対応することができない。これに対し、ウエハレベル試験はウエハに対して直接試験を行ない、またウエハの大きさは標準化されているため、ハンドリングが容易となる。
【0008】
また、ウエハレベル試験では、試験実施により得られた半導体チップの良否の情報をウエハマップとして管理することができる。よって、ウエハのどの位置の半導体チップがどの不良になっているかの解析が可能であり、PT(Preliminary Test)との照合も容易に行えるため、試験工程の信頼性が増す。
【0009】
さらに、近年開発が進んでいるウエハレベルCSPの場合、CSPパッケージング工程までウエハ状態で一括して製造処理が可能であるが、これに加えてウエハ状態での試験が実現されると、ウエハプロセス−パッケージング−試験の全工程を一貫してウエハ状態で取り扱うことが可能となり、更なる製造工程の効率化が期待できる。
【0010】
【発明が解決しようとする課題】
しかしながら、上記したウエハレベル試験では前記した端子の数の増加、及び端子形状の微小化により以下の問題が発生する。
【0011】
すなわち、ウエハに形成される端子の総数は、例えば、8インチウエハでは2万ピン〜10万ピンと膨大な数となる。この多数の端子に対し、前記した試験装置のコンタクタのコンタクト電極を確実に接触させるには、例えば1端子当たり98mN程度の接触力が必要であるとすると、ウエハ全体としては、約2000N〜10000N程度の接触力を必要とする。
【0012】
このような大きな接触力を与えてウエハと試験装置のコンタクタとを接触させようとすると、コンタクタが荷重に耐えられず著しく湾曲、変形し、さらには破損に至るおそれもある。また、コンタクタとともにウエハも損傷するおそれがある。
【0013】
なお、この場合、コンタクタに補強板を取り付ける方法が考えられるが、この方法によれば、コンタクタの変形程度を軽減することは可能であるものの変形を皆無にするには至らず、この残存する変形が高密度且つ微小に形成された半導体装置の端子との接触不良の原因となる。また、コンタクタに補強板を取り付けることによりコンタクタの重量が増加するため、コンタクタの運搬等の作業性が阻害される。
【0014】
本発明は、上記の課題に鑑みてなされたものであり、半導体基板に形成された複数の半導体基板の各端子にコンタクタに設けられたコンタクト電極を接触させて各半導体基板の試験を行う際に、コンタクタの湾曲、変形、さらには破損を防止することができる半導体基板試験装置および半導体基板試験方法を提供することを主な目的とする。
【0015】
【課題を解決するための手段】
請求項1記載の本発明に係る半導体基板試験装置は、基板上にコンタクト電極が設けられたコンタクタを有し、前記コンタクト電極を半導体基板に形成された複数の端子に接触させて、前記半導体基板の試験を行う半導体基板試験装置において、前記半導体基板を覆うように前記コンタクタの一方の面の側に設けられた気密部の一方と、前記コンタクタの他方の面の側に設けられた気密部の他方と、前記気密部の一方と前記コンタクタの一方の面により囲まれた上室と、前記気密部の他方と前記コンタクタの他方の面により囲まれた下室と、を有し、前記上室及び前記下室において、流体圧を発生させることにより、前記端子に前記コンタクト電極を接触させる際に、前記コンタクタの変形の発生を阻止することを特徴とする。
【0016】
上記発明の構成とすることにより、コンタクタの両面に与えられる接触力および抗力が均衡するため、コンタクタの湾曲、変形、さらには破損を防止することができる。
【0017】
尚、上記発明におけるコンタクタは、シート状基板に多数の突起状のコンタクト電極が形成されたメンブレンタイプのものと、ガラス・エポキシ基板に多数のピンプローブが配設されたタイプのものの双方を含む。また、コンタクタは、上記のコンタクト電極が設けられた配線基板のほかに適宜設けられる多層配線基板等を含む。また、半導体基板は半導体チップが複数形成された基板をいい、例えば、半導体チップが複数形成されたLSIウエハ、ウエハ上の各半導体チップ上の電極に接続され、半導体チップの電極位置とは異なる位置に、例えば、Cu等で形成した外部出力端子を設けたウエハレベルCSP全般、複数のCSPを基板上に形成して一括樹脂封止した多連CSP等をいう。
【0018】
また、前記抗力付与装置は、前記接触力と同等の前記抗力を付与する構成としてもよい。
【0019】
この構成とすることにより、より確実にコンタクタの変形等を防止することができる。
【0020】
また、前記抗力付与装置を前記接触力に応じて可変可能な前記抗力を付与する構成としてもよい。
【0021】
この構成とすることにより、接触力に応じた適当な抗力がコンタクタに付与されるため、コンタクタの変形をより確実に防止することができる。
【0022】
また、前記抗力付与装置を、前記接触力が作用する側とは反対側から前記コンタクタに前記抗力を付与する構成としてもよい。
【0023】
この構成とすることにより、抗力は接触力によるコンタクタの変形を直接的に是正するよう作用する。
【0024】
また、前記上室に前記流体圧を発生させる接触力付与装置と、前記下室に前記流体圧を発生させる抗力付与装置とは、実質的に同一となるよう構成してもよい。
【0025】
この構成とすることにより、コンタクタに対して同等の接触力および抗力を印加することが可能となり、コンタクタの変形防止を容易に実現することができる。また、抗力付与装置と接触力付与装置の部品等の共用化を図ることができ、これに伴い半導体基板試験装置のコスト低減を図ることができる。
【0026】
ここで、実質的に同一の構成とは、半導体基板の表面及び背面の構造に起因して配設される付随的な構成物の相違は含まないことを意味する。
【0027】
また、前記抗力付与装置が前記抗力を流体圧を用いて発生させる構成としてもよい。
【0028】
この構成とすることにより、コンタクタの全面にわたって均等な抗力を容易に付与することができる。
【0029】
また、前記接触力付与装置についても、流体圧を用いて接触力を発生させる構成としてもよい。
【0030】
この構成とすることにより、コンタクタの全面にわたって均等な接触力を容易に付与することができる。また、抗力および接触力の双方を流体圧を用いて発生させる構成とした場合、装置を共用することにより部品点数の減少を図ることができるとともに、特に、例えば、外乱によって流体圧が変動する場合においても流体源を共通にすることにより、抗力および接触力を同一の大きさに維持することができる。
【0031】
また前記抗力付与装置における上室および前記接触力付与装置における下室うち、少なくとも一方は、前記流体圧によって可動する可動隔壁を設ける構成としてもよい。
【0032】
この構成とすることにより、流体がコンタクタや半導体基板に直接接触することがなく、コンタクタや半導体基板の汚損等を防止することができる。
【0033】
また、前記抗力付与装置および前記接触力付与装置の少なくとも一方は、前記抗力または前記接触力を発生させる圧電素子を設ける構成としてもよい。
【0034】
この構成とすることにより、コンタクタの変形をもたらす過剰な力を発生させることなく、接触力として必要な力のみを発生させることができる。
【0035】
また、該端子に該コンタクト電極を接触させる際に生じる接触力がもたらす該コンタクタの変形量を検出するセンサと、該センサによって検出した該変形量を解消する抗力を発生させる変形量制御手段とをさらに備えた構成としてもよい。
【0036】
この構成とすることにより、コンタクタの変形量を解消するのに適当な抗力を精密に付与することができる。
【0037】
また、前記コンタクタは、試験のための電子部品を実装する構成としてもよい。
【0038】
この構成とすることにより、例えば、電子部品として試験サポートLSIをコンタクタに実装することでLSIテスタの負荷が軽減する等の効果を得ることができる。
【0039】
また、前記端子が形成された側と反対側の前記半導体基板の面に該半導体基板の変形を抑止する半導体基板補強部材を設ける構成としてもよい。
【0040】
この構成とすることにより、半導体基板側から接触力を与える場合に、コンタクタの全面に均一に接触力を加えることができる。
【0041】
また、前記半導体基板補強部材と該半導体基板との位置ずれを防止する密着手段を備える構成としてもよい。
【0042】
この構成とすることにより、半導体基板補強部材と半導体基板との位置ずれに起因する端子とコンタクと電極の接触不良等の不具合を防止することができる。
【0043】
また、前記半導体基板補強部材は、前記半導体基板の温度を調整する温度調整手段を備える構成としてもよい。
【0044】
この構成とすることにより、半導体基板を所定の試験温度に容易かつ正確に調整することができる。
【0045】
また、前記コンタクト電極が形成された側とは反対側の前記コンタクタの面に前記半導体基板補強部材と同じ剛性を有するコンタクタ補強部材を備える構成としてもよい。
【0046】
この構成とすることにより、より確実にコンタクタの変形を防止することができる。
【0047】
また、半導体基板試験方法は、該端子に該コンタクト電極を接触させる接触力を与えるとともに、該接触力がもたらす該コンタクタの変形の発生を阻止する抗力を同時に付与することを特徴とする。
【0048】
上記発明の構成とすることにより、コンタクタの両面に与えられる接触力および抗力が均衡するため、コンタクタの湾曲、変形、さらには破損を防止することができる。
【0049】
また、該コンタクタの変形量を把握するとともに、該変形量を解消する抗力を付与する構成としてもよい。
【0050】
この構成とすることにより、コンタクタの変形量を解消するのに適当な抗力を精密に付与することができる。
【0051】
【発明の実施の形態】
本発明に係る半導体基板試験装置および半導体基板試験方法の好適な実施の形態について、図を参照して以下に説明する。
【0052】
まず、本発明の実施例の説明に先立ち、本願発明の前提となる技術について説明しておく。前記したように、半導体基板試験装置には、メンブレン状の配線基板に多数の突起状のコンタクト電極が形成されたタイプ(以下、メンブレンタイプという。)のものと、配線基板の中央に形成された円状の開口部の周囲から開口部内に多数のピンプローブ状のコンタクト電極が垂下するタイプのもの(以下ピンプローブタイプという。)とがある。
【0053】
図1及び図2に示すように、メンブレンタイプの半導体基板試験装置1は、多数の端子7が形成された半導体基板であるウエハ8と電気的に接続するコンタクタ4を有している。このコンタクタ4は、多層基板2および配線基板3により構成されている。多層基板2は、例えば多層配線プリント基板により構成されている。また、配線基板3は、樹脂よりなるベースフィルム上に配線パターンが形成された構成とされている。この配線基板3は、多層基板2上に配設(固着)されている。
【0054】
また、配線基板3の配線パターンの一部には、複数のコンタクト電極5が形成されている。更に、多層基板2は、外周部2aを図示しない支持部材によって支持された構成とされている。
【0055】
さらに近年では、試験実施時におけるウエハ8に形成された半導体チップの動作を補助する電子回路、及び試験動作を補助するための電子回路等の複数の試験用の電子回路部品(電子部品)6を多層基板2の裏面に配設することが行なわれている。この構成とした場合、半導体チップと電子回路部品6との配線長を短くすることができるため、高速動作をする半導体チップの試験に好適となる。
【0056】
上記構成とされた半導体基板試験装置1を用いて半導体基板試験を行うには、コンタクト電極5が上側に向くようコンタクタ4を配置すると共に、ウエハ8をその端子7がコンタクト電極と対峙するよう配置する。この際、コンタクタ4の各コンタクト電極5と、ウエハ8の各端子7とが一致するよう、位置決めしながら、コンタクタ4上にウエハ8を配置する。さらに、コンタクト電極5と端子7とを確実に接触させ電気的導通を図るため、ウエハ8の上方から適宜の加圧手段によって加圧力を、ウエハ8の全面に均等に加える(図1(a))。この加圧力は、端子7をコンタクト電極5に接触させる力(以下、この力を接触力という)として作用する。
【0057】
この場合、十分な接触力を得るためにウエハ8および多層基板2の剛性に勝る加圧力を加えると、外周部2aを支持された多層基板2、多層基板2上に固着された配線基板3、及び配線基板3に当接したウエハ8は、それぞれ加圧力を受けた中央部が下向きに凸に変形してしまう。さらに、加圧力が多層基板2やウエハ8等の強度を超える場合には、多層基板2やウエハ8等が損傷する可能性もある。
【0058】
また、前記のように多層基板2の裏面には試験用の電子回路部品6がはんだ付け等により配設されているため、多層基板2が変形すると、はんだ付け部分に過大な応力が発生し、最悪の場合にははんだ剥離が発生してしまうことも考えられる(図1(b)参照)。
【0059】
上記の不具合を回避し、コンタクタ4の変形発生を防止する手段として、図2(a)に示すように、ウエハ8の裏面(図2中上面)に補強ステージ9を設け、この補強ステージ9を介して加圧力をウエハ8に印加する方法が考えられる。
【0060】
しかしながら、この構成とした場合においても、図2(b)に示すように、多層基板2および配線基板3の変形を解消することはできなかった。即ち、補強ステージ9を設けることによりウエハ8は補強され、ウエハ8の変形は完全ではないもののおおよそ防止されて、ウエハ8は略平面状態が維持される。
【0061】
しかし、コンタクタ4は補強されていないため、変形し易い状態のままである。また、一般にウエハ8に対してコンタクタ4の面積は広く設定されている。このため、コンタクタ4のウエハ8と対峙している部分に加圧力が印加されると、この部位が他の部位に対して押し下げられ、結果としてコンタクタ4は下側に凸となる形状に変形してしまう。このコンタクタ4の変形により、ウエハ8と配線基板3との間には隙間Cが発生してしまい(中央部において最も離間する)、この箇所においては端子7とコンタクト電極5が接触せず、電気的な導通が不良あるいは不能な状態となってしまう。
【0062】
これに対して、コンタクタに補強板を取り付ける構成では、従来技術のところで既に説明したような不具合があるとともに、さらに、コンタクタに上記の電子回路を構成する抵抗、容量、ヒューズ等を配設することができなくなり、高速動作を行う半導体チップの試験精度が低下することが考えられる。
【0063】
つぎに、ピンプローブタイプの半導体基板試験装置10について、図3を用いて説明する。半導体基板試験装置10は、コンタクタ14とステージ15とにより構成されている。ピンプローブタイプにおけるコンタクタ14は、積層基板11及び複数のピンピローブ(コンタクト電極)13a、13b〜13nとにより構成されている。積層基板11の中央部には開口部12が設けられており、ピンピローブ13a〜13nはこの開口部12から下方に向け(ウエハ8に向け)延出した構成とされている。
【0064】
このピンプローブタイプの半導体基板試験装置10を用いて半導体基板試験を行うには、半導体基板試験装置10のステージ15上にウエハ8を載置し、コンタクタ14のピンプローブ13a〜13nをウエハ8の端子7に位置決めしながらコンタクタ14をウエハ8上に配置する。
【0065】
そして、ピンプローブ13a〜13nが端子7に確実に接触して導通するように、上方から適宜の加圧手段によって加圧力を印加する。この際、加圧力はコンタクタ14の全面に均等に加えられる(図3(a)参照)。
【0066】
この際、全てのピンプローブ13a〜13nと端子7との間に十分な接触力を得ようとした場合、前記したように加圧力は非常に大きな値(約2000N〜10000N程度)となるため、この加圧力はウエハ8およびコンタクタ14の剛性を越えてしまう。このため、コンタクタ14は、加圧力が加えられた外周部のみが下向きに変位してコンタクタ14全体として下向きに凹に変形する。
【0067】
このとき、下向きに凹となったコンタクタ14の半径方向外側に配列された方のピンピローブ13bは端子7と接触するが、コンタクタ14の半径方向内側に配列された方のピンピローブ13aは、コンタクタ14のピンピローブ13a、13b間の変形量L1と略同じ距離L2分だけ端子7から浮きあがった状態となる。よって、端子7とピンピローブ13bが接触できず、電気的な導通が不良あるいは不能な状態となってしまう(図3(b)参照)。
【0068】
以上説明したように、半導体基板試験装置1、10では、メンブレンタイプやピンプローブタイプのタイプに関わりなく、加圧力(接触力)によりコンタクタ4、14の変形等を生じ、さらには、コンタクト電極5と端子7が非接触状態となり電気的接続不良を生じることが判明した。また、試験用の電子回路部品6をコンタクタ4、14に実装した場合には、上記変形に起因して電子回路部品6が剥離することも判明した。更に、補強ステージ9を設けた構成としても、コンタクタ4、14の変形を防止することはできないことも判明した。
【0069】
本発明者は、これらの知見を踏まえた上、コンタクタの変形を確実に防止できる半導体基板試験装置および半導体基板試験方法を考案した。以下、この半導体基板試験装置および半導体基板試験方法について説明する。尚、以下の説明に用いる図において、図1乃至図3に示した構成と同一構成については同一符号を付して説明するものとする。なお、ウエハ8に形成される端子7については、本実施例をはじめとする以下の各実施例の各図においては図示を省略する。
【0070】
まず、本発明の第1実施例である半導体基板試験装置およびその半導体基板試験方法について図4を参照して説明する。
【0071】
本実施例に係る半導体基板試験装置100は、大略するとコンタクタ4、気密部102、及び圧力流体源104等により構成されている。コンタクタ4は、メンブレンタイプの多層基板2および多数のコンタクト電極5が形成された配線基板3により構成されている。
【0072】
気密部102は、上室102b及び下室102cを構成する側壁102aが多層基板2の外周部位と気密に当接することにより、上室102bと下室102cに区画される。圧力流体源104からの圧縮空気は、上室102bおよび下室102cの双方に導入部106a、106bから導入される構成となっている。本実施例では、圧力流体として圧縮空気を用いた例について説明するが、圧力流体は圧縮空気に限定されるものではなく、後述する接触力及び抗力を発生できる流体であれば、他の気体や液体等の圧力流体を用いても良い。
【0073】
尚、本実施例では、多層基板2の上部に位置する上室102bと圧力流体源104が請求項に記載の接触力付与装置を構成し、多層基板2の下部に位置する下室102cと圧力流体源104が請求項に記載の抗力付与装置を構成する。
【0074】
上記構成とされた半導体基板試験装置100を用いて、半導体基板となるウエハ8の試験を行うには、まずコンタクタ4を構成する配線基板3上にウエハ8を装着する。この際、ウエハ8の端子7が形成された面を下に向け、かつ各端子7がコンタク電極5と位置決めされるよう装着する。ついで、気密部102を構成する上室102bおよび下室102cを多層基板2と気密に当接するよう装着する。次に、圧力流体源104を駆動し、上室102b及び下室102cのそれぞれに、例えば約2×10Paの圧力の圧縮空気を導入する。
【0075】
このとき、上室102bに加えられた圧縮空気の圧力は加圧力としてウエハ8およびコンタクタ4に作用し、端子7とコンタクト電極5との間には、上記加圧力に起因して接触力が発生する。一方、コンタクタ4の多層基板2の下面には上室102bと同じ圧力の圧縮空気の圧力が抗力として作用する。
【0076】
これにより、圧縮空気の圧力が多層基板2の両面に多層基板の全面にわたって均等に作用するため、多層基板2の変形が防止され、そのため多層基板2上の配線基板3およびウエハ8の変形も防止される。従って、コンタクタ4およびウエハ8の接触箇所の全面にわたってコンタクト電極5と端子7とを確実に接触させることができ、コンタクタ4とウエハ8とを確実に電気的に接続性することができる。そして、このコンタクタ4とウエハ8が確実に接続された状態で、ウエハ8に対して半導体基板試験(例えば、バーンイン等の信頼性試験)が実施される。
【0077】
なお、図示しないが、上記した試験用の電子回路部品6(図1参照)を多層基板2の裏面に実装した場合は、多層基板2が変形しないため、電子回路部品6が多層基板2から剥離することがない。
【0078】
また、圧力流体源104が生成する圧縮空気の供給圧力が変化した場合であっても、多層基板2の上下両面には変化した状態での同一の圧力が加わるため、多層基板2の変形を生じることがない。
【0079】
ところで、本実施例では一つの圧力流体源104から各室102b、102cに圧縮空気を供給する構成としているが、この構成とは異なり、各室102b、102cに独立に圧力流体源を設ける構成も考えられる。
【0080】
しかしながら、この構成では、各圧力流体源が独立しているため、各圧力流体源で生成される流体圧力は周囲温度によって微妙に変化することが考えられ、その場合、本実施例と異なり気密部102の上下両室102b、102cに印加される圧縮空気の圧力に差が生じてしまうことが考えられる。このように、上下両室102b、102cに印加される流体圧力に差が生じると、これに起因して多層基板2の微妙な変形を招き接触不良の原因となる。これに対し、本実施例では単一の圧力流体源104から各室102b、102cに圧縮空気を供給する構成としているため、このような不都合を生じることがない。また、単一の圧力流体源104で済むため、半導体基板試験装置100の構成の簡単化及び低コスト化を図ることができる。
【0081】
つぎに、本発明の第2実施例に係る半導体基板試験装置およびその半導体基板試験方法について図5を参照して説明する。
【0082】
第2実施例に係る半導体基板試験装置110は、大略するとコンタクタ14、圧力流体源114、載置台116、変形量制御装置(変形量制御手段)118、距離センサ(センサ)122及び接触力付与装置120等により構成されている。
【0083】
コンタクタ14は、上記したピンプローブタイプの積層基板11およびピンプローブ(コンタクト電極)13a〜13nを有している。この積層基板11の中央部には、ピンプローブ13a〜13nをウエハ8に向け延出させるための開口部12が形成されている。
【0084】
変形量制御装置118は、気密形成部112と、圧力流体源114が生成する圧縮空気の圧力を調整する制御部124とにより構成されている。
【0085】
気密形成部112は、コンタクタ14に対して抗力を発生させるものである。
気密形成部112の下面中央部には、積層基板11の外形よりも小さく、かつ開口部12よりも大きな寸法の凹部112aが形成されている。また、後述するように凹部112aには圧力流体減114から圧力流体が供給されるが、この圧力流体が積層基板11に形成された開口部12から流出しないよう、気密形成部112と積層基板11の間には、開口部12を塞ぐ隔壁126が介装されている。これにより、凹部112aと隔壁126は協働して、気密の部屋を形成する(以下、この部屋を気密室112aという)。
【0086】
また、載置台116は、その上部にウエハ8を載置する構成となっている。また、接触力付与装置120は、圧力流体源114とは別に、気密形成部112を介してコンタクタ14をウエハ8に向け押下する構成とされている。
【0087】
距離センサ122は非接触式の光学的測距離センサであり、コンタクタ4のピンプローブ13a〜13nが垂下する側に取り付けられている。この距離センサ122は、コンタクタ14と載置台116との離間距離(L3)を測定する。距離センサ122で測定された離間距離データは、制御部124に送信される。
【0088】
制御部124は、距離センサ122で測定されたで離間距離測定したデータに基づき、気密形成部112に供給される圧縮空気の圧力を調整する。具体的には、圧力流体源114と気密形成部112との間には、図示しない圧力制御弁(電磁弁)が設けられており、制御部124はこの圧力制御弁の開弁度を制御することにより、気密形成部112に供給される圧縮空気の圧力を調整する。
【0089】
上記構成とされた半導体基板試験装置110を用いてウエハ8に対し試験(例えば、信頼性試験)を行うには、まずウエハ8を複数の端子7の形成された側が上方となるよう載置台116に載置する。続いて、このウエハ8にコンタクタ14を装着する。この際、コンタクタ4の各ピンプローブ13a〜13nが、ウエハ8に形成された所定の端子7と位置決めされるよう位置決めを行いつつ、装着処理を行う。
【0090】
ついで、接触力付与装置120が起動され、気密形成部112を介してコンタクタ14がウエハ8に向け押下される。これにより、ピンプローブ13a〜13nとウエハ8の端子7との間には接触力が発生し、この反力としてコンタクタ14にはピンプローブ13a〜13nを介して積層基板11を変形させようとする力が発生する。また、接触力付与装置120の起動に伴い、圧力流体源114も起動され、気密室112aには圧縮空気が導入される。
【0091】
前記したように、圧力流体源114から気密室112aに供給される圧縮空気は制御部124により制御されている。以下、制御部124が実施する制御動作について、図10を用いて説明する。
【0092】
制御部124が起動すると、まずステップ1(図ではステップをSと略称する)において、距離センサ122によって計測されたコンタクタ4とウエハ8の離間距離L3が変形検出量として入力される。よって、接触力の増大によりコンタクタ4の周辺部が変形して離間距離L3が変化すると、制御部124は距離センサ122からの信号によりこれを認知することができる。
【0093】
続くステップ2では、制御部124は距離センサ122からの信号に基づき、コンタクタ14とウエハ8の離間距離L3の変化量(即ち、コンタクタ14の変形量)が規定値以上か否かが判断される。ここで既定値とは、コンタクタ14の変形量が、ピンプローブ13a〜13nとウエハ8の端子7との確実な接続を確保できる範囲の変形量で、最大の値に設定されている。即ち、上記離間距離L3の変化量が既定値を超えた場合、ピンプローブ13a〜13nとウエハ8の端子7との電気的接続は確保できなくなる。
【0094】
よって、ステップ2において否定判断がされた場合、即ち、離間距離L3の変化量が既定値未満であり、ピンプローブ13a〜13nとウエハ8の端子7との電気的接続が確保できると判断された場合には、ステップ3、4の抗力を発生させる処理を実施する必要はないため、本制御処理を終了する。
【0095】
一方、ステップ2において肯定判断がされた場合、即ち、離間距離L3の変化量が既定値以上であり、ピンプローブ13a〜13nとウエハ8の端子7との電気的接続が確保できないおそれがあると判断された場合には、ステップ3に処理を進める。
【0096】
ステップ3では、制御部124は上記変化量に基づいて、コンタクタ14の変形を是正するのに要する力を演算する。ここで、コンタクタ14の変形を是正するのに要する力は、気密形成部112の気密室112aに印加される圧力流体の圧力値(以下、この圧力値を目標圧力値という)として求められる。
【0097】
続くステップ4では、制御部124は前記した圧力制御弁を制御することにより、圧力流体源114で生成される圧縮空気の圧力を調整し、気密室112aに供給される圧縮空気の圧力が目標圧力となるよう調整する。これにより、積層基板11の上面(ウエハ8と対向する面と反対側の面)には圧縮空気の圧力により、積層基板11を下方に向け付勢する抗力が印加される。
【0098】
これにより、接触力付与装置120の押下力に起因したコンタクタ14の変形は、気密形成部112に発生する抗力により是正され、この結果コンタクタ4およびウエハ8の全面にわたって変形の無い平面状体となり、コンタクト電極5と端子77とを確実に電気的に接続することができる。
【0099】
尚、本実施例において、気密形成部112及び圧力流体源114は、請求項に記載の抗力付与装置を構成する。
【0100】
つぎに、本発明の第3実施例に係る半導体基板試験装置およびその半導体基板試験方法について図6を参照して説明する。
【0101】
本実施例に係る半導体基板試験装置130は、前記した第1実施例に係る半導体基板試験装置100と類似の構成を有する。なお、図6では、半導体基板試験装置100と同じ構成要素である圧力流体源等の一部の構成要素は図示を省いている。
【0102】
本実施例に係る半導体基板試験装置130は、図4に示した半導体基板試験装置100に対し、ウエハ8の端子7が形成された側と反対側の面補強ステージ(半導体基板補強部材)132を設けると共に、この補強ステージ132の裏面に可動隔壁134を設けた点で異なる構成とされている。
【0103】
補強ステージ132は、下面にウエハ8を取り付ける為の凹部132aを有する。補強ステージ132は、気密部102の側壁102aに突設した突設部012dに摺接するように構成されており、これにより、補強ステージ132の上部が配置された側と補強ステージ132の下部が配置された側とが実質的に仕切られている。また、可動隔壁134は、気密部102の上室102bを、上部空間部102b−1と補強ステージ132の配置された下部空間部102b−2とに画成するよう配設されている。
【0104】
上記構成とされた半導体基板試験装置130を用いた半導体基板試験の方法及びその作用効果は、基本的には先に説明した第1実施例と同様である。このため、本実施例特有の作用効果についてのみ以下に述べることとする。
【0105】
本実施例に係る半導体基板試験装置130は、補強ステージ132を設けたことにより、加圧力が補強ステージ132を介してウエハ8に均等に加えられる。このため、コンタクタ4の変形が一層防止され、ウエハ8の端子7とコンタクト電極5との電気的接続を一層確実に行なうことができる。また、可動隔壁134を設けることにより、圧縮空気がウエハ8が配置された側に浸入することが阻止され、圧縮空気中の汚染物質がウエハ8を汚染することが防止される。
【0106】
次に、上記した第3実施例に係る半導体基板試験装置130の2つの変形例について以下説明する。
【0107】
第1の変形例の半導体基板試験装置140は、図7に示すように補強ステージ132に複数の吸引孔132bを形成したことを特徴としている。この吸引孔132bは、一端が凹部132aに開口しており、他端は真空源142に接続されている。
【0108】
尚、請求項に記載の密着手段は、これらの吸引孔132bを有する補強ステージ132および真空源142によって構成される。また、気密部102の下室102cにもコンタクタ4の多層基板3の裏面側に可動隔壁144が設けられている。
【0109】
半導体基板試験装置140を上記構成とすることにより、前記した第3の実施例に係る半導体基板試験装置130と同様の作用効果を得るとともに、半導体基板試験を行うとき、ウエハ8の裏面が補強ステージ132に吸着、保持され、位置ずれを生じることを防止できる。また、下側から導入される圧縮空気中の汚染物質により、コンタクタ4やウエハ8が汚染されることを防止できる。
【0110】
第2の変形例の半導体基板試験装置150は、図8に示すように、補強ステージ132内に図示しない加熱源に接続されるヒータ152(温度調整手段)を設けたことを特徴としている。また、コンタクタ4の多層基板2の裏面の補強ステージ132の外周部と対応する位置に、中央部に開口部154aを有する補強ステージ(コンタクタ補強部材)154を設けるとともに、LSIテストサポート用の複数の電子回路部品6を設けた構成としている。尚、電子回路部品6は、補強ステージ154の開口部154aの内側であって、多層基板2の裏面に設けられている。
【0111】
半導体基板試験装置150を上記構成とすることにより、前記した第3の実施例に係る半導体基板試験装置130と同様の作用効果を得るとともに、半導体基板試験を行うとき、ヒータ152によってウエハ8を直接加温することで、ウエハ8を所定の試験温度に容易かつ正確に調整することができる。
【0112】
また、補強ステージ154によってコンタクタ4の多層基板2の変形が一層防止されるため、LSIテストサポート用の電子回路部品6が多層基板2から剥離することを防止できる。
【0113】
つぎに、本発明の第4実施例に係る半導体基板試験装置およびその半導体基板試験方法について図9を参照して説明する。
【0114】
本実施例に係る半導体基板試験装置160は、メンブレンタイプのコンタクタ4と、気密部102と、一対の圧電素子162a、162b(同一の仕様とされている)と、圧電素子162a、162bに印加する電圧を発生する電圧発生部164とを有した構成とされている。また、ウエハ8を保持する補強ステージ132を有する。
【0115】
一対の圧電素子162a、162bは、図9に示されるように、コンタクタ4の多層基板2の下面に1つの圧電素子162bが配設され、ウエハ8を保持した補強ステージ132の上面に他方の圧電素子162aが配設される。
【0116】
この半導体基板試験装置160を用いて半導体基板試験を行うには、コンタクト電極5と端子7が位置決めされるよう、コンタクタ4の上にウエハ8を装着する。続いて、コンタクタ4にハウジング165を装着することにより、補強ステージ132上に圧電素子162aを位置させると共に、多層基板2の下部に圧電素子162bを位置させる。
【0117】
続いて、電圧発生部164を稼動することにより、一対の圧電素子162a、162bのそれぞれに電圧を印加して歪みを発生させる。圧電素子162aの歪みによってウエハ8は下方に押下され、一方、圧電素子162bの歪みによってコンタクタ4は上方に押し上げられる。したがって、一対の圧電素子162a、162bの一方が接触力を発生し、他の一方が抗力を発生していることになる。
【0118】
これにより、一対の圧電素子162a、162bによって、コンタクタ4の変形をもたらす過剰な加圧力を発生させることなく、接触力として必要な力のみを発生させることができる。また、電圧発生部164において、各圧電素子162a、162bに印加する電圧を制御することも可能であり、よって同一の大きさの接触力および抗力が発生するよう各圧電素子162a、162bの歪量を制御することも可能である。
【0119】
これにより、コンタクタ4およびウエハ8の変形が防止され、コンタクタ4およびウエハ8の全面にわたってコンタクト電極5と端子7とを確実に電気的に接続させることができる。更に、本実施例では、補強ステージ132が設けられているため、コンタクタ4およびウエハ8の変形をより確実に防止することができる。よって、これによっても、コンタクト電極5と端子7との電気的接続性の向上を図ることができる。
【0120】
【発明の効果】
発明によれば、端子にコンタクト電極を接触させる接触力を与えるとともに、接触力に抗する抗力を付与するため、コンタクタの湾曲、変形、さらには破損を防止することができる。
【0121】
また、より確実にコンタクタの変形を防止できる。
【0122】
また、接触力および抗力として同じ力を与えることが容易であり、また、接触力および抗力を与える装置の部品等の共用化、共通化による装置の簡略化と装置費用の低減を図ることができる。
【0123】
また、コンタクタの全面にわたって均等な抗力を容易に付与することができる。
【0124】
また、コンタクタの全面にわたって均等な接触力を容易に付与することができ、また、装置を共用することにより部品点数の減少を図ることができ、さらにまた、例えば、外乱によって流体圧が変動する場合においても流体源を共通にすることにより、抗力および接触力を同一の大きさに維持することができる。
【0125】
また、流体がコンタクタや半導体基板に直接接触することによるコンタクタや半導体基板の汚損等を防止することができる。
【0126】
また、コンタクタの変形をもたらす過剰な力を発生させることなく、接触力として必要な力のみを発生させることができる。
【0127】
また、コンタクタの変形量を解消するのに適当な抗力を精密に付与することができる。
【0128】
また、例えば、電子部品として試験サポートLSIをコンタクタに実装することでLSIテスタの負荷が軽減する等の効果を得ることができる。
【0129】
また、半導体基板側から接触力を与える場合に、コンタクタの全面に均一に接触力を加えることができる。
【0130】
また、導体基板補強部材と半導体基板との位置ずれに起因する端子とコンタクと電極の接触不良等の不具合を防止することができる。
【0131】
また、半導体基板を所定の試験温度に容易かつ正確に調整することができる。
【0132】
また、より確実にコンタクタの変形を防止できる。
【図面の簡単な説明】
【図1】メンブレンタイプの半導体基板試験装置のコンタクタの変形状態を検討した結果を説明するための半導体基板試験装置の概略側面図であり、(a)は接触力を付与する前の状態を示し、(b)は接触力を付与した状態を示す。
【図2】図1の半導体基板試験装置において、ウエハに補強ステージを取り付けたときののコンタクタの変形状態を検討した結果を説明するための半導体基板試験装置の概略側面図であり、(a)は接触力を付与する前の状態を示し、(b)は接触力を付与した状態を示す。
【図3】ピンプローブタイプの半導体基板試験装置のコンタクタの変形状態を検討した結果を説明するための半導体基板試験装置の概略側面図であり、(a)は接触力を付与する前の状態を示し、(b)は接触力を付与した状態を示す。
【図4】本発明の第1実施例に係る半導体基板試験装置の概略側面図である。
【図5】本発明の第2実施例に係る半導体基板試験装置を説明するためのものであり、(a)は接触力を付与する前の状態を示す半導体基板試験装置の概略側面図であり、(b)は接触力を付与した状態を示す半導体基板試験装置の概略側面図である。
【図6】本発明の第3実施例に係る半導体基板試験装置の概略側面図である。
【図7】本発明の第3実施例に係る半導体基板試験装置の第1の変形例の概略側面図である。
【図8】本発明の第3実施例に係る半導体基板試験装置の第2の変形例の概略側面図である。
【図9】本発明の第4実施例に係る半導体基板試験装置の概略側面図である。
【図10】図5に示した半導体基板試験装置の変形量制御装置の作用を説明するためのフローチャートである。
【符号の説明】
2 多層基板
3 配線基板
4、14 コンタクタ
5 コンタクト電極
6 電子回路部品
7 端子
8 ウエハ
11 積層基板
13a、13b〜13n ピンプローブ
100、110、130、140、150、160 半導体基板試験装置
102 気密部
104、114 圧力流体源
112 気密形成部
118 変形量制御装置
120 接触力付与装置
122 距離センサ
124 制御部
132、154 補強ステージ
134、144 可動隔壁
142 真空源
152 ヒータ
162a、162b 圧電素子
164 電圧発生部

Claims (8)

  1. 基板上にコンタクト電極が設けられたコンタクタを有し、前記コンタクト電極を半導体基板に形成された複数の端子に接触させて、前記半導体基板の試験を行う半導体基板試験装置において、
    前記半導体基板を覆うように前記コンタクタの一方の面の側に設けられた気密部の一方と、前記コンタクタの他方の面の側に設けられた気密部の他方と、
    前記気密部の一方と前記コンタクタの一方の面により囲まれた上室と、
    前記気密部の他方と前記コンタクタの他方の面により囲まれた下室と、
    を有し、前記上室及び前記下室において、流体圧を発生させることにより、前記端子に前記コンタクト電極を接触させる際に、前記コンタクタの変形の発生を阻止することを特徴とする半導体基板試験装置。
  2. 前記上室に前記流体圧を発生させる接触力付与装置と、
    前記下室に前記流体圧を発生させる抗力付与装置とは、実質的に同一の構成としたことを特徴とする請求項記載の半導体基板試験装置。
  3. 前記抗力付与装置における上室および前記接触力付与装置における下室うち、少なくとも一方は、前記流体圧によって可動する可動隔壁を設けたことを特徴とする請求項1または2記載の半導体基板試験装置。
  4. 前記コンタクタは、試験のための電子部品を実装したことを特徴とする請求項1〜のいずれか1項に記載の半導体基板試験装置。
  5. 前記端子が形成された側と反対側の前記半導体基板の面に該半導体基板の変形を抑止する半導体基板補強部材を設けたことを特徴とする請求項1〜のいずれか1項に記載の半導体基板試験装置。
  6. 前記半導体基板補強部材と該半導体基板との位置ずれを防止する密着手段を備えたことを特徴とする請求項記載の半導体基板試験装置。
  7. 前記半導体基板補強部材は、前記半導体基板の温度を調整する温度調整手段を備えたことを特徴とする請求項またはに記載の半導体基板試験装置。
  8. 前記コンタクト電極が形成された側とは反対側の前記コンタクタの面に前記半導体基板補強部材と同じ剛性を有するコンタクタ補強部材を備えたことを特徴とする請求項のいずれか1項に記載の半導体基板試験装置。
JP2000232304A 2000-07-31 2000-07-31 半導体基板試験装置 Expired - Fee Related JP4592885B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000232304A JP4592885B2 (ja) 2000-07-31 2000-07-31 半導体基板試験装置
US09/906,675 US6410354B1 (en) 2000-07-31 2001-07-18 Semiconductor substrate test device and method
TW090117802A TW511207B (en) 2000-07-31 2001-07-20 Semiconductor substrate test device and method
KR1020010045469A KR100690514B1 (ko) 2000-07-31 2001-07-27 반도체 기판 시험 장치 및 반도체 기판 시험 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000232304A JP4592885B2 (ja) 2000-07-31 2000-07-31 半導体基板試験装置

Publications (2)

Publication Number Publication Date
JP2002050662A JP2002050662A (ja) 2002-02-15
JP4592885B2 true JP4592885B2 (ja) 2010-12-08

Family

ID=18725005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000232304A Expired - Fee Related JP4592885B2 (ja) 2000-07-31 2000-07-31 半導体基板試験装置

Country Status (4)

Country Link
US (1) US6410354B1 (ja)
JP (1) JP4592885B2 (ja)
KR (1) KR100690514B1 (ja)
TW (1) TW511207B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2004267383A1 (en) * 2003-08-14 2005-03-03 The Bio Balance Corporation Bacterial strains, compositions including same and probiotic use thereof
US7319335B2 (en) 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US7355418B2 (en) 2004-02-12 2008-04-08 Applied Materials, Inc. Configurable prober for TFT LCD array test
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
JP2006242860A (ja) * 2005-03-04 2006-09-14 Oht Inc 検査装置および検査方法
US7535238B2 (en) 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
CN102353890B (zh) 2006-03-14 2014-09-24 应用材料公司 减小多个柱状电子束测试系统中的串扰的方法
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US7602199B2 (en) 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
JP4598780B2 (ja) * 2007-02-01 2010-12-15 アキム株式会社 電子部品検査装置、電子部品検査システム
KR101015553B1 (ko) * 2008-10-22 2011-02-17 세크론 주식회사 반도체 소자 접촉 장치
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
WO2012029130A1 (ja) * 2010-08-31 2012-03-08 株式会社アドバンテスト ウェハトレイ、半導体ウェハ試験装置、及び半導体ウェハの試験方法
EP2668483B1 (de) * 2011-01-28 2015-11-18 ELMOS Semiconductor AG Mikroelektromechanisches bauelement und verfahren zum testen eines mikroelektromechanischen bauelements
JP5896878B2 (ja) * 2012-10-26 2016-03-30 三菱電機株式会社 評価装置および評価方法
JP5885701B2 (ja) * 2013-05-21 2016-03-15 三菱電機株式会社 半導体装置の評価装置
JP5898243B2 (ja) * 2014-01-09 2016-04-06 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
US10281518B2 (en) * 2014-02-25 2019-05-07 Formfactor Beaverton, Inc. Systems and methods for on-wafer dynamic testing of electronic devices
KR102396428B1 (ko) * 2014-11-11 2022-05-11 삼성전자주식회사 반도체 테스트 장치 및 방법
US11574888B2 (en) * 2017-12-15 2023-02-07 Panasonic Intellectual Property Management Co., Ltd. Component joining apparatus, component joining method and mounted structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677296A (ja) * 1992-05-29 1994-03-18 Eejingu Tesuta Kaihatsu Kyodo Kumiai 集積回路素子ウエハー用測定電極
JPH0774219A (ja) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk プローブ基板およびその製造方法並びにプローブ装置
JP2995134B2 (ja) * 1993-09-24 1999-12-27 東京エレクトロン株式会社 プローブ装置
JP2691875B2 (ja) * 1995-02-14 1997-12-17 日本電子材料株式会社 プローブカード及びそれに用いられるプローブの製造方法
JP3315339B2 (ja) * 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH11126805A (ja) * 1997-10-22 1999-05-11 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法及びその検査用基板
JP2000180469A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法

Also Published As

Publication number Publication date
US6410354B1 (en) 2002-06-25
JP2002050662A (ja) 2002-02-15
TW511207B (en) 2002-11-21
KR100690514B1 (ko) 2007-03-09
KR20020011089A (ko) 2002-02-07
US20020031849A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP4592885B2 (ja) 半導体基板試験装置
CN100550331C (zh) 螺旋接触器制造方法
JP2925964B2 (ja) 半導体ウェハ収納器及び半導体集積回路の検査方法
US8525539B2 (en) Electrical connecting apparatus and testing system using the same
US9638745B2 (en) Wafer mounting method and wafer inspection device
US5663654A (en) Universal wafer carrier for wafer level die burn-in
KR100708283B1 (ko) 반도체 장치의 시험 장치 및 시험 방법
KR0165154B1 (ko) 반도체집적회로장치의 시험용 캐리어 반도체집적회로의 시험방법
CN102017115B (zh) 测试系统及探针装置
US5773986A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
KR20100098510A (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
JP2011091262A (ja) プローバおよびプローブ検査方法
KR20200013729A (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
JP5616047B2 (ja) 製造装置、試験装置、製造方法および集積回路パッケージ
KR102413745B1 (ko) 전기적 접속 장치, 검사 장치, 및 접촉 대상체와 접촉자의 전기적 접속 방법
JP3535728B2 (ja) 半導体集積回路の検査装置
JP3921163B2 (ja) スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JP2003347372A (ja) 被測定ウエハおよびそのウエハ試験装置
JP3260309B2 (ja) プローブカード
JP2018147980A (ja) 検査システム
US20050194984A1 (en) Testing apparatus and testing method
JPH11340588A (ja) フレキシブルプリント基板
TW202601128A (zh) 電性連接裝置
JPH11126805A (ja) 半導体集積回路の検査方法及びその検査用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees