[go: up one dir, main page]

JP4581490B2 - Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法 - Google Patents

Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法 Download PDF

Info

Publication number
JP4581490B2
JP4581490B2 JP2004162189A JP2004162189A JP4581490B2 JP 4581490 B2 JP4581490 B2 JP 4581490B2 JP 2004162189 A JP2004162189 A JP 2004162189A JP 2004162189 A JP2004162189 A JP 2004162189A JP 4581490 B2 JP4581490 B2 JP 4581490B2
Authority
JP
Japan
Prior art keywords
substrate
gan
angle
nitride
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004162189A
Other languages
English (en)
Other versions
JP2005343713A (ja
Inventor
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004162189A priority Critical patent/JP4581490B2/ja
Priority to US10/928,739 priority patent/US20050274976A1/en
Publication of JP2005343713A publication Critical patent/JP2005343713A/ja
Priority to US11/589,771 priority patent/US7435608B2/en
Application granted granted Critical
Publication of JP4581490B2 publication Critical patent/JP4581490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/64Flat crystals, e.g. plates, strips or discs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、III−V族窒化物系半導体自立基板及びその製造方法並びにIII−V族窒化物系半導体に関し、更に詳しくは、結晶欠陥の発生が少なく平坦な窒化物系半導体層をエピタキシャル成長させるためのIII−V族窒化物系半導体自立基板及びその製造方法、並びに該半導体自立基板上に窒化物系半導体層をエピタキシャル成長させたIII−V族窒化物系半導体に関するものである。
窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化ガリウムアルミニウム(GaAlN)等の窒化物系半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による2次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
既に世の中に広く普及しているシリコン(Si)や砒化ガリウム(GaAs)等は、それぞれSi基板、GaAs基板といった同種の材料からなる基板の上に、デバイスを作るためのエピタキシャル成長層をホモエピタキシャル成長させて、使用されている。同種基板上のホモエピタキシャル成長では、異種基板上のヘテロエピタキシャル成長に較べて、成長の初期からステップフローモードで結晶成長が進行しやすいため、結晶欠陥の発生が少なく、平坦なエピタキシャル成長表面が得られやすい。更に、GaAs基板上に、AlGaInPなどの混晶層を成長させる場合は、エピ層の表面モフォロジが荒れやすくなる傾向が見られるが、下地基板の面方位を基準となる低指数面から、特定方向に故意に傾ける(これを一般にオフを付けると称する)ことで、結晶欠陥の発生が少なく、平坦なエピタキシャル成長表面を得ることができている。オフを付ける方向やその角度は、その上に成長するエピの材質や成長条件によって最適値があり、全ての材料基板に共通の最適オフ方向、オフ角というものは存在せず、例えばGaAs基板であれば、(001)面を基準に[110]方向へ傾けたものや[1-10]方向へ傾けたものが使われており、またその角度も0°から20°程度まで色々なものが使われている。
一方、窒化物系半導体は、バルク結晶成長が難しく、窒化物のエピタキシャル成長が検討されはじめた当初は、GaNの自立単結晶基板は存在していなかった。このため、異種基板である単結晶サファイア下地基板の上に有機金属気相成長法(MOVPE法)や分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)等の気相成長法で、窒化物系半導体結晶をヘテロエピタキシャル成長させる方法が開発され、現在でも青色LEDの製造等に用いられている。
しかし、異種基板上でのヘテロエピタキシャル成長では、成長した結晶中に、下地基板との結晶格子の不整合に起因する転位(欠陥)が多数発生してしまう。このため、レーザーダイオード等の結晶欠陥に敏感な素子を作成すると、発光出力が低くなり、素子寿命が短くなるという問題が発生していた。そこで、近年、サファイアとGaNの格子定数差に起因して発生する欠陥の密度を低減する方法として、ELO(Epitaxial Lateral
Overgrowth:例えば、非特許文献1参照)や、FIELO(Facet-initiated epitaxial lateral overgrowth:例えば、非特許文献2参照)、ペンデオエピタキシー(例えば、非特許文献3参照)といった成長技術が報告された。これらの成長技術は、サファイア等の基板上に成長させたGaN上に、SiO等でパターニングされたマスクを形成し、マスクの窓部からさらにGaN結晶を選択的に成長させて、マスク上をGaNがラテラル成長で覆うようにすることで、下地結晶からの転位の伝播を防ぐものである。これらの成長技術の開発により、GaN中の転位密度は10cm−2台程度にまで、飛躍的に低減させることができるようになった。
このような転位密度の少ないGaNを自立基板として製造する方法がいろいろと提案されている。現在最も実用化が進んでいるのが、、転位密度を低減したGaN層を厚くエピ成長させ、成長後に下地から剥離して、GaN層を自立したGaN基板として用いる方法である。たとえば、前述のELO技術を用いてサファイア基板上にGaN層を形成した後、サファイア基板をエッチング等により除去し、GaN自立基板を得ることが提案されている(例えば、特許文献1参照)。
また、サファイア等の基板上で、網目構造のTiN薄膜を介してGaNを成長することで、下地基板とGaN層の界面にボイドを形成し、GaN基板の剥離と低転位化を同時に可能にした技術(VAS:Void-Assisted Separation)も開示されている(例えば、非特許文献4、特許文献2参照)。
更に、エッチング等で除去が可能なGaAs基板上に、パターニングしたSiN等のマスクを用いてGaNを成長させ、結晶表面に故意にファセット面で囲まれたピットを複数形成し、前記ピットの底部に転位を集積させることで、その他の領域を低転位化する技術(DEEP:Dislocation Elimination by the Epi-growth with inverted-Pyramidal
pits)も開示されている(非特許文献5、特許文献3)。
特開平11−251253号公報 特開2003−178984号公報 特開2003−165799号公報 Appl.Phys.Lett.71(18)2638(1997) Jpan.J.Appl.Phys.38,L184(1999) MRS Internet J.Nitride Semicond.Res. 4S1,G3.38(1999) Y.Oshima et.al.,Jpn.J.Appl.Phys.Vol.42(2003)pp.L1−L3 K.Motoki et.al., Jpn.J. Appl.Phys. Vol.40(2001)pp.L140−L143
しかしながら、上記のようなGaN自立基板を用いて、その上にGaN系のエピタキシャル層を製造すると、エピタキシャル成長時に表面モフォロジが平坦化しずらく、平坦性、均一性、再現性の高いエピタキシャル成長が困難であった。
そこで、その上に成長する窒化物系半導体系エピ層の表面モフォロジを平坦化するために、GaAs基板のような他の化合物半導体基板と同様に、オフをつけたGaN自立基板を用いることが考えられる。しかし、窒化物系半導体をエピタキシャル成長させる際に最適なGaN自立基板のオフ方向、オフ角度がどれくらいになるかがそもそも不明である。しかも、所定のオフ角が判明したとしても、バルク結晶成長させたインゴットからウェハを切り出すGaAs等の基板とは異なり、ヘテロエピタキシャル成長した厚膜結晶を剥離させて製造するGaN自立基板にあっては、所望のオフ角を有する基板を再現性良く製造する方法は未だ開発されていない。
従って、本発明は、上記事情に鑑みなされたものであって、その目的とするところは、III−V族窒化物系半導体のエピタキシャル成長に好適な所定のオフ角を有するIII−V族窒化物系半導体自立基板の製造方法、びそのような自立基板を用いて平坦性、均一性、再現性の高いIII−V族窒化物系半導体をエピタキシャル成長させIII−V族窒化物系半導体の製造方法を提供することにある。
(1)上記目的を達成するため、本発明のIII−V族窒化物系半導体自立基板の製造方法は、C面からm軸方向に0.07°以上、20°以下の範囲で傾いた表面を有するサファイア基板上に単結晶窒化ガリウム膜を成長させた後、更に金属膜を堆積させ、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理することにより前記単結晶窒化ガリウム膜中に空隙を形成させ、その上にオフ角を有する単結晶窒化ガリウムを堆積させ、該単結晶窒化ガリウムから前記基板を剥離することにより表面をC面からa軸方向に前記サファイア基板のオフ角の0.8倍から1.5倍の大きさでかつ0.09°以上、24°以下の範囲でオフ角をつけた厚さ200μm以上1mm以下のIII−V族窒化物系半導体自立基板を得ることを特徴とする
(2)また、上記目的を達成するため、本発明のIII−V族窒化物系半導体自立基板の製造方法は、C面からa軸方向に0.07°以上、20°以下の範囲で傾いた表面を有するサファイア基板上に単結晶窒化ガリウム膜を成長させた後、更に金属膜を堆積させ、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理することにより前記単結晶窒化ガリウム膜中に空隙を形成させ、その上にオフ角を有する単結晶窒化ガリウムを堆積させ、該単結晶窒化ガリウムから前記基板を剥離することにより表面をC面からm軸方向に前記サファイア基板のオフ角の0.8倍から1.5倍の大きさでかつ0.09°以上、24°以下の範囲でオフ角をつけた厚さ200μm以上1mm以下のIII−V族窒化物系半導体自立基板を得ることを特徴とする
(3)また、上記(1)又は(2)に記載のIII−V族窒化物系半導体自立基板の製造方法は、前記III−V族窒化物系半導体自立基板の組成がIn Ga Al 1−x−y N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されてもよい。
更に、上記目的を達成するため、本発明のIII−V族窒化物系半導体の製造方法は、上記(1)〜(3)のいずれかに記載のIII−V族窒化物系半導体自立基板の製造方法を行った後、さらに前記III−V族窒化物系半導体自立基板上に、III−V族窒化物系半導体層をホモエピタキシャル成長することを特徴とする
また、本発明のIII−V族窒化物系半導体基板の製造方法によれば、好適なオフのついたIII−V族窒化物系半導体基板を、既存の基板製造工程となんら変わらない簡便な方法で、再現良く提供することができる。
更に、本発明のIII−V族窒化物系半導体の製造方法によれば、自立基板上に平坦性、均一性、再現性の高いエピタキシャル成長層を形成できるので、エピタキシャル成長工程、デバイスプロセス工程の双方の工程において製造歩留まりを高めることが可能になると共に、設計通りの特性を有する発光素子や電子素子を製造することが可能となる。
(下地基板とその上に成長するエピタキシャル層との方位関係)
まず、本発明者は、各種下地基板上にIII−V族窒化物系半導体結晶をHVPE法で厚く成長させ、これを下地基板から剥離してIII−V族窒化物系半導体の自立基板とし、下地基板のオフ方向、角度と、成長結晶のオフ方向、角度を調べた。その結果、(1)剥離した成長結晶の結晶軸は、下地基板のオフ方向を反映した方向に常に傾いてエピタキシャル成長すること、(2)成長結晶のオフ角度は、必ずしも下地基板のオフ角度とは一致せず、下地基板の材質や結晶成長条件によって下地基板のオフ角の0.8〜1.5倍の大きさのオフ角となること、(3)成長結晶のオフ方向、角度は、同一条件の成長であれば、再現性の良いことを見出した。例えば、(0001)面サファイア基板上にGaNをエピタキシャル成長させると、成長結晶の表面も(0001)面になるが、サファイア基板のm軸<1-100>方向にGaNのa軸<11-20>方向が揃うような方位の関係が現れる。
図1に、このようなサファイア基板1とGaN3の方位関係について示す。
サファイア基板にオフ基板を用いた場合、その上に成長するGaN層の結晶軸は、下地のサファイア基板のオフ方向と同じ向きに傾く。従って、サファイア基板をm軸方向にオフさせれば、a軸方向にオフの付いたGaN基板を製造することができる。逆に、サファイア基板をa軸方向にオフさせれば、m軸方向にオフの付いたGaN基板を製造することができる。
成長するGaN層のオフ角の大きさは、下地のサファイア基板と必ずしも一致せず、成長条件により、0.8〜1.5倍程度変化して現れる。基板を剥離した後のGaNの自立基板のオフ角は、基板に反りを生じることにより更に変化し、面内のばらつきが発生するが、実用的な基板の製造においては、本ばらつきの大きさは基板のオフ角度に対して問題になるほど大きくはない。従って、結晶成長条件に合わせて、下地基板のオフ方向、オフ角度を適当に選ぶことにより、所望のオフ方向、オフ角度を有するGaN自立基板を再現良く製造することができる。
(自立基板のオフ角)
次に、本発明者は、オフ角の異なる市販の単結晶サファイア基板上GaN結晶をHVPE法で厚く成長させた後、単結晶サファイア基板から剥離してGaN自立基板を作製し、得られたGaN自立基板の結晶性を評価した。その結果、後述する実施例1からも明らかな通り、サファイア基板のオフ角が20°を超えると、成長結晶の一部に方位の揃わない結晶核の発生が観察されるようになり、自立基板の単結晶性が損なわれることを見出した。このため、サファイア基板上に結晶性の良いGaN単結晶が成長できるのはサファイア基板のオフ角が20°以下の場合であり、20°オフのサファイア基板を用いて得られるGaN自立基板のオフ角は、その成長条件に依存するものの、最大でも24°であった。従って、結晶性の良いGaN自立基板とするためには、そのオフ角は24°以下であることが望ましい。
更に、本発明者は、オフ角の異なるGaN基板を多数製作し、その上にMOVPE法でGaNのホモエピタキシャル成長を行って、成長層の表面モフォロジを調査した。その結果、後述する実施例2からも明らかな通り、GaN基板のオフ角が0.09°よりも小さくなると、エピタキシャル成長表面を顕微鏡で観察した際に、50〜200μm程度の大きさの六角形をした微小な凹凸が多数出現するようになることを発見した。従って、GaN自立基板では、0.09°以上のオフ角を有していることが望ましい。また、上記微小な凹凸はGaN基板のオフ角が0.2°よりも小さくなる頃から発生の徴候が見え始めることから、GaN自立基板は0.2°以上のオフ角を有していることがより望ましい。
GaN自立基板のオフ角の面内ばらつきは、±1°以内で、かつその傾きの最小値が0.09°以上、最大値が24°以下であることが望ましい。これは、基板面内のオフ角のばらつきが±1°を超えると、その上に成長するエピの品質、特に混晶層を成長した際の組成の面内均一性、膜厚均一性が大きく乱れ、デバイス製造歩留りが極端に悪くなるからである。最小値、最大値を限定する理由に関しては、前述の通りである。
(下地基板のオフ角)
本発明者の研究結果により、0.09°以上のオフ角を有するGaN自立基板を作製するには、少なくとも、0.07°以上のオフ角のついたサファイア基板を用いる必要がある。一方、上述のように、サファイア基板のオフ角が大きくなりすぎると、その上にGaNの厚膜結晶成長を行うことが難しくなるため、結晶性の良い単結晶GaN自立基板を得るためにはサファイア基板のオフ角は少なくとも20°以下でなければならない。従って、下地基板がサファイア基板の場合、サファイアのC面から0.07°以上、20°以下の範囲で傾いた表面を持つ基板であることが望ましい。
なお、基板面内の結晶軸の傾きは、X線回折測定により求めた値を用いて評価することができる。
(自立基板の製造方法)
以下、図2を参照しつつ、異種基板を用いてIII−V族窒化物系半導体の自立基板を製造する方法について説明する。
まず、異種基板として、サファイアのC面からa軸方向またはm軸方向に0.07°〜20°の範囲で傾いた表面を持つサファイア基板を用意する(工程A)。
次いで、このサファイア基板上に、III−V族窒化物系半導体をエピタキシャル成長させる(工程B)。III−V族窒化物系半導体は、InGaAl1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成で表される半導体が挙げられる。このうち、GaN、AlGaN等の半導体が好ましく用いられる。これは強度、製造安定性等、基板材料に求められる特性を満足するからである。
III−V族窒化物系半導体中でも、結晶成長後にエピタキシャル成長層を異種基板から剥離してエピタキシャル成長させた層の自立基板を作成する場合は、結晶成長速度の速いHVPE法を用いることが好ましい。
次いで、得られたIII−V族窒化物系半導体エピタキシャル成長層をサファイア基板から剥離する(工程C)。サファイア基板の剥離方法としては、VAS法やエッチングによる方法を適用することができる。
このようにして、自立したIII−V族窒化物系半導体基板(GaN自立基板)が得られる。ここで、前述したように、異種基板として、サファイアのC面からa軸方向に0.07°〜20°の範囲で傾いた表面を持つサファイア基板を用いた場合は、オフ角がC面からm軸方向に0.09°〜24°の範囲で傾いたGaN自立基板が得られる。一方、サファイアのC面からm軸方向に0.07°〜20°の範囲で傾いた表面を持つサファイア基板を用いた場合は、オフ角がC面からa軸方向に0.09°〜24°の範囲で傾いたGaN自立基板が得られる。
図3(a)、(b)に、得られるGaN自立基板の一例を示す。(a)はオフ角θがC面からa軸方向に0.09°〜24°の範囲で傾いたGaN自立基板11であり、(b)はオフ角θがC面からm軸方向に0.09°〜24°の範囲で傾いたGaN自立基板13である。
本発明において、自立基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を具備するようにするため、自立基板の厚みは200μm以上であることが好ましい。また素子形成後の劈開の容易性等を考慮し、自立基板の厚さを1mm以下とするのが好ましい。1mmを超えると劈開が困難となって劈開面に凹凸が生じ、その結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となるからである。
最後に、基板に反りがあると、基板上にデバイス構造のエピタキシャル成長を行う際に、基板の裏面とサセプタとが密着せず、このため基板を加熱した際の基板への熱の伝わり方が不均一になって、基板面内で温度分布が生じてしまう。基板面内で温度に差があると、エピタキシャル成長を行う際に、成長膜厚、組成、不純物濃度等にばらつきが生じてしまい、面内で均一な成長を行うことができず、ひいてはデバイス特性のばらつきを大きくする要因となる。以上の理由により、GaN系自立基板の両面を鏡面に研磨加工することが望ましい。
(GaN自立基板の製造)
GaNの自立基板を図4に示す製造工程により製造した。
まず、m軸方向にそれぞれ0.1°、0.5°、1°、3°、8°、15°、20°、21°のオフを有する市販の直径2インチの単結晶サファイアC面基板21を用意した(工程a)。
次いで、サファイア基板21上に、MOVPE法で、TMGとNHを原料として、アンドープGaN層22を300nm成長させた(工程b)。このGaNエピ基板上に、Ti薄膜23を20nm蒸着し(工程c)、これを電気炉に入れて、NHを20%混合したHの気流中で、1050℃×20minの熱処理を施し、Ti薄膜23を網目状の穴形成TiN層25に変化させると同時に、GaN層22をボイド形成GaN層24とした(工程d)。
これをHVPE炉に入れ、その上にGaN層26を500μm堆積した(工程e)。成長に用いた原料はNHとGaClで、キャリアガスとしてNを用いた。成長条件は、常圧、基板温度1040℃である。HVPEの結晶成長は、原料であるGaClの供給量を変えることで、成長速度を60μm/h、100μm/h、120μm/h、150μm/h、180μm/hと変えて複数回行った。GaN層26は成長終了後の降温過程においてボイド形成GaN層24を境にサファイア基板21から剥離し(工程f)、GaNの自立基板30とした(工程g)。
作製したGaN基板の結晶軸の傾きをX線回折測定により求め、下地のサファイア基板との相関を調べた。GaN基板の結晶軸は、下地サファイア基板のオフ方向を反映して、すべてa軸方向にオフしていた。いずれの成長条件においても、下地サファイア基板のオフ角度とGaN基板のオフ角度は、良い直線的な相関を示したが、21°オフのサファイア基板を用いた場合のみ、いずれの条件においてもきれいな単結晶GaNを成長することはできなかった。
図5に、サファイア基板のオフ角とGaN自立基板のオフ角との関係を示す。図中の成長条件1及び2は、GaN基板のオフ角が、下地サファイアのオフ角よりもプラス側とマイナス側に最も大きく振れた時のデータで、成長条件1の時の成長速度が180μm/h、成長条件2の時の成長速度が60μm/hである。
図5の結果から、下地サファイア基板のオフ角度を20°以下の範囲にて精密に制御することで、所望のオフ角を持ったきれいなGaN基板を得ることができることが確認できた。
(GaN自立基板にGaN層を形成)
実施例1で作製した、オフ角の異なるGaN自立基板の表裏面に鏡面研磨を施し、図6に示すように、GaN自立基板11の上に、MOVPE法で、TMG(トリメチルガリウム)とNHを原料として、アンドープGaN層15を4μm成長させた。MOVPEの成長圧力は常圧とし、成長時の基板温度は1050℃とした。キャリアガスは、水素と窒素の混合ガスを用いた。結晶の成長速度は約4μm/hであった。
得られたエピタキシャルアンドープGaN層15の表面は、目視ではいずれも鏡面になっていたが、ノマルスキー顕微鏡で表面を観察したところ、オフ角が0.09°よりも小さい基板上に成長したエピタキシャル層表面には、直径50〜200μm程度の大きさの、六角形をした微小なヒロックが多数出現していた。一方、基板のオフ角が0.09°以上の基板上に成長したエピタキシャル層表面には、ステップバンチングにより形成されたと思われる筋状のモフォロジが観察された。以上のことより、GaN自立基板11は、0.09°以上のオフ角を有していることが望ましい。
以上、実施形態に基づいて本発明を説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
例えば、本実施形態では、異種基板としてサファイア基板を用いた例を説明したが、他にも、GaAsやSi、ZrB、ZnOなどの従来GaN系エピ用基板として報告例のある基板を用いることができる。
また、自立基板は、デバイス作製の容易さの観点から、六方晶系のC面、特に化学的、機械的、熱的に安定なIII族面を表面に持つ基板であることが望ましいが、立方晶系の結晶であっても良く、また表面はC面以外の面、例えばA面やR面であっても構わない。
サファイアC面基板上に成長したGaNエピタキシャル成長層の結晶方位関係を示す図である。 本実施形態のIII−V族窒化物系半導体自立基板を製造する工程を説明するフローチャートである。 本実施形態のGaN自立基板を示す断面図であり、(a)はオフ角θがC面からa軸方向に0.09°〜24°の範囲で傾いたもの、(b)はオフ角θがC面からm軸方向に0.09°〜24°の範囲で傾いたものである。 実施例1のGaN自立基板を製造する工程を説明する模式図である。 本実施例におけるサファイア下地基板のオフ角の大きさと、GaN基板のオフ角の大きさの相関を調べた結果を示すグラフである。 実施例2において、GaN自立基板上にGaN層を形成した構成を示す断面図である。
符号の説明
1 サファイア基板
3 GaN
11 GaN自立基板
13 GaN自立基板
15 アンドープGaN層
21 サファイア層
22 アンドープGaN層
23 Ti薄膜
24 ボイド形成GaN層
25 穴形成TiN層
26 GaN層
30 GaN自立基板

Claims (4)

  1. C面からm軸方向に0.07°以上、20°以下の範囲で傾いた表面を有するサファイア基板上に単結晶窒化ガリウム膜を成長させた後、更に金属膜を堆積させ、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理することにより前記単結晶窒化ガリウム膜中に空隙を形成させ、その上にオフ角を有する単結晶窒化ガリウムを堆積させ、該単結晶窒化ガリウムから前記基板を剥離することにより表面をC面からa軸方向に前記サファイア基板のオフ角の0.8倍から1.5倍の大きさでかつ0.09°以上、24°以下の範囲でオフ角をつけた厚さ200μm以上1mm以下のIII−V族窒化物系半導体自立基板を得ることを特徴とするIII−V族窒化物系半導体自立基板の製造方法。
  2. C面からa軸方向に0.07°以上、20°以下の範囲で傾いた表面を有するサファイア基板上に単結晶窒化ガリウム膜を成長させた後、更に金属膜を堆積させ、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理することにより前記単結晶窒化ガリウム膜中に空隙を形成させ、その上にオフ角を有する単結晶窒化ガリウムを堆積させ、該単結晶窒化ガリウムから前記基板を剥離することにより表面をC面からm軸方向に前記サファイア基板のオフ角の0.8倍から1.5倍の大きさでかつ0.09°以上、24°以下の範囲でオフ角をつけた厚さ200μm以上1mm以下のIII−V族窒化物系半導体自立基板を得ることを特徴とするIII−V族窒化物系半導体自立基板の製造方法。
  3. 前記III−V族窒化物系半導体自立基板の組成がInxGayAl1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される請求項1又は2に記載のIII−V族窒化物系半導体自立基板の製造方法。
  4. 請求項1〜3のいずれか1項に記載のIII−V族窒化物系半導体自立基板の製造方法を行った後、さらに前記III−V族窒化物系半導体自立基板上に、III−V族窒化物系半導体層をホモエピタキシャル成長することを特徴とするIII−V族窒化物系半導体の製造方法。
JP2004162189A 2004-05-31 2004-05-31 Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法 Expired - Fee Related JP4581490B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004162189A JP4581490B2 (ja) 2004-05-31 2004-05-31 Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
US10/928,739 US20050274976A1 (en) 2004-05-31 2004-08-30 III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US11/589,771 US7435608B2 (en) 2004-05-31 2006-10-31 III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162189A JP4581490B2 (ja) 2004-05-31 2004-05-31 Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2005343713A JP2005343713A (ja) 2005-12-15
JP4581490B2 true JP4581490B2 (ja) 2010-11-17

Family

ID=35459597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162189A Expired - Fee Related JP4581490B2 (ja) 2004-05-31 2004-05-31 Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法

Country Status (2)

Country Link
US (2) US20050274976A1 (ja)
JP (1) JP4581490B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010168277A (ja) * 2004-03-17 2010-08-05 Sumitomo Electric Ind Ltd 半導体発光装置
JP2006306722A (ja) * 2004-03-17 2006-11-09 Sumitomo Electric Ind Ltd GaN単結晶基板の製造方法及びGaN単結晶基板
JP2006108435A (ja) * 2004-10-06 2006-04-20 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ
DE102005021099A1 (de) 2005-05-06 2006-12-07 Universität Ulm GaN-Schichten
KR20080035422A (ko) * 2005-07-21 2008-04-23 스미토모덴키고교가부시키가이샤 질화갈륨 웨이퍼
KR100809209B1 (ko) * 2006-04-25 2008-02-29 삼성전기주식회사 비극성 m면 질화물 반도체 제조방법
JP5135708B2 (ja) * 2006-04-27 2013-02-06 住友電気工業株式会社 Iii族窒化物系電子デバイスおよびエピタキシャル基板
KR101172942B1 (ko) 2006-10-20 2012-08-14 도꾸리쯔교세이호징 리가가쿠 겐큐소 사파이어 기판 및 그것을 이용하는 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자의 제조 방법
US9064706B2 (en) 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP5332168B2 (ja) * 2006-11-17 2013-11-06 住友電気工業株式会社 Iii族窒化物結晶の製造方法
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
JP4232837B2 (ja) * 2007-03-28 2009-03-04 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
JP2008308401A (ja) * 2007-05-17 2008-12-25 Mitsubishi Chemicals Corp Iii族窒化物半導体結晶の製造方法、iii族窒化物半導体基板および半導体発光デバイス
JP5076094B2 (ja) * 2007-06-12 2012-11-21 株式会社 東北テクノアーチ Iii族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
US20090039356A1 (en) * 2007-08-08 2009-02-12 The Regents Of The University Of California Planar nonpolar m-plane group iii-nitride films grown on miscut substrates
JP4952616B2 (ja) * 2008-03-04 2012-06-13 日立電線株式会社 窒化物半導体基板の製造方法
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
JP4390007B2 (ja) 2008-04-07 2009-12-24 住友電気工業株式会社 Iii族窒化物半導体素子及びエピタキシャルウエハ
JP2010042980A (ja) * 2008-07-17 2010-02-25 Sumitomo Electric Ind Ltd Iii族窒化物結晶の製造方法およびiii族窒化物結晶
JPWO2010024285A1 (ja) * 2008-09-01 2012-01-26 住友電気工業株式会社 窒化物基板の製造方法および窒化物基板
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Iii族窒化物半導体自立基板の製造方法、iii族窒化物半導体自立基板、iii族窒化物半導体デバイスの製造方法及びiii族窒化物半導体デバイス
JP5120350B2 (ja) * 2009-08-24 2013-01-16 住友電気工業株式会社 Iii族窒化物半導体素子及びエピタキシャルウエハ
CN104795314B (zh) 2009-08-26 2018-02-09 首尔伟傲世有限公司 制造发光装置的方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5488562B2 (ja) * 2011-10-21 2014-05-14 日立金属株式会社 窒化物半導体基板の製造方法
KR101883843B1 (ko) * 2012-02-16 2018-08-01 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
WO2014136602A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法
TWI697941B (zh) * 2016-04-20 2020-07-01 晶元光電股份有限公司 基板晶圓以及ⅲ族氮化物半導體元件之製造方法
JP6232150B1 (ja) 2017-01-10 2017-11-15 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Iii族窒化物半導体基板
US10829866B2 (en) 2017-04-03 2020-11-10 Infineon Technologies Americas Corp. Wafer carrier and method
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
CN114269972B (zh) 2019-09-02 2024-09-20 日本碍子株式会社 半导体膜

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814533A (en) * 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3669848B2 (ja) * 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4691631B2 (ja) * 1999-11-29 2011-06-01 並木精密宝石株式会社 サファイヤ基板
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4380294B2 (ja) * 2003-10-29 2009-12-09 日立電線株式会社 Iii−v族窒化物系半導体基板
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 GaN単結晶基板の製造方法

Also Published As

Publication number Publication date
US7435608B2 (en) 2008-10-14
US20070040219A1 (en) 2007-02-22
JP2005343713A (ja) 2005-12-15
US20050274976A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP4581490B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP4735949B2 (ja) Iii−v族窒化物半導体結晶の製造方法およびiii−v族窒化物半導体基板の製造方法
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4932121B2 (ja) Iii−v族窒化物系半導体基板の製造方法
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
JP5099763B2 (ja) 基板製造方法およびiii族窒化物半導体結晶
JP5531983B2 (ja) Iii−v族窒化物系半導体基板の製造方法
US7708832B2 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP4380294B2 (ja) Iii−v族窒化物系半導体基板
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2005101475A (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP2004319711A (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
JP4952616B2 (ja) 窒化物半導体基板の製造方法
JP5120285B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP4359770B2 (ja) Iii−v族窒化物系半導体基板及びその製造ロット
JP2011216549A (ja) GaN系半導体エピタキシャル基板の製造方法
JP5488562B2 (ja) 窒化物半導体基板の製造方法
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP4420128B2 (ja) Iii−v族窒化物系半導体デバイス及びその製造方法
JP4137633B2 (ja) 3−5族化合物半導体の製造方法
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees