JP4575725B2 - 電子素子、及びその製造方法 - Google Patents
電子素子、及びその製造方法 Download PDFInfo
- Publication number
- JP4575725B2 JP4575725B2 JP2004240886A JP2004240886A JP4575725B2 JP 4575725 B2 JP4575725 B2 JP 4575725B2 JP 2004240886 A JP2004240886 A JP 2004240886A JP 2004240886 A JP2004240886 A JP 2004240886A JP 4575725 B2 JP4575725 B2 JP 4575725B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- electronic device
- surface tension
- layer
- critical surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
ディスプレイ等のフラットパネルディスプレイは、電極、MIM( Metal-Insulator-Metal)、MIS(Metal-Insulator-Semiconductor)素子やTFT等の能動素子或いは発光素子など薄膜層をパターニングして構成される部位を具備している。図11は、上記MIM、MIS、TFT素子の概略図(断面図)である。図11(a)におけるMIM素子は、基板101上に、第一の電極材料102、絶縁材料103、第二の電極材料104が順次積層されてなる。図11(b)におけるMIS素子は、基板101上に、第一の電極材料102、絶縁材料103、半導体材料105、第二の電極材料104が順次積層されてなる。図11(c)におけるTFT素子は、電界効果型トランジスタ構成(プレナー型)であり、ゲート電極106、ゲート絶縁膜107、ソース電極108、ドレイン電極109、半導体層110を備え、ソース電極108およびドレイン電極109間のギャップ111はチャネル長に相当する。
一方、図11に示したような電子素子においては、その特性発現のため、材料の絶縁機能が必要不可欠である。ここで、絶縁材料として求められる物性として、高い抵抗値及び絶縁耐圧が必要であり、一般的にその値は体積抵抗値として1×1014Ω・cm以上、絶縁耐圧として1MV/cm以上が要求される。
有機材料でこれらの値を両立することを目的として、ポリイミド材料が検討されている。しかし、従来の電子素子においては、所望の抵抗値・絶縁耐圧を得ることができず、信頼性が不十分であるとともに、十分な電子素子特性が得られないという欠点がある。
(式中、μはキャリア移動度、Vdはソース・ドレイン電圧、Lはチャネル長である)
また、半導体材料のキャリア移動度向上により、素子に大きな電流を流すことが可能となるため、現在その移動度向上を目指した研究が盛んに行われている。
(1)薄膜層を有する基板上にフォトレジスト層を塗布する(レジスト塗布)。
(2)加熱により溶剤を除去する(プリベーク)。
(3)マスクを通して紫外光を照射する(露光)。
(4)アルカリ溶液で露光部のレジストを除去する(現像)。
(5)加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)。
(6)エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する。
(7)アルカリ溶液または酸素ラジカルでレジストを除去する(レジスト剥離)。
しかし上記のプロセスの場合、高価な設備と工程の長さがコストを上昇させる原因となっていた。
近年、製造コストを低減するために印刷法によるパターン形成が試みられている。特許文献2にはオルガノシロキサンを、例えば絶縁材料層の様な電極を形成しようとする面に塗布し、UV露光により電極を配線する部位のみを親水化し、ここに超微粒子の金コロイド液、PEDOT(polyethylene-dioxythiophene)溶液といった導電性インクをインクジェットにより塗布する方法が開示されている。この場合、フォトリソグラフィー法よりも簡単なプロセスで電極パターンを微細形成することが可能となる。しかし、オルガノシロキサン自体には絶縁性という機能が無いため、絶縁材料塗布→オルガノシロキサン塗布→露光といったステップを踏む必要があった。
さらに、式(3)に示されるカルボン酸無水物存在下において、半導体材料が積層された場合、その界面においてカルボン酸無水物がドーパントとなり、半導体材料の特性を変化させる場合があり、これは電子素子特性の劣化の原因となっていた。
また、印刷法によるパターン形成により、ポリイミド材料層上に電子素子構成材料を塗布する場合、式(3)に示される様な副反応が生じると、塗工液の溶媒にポリアミック酸、酸無水物等が溶出し、素子特性・信頼性の劣化といった問題が生じていた。
請求項2の発明は、前記低表面エネルギー部の臨界表面張力と高表面エネルギー部の臨界表面張力との差が10mN/m以上であることを特徴とする請求項1に記載の電子素子である。
請求項3の発明は、前記低表面エネルギー部の臨界表面張力が、40mN/m以下であることを特徴とする請求項1または2に記載の電子素子である。
請求項4の発明は、前記ポリイミド材料の層が、少なくとも第一の材料および第二の材料を含むポリイミド組成物からなり、前記第一の材料が、前記第二の材料と比較してエネルギーの付与によって臨界表面張力が大きく変化する材料であり、前記第二の材料が、濡れ性変化以外の機能を有する材料であることを特徴とする請求項1に記載の電子素子。
請求項5の発明は、前記ポリイミド材料の層が、膜厚方向に対して材料の分布を有し、最表層部における前記第一の材料の濃度が前記第二の材料の濃度よりも高いことを特徴とする請求項4に記載の電子素子である。
請求項6の発明は、前記第一の材料が、側鎖に疎水性基を含むポリイミドであることを特徴とする請求項4または5に記載の電子素子である。
請求項7の発明は、ポリイミド材料を絶縁材料として有する絶縁層を備えた電子素子の製造方法において、前記ポリイミド材料のイミド化率が80%以上であり、かつ前記ポリイミド材料中に残存するジカルボン酸無水物が3%以下であり、前記絶縁層は、エネルギー付与により臨界表面張力が変化するものであり、より臨界表面張力の大きな高表面エネルギー部と、より臨界表面張力の小さな低表面エネルギー部との二つの部位を有し、ポリイミド材料の前駆体を塗布し湿度1%以下の低湿度環境下で加熱することにより形成され、前記高表面エネルギー部の部位に導電層を形成することを特徴とする電子素子の製造方法である。
請求項8の発明は、臨界表面張力を変化させるエネルギーの付与が、紫外線照射であることを特徴とする請求項7に記載の電子素子の製造方法である。
請求項9の発明は、前記導電層を形成する方法が、インクジェット法であることを特徴とする請求項7に記載の電子素子の製造方法である。
なお、本発明によれば、(1)ポリイミド材料を絶縁材料として有する電子素子において、前記ポリイミド材料のイミド化率が80%以上であり、かつ前記ポリイミド材料中に残存するジカルボン酸無水物が3%以下であり、ポリイミド材料層と半導体材料層とを積層して構成されている電子素子、(2)ポリイミド材料を絶縁材料として有する電子素子において、前記ポリイミド材料のイミド化率が80%以上であり、かつ前記ポリイミド材料中に残存するジカルボン酸無水物が3%以下であり、ポリイミド材料層上に塗布成膜可能な材料を成膜して構成されている電子素子、(3)前記請求項1〜6のいずれかに記載の電子素子を用いた表示装置、(4)前記請求項1〜6のいずれかに記載の電子素子を用いた演算装置を提供することができる。
また、XPSによる評価方法も可能である。XPSでジカルボン酸無水物を評価する場合、イミド環とのピーク強度比は、IRスペクトルの強度比とは異なるため、予め検量線を作成することが必要となる。また、薄膜表面近傍の評価となるが、検出感度は一般にIRよりも高い。
本発明におけるポリイミド材料は、電子素子内部に用いられる他、絶縁性基板として用いることも可能である。絶縁性基板として用いることで、高信頼性の基板を得ることが可能となる。
本発明において、塗布成膜可能な材料としては、導電性材料、半導体材料、絶縁材料が挙げられる。
導電性材料としては、クロム(Cr)、Ta(タンタル)、チタン(Ti)、銅(Cu)、アルミニウム(Al )、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au) 、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)等の金属、或いは、(1)ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、(2)ポリピロール及びその誘導体、ポリチオフェン、ポリエチレンジオキシチオフェン(PEDOT)およびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、(3)ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子を溶媒に分散又は溶解した塗工液が用いられる。また、これら導電性高分子は、適当なドーパントをドーピングすることにより導電率を高くして用いてもよい。ドーピングに用いられるドーパントとしては、ポリスルホン酸、ポリスチレンスルホン酸(PSS)、ナフタレンスルホン酸、アルキルナフタレンスルホン酸などの蒸気圧の低いものを用いるのが好ましい。
このため、導電層が高表面エネルギー部位に容易に付着し、安価な印刷法による製造設備を用いつつ、微細な電極パターンを簡便に形成可能であるため、高い動作周波数のトランジスタを低コストで作製可能となる。また、低表面エネルギー部の部位に半導体材料層、とくに有機半導体材料層を形成すれば、良好な界面を形成することができ、とくに好ましい。
高表面エネルギー部と低表面エネルギー部とのパターン形状に従って導電性材料を含有する液体を親液性である高表面エネルギー部にのみ確実に付着させ、導電層を形成するためには、表面エネルギー差が大きいことが必要であるが、この差を10mN/m以上とすることにより、確実に電子素子構成材料を含有した液体を、ポリイミド材料層上に付着させることができる。
図1は固体11表面上で液滴12が接触角θで平衡状態にある時の模式図で、ヤングの式(4)が成立する。
γS=γSL+γL・cosθ (4)
ここでγSは固体の表面張力、γSLは固体と液体の界面張力、γLは液体の表面張力である。表面張力は表面エネルギーと実質的に同義であり、全く同じ値となる。cosθ=1の時、θ=0°となり液体は完全に濡れる。この時のγLの値はγS −γSLとなり、これをその固体の臨界表面張力γCと呼ぶ。γCは表面張力のわかっている何種類かの液体を用いて、液体の表面張力と接触角の関係をプロットし、θ=0°( cosθ=1)となる表面張力を求めることにより容易に決定できる(Zismanプロット)。γCの大きい固体表面には液体が濡れやすく(親液性)、γCの小さい固体表面には液体が濡れにくい(疎液性)。
図4(a)のような構造は、基板21上に、第二の材料221からなる層22を作製した後に第一の材料231からなる層23を順次積層して作製することが可能である。作製方法としては、真空蒸着などの真空プロセスを用いることも可能であるし、溶剤を用いた塗布プロセスを使用することも可能である。
図4(b)のような、第一の材料231が表層部に向かって濃度が増加し、第二の材料221が表層部に向かって濃度が減少する構造を得るためのプロセスとしては、第一の材料231と第二の材料221を混合した溶液を基板21上に塗布、乾燥する方法が挙げられる。これは第一の材料231の極性が第二の材料221と比較して小さい場合、又は第一の材料231の分子量が小さい場合などでは、乾燥時に溶媒が蒸発するまでの間に第一の材料231が表面側に移行し層を形成する。なおこのような塗布プロセスを用いた場合は、第一の材料からなる層と第二の材料からなる層は、界面によって明確に分離されない場合が多いが、本発明においては、最表層部における第一の材料濃度が第二の材料濃度よりも高ければ適用可能である。また図4(c)〜(e)に示されるような、第一の材料231の分布が局在化しているものも、本発明に適用可能である。また、例えば第一の材料が3種類以上の材料からなる場合は、3層以上の積層構造からなっていても構わないし、層構造を持たずに膜厚方向に対して所定の濃度分布で材料が混在していてもよい。
側鎖に疎水性基を含むポリイミドは、例えば、下記概念的構造式に示すように、ポリイミドや(メタ)アクリレート等の骨格を有する主鎖Lに直接或いは図示しない結合基を介して疎水性基を有する側鎖Rが結合しているものを挙げることができる。
上述したように、上記(5)〜(9)の疎水性基を含むポリイミドは単独で用いても良いし、他の材料と混合し用いても良い。ただし、混合して用いる場合は、耐熱性、耐溶剤性、親和性を考慮すると、混合する材料もポリイミドであることが望ましい。
本発明では、ポリイミド前駆体の塗布工程においても1%以下の低湿度環境が好ましい。これは塗布工程において、ポリイミド前駆体、またはポリイミド前駆体の溶媒が吸水し、その後加熱されることによって、式(3)のポリアミック酸の加水分解反応が起こる可能性があるためである。
また塗布工程が低湿度環境でない場合、塗布後の溶媒の蒸発によって、ポリイミド材料の薄膜が冷却され、これにより大気中の水分が凝結し薄膜に付着するため、加熱工程が十分に低湿度環境でない場合には、薄膜表面に水分が付着したまま加熱が行われることとなり、これもまた加水分解反応の原因となりうる。本発明はさらに好ましくは、塗布工程、加熱工程とも湿度0. 1%以下である。
また本発明では、加熱工程においては、低酸素濃度であることが好ましい。一般に大気中には21%の酸素が含まれているが、加熱工程におけるポリイミド組成物の酸化劣化の可能性があるため、2〜3%以下の濃度であることが好ましい。
以上の低湿度、及び低酸素濃度の環境を実現するためには、加熱工程をAr、He等の不活性ガス雰囲気下とすることが好ましい。また、N2ガスも適用可能である。
図6は、インクジェット法により導電層を形成する工程を説明するための図である。先の図5で説明したように、基板51上に電極52およびポリアミド材料層53を順次設ける。そしてポリアミド材料層53の表面に露光マスク54を通して紫外線55を照射する。これにより、ポリアミド材料層53の表面に、高表面エネルギー部56と低表面エネルギー部57からなるパターンが形成される(図6(a))。本発明の形態の一つによれば、導電層の形成にインクジェット法を用いる。電極配線の微細化に伴い電極間距離が小さくなり、導電性材料を付与する際にこれが短絡する場合が生じる。インクジェット法を用いることにより、図6(b)に示したように、高表面エネルギー部56のみ導電層58を付与することが可能となるため、微細加工において信頼性の高い製造プロセスを提供可能となる。
図8は、演算回路の例を示す図である。p-ch、n-chはそれぞれ正孔輸送材を用いたトランジスタと、電子輸送材を用いたトランジスタを示している。図8の演算回路は、NOT演算回路の例であるが、この他にもOR、NAND、NOR、XOR演算回路等が図9(a)に例示される様に層間絶縁膜201を介して集積/接続され、また層間絶縁膜201上で微細な配線電極202が接続されることにより、高集積化された演算素子が構成される。この演算素子におけるトランジスタ203は、周知のように、ゲート電極204、ゲート絶縁膜205、ソース電極206、ドレイン電極207、半導体208を備える(図9(b))。なお、図9の構成において、層間絶縁膜として本発明のポリイミド材料を使用することも可能である。
実施例1〜4、比較例1〜2
図11(c)に示したような、電界効果型トランジスタからなる能動素子を形成した。図11(c)におけるTFT素子は、電界効果型トランジスタ構成(プレナー型)であり、ゲート電極106、ゲート絶縁膜107、ソース電極108、ドレイン電極109、半導体層110を備える。ソース電極、ドレイン電極は、金電極(蒸着により形成:幅4mm)を用いた。ゲート電極はAlを用い、チャネル長は、50μm±5μmとした。
半導体層における半導体は、下記式に示される化合物を用いた。
上記実施例におけるポリイミドの前駆体に、下記式の材料の前駆体を5質量%添加した材料を用い、純度99.99%以上のアルゴンガス雰囲気下(湿度1%以下)にて加熱し、ポリイミド組成物の薄膜を得た。この薄膜にソース、ドレイン電極成膜部にUV照射を行った後、ソース・ドレイン電極材料としてPEDOT/PSSをインクジェットにて塗布し、チャネル長5μmとしてパターニングを行った。この時のUV照射部と非照射部との臨界表面張力の差は21mN/mであった。
また、上記実施例と同様に能動素子を作製し、第一の電源電圧を30V、第二の電源電圧を-30Vとしたとき、電流計1の値として7.9×10−6(A)が得られた。
実施例5のポリイミド組成物を大気雰囲気下にて加熱を行った以外は、実施例5と同様に実験を行い、素子作製・評価を行ったが、素子が破壊され測定値が得られなかった。
12 液滴
21 基板
51 基板
52 電極
53 ポリアミド材料層
54 露光マスク
55 紫外線
56 高表面エネルギー部
57 低表面エネルギー部
58 導電層
106,207 ゲート電極
107,205 ゲート絶縁膜
108,206 ソース電極
109,207 ドレイン電極
110,208 半導体層
201 層間絶縁膜
202 配線電極
221 第二の材料
231 第一の材料
Claims (9)
- ポリイミド材料を絶縁材料として有する電子素子が電界効果型トランジスタであって、前記ポリイミド材料のイミド化率が80%以上、及び前記ポリイミド材料中に残存するジカルボン酸無水物が3%以下であり、かつ前記ポリイミド材料の層表面が、エネルギー付与により形成された臨界表面張力の大きな高表面エネルギー部と、臨界表面張力の小さな低表面エネルギー部との二つの部位を有し、前記高表面エネルギー部の部位に導電層が形成されていることを特徴とする電子素子。
- 前記低表面エネルギー部の臨界表面張力と高表面エネルギー部の臨界表面張力との差が10mN/m以上であることを特徴とする請求項1に記載の電子素子。
- 前記低表面エネルギー部の臨界表面張力が、40mN/m以下であることを特徴とする請求項1または2に記載の電子素子。
- 前記ポリイミド材料の層が、少なくとも第一の材料および第二の材料を含むポリイミド組成物からなり、前記第一の材料が、前記第二の材料と比較してエネルギーの付与によって臨界表面張力が大きく変化する材料であり、前記第二の材料が、濡れ性変化以外の機能を有する材料であることを特徴とする請求項1に記載の電子素子。
- 前記ポリイミド材料の層が、膜厚方向に対して材料の分布を有し、最表層部における前記第一の材料の濃度が前記第二の材料の濃度よりも高いことを特徴とする請求項4に記載の電子素子。
- 前記第一の材料が、側鎖に疎水性基を含むポリイミドであることを特徴とする請求項4または5に記載の電子素子。
- ポリイミド材料を絶縁材料として有する絶縁層を備えた電子素子の製造方法において、前記ポリイミド材料のイミド化率が80%以上であり、かつ前記ポリイミド材料中に残存するジカルボン酸無水物が3%以下であり、前記絶縁層は、エネルギー付与により臨界表面張力が変化するものであり、より臨界表面張力の大きな高表面エネルギー部と、より臨界表面張力の小さな低表面エネルギー部との二つの部位を有し、ポリイミド材料の前駆体を塗布し湿度1%以下の低湿度環境下で加熱することにより形成され、前記高表面エネルギー部の部位に導電層を形成することを特徴とする電子素子の製造方法。
- 臨界表面張力を変化させるエネルギーの付与が、紫外線照射であることを特徴とする請求項7に記載の電子素子の製造方法。
- 前記導電層を形成する方法が、インクジェット法であることを特徴とする請求項7に記載の電子素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004240886A JP4575725B2 (ja) | 2004-08-20 | 2004-08-20 | 電子素子、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004240886A JP4575725B2 (ja) | 2004-08-20 | 2004-08-20 | 電子素子、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006060048A JP2006060048A (ja) | 2006-03-02 |
| JP4575725B2 true JP4575725B2 (ja) | 2010-11-04 |
Family
ID=36107257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004240886A Expired - Fee Related JP4575725B2 (ja) | 2004-08-20 | 2004-08-20 | 電子素子、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4575725B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013065683A1 (ja) | 2011-11-02 | 2013-05-10 | 富士フイルム株式会社 | 導電性パターン形成用基材、回路基板及びそれらの製造方法 |
| WO2014050252A1 (ja) | 2012-09-26 | 2014-04-03 | 富士フイルム株式会社 | パターン形成方法、電子配線基板、光学デバイスおよびパターン形成装置 |
| US10197659B2 (en) | 2013-09-25 | 2019-02-05 | Fujifilm Corporation | Pattern quality management chart, pattern quality management method, and pattern formation method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274036B1 (ko) * | 2006-09-08 | 2013-06-12 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 유기반도체 박막트랜지스터 및 그의 제조방법 |
| JP5167465B2 (ja) * | 2006-09-08 | 2013-03-21 | エルジー ディスプレイ カンパニー リミテッド | 有機半導体薄膜トランジスタの製造方法 |
| KR101451581B1 (ko) * | 2007-06-29 | 2014-10-16 | 엘지디스플레이 주식회사 | 유기 반도체 박막트랜지스터 및 유기 반도체박막트랜지스터의 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257233A (ja) * | 1987-04-14 | 1988-10-25 | Nitto Electric Ind Co Ltd | 半導体装置の製法 |
| JPH0833552B2 (ja) * | 1987-07-21 | 1996-03-29 | 株式会社フロンテック | 液晶表示素子 |
| JP2695442B2 (ja) * | 1988-07-14 | 1997-12-24 | 株式会社クラレ | ポリアミドイミドエラストマー |
| JPH05152362A (ja) * | 1991-11-30 | 1993-06-18 | Nitto Denko Corp | 半導体装置の製法 |
| JPH0790081A (ja) * | 1993-09-20 | 1995-04-04 | Toshiba Chem Corp | ポリイミド樹脂 |
| JPH088170A (ja) * | 1994-06-23 | 1996-01-12 | Fujitsu Ltd | ポリイミド樹脂膜の形成方法及びポリイミド樹脂膜形成装置 |
| JPH09225273A (ja) * | 1996-02-23 | 1997-09-02 | Nitto Denko Corp | 積層非対称膜及びその製造方法 |
| JP2000206509A (ja) * | 1999-01-19 | 2000-07-28 | Alps Electric Co Ltd | Tft型液晶表示装置 |
| JP2001064416A (ja) * | 1999-08-31 | 2001-03-13 | Nippon Zeon Co Ltd | ポリイミド膜及びその製造方法 |
| JP2001300951A (ja) * | 2000-04-19 | 2001-10-30 | Jsr Corp | フィルムの製造方法およびこの方法により製造されたフィルム |
| JP4136482B2 (ja) * | 2002-06-20 | 2008-08-20 | キヤノン株式会社 | 有機半導体素子、その製造方法および有機半導体装置 |
| JP2004193197A (ja) * | 2002-12-09 | 2004-07-08 | Hitachi Chem Co Ltd | 有機ポリマー膜形成方法及び多層配線形成方法 |
| GB0229191D0 (en) * | 2002-12-14 | 2003-01-22 | Plastic Logic Ltd | Embossing of polymer devices |
| GB0400997D0 (en) * | 2004-01-16 | 2004-02-18 | Univ Cambridge Tech | N-channel transistor |
-
2004
- 2004-08-20 JP JP2004240886A patent/JP4575725B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013065683A1 (ja) | 2011-11-02 | 2013-05-10 | 富士フイルム株式会社 | 導電性パターン形成用基材、回路基板及びそれらの製造方法 |
| WO2014050252A1 (ja) | 2012-09-26 | 2014-04-03 | 富士フイルム株式会社 | パターン形成方法、電子配線基板、光学デバイスおよびパターン形成装置 |
| US9596758B2 (en) | 2012-09-26 | 2017-03-14 | Fujifilm Corporation | Pattern forming method, electronic wiring substrate, and optical device |
| US10197659B2 (en) | 2013-09-25 | 2019-02-05 | Fujifilm Corporation | Pattern quality management chart, pattern quality management method, and pattern formation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006060048A (ja) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629997B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ | |
| CN1905233B (zh) | 薄膜晶体管基板及其制备方法 | |
| KR101508780B1 (ko) | 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터 | |
| JP2008535218A (ja) | 薄膜トランジスタのためのポリマー製ゲート誘電体 | |
| CN101627464B (zh) | 层叠结构体及其制造方法 | |
| JP5428128B2 (ja) | 電子素子、電流制御装置、演算装置及び表示装置 | |
| US9431234B1 (en) | Curable polymeric materials and their use for fabricating electronic devices | |
| JP2004128469A (ja) | 電界効果トランジスタ | |
| US7781762B2 (en) | Organic transistor, method for manufacturing the same, and electronic apparatus including the same | |
| KR100649189B1 (ko) | 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치 | |
| CN102270744A (zh) | 薄膜晶体管及其制造方法和电子设备 | |
| JP4575725B2 (ja) | 電子素子、及びその製造方法 | |
| JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
| KR101192615B1 (ko) | 전계 효과 트랜지스터 | |
| JP2006060113A5 (ja) | ||
| JP4695360B2 (ja) | 電子素子の製造方法 | |
| JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
| JP2004128467A (ja) | 電界効果トランジスタ | |
| JP2005251809A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 | |
| JP4272441B2 (ja) | 有機能動素子及びそれを有する表示素子 | |
| JP2004063976A (ja) | 電界効果トランジスタ | |
| JP2004281477A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
| JP7211269B2 (ja) | 樹脂組成物、有機薄膜積層構造および有機薄膜トランジスタ | |
| JP5811522B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2007318024A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4575725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |