JP4550944B2 - フレキシブル半導体装置およびその製造方法 - Google Patents
フレキシブル半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4550944B2 JP4550944B2 JP2010507158A JP2010507158A JP4550944B2 JP 4550944 B2 JP4550944 B2 JP 4550944B2 JP 2010507158 A JP2010507158 A JP 2010507158A JP 2010507158 A JP2010507158 A JP 2010507158A JP 4550944 B2 JP4550944 B2 JP 4550944B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- semiconductor device
- oxide film
- flexible semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
(i)金属箔(または金属層)を用意する工程、
(ii)金属箔の表面領域を酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程、
(iii)ゲート絶縁膜の上に半導体層を形成する工程、ならびに
(iv)金属箔をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程(ii)では、金属箔の表面領域の少なくとも一部を酸化させずに非酸化部位を形成し、非酸化部位を介してソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法が提供される。好ましくは、金属箔が弁金属を含んで成り、工程(ii)では金属箔の表面領域を陽極酸化させ、それによって、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成する。また、好ましくは、工程(iii)の後で半導体層を覆うように金属酸化膜の上に樹脂層を形成する。
ゲート電極、ソース電極およびドレイン電極を有する金属層、
金属層を構成する金属成分の金属酸化膜であって、金属層の表面領域に形成された金属酸化膜、ならびに
金属酸化膜を介してゲート電極の上に形成された半導体層
を有して成り、
金属層の表面領域には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴としている。本発明のフレキシブル半導体装置では、好ましくは、金属酸化膜のうちゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能し得る。また、金属層が弁金属から形成され、金属酸化膜がかかる弁金属成分の陽極酸化膜であることが好ましい。
[式1]
I=C1×(W/L)×(ε/d)×(Vg―C2)2
I:飽和領域でのドレイン電流、C1,C2:定数、W:チャンネル幅、L:チャネル長、ε:比誘電率、d:ゲート絶縁膜厚さ、Vg:ゲート電圧
● 環状シラン化合物含有溶液(例えばシクロペンタシランのトルエン溶液)を、インクジェットなどの方法でゲート絶縁膜22の上の所望の位置に塗工する。次いで、300℃で熱処理することにより、アモルファスシリコンからなる半導体層を形成する。半導体層の形成後、非酸化性雰囲気中(典型的には不活性ガス中)で600℃で半導体層の熱アニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。
● 他のポリシリコン膜の形成方法としては、アモルファスシリコンからなる半導体層30を形成する熱処理温度を540℃として、後に、波長308nmのエキシマレーザーを450mJ/cm2の強度で照射してポリシリコン膜とすることもできる。
● 更に他の半導体層の形成方法としては、アモルファス酸化物半導体を用いる方法がある。例えば組成InGaZnO4の酸化物ターゲットをマグネトロンスパッタ法で50WのパワーでAr+O2混合雰囲気(Ar/(Ar+O2)流量比=0.024、圧力0.5Pa)で室温にて成膜することによって半導体層を形成する。ちなみに、酸化物半導体から成る半導体層に対しては、大気中で200℃以上400℃以下の温度で熱処理することが好ましい。300℃以上の熱処理により酸化物半導体の酸素欠損が修復され、キャリア移動度などの半導体特性を向上させることができるからである。
第1の態様:可撓性を有するフレキシブル半導体装置を製造するための方法であって、
(i)金属箔(≒金属層)を用意する工程;
(ii)金属箔の表面を局所的に酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程;
(iii)ゲート絶縁膜の上に半導体層を形成する工程;ならびに
(iv)金属箔の一部をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程(ii)では、金属箔の表面の一部を酸化させずに非酸化部位を形成しており、かかる非酸化部位を介して、ソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法。
第2の態様:上記第1の態様において、金属箔が弁金属を含んで成り、
工程(ii)では、金属箔の表面を陽極酸化させ、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成することを特徴とするフレキシブル半導体装置の製造方法。
第3の態様:上記第1または第2の態様において、工程(ii)では、金属箔の表面のうち非酸化部位となる領域にレジストを形成し、かかるレジストが形成された金属箔の表面に対して酸化処理を全体的に施すことを特徴とするフレキシブル半導体装置の製造方法。
第4の態様:上記第1〜3の態様のいずれかにおいて、工程(iii)の後、半導体層および非酸化部位の双方に接触するように金属酸化膜の上に取出し電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第5の態様:上記第1〜3の態様のいずれかにおいて、工程(iii)において、非酸化部位と直接的に接触するように半導体層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第6の態様:上記第1〜5の態様のいずれかにおいて、工程(iii)で形成された半導体層に対して加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第7の態様:上記第6の態様において、加熱処理として、熱アニール処理および/またはレーザアニール処理を行うことを特徴とするフレキシブル半導体装置の製造方法。
第8の態様:上記第1〜7の態様において、工程(iii)の後、半導体層を覆うように金属酸化膜の上に樹脂層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第9の態様:上記第1〜8の態様において、金属箔と金属酸化膜を用いてコンデンサーを形成する工程を更に含んでおり、
金属箔のエッチングによって電極のみならずコンデンサーの電極層をも形成し、また、金属酸化膜をゲート絶縁膜として用いるだけでなく、その少なくとも一部をコンデンサーの誘電体層として用いることを特徴とするフレキシブル半導体装置の製造方法。
第10の態様:上記第1〜9の態様のいずれかにおいて、工程(iii)の半導体層の形成工程を400℃〜1000℃の高温プロセスで実施することを特徴とするフレキシブル半導体装置の製造方法。
第11の態様:上記第6の態様に従属する第7〜10の態様のいずれかにおいて、工程(iii)が、
ゲート絶縁膜の上に半導体材料を堆積する工程、および
堆積した半導体材料に加熱処理を実行する工程
を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第12の態様:上記第1〜11の態様のいずれかにおいて、金属箔が第1金属層と第2金属層との積層により構成されており、
第1金属層が弁金属を含んで成り、第2金属層が該弁金属と異なる金属を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第13の態様:上記第12の態様において、第1金属層がアルミニウムを含んで成り、第2金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第14の態様:上記第12または13の態様において、第1金属層と第2金属層との間には中間層が別途形成されていることを特徴とするフレキシブル半導方法。
第15の態様:可撓性を有するフレキシブル半導体装置であって、
ゲート電極、ソース電極およびドレイン電極を有する金属層;
金属層を構成する金属成分の金属酸化膜であって、金属層の表面に形成された金属酸化膜;ならびに
金属酸化膜を介してゲート電極の上方に形成された半導体層
を有して成り、
金属層(特にソース電極およびドレイン電極)には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
かかる非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴とする、フレキシブル半導体装置。
第16の態様:上記第15の態様において、金属層が弁金属から形成されており、
金属酸化膜が弁金属成分の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第17の態様:上記第15または16の態様において、ゲート電極、ソース電極およびドレイン電極がその厚み方向にテーパー形状を有していることを特徴とするフレキシブル半導体装置。
第18の態様:上記第15〜17の態様のいずれかにおいて、ゲート電極、ソース電極およびドレイン電極の厚さが4μm〜約20μmであることを特徴とするフレキシブル半導体装置。
第19の態様:上記第15〜18の態様のいずれかにおいて、金属層が第1金属層と第2金属層との積層により構成されており、
第1金属層が弁金属を含んで成り、第2金属層が該弁金属と異なる金属を含んで成り、また
金属酸化膜が弁金属の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第20の態様:上記第19の態様において、第1金属層がアルミニウムを含んで成り、第2金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置。
第21の態様:上記第19または20の態様において、第1金属層と第2金属層との間に中間層が形成されていることを特徴とするフレキシブル半導体装置。
第22の態様:上記第15〜21の態様のいずれかにおいて、金属酸化膜の上には、非被覆部位と半導体層とを相互に電気的に接続する取出し電極が形成されていることを特徴とするフレキシブル半導体装置。
第23の態様:上記第15〜22の態様のいずれかにおいて、金属酸化膜のうち、ゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能することを特徴とするフレキシブル半導体装置。
第24の態様:上記第15〜23の態様のいずれかにおいて、金属酸化膜の上には、半導体層を覆う樹脂層が形成されていることを特徴とするフレキシブル半導体装置。
第25の態様:上記第23の態様に従属する上記第24の態様において、半導体層とゲート絶縁膜とゲート電極とソース電極とドレイン電極とから構成されたトランジスタ構造体を複数有して成ることを特徴とするフレキシブル半導体装置。
第26の態様:上記第15〜25の態様のいずれかにおいて、コンデンサーを更に有して成り、
コンデンサーの電極層が金属層から構成されており、また、コンデンサーの誘電体層が金属酸化膜から構成されていることを特徴とするフレキシブル半導体装置。
第27の態様:上記第25の態様に従属する第26の態様において、フレキシブル半導体装置が画像表示装置用の半導体装置であって、
画像表示装置の駆動回路が、フレキシブル半導体装置のトランジスタ構造体とコンデンサーとから構成されており、また、
金属酸化膜が、トランジスタ構造体およびコンデンサーを含む領域に連続して形成されていることを特徴とするフレキシブル半導体装置。
● 上記実施形態では、有機ELディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ELディスプレイに搭載してもよい。また、ELディスプレイに限らず電子ペーパーであってもよい。更にいえば、ディスプレイに限らず、RFIDなどの通信機器やメモリなどに搭載することも可能である。
● フレキシブル半導体装置を1デバイスに対応した形で作製するような態様を例示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。
● 本発明のフレキシブル半導体装置では、図15に示すように、半導体層の上に更にゲート電極が備えられていてもよい。つまり、ダブルゲート構造のフレキシブル半導体装置500であってもよい。ダブルゲート構造を採用すると、ゲート電極が1つの場合に比べて、より多くの電流をソース―ドレイン間に流すことができる。また、ゲート電極が1つの場合と同一量の電流を流す場合でも、チャネル1つあたりに流れる電流量を小さくすることができ、結果、ゲート電圧を低くすることができる。加えて、2つのゲート電極を別々に利用することにより、半導体素子の閾値電圧を変更することが可能となるため、半導体素子のバラツキを低減することができる。更には、一方のゲート電極を変調用として用いることにより、異なる出力サイズや周波数出力を得ることができるというメリットもある。
10A,10B 金属箔/金属層
12d ドレイン電極
12g ゲート電極
12s ソース電極
12Ad ドレイン電極
12Ag ゲート電極
12As ソース電極
12Bd ドレイン電極
12Bg ゲート電極
12Bs ソース電極
14 第1金属層
15 配線層
16 第2金属層
17 ビア
18 中間層
20 金属酸化膜(表面金属酸化膜)
20A,20B 金属酸化膜(表面金属酸化膜)
22 ゲート絶縁膜
22A,22B ゲート絶縁膜
30 半導体層
30A,30B 半導体層
32s,32d 半導体層の延在部
35 コンタクト部
40,44,46 非酸化部位/非被覆部位
40A,40B 非酸化部位/非被覆部位
50s,50d 取出し電極
50As,50Ad 取出し電極
50Bs,50Bd 取出し電極
55 開口部
60 樹脂層
70 レジスト
80 コンデンサー
82 下部電極層
84 誘電体層
86 上部電極層
92 データライン
94 選択ライン
96 電源ライン
100,200,300,400,500 フレキシブル半導体装置
200A スイッチ用トランジスタ
200B 駆動用トランジスタ
300A スイッチ用トランジスタ
300B 駆動用トランジスタ
Claims (20)
- フレキシブル半導体装置であって、
ゲート電極、ソース電極およびドレイン電極を有する金属層;
前記金属層を構成する金属の金属酸化膜であって、前記金属層の表面領域に形成された金属酸化膜;ならびに
前記金属酸化膜を介して前記ゲート電極の上に形成された半導体層
を有して成り、
前記金属層の表面領域には、前記金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
前記非被覆部位を介して前記ソース電極と前記半導体層との間および前記ドレイン電極と前記半導体層との間が相互に電気的に接続されていることを特徴とする、フレキシブル半導体装置。 - 前記金属層が弁金属から形成されており、
前記金属酸化膜が前記弁金属の陽極酸化膜であることを特徴とする、請求項1に記載のフレキシブル半導体装置。 - 前記ゲート電極、前記ソース電極および前記ドレイン電極がその厚み方向にテーパー形状を有していることを特徴とする、請求項1に記載のフレキシブル半導体装置。
- 前記ゲート電極、前記ソース電極および前記ドレイン電極の厚さが4μm〜20μmであることを特徴とする、請求項1に記載のフレキシブル半導体装置。
- 前記金属層が第1金属層と第2金属層とから構成されており、
第1金属層が弁金属を含んで成り、第2金属層が該弁金属と異なる金属を含んで成り、また
前記金属酸化膜が前記弁金属の陽極酸化膜であることを特徴とする、請求項1に記載のフレキシブル半導体装置。 - 前記第1金属層と前記第2金属層との間に中間層が形成されていることを特徴とする、請求項5に記載のフレキシブル半導体装置。
- 前記金属酸化膜の上には、前記非被覆部位と前記半導体層とを相互に電気的に接続する取出し電極が形成されていることを特徴とする、請求項1に記載のフレキシブル半導体装置。
- 前記金属酸化膜のうち、前記ゲート電極と前記半導体層とで挟まれた領域がゲート絶縁膜として機能することを特徴とする、請求項1に記載のフレキシブル半導体装置。
- 前記半導体層と前記ゲート絶縁膜と前記ゲート電極と前記ソース電極と前記ドレイン電極とから構成されたトランジスタ構造体を複数有して成ることを特徴とする、請求項8に記載のフレキシブル半導体装置。
- コンデンサーを更に有して成り、
前記コンデンサーの2つの電極層のうち、一方の電極層が前記金属層から構成されており、また、前記コンデンサーの誘電体層が前記金属酸化膜から構成されていることを特徴とする、請求項9に記載のフレキシブル半導体装置。 - 前記フレキシブル半導体装置が画像表示装置用の半導体装置であって、
前記画像表示装置の駆動回路が、前記フレキシブル半導体装置の前記トランジスタ構造体と前記コンデンサーとから構成されており、また、
前記金属酸化膜が、前記トランジスタ構造体および前記コンデンサーを含む領域に連続して形成されていることを特徴とする、請求項10に記載のフレキシブル半導体装置。 - フレキシブル半導体装置を製造するための方法であって、
(i)金属箔を用意する工程;
(ii)前記金属箔の表面領域を酸化させ、前記金属箔を構成する金属の金属酸化膜から成るゲート絶縁膜を形成する工程;
(iii)前記ゲート絶縁膜の上に半導体層を形成する工程;ならびに
(iv)前記金属箔をエッチングすることによって、前記金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
前記工程(ii)では、前記金属箔の表面領域の一部を酸化させずに非酸化部位を形成し、前記非酸化部位を介して、前記ソース電極および前記ドレイン電極の各々と前記半導体層とを相互に電気的に接続することを特徴とする、フレキシブル半導体装置の製造方法。 - 前記金属箔が弁金属を含んで成り、
前記工程(ii)では、前記金属箔の表面領域を陽極酸化させ、前記弁金属の金属酸化膜から成るゲート絶縁膜を形成することを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。 - 前記工程(ii)では、前記金属箔の表面のうち前記非酸化部位となる領域にレジストを形成し、前記レジストが形成された前記金属箔の表面に対して酸化処理を施すことを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
- 前記工程(iii)の後、前記半導体層および前記非酸化部位に接触するように取出し電極を形成することを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
- 前記工程(iii)において、前記非酸化部位と接触するように前記半導体層を形成することを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
- 前記工程(iii)で形成された前記半導体層に対して加熱処理を施すことを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
- 前記加熱処理として、熱アニール処理および/またはレーザアニール処理を行うことを特徴とする、請求項17に記載のフレキシブル半導体装置の製造方法。
- 前記工程(iii)の後、前記半導体層を覆うように前記金属酸化膜の上に樹脂層を形成することを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
- 前記金属箔と前記金属酸化膜を用いてコンデンサーを形成する工程を更に含んでおり、
前記金属箔のエッチングによって、前記コンデンサーの2つの電極層のうち、一方の電極層を形成し、前記金属酸化膜の少なくとも一部を前記コンデンサーの誘電体層として用いることを特徴とする、請求項12に記載のフレキシブル半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008294119 | 2008-11-18 | ||
| JP2008294119 | 2008-11-18 | ||
| PCT/JP2009/006071 WO2010058541A1 (ja) | 2008-11-18 | 2009-11-13 | フレキシブル半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4550944B2 true JP4550944B2 (ja) | 2010-09-22 |
| JPWO2010058541A1 JPWO2010058541A1 (ja) | 2012-04-19 |
Family
ID=42197983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010507158A Active JP4550944B2 (ja) | 2008-11-18 | 2009-11-13 | フレキシブル半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8975626B2 (ja) |
| JP (1) | JP4550944B2 (ja) |
| KR (1) | KR20110084368A (ja) |
| CN (1) | CN101911269B (ja) |
| TW (1) | TW201029159A (ja) |
| WO (1) | WO2010058541A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8343822B2 (en) * | 2008-08-04 | 2013-01-01 | Panasonic Corporation | Flexible semiconductor device and method for manufacturing same |
| US9129703B2 (en) | 2010-08-16 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor memory device |
| WO2012053374A1 (en) * | 2010-10-20 | 2012-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
| TWI572009B (zh) | 2011-01-14 | 2017-02-21 | 半導體能源研究所股份有限公司 | 半導體記憶裝置 |
| US8927329B2 (en) * | 2011-03-30 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor device with improved electronic properties |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| CN104321967B (zh) * | 2012-05-25 | 2018-01-09 | 株式会社半导体能源研究所 | 可编程逻辑装置及半导体装置 |
| KR101922118B1 (ko) * | 2012-08-27 | 2018-11-26 | 삼성전자주식회사 | 플렉서블 반도체소자 및 그 제조방법 |
| US9128684B2 (en) | 2012-11-14 | 2015-09-08 | Dow Agrosciences Llc | Tablet case |
| JP2015053444A (ja) * | 2013-09-09 | 2015-03-19 | パナソニックIpマネジメント株式会社 | フレキシブル半導体装置およびその製造方法ならびに画像表示装置 |
| US10020403B2 (en) * | 2014-05-27 | 2018-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20150138026A (ko) | 2014-05-29 | 2015-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP6050414B2 (ja) * | 2015-03-30 | 2016-12-21 | 日本写真印刷株式会社 | 薄膜トランジスタの製造方法、および薄膜トランジスタ |
| CN105374748B (zh) * | 2015-10-13 | 2018-05-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板 |
| WO2022039148A1 (ja) * | 2020-08-17 | 2022-02-24 | 株式会社村田製作所 | 半導体センサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166742A (ja) * | 2003-11-28 | 2005-06-23 | Tdk Corp | 積層体の製造方法及び有機電界効果トランジスタの製造方法 |
| JP2007073857A (ja) * | 2005-09-09 | 2007-03-22 | Sony Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3877055A (en) * | 1972-11-13 | 1975-04-08 | Motorola Inc | Semiconductor memory device |
| US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
| JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JP3403812B2 (ja) * | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6492242B1 (en) * | 2000-07-03 | 2002-12-10 | Chartered Semiconductor Manufacturing Ltd. | Method of forming of high K metallic dielectric layer |
| KR100905662B1 (ko) * | 2003-06-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시장치 제조 방법 및 배선 구조 |
| GB0316395D0 (en) * | 2003-07-12 | 2003-08-13 | Hewlett Packard Development Co | A transistor device with metallic electrodes and a method for use in forming such a device |
| US7071122B2 (en) * | 2003-12-10 | 2006-07-04 | International Business Machines Corporation | Field effect transistor with etched-back gate dielectric |
| US7371625B2 (en) * | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| US7384880B2 (en) * | 2004-10-12 | 2008-06-10 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US7381586B2 (en) * | 2005-06-16 | 2008-06-03 | Industrial Technology Research Institute | Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution |
| JP2007067263A (ja) | 2005-09-01 | 2007-03-15 | Konica Minolta Holdings Inc | 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ |
| KR100667087B1 (ko) * | 2005-09-30 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| JP2011023376A (ja) * | 2007-11-16 | 2011-02-03 | Panasonic Corp | フレキシブル半導体装置およびその製造方法 |
| CN101569001B (zh) | 2007-11-28 | 2011-09-28 | 松下电器产业株式会社 | 挠性半导体装置的制造方法及挠性半导体装置 |
-
2009
- 2009-11-13 WO PCT/JP2009/006071 patent/WO2010058541A1/ja not_active Ceased
- 2009-11-13 US US12/863,202 patent/US8975626B2/en active Active
- 2009-11-13 KR KR1020107015567A patent/KR20110084368A/ko not_active Withdrawn
- 2009-11-13 CN CN200980102246.7A patent/CN101911269B/zh active Active
- 2009-11-13 JP JP2010507158A patent/JP4550944B2/ja active Active
- 2009-11-16 TW TW098138801A patent/TW201029159A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166742A (ja) * | 2003-11-28 | 2005-06-23 | Tdk Corp | 積層体の製造方法及び有機電界効果トランジスタの製造方法 |
| JP2007073857A (ja) * | 2005-09-09 | 2007-03-22 | Sony Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110084368A (ko) | 2011-07-22 |
| CN101911269A (zh) | 2010-12-08 |
| US8975626B2 (en) | 2015-03-10 |
| TW201029159A (en) | 2010-08-01 |
| JPWO2010058541A1 (ja) | 2012-04-19 |
| US20110042677A1 (en) | 2011-02-24 |
| WO2010058541A1 (ja) | 2010-05-27 |
| CN101911269B (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4550944B2 (ja) | フレキシブル半導体装置およびその製造方法 | |
| US8343822B2 (en) | Flexible semiconductor device and method for manufacturing same | |
| JP4653860B2 (ja) | フレキシブル半導体装置およびその製造方法 | |
| JP5906396B2 (ja) | フレキシブル半導体装置及びその製造方法 | |
| US8367488B2 (en) | Manufacturing method of flexible semiconductor device | |
| US7851281B2 (en) | Manufacturing method of flexible semiconductor device and flexible semiconductor device | |
| JP5842180B2 (ja) | フレキシブル半導体装置及びその製造方法 | |
| JPWO2011142088A1 (ja) | フレキシブル半導体装置およびその製造方法ならびに画像表示装置 | |
| US8525178B2 (en) | Flexible semiconductor device and method for producing the same | |
| JP4679673B2 (ja) | フレキシブル半導体装置の製造方法及びそれに使用される積層膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4550944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |