JP4497261B2 - 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム - Google Patents
電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム Download PDFInfo
- Publication number
- JP4497261B2 JP4497261B2 JP2000295896A JP2000295896A JP4497261B2 JP 4497261 B2 JP4497261 B2 JP 4497261B2 JP 2000295896 A JP2000295896 A JP 2000295896A JP 2000295896 A JP2000295896 A JP 2000295896A JP 4497261 B2 JP4497261 B2 JP 4497261B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- horizontal
- charge
- transfer element
- charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、複数の電荷を並列に受け取り、これらの電荷を直列に出力することができる電荷転送装置およびその駆動方法、ならびに、前記の電荷転送装置を有するＣＣＤイメージセンサおよび当該ＣＣＤイメージセンサを備えたＣＣＤ撮像システムに関する。
【０００２】
【従来の技術】
例えば、半導体基板に帯状のｎ型チャネルを形成し、このｎ型チャネル上に電気的絶縁膜を介して複数個の電極を並列に隣接配置することによって電荷転送素子を得ることができる。このとき、個々の電極は、ｎ型チャネルを平面視上横切るように配置される。ｎ型チャネルを備えた電荷転送素子は、下記の３タイプに大別することができる。
【０００３】
１つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の膜厚もほぼ一定の電荷転送素子である。
【０００４】
このタイプの電荷転送素子では、個々の電極に印加する電圧の相対的な大小関係に応じて、相対的に高いレベルの電圧を印加した電極の下にはポテンシャル・ウェル領域が、相対的に低いレベルの電圧を印加した電極の下にはポテンシャル・バリア領域が形成される。ポテンシャル・ウェル領域の上流側および下流側にポテンシャル・バリア領域を形成すれば、このポテンシャル・ウェル領域内に電荷を閉じこめることができる。
【０００５】
個々の電極に印加する電圧の高さを適宜制御することにより、２つのポテンシャル・バリア領域によって挟まれたポテンシャル・ウェル領域を所望方向に順次移動させることができる。電荷を所望方向に転送することができる。
【０００６】
なお、本明細書においては、電荷転送素子によって転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【０００７】
２つ目のタイプの電荷転送素子は、ｎ型不純物の濃度が相対的に高い領域（以下、この領域を「ｎ+ 型不純物添加領域」という。）と相対的に低い領域（以下、この領域を「ｎ型不純物添加領域」という。）とがｎ型チャネルに交互に形成された電荷転送素子である。
【０００８】
このタイプの電荷転送素子では、通常、ｎ+ 型不純物添加領域およびｎ型不純物添加領域それぞれの上に、電気的絶縁膜を介して電極が１つずつ配置される。１つのｎ型不純物添加領域上に配置された電極と、その下流側のｎ+ 型不純物添加領域上に配置された電極とが共通結線される。１つのｎ型不純物添加領域とその下流側のｎ+ 型不純物添加領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【０００９】
個々のｎ+ 型不純物添加領域はｎ型不純物添加領域に対して常にポテンシャル・ウェル領域となる。ポテンシャル・ウェル領域内の電荷は、ポテンシャル・バリア領域によって、移動を禁止される。ポテンシャル・バリア領域からポテンシャル・ウェル領域に向かう方向に電荷を転送することができる。
【００１０】
より具体的に説明する。ある１つのｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ａ」、その直ぐ下流側のｎ型不純物添加領域を「ｎ型不純物添加領域Ｂ」、この「ｎ型不純物添加領域Ｂ」の直ぐ下流側のｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ｃ」とする。領域Ｂ、Ｃの上には、共通結線された電極が配置されている。
【００１１】
ｎ+ 型不純物添加領域Ａ（ポテンシャル・ウェル領域）に電荷が分布しているときに、ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に相対的に高い電圧を印加すると、ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ａに対してポテンシャル・バリア領域として機能しなくなる。ｎ+ 型不純物添加領域Ｃはｎ型不純物添加領域Ｂに対して常にポテンシャル・ウェル領域である。したがって、ｎ+ 型不純物添加領域Ａに分布していた電荷は、ｎ型不純物添加領域Ｂを介してｎ+ 型不純物添加領域Ｃに移動する。
【００１２】
ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ｃに対してポテンシャル・バリア領域として機能する。ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に印加する電圧の高さを元に戻しても、ｎ+ 型不純物添加領域Ｃに移動した電荷がｎ+ 型不純物添加領域Ａに戻ることはない。
【００１３】
３つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜に膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」ということがある。）と相対的に薄い領域（以下、この領域を「薄肉領域」ということがある。）とが交互に形成された電荷転送素子である。
【００１４】
通常、厚肉領域および薄肉領域それぞれの上に、電極が１つずつ配置される。１つの薄肉領域上に配置された電極と、その下流側の厚肉領域上に配置された電極とが共通結線される。１つの薄肉領域とその下流側の厚肉領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【００１５】
このタイプの電荷転送素子では、各電極に一定の電圧を印加したとしても、ｎ型チャネルが埋込チャネルの場合には薄肉領域下にポテンシャル・バリア領域が、厚肉領域下にポテンシャル・ウェル領域が形成される。ポテンシャル・バリアからポテンシャル・ウェルに向かう方向に電荷を転送することができる。
【００１６】
電荷転送素子を利用した代表的な電子装置として、ＣＣＤ（電荷結合素子）イメージセンサが挙げられる。ＣＣＤリニア（ライン）イメージセンサと、ＣＣＤエリアイメージセンサとに大別することができる。
【００１７】
ＣＣＤエリアイメージセンサは、通常、２種類の電荷転送素子を備えている。１つはＶＣＣＤまたは垂直電荷転送素子と呼ばれる電荷転送素子であり、もう１つはＨＣＣＤまたは水平電荷転送素子と呼ばれる電荷転送素子である。
【００１８】
インターライン型のＣＣＤエリアイメージセンサでは、多数個の光電変換素子が複数行、複数列に亘って行列状に配設され、個々の光電変換素子列に１つずつ、ＶＣＣＤが配置される。多くのＣＣＤエリアイメージセンサでは、各ＶＣＣＤが１つのＨＣＣＤに電気的に接続される。複数のＨＣＣＤを有するＣＣＤエリアイメージセンサも知られている。
【００１９】
ＶＣＣＤは、一般に、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の厚さもほぼ一定であるタイプの電荷転送素子によって構成される。この電荷転送素子（ＶＣＣＤ）は、通常、３相以上の垂直駆動信号によって駆動される。個々のＶＣＣＤでは、１つの電極と、この電極の下に位置するｎ型チャネルの一領域とによって、１つの垂直電荷転送段が構成される。１個の光電変換素子に対して２〜４個程度の垂直電荷転送段が配置される。
【００２０】
ＨＣＣＤでは、例えば、ｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とが交互に形成され、隣り合う１対の不純物添加領域の上に共通結線された電極が配置される。隣り合う１対の不純物添加領域とその上の共通結線された電極とによって、１つの水平電荷転送段が構成される。１つのＶＣＣＤに対して２個の水平電荷転送段が配置される。この電荷転送素子（ＨＣＣＤ）は、通常、２相の水平駆動信号によって駆動される。
【００２１】
ＣＣＤエリアイメージセンサを利用して、例えば電子スチルカメラ等のＣＣＤ撮像システムが開発されている。
【００２２】
電子スチルカメラは、小型モニターを備え、静止画を記録する静止画記録モードと、画像を小型モニターに表示するモニターモードとを使用者が選択できるように構成されている。モニターモードは、例えば、使用者が静止画の画角を決める際に利用される。
【００２３】
電子スチルカメラで撮像される静止画の画素数は、近年では数１００万に達し、さらには６００万を超えようとしている。一方、電子スチルカメラのモニターモードで動画を表示する際の画素数は、一般に、１０万〜４０万程度である。
【００２４】
このため、モニターモードの際には、ＶＣＣＤへ電荷が読み出される光電変換素子が一部の光電変換素子行に限定される。光電変換素子行を１／２以上に間引いて電荷を読み出す間引き走査が行われる。あるいは、各ＶＣＣＤ内で電荷同士の混合（垂直加算）が行われる。すなわち、個々の光電変換素子列において光電変換素子列方向に近接する２以上の光電変換素子それぞれに蓄積された電荷同士が、この光電変換素子列に対応するＶＣＣＤ内で混合（垂直加算）される。電荷の加算を行えば、信号処理上１つの画素として扱われる信号（電荷）量が増加するので、撮像感度が加算量に応じて増大するという利点が得られる。比較的明るい画像を再生することが可能である。
【００２５】
カラー撮像用のＣＣＤ撮像システムでは、フルカラー情報を得るために、色フィルタアレイが利用される。この色フィルタアレイは、一定の繰返しパターンの下に配列された複数色の色フィルタによって構成され、１個の光電変換素子に１個の色フィルタが対応する。
【００２６】
【発明が解決しようとする課題】
従来のＣＣＤ撮像システムにおいては、垂直駆動信号の波形を適宜選定することにより、ＶＣＣＤ内で電荷の混合（垂直加算）を行うことができる。
【００２７】
しかしながら、電荷の混合（水平加算）を行うことができるＨＣＣＤは未だ提案されていない。
【００２８】
ＶＣＣＤ内では電荷の垂直加算を行い、ＨＣＣＤ内では電荷の水平加算を行わずに得た画像信号に基づいて画像データを生成すると、垂直画素数だけが間引かれた画像データとなる。ＶＣＣＤおよびＨＣＣＤの両方で電荷の加算を行うことができれば、より良好な再生画像を得ることが容易になる。
【００２９】
本発明の目的は、所望の電荷の加算を容易にする電荷転送装置を提供することである。
【００３０】
本発明の他の目的は、所望の電荷の加算を容易にする電荷転送装置の駆動方法を提供することである。
【００３１】
本発明の更に他の目的は、ＶＣＣＤ内およびＨＣＣＤ内の両方での所望の電荷の加算を容易にするＣＣＤイメージセンサを提供することである。
【００３２】
本発明の更に他の目的は、ＶＣＣＤ内およびＨＣＣＤ内の両方で所望の電荷を加算して画像データを得ることができるＣＣＤ撮像システムを提供することである。
【００３３】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路とを備えた電荷転送装置が提供される。
【００３５】
本発明の他の観点によれば、(i)半導体基板と、(ii)前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、(iii)前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、(iv)前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、(v) 前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路と、を備えた電荷転送装置の駆動方法であって、前記ラインメモリの一部から選択的に前記電荷転送素子へ電荷を転送する工程と、前記電荷転送素子へ転送された電荷の少なくとも一部を、該電荷転送素子内で下流側に転送する工程と、前記電荷転送素子内で転送された電荷の少なくとも一部に対し、前記ラインメモリから電荷を加算する工程とを含み、前記加算によって、前記第１電荷転送チャネル領域ｍ個当たりｍ／２個以下の電荷を前記電荷転送素子内に分布させる電荷転送装置の駆動方法。
【００３６】
本発明の更に他の観点によれば、半導体基板と、前記半導体基板の一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子と、光電変換素子列の各々に１個ずつ、該光電変換素子列に沿って延在するように前記半導体基板に形成された複数個の垂直電荷転送素子と、前記垂直電荷転送素子それぞれの下流に電荷転送段を少なくとも１つずつ形成することができるＣＣＤラインメモリ部であって、前記電荷転送段の各々が、対応する垂直電荷転送素子に続く第１導電型の第１電荷転送チャネル領域を含むＣＣＤラインメモリ部と、前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の水平電荷転送チャネル、および、該水平電荷転送チャネルの上方に電気的絶縁膜を介して、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して形成された少なくともＮ個の水平転送電極を備えた水平電荷転送素子であって、該Ｎ個の水平転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の水平転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各水平転送電極が同一の電圧供給線に接続されている水平電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の水平電荷転送段を形成することができる構成を有し、前記水平電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有する水平電荷転送素子と、前記垂直電荷転送素子の各々、前記ＣＣＤラインメモリ部および前記水平電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ＣＣＤラインメモリ部から選択的に前記水平電荷転送素子へ転送させる駆動回路とを備え、前記ＣＣＤラインメモリ部が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域と、前記第２ポテンシャル・バリア領域および前記第２ポテンシャル・ウェル領域の上方に配置された転送制御電極とを含むＣＣＤイメージセンサ。
【００３８】
ＣＣＤイメージセンサを上述のように構成することにより、次の利点が得られる。すなわち、水平電荷転送素子に電気的に接続される複数の第１電荷転送チャネル領域を複数のグループに分け、第１電荷転送チャネル領域から、ひいては垂直電荷転送素子からグループ単位で選択的に水平電荷転送素子へ電荷を転送することができる。
【００３９】
第１電荷転送チャネル領域から水平電荷転送素子へ選択的に電荷を転送することができれば、互いに異なるグループに属する２つの第１電荷転送チャネル領域から水平電荷転送素子へ転送された２つの電荷を容易に加算（混合）することができる。
【００４０】
例えば、１つのグループに属する第１電荷転送チャネル領域から水平電荷転送素子へ転送した電荷を、他のグループに属する第１電荷転送チャネル領域に対応する所定の水平転送電極の下まで転送した後に、他のグループに属する第１電荷転送チャネルから水平電荷転送素子へ電荷を転送することにより、この時点で２つの電荷を水平加算することができる。所望の電荷を水平電荷転送素子内で容易に加算することができる。
【００４１】
【発明の実施の形態】
図１は、実施例によるＣＣＤ撮像システムの概略を示すブロック図である。同図に示すように、本実施例によるＣＣＤ撮像システム１００は、撮像光学系１、ＣＣＤイメージセンサ１０、駆動回路６５、映像信号処理回路７０、画像データ出力部７５、表示部８０、記録部８２、制御部８５、モードセレクタ９０およびパルス信号発生部９５を備えている。
【００４２】
撮像光学系１は、ＣＣＤイメージセンサ１０上に光学像を結像させる。この撮像光学系１は、例えば光学レンズ、絞り、オプティカルローパスフィルタ等を含んで構成される。図中の矢印Ｌは光を示す。
【００４３】
ＣＣＤイメージセンサ１０は、撮像光学系１が結像した光学像を電気信号に変換する。このＣＣＤイメージセンサ１０は、光電変換素子、垂直電荷転送素子（ＶＣＣＤ）、水平電荷転送素子（ＨＣＣＤ）、出力部および色フィルタアレイを含んで構成される。ＣＣＤイメージセンサ１０の詳細については、後述する。
【００４４】
駆動回路６５は、ＣＣＤイメージセンサ１０の動作に必要な駆動信号および制御信号をＣＣＤイメージセンサ１０に供給する。この駆動回路６５は、例えば垂直ドライバ、水平ドライバ、ＤＣ電源等を含んで構成される。
【００４５】
映像信号処理回路７０は、ＣＣＤイメージセンサ１０で生成された画像信号を受け取り、これに種々の処理を施して画像データを生成する。この映像信号処理回路７０は、例えばアナログ／デジタル変換器、ＣＤＳ回路（相関二重サンプリング回路）、色分離回路、ディレーライン等を含んで構成される。
【００４６】
画像データ出力部７５は、映像信号処理回路７０から出力された画像データを受け取り、例えば、この画像データをフレームメモリ等の記憶媒体に記憶する。
【００４７】
表示部８０は、画像データ出力部７５から供給される画像データに基づいて、静止画または動画を表示する。この表示部８０は、例えば液晶ディスプレイ等の表示装置を含んで構成される。
【００４８】
記録部８２は、画像データ出力部７５から供給される画像データを、例えばメモリカード等の記録媒体に記録する。
【００４９】
制御部８５は、駆動回路６５、映像信号処理回路７０および画像データ出力部７５の動作を制御する。この制御部８５は、例えば中央演算処理装置（ＣＰＵ）によって構成される。
【００５０】
モードセレクタ９０は、ＣＣＤ撮像システム１００の撮像モードを選択するための選択スイッチである。ＣＣＤ撮像システム１００は、例えば、少なくとも２つの撮像モード、すなわち、静止画を撮像して記録する静止画記録モードと、動画または静止画を撮像して表示部８０に表示するモニターモードとを有する。モードセレクタ９０は、ＣＣＤ撮像システム１００の使用者によって操作される。
【００５１】
パルス信号発生回路９５は、装置内の動作タイミングの統一をとるためのパルス信号を生成し、駆動回路６５、映像信号処理回路７０および制御部８５に供給する。このパルス信号発生回路９５は、例えば、一定の周期でパルスを発生する原発振、タイミングジェネレータ等を含んで構成される。
【００５２】
ＣＣＤ撮像システム１００を構成するＣＣＤイメージセンサ１０は、複数の光電変換素子に蓄積された電荷をこのＣＣＤイメージセンサ１０内で垂直加算および水平加算できるＣＣＤイメージセンサである。以下、ＣＣＤイメージセンサ１０の構成について、実施例を挙げて説明する。
【００５３】
図２は、第１の実施例によるＣＣＤイメージセンサ１０ａにおける光電変換素子とその周辺を概略的に示す断面図である。同図には、部分的に示されているものも含めて、計３つの光電変換素子１５が示されている。
【００５４】
図２に示すＣＣＤイメージセンサ１０ａにおいては、半導体基板１１の一表面に、光電変換素子１５が形成されている。半導体基板１１は、シリコン等のｎ型半導体基板１１ａと、この上に形成されたｐ型不純物添加領域１１ｂとを有する。
【００５５】
光電変換素子１５は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａを設け、このｎ型不純物添加領域１５ａにｐ+ 型不純物添加領域１５ｂを設けることによって形成された埋込型のフォトダイオードである。ｎ型不純物添加領域１５ａの各々は、電荷蓄積領域として機能する。
【００５６】
個々の光電変換素子１５における図２での右側に、幅０．３〜５μｍ程度の垂直電荷転送チャネル２０ａが１つずつ近接配置されている。各垂直電荷転送チャネル２０ａは、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域を設けることによって形成されたｎ型チャネルを基本構造とし、後述するように、部分的に、ｎ型不純物添加領域上にｐ- 型不純物添加領域が形成された領域を含む。
【００５７】
各光電変換素子１５（ｎ型不純物添加領域１５ａ）における図２での右側縁部に沿って、ｐ型不純物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１１ｂにおけるこの領域が、読出ゲート用チャネル領域２１ａとして利用される。読出ゲート用チャネル領域２１ａの各々は、平面視上、対応する光電変換素子１５の右側縁部のほぼ中央からその下流端にかけて延在する。垂直電荷転送チャネル２０ａとこれに対応する光電変換素子１５とは、読出ゲート用チャネル領域２１ａを介して隣接する。
【００５８】
読出ゲート用チャネル領域２１ａが形成されている箇所を除き、チャネルストップ領域２２が各光電変換素子１５の平面視上の周囲を取り囲んでいる。このチャネルストップ領域２２は、光電変換素子１５同士、および、光電変換素子１５とこれに対応しない垂直電荷転送チャネル２０ａとを電気的に分離する。光電変換素子１５と垂直電荷転送チャネル２０ａとの平面視上の間に形成されたチャネルストップ領域２２の幅は、例えば０．５μｍ程度である。
【００５９】
また、最も下流の光電変換素子行よりも更に下流においては、各垂直電荷転送チャネル２０ａの平面視上の周囲にも、チャネルストップ領域２２が形成されている。チャネルストップ領域２２は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。
【００６０】
なお、各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１１ｂは、例えばエピタキシャル成長法によって形成することもできる。ｐ+ 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも高い。ｐ- 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも低い。
【００６１】
ほぼ一定の膜厚を有する電気的絶縁膜２５が、半導体基板１１における一表面上、すなわち、上述した各種の不純物添加領域が形成されている側の表面（各種の不純物添加領域の表面を含む。）上に形成されている。
【００６２】
電気的絶縁膜２５は、例えば、酸化ケイ素等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒化物を用いて形成される。この電気的絶縁膜２５は、例えば、１つの電気絶縁性酸化物層からなる単層構造、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層との２層積層構造、または、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層とその上に形成された電気絶縁性酸化物層との３層積層構造を有する。
【００６３】
第１〜第２垂直転送電極３１〜３２と、第１〜第３補助転送電極３３〜３５と、第１〜第２転送制御電極４１〜４２と、第１〜第２水平転送電極４７〜４８が、電気的絶縁膜２５上に形成されている。ただし、図２においては、第１垂直転送電極３１のみが見えている。図２に示されていない各電極については、後に図４または図５を参照しつつ詳述する。
【００６４】
各電極３１〜３２、３３〜３５、４１〜４２および４７〜４８は、それぞれ別個に、電気的絶縁膜（熱酸化膜）５０によって覆われている。
【００６５】
第１垂直転送電極３１の一領域は、垂直電荷転送チャネル２０ａの一領域を平面視上覆って、この一領域と共に垂直電荷転送素子（ＶＣＣＤ）２０を構成する。また、第１垂直転送電極３１の他の一領域は、読出ゲート用チャネル領域２１ａを平面視上覆って、この読出ゲート用チャネル領域２１ａとともに読出ゲート２１を構成する。
【００６６】
第１垂直転送電極３１に後述する読出パルスを印加すると、読出ゲート２１（読出ゲート用チャネル領域２１ａ）にｐ型チャネルが誘起され、光電変換素子１５（ｎ型不純物添加領域１５ａ）とこれに対応する垂直電荷転送チャネル２０ａとが導通する。
【００６７】
光遮蔽膜５１が、電気的絶縁膜２５およびその上に形成されている各種の電極を覆っている。ただし、この光遮蔽膜５１は、光電変換素子１５（ｐ+ 型不純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の開口部５１ａを有する。各開口部５１ａは、光電変換素子１５におけるｎ型不純物添加領域１５ａの外周面よりも平面視上の内側において開口している。
【００６８】
光遮蔽膜５１は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属からなる薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含む群から選択された２種以上を組み合わせた多層金属薄膜等によって形成される。
【００６９】
保護膜５２が、光遮蔽膜５１上および開口部５１ａから露出している電気的絶縁膜２５上に形成されている。この保護膜５２は、例えばシリコン窒化物、シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド等によって形成される。
【００７０】
第１の平坦化膜５３が、保護膜５２を覆っている。第１の平坦化膜５３はマイクロレンズ用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜５３中にインナーレンズが形成される。
【００７１】
第１の平坦化膜５３は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７２】
色フィルタアレイ５５が、第１の平坦化膜５３上に形成されている。この色フィルタアレイ５５は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。カラー撮像用の色フィルタアレイとしては、原色型の色フィルタアレイ、および、補色型の色フィルタアレイがある。
【００７３】
原色型の色フィルタアレイおよび補色型の色フィルタアレイのいずれにおいても、個々の光電変換素子１５の上方に色フィルタが１個ずつ配設される。図示の色フィルタアレイ５５における色フィルタの配列パターンについては、後に図３を参照しつつ詳述する。図２においては、赤色フィルタ５５Ｒ、緑色フィルタ５５Ｇおよび青色フィルタ５５Ｂが１個ずつ示されている。
【００７４】
色フィルタアレイ５５は、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【００７５】
第２の平坦化膜５６が、色フィルタアレイ５５上に形成されている。第２の平坦化膜５６は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７６】
マイクロレンズアレイ５８が、第２の平坦化膜５６上に形成されている。このマイクロレンズアレイ５８は、個々の光電変換素子１５の上方に１個ずつ配設されたマイクロレンズ５８ａによって構成されている。
【００７７】
これらのマイクロレンズ５８ａは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。
【００７８】
図３は、色フィルタアレイ５５の一部を示す平面図である。同図においては、便宜上、赤色フィルタを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、青色フィルタを記号Ｂで示している。
【００７９】
同図に示した色フィルタアレイ５５では、緑色フィルタＧ１のみによって構成された第１色フィルタ列ＦＣ１と、赤色フィルタＲのみによって構成された第２色フィルタ列ＦＣ２と、緑色フィルタＧ２のみによって構成された第３色フィルタ列ＦＣ３と、青色フィルタＢのみによって構成された第４色フィルタ列ＦＣ４とが、紙面の左から右へ向かってこの順番で繰り返し配置されている。
【００８０】
第１色フィルタ列ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。
【００８１】
なお、図３において各色フィルタ内に示した破線で囲まれた領域は、後述する光電変換素子領域１６の輪郭を示す。
【００８２】
図４は、ＣＣＤイメージセンサ１０ａを概略的に示す部分平面図である。ただし、同図においては、図２に示した光遮蔽膜５１、保護膜５２、第１の平坦化膜５３、第２の平坦化膜５６およびマイクロレンズアレイ５８の図示を省略している。また、色フィルタアレイ５５自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味は、図３におけるこれらの記号の意味と同じである。図４に示した構成要素のうちで図２において既に示した構成要素については、図２で用いた参照符号と同じ参照符号を付してある。
【００８３】
図４に示すように、ＣＣＤイメージセンサ１０ａにおいては、半導体基板１１に多数個の光電変換素子１５が複数行、複数列に亘って行列状に配設されている。図示されている光電変換素子１５の数は、部分的に見えているものを除き、３０個である。実際のＣＣＤイメージセンサでは、光電変換素子１５の総数が例えば数１００万個を超える。光電変換素子列方向および光電変換素子行方向の光電変換素子のピッチは、例えば２〜１０μｍの範囲内で適宜選定される。
【００８４】
１列の光電変換素子列に１本ずつ、その右側（図４での右側）に沿って垂直電荷転送チャネル２０ａが近接配置されている。
【００８５】
第１〜第２垂直転送電極３１〜３２は、１行の光電変換素子行に各々１本ずつ配設されている。第１垂直転送電極３１の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその下流側に延在する。第２垂直転送電極３２の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその上流側に延在する。
【００８６】
各第１垂直転送電極３１は、対応する光電変換素子１５それぞれの図４での右側方において、１つの読出ゲート用チャネル領域２１ａ（図２参照）と共に１つの読出ゲート２１を構成する。図４に示したII−II線に沿った断面を拡大して概略的に示した図が、図２に相当する。
【００８７】
１行の光電変換素子行に対応する第１〜第２垂直転送電極３１〜３２は、左端の光電変換素子列に含まれる光電変換素子１５を除き、この光電変換素子行中の光電変換素子１５の各々を平面視上取り囲んで光電変換素子領域１６を画定している。
【００８８】
最も下流の第１垂直転送電極３１の下流側に、第１〜第３補助転送電極３３〜３５がこの順番で１本ずつ配設されている。これらの第１〜第３補助転送電極３３〜３５の各々も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００８９】
第１〜第２転送制御電極４１〜４２が、第３補助転送電極３５の下流側にこの順番で配設されている。これら第１〜第２転送制御電極４１〜４２も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００９０】
第２垂直転送電極３２、第１補助転送電極３３、第３補助転送電極３５および第２転送制御電極４２は、半導体基板１１上の第１レベルに設けられた第１ポリシリコン層によって形成される。第１垂直転送電極３１、第２補助転送電極３４および第１転送制御電極４１は、半導体基板１１上の第１レベルよりも上の第２レベルに設けられた第２ポリシリコン層によって形成される。個々の電極３１〜３５、４１〜４２は、前述したように電気的絶縁膜（熱酸化膜）５０（図２参照）によって覆われている。
【００９１】
垂直電荷転送チャネル２０ａの各々において第１垂直転送電極３１、第２垂直転送電極３２、第１補助転送電極３３、第２補助転送電極３４、または第３補助転送電極３５と対向する領域は、その上の電極３１、３２、３３、３４または３５と共に１つの垂直電荷転送段を構成する。第１〜第２垂直転送電極３１〜３２および第１〜第３補助転送電極３３〜３５は、垂直電荷転送チャネル２０ａの各々と１つずつ垂直電荷転送段を構成する。
【００９２】
１本の垂直電荷転送チャネル２０ａを含んで構成される垂直電荷転送段の各々は、光電変換素子列方向に連なって１つの垂直電荷転送素子２０を構成する。個々の垂直電荷転送チャネル２０ａのうちで垂直電荷転送素子２０を構成する領域は、ｎ型チャネルによって構成されている。
【００９３】
一方、垂直電荷転送チャネル２０ａの各々において第１転送制御電極４１および第２転送制御電極４２と対向する領域は、その上の転送制御電極４１、４２と共に１つの電荷転送段４０ａを構成する。この電荷転送段４０ａを、以下、「転送制御段４０ａ」という。
【００９４】
第１〜第２転送制御電極４１〜４２は２本が１組となって、垂直電荷転送チャネル２０ａの各々と１つずつ転送制御段４０ａを構成する。これらの転送制御段４０ａは、全体として１つのＣＣＤラインメモリ部４０を構成する。ＣＣＤラインメモリ部４０での垂直電荷転送チャネル２０ａの構成については、後に図６を参照しつつ詳述する。
【００９５】
各垂直電荷転送チャネル２０ａの下流端（第１電荷転送チャネル領域の下流端）は、水平電荷転送素子（ＨＣＣＤ）４５に電気的に接続されている。
【００９６】
水平電荷転送素子４５の一端に、出力部６０が接続されている。出力部６０は、水平電荷転送素子４５の下流端に接続されている。この出力部６０は、水平電荷転送素子４５から送られてきた電荷を例えばフローティング容量（図示せず。）によって信号電圧に変換し、この信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後のフローティング容量の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。出力部６０は、例えば、特願平１１−２８７３３２号明細書の第００８４段〜００９１段において図４（ｂ）を参照しつつ説明されている出力部と同様にして構成することができる。
【００９７】
以下、ラインメモリ部４０および水平電荷転送素子４５の構成について、図５、図６（Ａ）および図６（Ｂ）を用いて詳述する。
【００９８】
図５は、ＣＣＤラインメモリ部４０から水平電荷転送素子４５にかけての領域を拡大して示す概略図である。
【００９９】
図６（Ａ）は、図５に示したVIＡ−VIＡ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したVIＢ−VIＢ線に沿った断面の概略図である。
【０１００】
図６（Ａ）に示すように、垂直電荷転送チャネル２０ａの各々の下流端は、水平電荷転送チャネル４６に接している。
【０１０１】
ＣＣＤラインメモリ部４０での垂直電荷転送チャネル２０ａの各々は、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１の上にｐ- 型不純物添加領域２０ａ２が形成されている１つのポテンシャル・バリア領域２０Ｂと、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１のみによって構成されている１つのポテンシャル・ウェル領域２０Ｗとを有する。
【０１０２】
ポテンシャル・バリア領域２０Ｂの幅（光電変換素子列方向の幅）は、例えば０．５〜１μｍ程度であり、ポテンシャル・ウェル領域２０Ｗの幅（光電変換素子列方向の幅）は、例えば２〜２０μｍ程度である。いずれの領域も、電荷転送チャネルとしての導電型はｎ型である。
【０１０３】
ポテンシャル・バリア領域２０Ｂの各々は、電気的絶縁膜２５を介して第１転送制御電極４１によって覆われている。ポテンシャル・ウェル領域２０Ｗの各々は、電気的絶縁膜２５を介して第２転送制御電極４２によって覆われている。
【０１０４】
第１転送制御電極４１は、ポテンシャル・バリア領域２０Ｂの上方に電気的絶縁膜２５を介して配置されている。第２転送制御電極４２は、ポテンシャル・ウェル領域２０Ｗの上方に電気的絶縁膜２５を介して配置されている。例えば、第１ポリシリコン層によって第２転送制御電極４２が形成され、第２ポリシリコン層によって第１転送制御電極４１が形成される。
【０１０５】
個々の転送制御段４０ａは、１つのポテンシャル・バリア領域２０Ｂと、その上方の第１転送制御電極４１と、１つのポテンシャル・ウェル領域２０Ｗと、その上方の第２転送制御電極４２とによって構成される。
【０１０６】
第１転送制御電極４１と第２転送制御電極４２とは共通結線され、制御信号φＬＭの供給を受ける。制御信号φＬＭのレベルを制御してポテンシャル・バリア領域２０Ｂの電位を高くすることにより、垂直電荷転送素子２０から転送制御段４０ａへ電荷を転送することが可能になる。制御信号φＬＭのレベルを制御してポテンシャル・ウェル領域２０Ｗの電位を低くすることにより、転送制御段４０ａから水平電荷転送素子４５へ電荷を転送することができる。
【０１０７】
転送制御段４０ａから水平電荷転送素子４５への電荷転送については、後に図９（Ａ）および図９（Ｂ）を参照しつつ詳述する。
【０１０８】
図５に示すように、水平電荷転送素子４０は、光電変換素子行方向に帯状に延在する１本の水平電荷転送チャネル４１と、この水平電荷転送チャネル４１上に形成された多数個の第１〜第２水平転送電極４２〜４３とを有する。
【０１０９】
図６（Ａ）および図６（Ｂ）に示すように、水平電荷転送チャネル４６は、ｎ型不純物添加領域（ｎ型チャネル）４６ａの上にｐ- 型不純物添加領域４６ｂが形成されているポテンシャル・バリア領域４６Ｂと、ｎ型不純物添加領域（ｎ型チャネル）４６ａのみによって構成されているポテンシャル・ウェル領域４６Ｗとを有する。いずれの領域４６Ｂ、４６Ｗも、電荷転送チャネルとしての導電型はｎ型である。
【０１１０】
ポテンシャル・バリア領域４６Ｂは、光電変換素子行方向に帯状に延在する１つの第１バリア領域４６Ｂ１と、第１バリア領域４６Ｂ１から一定の間隔で分岐して光電変換素子列方向に帯状に延在する多数の第２バリア領域４６Ｂ２とを含む。１つの第２バリア領域４６Ｂ２とその下流の第２バリア領域４６Ｂ２との間に、これらに隣接する１つのポテンシャル・ウェル領域４６Ｗが形成されている。最も下流の第２バリア領域４６Ｂ２の下流側にも、１つのポテンシャル・ウェル領域４６Ｗが形成されている。
【０１１１】
第１バリア領域４６Ｂ１は、転送制御段４０ａと水平電荷転送素子４５内のポテンシャル・ウェル領域４６Ｗとを分離する。第２バリア領域４６Ｂ２の各々は、水平電荷転送素子４５内でポテンシャル・ウェル領域４６Ｗ同士を分離する。
【０１１２】
個々の第１水平転送電極４７は、１つの第２バリア領域４６Ｂ２と、この第２バリア領域４６Ｂ２に続く第１バリア領域４６Ｂ１とを覆う。第１水平転送電極４７は、平面視上、逆Ｌ字状を呈する（図５参照）。
【０１１３】
個々の第２水平転送電極４８は、１つのポテンシャル・ウェル領域４６Ｗを覆う。第２水平転送電極４８は、平面視上、矩形を呈する（図５参照）。
【０１１４】
これらの第１および第２水平転送電極４７、４８は、電気的絶縁膜２３を介して半導体基板１上に形成されている。例えば、第２ポリシリコン層によって第２水平転送電極４８が形成され、第３ポリシリコン層によって第１水平転送電極４７が形成される。
【０１１５】
１個の第１水平転送電極４７と、その下方のポテンシャル・バリア領域４６Ｂと、１個の第２水平転送電極４８と、その下方のポテンシャル・ウェル領域４６Ｗとは、１つの水平電荷転送段４５ａまたは補助水平電荷転送段４５ｂを構成する。１つの水平電荷転送段４５ａは、唯１つのポテンシャル・バリア領域と唯１つのポテンシャル・ウェル領域とを有する。
【０１１６】
水平電荷転送段４５ａは、１本の垂直電荷転送チャネル２０ａに１つずつ対応しながら一列に形成されている。補助水平電荷転送段４５ｂは、図５での最も左の垂直電荷転送チャネル２０ａに対応する水平電荷転送段４０ａの下流側（後述する出力部６０側を意味する。）に、計３つ形成されている。
【０１１７】
１つの水平電荷転送段または補助水平電荷転送段を構成する第１および第２水平転送電極４７、４８は共通結線され、水平駆動信号φＨ１、φＨ２またはφＨ３の供給を受ける。
【０１１８】
転送制御段４０ａから水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭならびに水平駆動信号φＨ１、φＨ２またはφＨ３のレベルが例えば次のように制御される。すなわち、水平電荷転送段４５ａにおけるポテンシャル・バリア領域４６Ｂの電位が、転送制御段４０ａにおけるポテンシャル・ウェル領域２０Ｗの電位よりも相対的に高くなるように制御される。転送制御段４０ａから水平電荷転送素子４５へ電荷を転送することが可能になる。転送制御段４０ａから水平電荷転送素子４５への電荷転送の原理については、後に図９（Ａ）および図９（Ｂ）を参照しつつ詳述する。
【０１１９】
水平電荷転送素子４５内で電荷を転送する際には、水平駆動信号φＨ１〜φＨ８のレベルが例えば次のように制御される。すなわち、電荷が分布している水平電荷転送段４０ａにおけるポテンシャル・ウェル領域２０Ｗの電位が、その下流の水平電荷転送段４０ａにおけるポテンシャル・バリア領域４６Ｂの電位よりも相対的に低くなるように制御される。
【０１２０】
なお、図６（Ｂ）に示すように、各垂直電荷転送チャネル２０ａの平面視上の周囲には、水平電荷転送チャネル４６との隣接箇所を除いて、チャネルストップ２２が配置されている。図６（Ａ）および図６（Ｂ）に示すように、水平電荷転送チャネル４６における光電変換素子列方向（ただし、垂直電荷転送チャネル２０ａから離れる側）の外周部にも、光電変換素子行方向に延在するようにしてチャネルストップ２２が配置されている。
【０１２１】
以上説明した構成を有するＣＣＤイメージセンサ１０ａは、駆動回路６５（図１参照）から供給される駆動信号および制御信号に従って駆動する。
【０１２２】
図４には、垂直電荷転送素子２０の各々を８相の垂直駆動信号φＶ１〜φＶ８によって駆動させる際の配線例を付記してある。図５には、水平電荷転送素子４５を８相の水平駆動信号φＨ１〜φＨ８によって駆動させる際の配線例を付記してある。図４および図５には、ＣＣＤラインメモリ部４０を制御信号φＬＭによって駆動させる際の配線例も付記してある。
【０１２３】
図４に示すように、第１〜第２垂直転送電極３１〜３２の各々と第１〜第３補助転送電極３３〜３５とが８つのグループに分けられ、グループ毎に異なる垂直駆動信号φＶ１〜φＶ８が供給される。１つのグループは、７本おきに選択された第１垂直転送電極３１、第２垂直転送電極３２、第１補助転送電極３３、第２補助転送電極３４または第３補助転送電極３５によって構成される。制御信号φＬＭは、第１〜第２転送制御電極４１〜４２の各々に供給される。
【０１２４】
図５に示すように、水平電荷転送段および補助水平電荷転送段の各々が８つのグループに分けられ、グループ毎に異なる水平駆動信号φＨ１〜φＨ８が供給される。１つのグループは、７つおきに選択された水平電荷転送段によって構成される。
【０１２５】
水平電荷転送素子４５においては、図５での最も左の垂直電荷転送チャネル２０ａに対応する水平電荷転送段を基点にして、各水平電荷転送段が８つのグループに分けられている。これらのグループを順番に第１グループ〜第８グループと呼ぶものとすると、第１グループに水平駆動信号φＨ１が供給され、第２グループに水平駆動信号φＨ２が供給され、以下同様にして、第８グループに水平駆動信号φＨ８が供給される。
【０１２６】
最も下流の補助水平電荷転送段には水平駆動信号φＨ６が供給され、下流から２番目の補助水平電荷転送段には水平駆動信号φＨ７が供給される。最も上流の補助水平電荷転送段（下流から３番目の補助水平電荷転送段）には水平駆動信号φＨ８が供給される。
【０１２７】
なお、本明細書においては、駆動信号を供給する電圧供給線に接続された後の水平電荷転送素子における水平転送電極の数を、以下の約束の下に数えるものとする。
【０１２８】
すなわち、互いに隣接し、かつ同一の電圧供給配線に接続されている２または３個以上の水平転送電極は、これらをまとめて１個として数えるものとする。この約束の下では、互いに隣接してはいるが、互いに異なる電圧供給線に接続されている２個の水平転送電極の数は、２個である。また、同一の電圧供給配線に接続されてはいるが、互いに離隔している２個の水平転送電極の数も２個である。
【０１２９】
上記の約束事は、次の場合にも適用するものとする。すなわち、複数の第１電荷転送チャネル領域（例えば、複数本の垂直電荷転送チャネル２０ａそれぞれにおける下流側端部）と、これらの第１電荷転送チャネル領域の各々に電気的に接続される第２電荷転送チャネルを含む電荷転送素子（例えば水平電荷転送素子４５）とを備えた電荷転送装置であって、第２電荷転送チャネル上に電気的絶縁膜を介して形成された複数個の転送電極を有し、これらの転送電極の各々が所定の電圧供給配線に接続されている電荷転送装置における転送電極の数を数える際にも適用するものとする。また、ＣＣＤラインメモリ部における転送制御電極の数を数える際にも適用するものとする。
【０１３０】
上記の約束事に従えば、図５に示した水平電荷転送素子４５は、１水平電荷転送段４５ａ当たり、および１補助水平電荷転送段４５ｂ当たり、１個の水平転送電極を有する。水平電荷転送素子４５は、光電変換素子行方向に連続する８個の水平転送電極を１群とする複数群の水平転送電極を有する。１つの群を構成する８個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。８個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。
【０１３１】
ＣＣＤ撮像システム１００（図１参照）においては、撮像モードに応じて、所定波形の駆動信号φＶ１〜φＶ８、制御信号φＬＭおよびφＨ１〜φＨ８が駆動回路６５からＣＣＤイメージセンサ１０に供給される。垂直電荷転送素子２０の各々、ＣＣＤラインメモリ部４０および水平電荷転送素子４５は、ＣＣＤ撮像システム１００の撮像モードに応じた所定の動作を行う。
【０１３２】
以下、ＣＣＤ撮像システム１００の撮像モードがモニターモードのときの各垂直電荷転送素子２０、ＣＣＤラインメモリ部４０および水平電荷転送素子４５の動作の一例について説明する。
【０１３３】
ＣＣＤ撮像システム１００の撮像モードがモニターモードのときには、例えば１／２間引き走査が行われる。さらに、各垂直電荷転送素子２０内で電荷の垂直加算が行われ、水平電荷転送素子４５内で電荷の水平加算が行われる。
【０１３４】
１／２間引き走査の際には、全光電変換素子行のうちの１／２の光電変換素子行、例えば１行おきの光電変換素子行から各垂直電荷転送素子２０へ電荷が読み出される。例えば垂直駆動信号φＶ５およびφＶ１に読出パルスが重畳される。垂直駆動信号φＶ７およびφＶ３に読出パルスを重畳するようにしてもよい。
【０１３５】
各垂直電荷転送素子２０内で電荷の垂直加算を行うために、以下に述べるように、読出パルスは異なるタイミングで垂直駆動信号φＶ５と垂直駆動信号φＶ１とに重畳される。
【０１３６】
まず、垂直駆動信号φＶ５に第１の読出パルスが重畳される。これにより、垂直駆動信号φＶ５が印加される転送電極３１に近接する４行目毎の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０１３７】
次いで、これらの電荷が４垂直電荷転送段（２行）分下流側に転送され、垂直駆動信号φＶ１が供給される垂直電荷転送段の各々に分布する。
【０１３８】
この後、垂直駆動信号φＶ１に第２の読出パルスが重畳され、垂直駆動信号φＶ１が印加される転送電極３１に近接する４行目毎の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０１３９】
第２の読出パルスによって読み出された電荷は、垂直駆動信号φＶ１が供給される垂直電荷転送段の各々において、第１の読出パルスによって既に読み出されている電荷に加算（混合）される。
【０１４０】
各垂直電荷転送素子２０内で加算（垂直加算）された電荷の各々は、その後さらに下流へ転送されて、ＣＣＤラインメモリ部４０を構成する転送制御段４０ａに達する。
【０１４１】
図７に示すように、水平電荷転送素子４５内で電荷の水平加算を行うために、各垂直電荷転送チャネル２０ａが例えば第１グループＧｐ１と第２グループＧｐ２の計２つのグループに分けられる。グループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０１４２】
第１グループＧｐ１は、水平駆動信号φＨ１〜φＨ４が供給される各水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。第２グループＧｐ２は、水平駆動信号φＨ５〜φＨ８が供給される各水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。第１グループＧｐ１および第２グループＧｐ２の各々は、光電変換素子行方向に隣る４つの垂直電荷転送チャネル２０ａによって構成されるサブグループＳｇを所定個ずつ含む。図７には、第１グループＧｐ１および第２グループＧｐ２それぞれについて、２つのサブグループＳｇ１、Ｓｇ２が示されている。
【０１４３】
なお、図７に示した構成要素は全て図５に示されているので、各構成要素には図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４４】
サブグループＳｇの各々は、図３に示した第１〜第４色フィルタ列ＦＣ１〜ＦＣ４それぞれの下方に配置されている計４つの光電変換素子列に対応する計４本の垂直電荷転送チャネル２０ａによって構成される。
【０１４５】
以下、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送した後に、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送して、水平電荷転送素子４５内で電荷の水平加算を行う方法について、図８、図９（Ａ）、図９（Ｂ）、図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）、図１２（Ａ）、図１２（Ｂ）、図１３（Ａ）、図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）、図１５（Ａ）および図１５（Ｂ）を参照しつつ説明する。
【０１４６】
以下の説明においては、個々の垂直電荷転送チャネル２０ａを介して転送される電荷を、この垂直電荷転送チャネル２０ａに対応する光電変換素子１５の上方に配置されている色フィルタの色に応じて、「電荷ｇ１」、「電荷ｒ」、「電荷ｇ２」、「電荷ｂ」と称する。１つのサブグループＳｇを構成する４本の垂直電荷転送チャネル２０ａの各々は、図７での左側から順番に、電荷ｇ１、電荷ｒ、電荷ｇ２、電荷ｂを転送する。
【０１４７】
図８は、水平電荷転送素子４５内で電荷を水平加算する場合の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示す。
【０１４８】
図９（Ａ）および図９（Ｂ）は、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際の原理を模式的に示す。
【０１４９】
図１０（Ａ）〜図１０（Ｂ）は、図８に示した時刻ｔ１〜ｔ２での電荷の分布の様子を模式的に示す。
【０１５０】
図１１（Ａ）〜図１１（Ｂ）は、図８に示した時刻ｔ３〜ｔ４での電荷の分布の様子を模式的に示す。
【０１５１】
図１２（Ａ）〜図１２（Ｂ）は、図８に示した時刻ｔ５〜ｔ６での電荷の分布の様子を模式的に示す。
【０１５２】
図１３（Ａ）〜図１３（Ｂ）は、図８に示した時刻ｔ７〜ｔ８での電荷の分布の様子を模式的に示す。
【０１５３】
図１４（Ａ）〜図１４（Ｂ）は、図８に示した時刻ｔ９〜ｔ１０での電荷の分布の様子を模式的に示す。
【０１５４】
図１５（Ａ）〜図１５（Ｂ）は、図８に示した時刻ｔ１１〜ｔ１２での電荷の分布の様子を模式的に示す。
【０１５５】
なお、図１０（Ａ）〜図１５（Ｂ）に示した構成要素は全て図７に示されているので、各構成要素には図７で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１５６】
図８に示すように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する前の段階の時刻ｔ０では、水平駆動信号φＨ１〜φＨ４がローレベルＬ（例えば０Ｖ）にあり、水平駆動信号φＨ５〜φＨ８および制御信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にある。
【０１５７】
図９（Ａ）に示すように、水平駆動信号φＨｎ（ｎは１〜８のうちの任意の整数を表す。以下同じ。）がローレベルＬのとき、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位は、制御信号φＬＭがハイレベルＨにあるかローレベルＬにあるかに拘わらず、第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より低い。したがって、水平駆動信号φＨｎがローレベルＬにあると、電荷ＱはＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送されることなく、ＣＣＤラインメモリ部４０に留まる。
【０１５８】
一方、図９（Ｂ）に示すように、水平駆動信号φＨｎがハイレベルＨのとき、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位は、制御信号φＬＭがハイレベルＨのときの第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より低い。したがって、水平駆動信号φＨｎがハイレベルＨにあったとしても、制御信号φＬＭがハイレベルＨにあると、電荷ＱはＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送されることなく、ＣＣＤラインメモリ部４０に留まる。
【０１５９】
したがって、図８に示した時刻ｔ０においては、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送されない。
【０１６０】
図８に示した時刻ｔ１におけるように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭをハイレベルＨからローレベルＬ（例えば０Ｖ）にする。水平駆動信号φＨ１〜φＨ４をローレベルＬにし、水平駆動信号φＨ５〜φＨ８をハイレベルＨにする。
【０１６１】
図９（Ｂ）に示したように、水平駆動信号φＨｎがハイレベルＨにあり、かつ、制御信号φＬＭがローハイレベルＬにあると、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位が第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より高くなる。したがって、電荷ＱがＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送される。
【０１６２】
図１０（Ａ）に示すように、図８に示した時刻ｔ１では、水平駆動信号φＨ５〜φＨ８が供給されている各水平電荷転送段に、ＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から電荷ｇ１、ｒ、ｇ２またはｂが水平電荷転送素子４５へ転送される。水平駆動信号φＨ１〜φＨ４が供給されている水平電荷転送段の各々へは、ＣＣＤラインメモリ部４０から電荷が転送されない。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へは、電荷が転送されない。
【０１６３】
次いで、制御信号φＬＭがローレベルＬからハイレベルＨに転じ、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図８の時刻ｔ２におけるように、水平駆動信号φＨ４をローレベルＬからハイレベルＨにすると共に、水平駆動信号φＨ５をハイレベルＨからローレベルＬにする。水平駆動信号φＨ５が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ４が供給されている水平電荷転送段へ転送される。水平駆動信号φＨ５が供給されている水平電荷転送段が空になる。
【０１６４】
図１０（Ｂ）は、図８に示した時刻ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１０（Ａ）に示した時刻ｔ１での状態から、水平電荷転送素子４５内の電荷ｇ１の各々が１水平電荷転送段分だけ下流側に転送されている。
【０１６５】
次に、図８の時刻ｔ３におけるように、水平駆動信号φＨ４をハイレベルＨからローレベルＬにすると共に、水平駆動信号φＨ３をローレベルＬからハイレベルＨにする。また、水平駆動信号φＨ５をローレベルＬからハイレベルＨにし、水平駆動信号φＨ６をハイレベルＨからローレベルＬにする。
【０１６６】
水平駆動信号φＨ４またはφＨ６が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ３またはφＨ５が供給されている水平電荷転送段へ転送される。
【０１６７】
このように、下流側の電荷から徐々に転送してゆくアコーディオン転送を、１つのサブグループＳｇから転送された４つの電荷単位で行う。このアコーディオン転送では、ある時期までは下流側の電荷と最上流の電荷との間隔が徐々に拡がる。その後は、後述するように、最下流の電荷の転送を止めて上流側の電荷のみを徐々に下流側へ転送する。最下流の電荷と上流側の電荷との間隔が徐々に狭まる。電荷の分布域を下流側に拡げる動作と、電荷の分布域の上流端を下流側に移動させる動作とが、所望回数ずつ行われる。
【０１６８】
図１１（Ａ）は、図８に示した時刻ｔ３での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１０（Ｂ）に示した時刻ｔ２での状態から、水平電荷転送素子４５内の電荷ｇ１およびｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１６９】
次いで、図８の時刻ｔ４におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７０】
図１１（Ｂ）は、図８に示した時刻ｔ４での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１１（Ａ）に示した時刻ｔ３での状態から、水平電荷転送素子４５内の電荷ｇ１、ｒおよびｇ２の各々が１水平電荷転送段分だけ下流側に転送されている。電荷が最も広範囲に亘って分布し、４種類の電荷ｇ１、ｒ、ｇ２、ｂの各々が１つおきの水平電荷転送段に分布している。この状態では、４種類の電荷を互いに同期させて転送することができる。
【０１７１】
次に、図８の時刻ｔ５におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７２】
図１２（Ａ）は、図８に示した時刻ｔ５での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１１（Ｂ）に示した時刻ｔ４での状態から、水平電荷転送素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が１水平電荷転送段分だけ下流側に転送されている。水平電荷転送素子４５内の電荷ｇ１の各々が、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａに対応する水平電荷転送段に分布する。この後、１つのサブグループＳｇから転送された４つの電荷単位で、最下流の電荷ｇ１の転送を停止したまま上流側の電荷を徐々に下流側に転送して、電荷の分布幅を狭くする。
【０１７３】
図８の時刻ｔ６におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７４】
図１２（Ｂ）は、図８に示した時刻ｔ６での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１２（Ａ）に示した時刻ｔ５での状態から、水平電荷転送素子４５内の電荷ｒ、ｇ２およびｂの各々が、１水平電荷転送段分だけ下流側に転送されている。
【０１７５】
次に、図８の時刻ｔ７におけるように、水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。また、水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。水平駆動信号φＨ４、φＨ６が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７６】
図１３（Ａ）は、図８に示した時刻ｔ７での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１２（Ｂ）に示した時刻ｔ６での状態から、水平電荷転送素子４５内の電荷ｇ２およびｂの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１７７】
次いで、図８の時刻ｔ８におけるように、水平駆動信号φＨ４をハイレベルＨとし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ５が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７８】
図１３（Ｂ）は、図８に示した時刻ｔ８での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１３（Ａ）に示した時刻ｔ７での状態から、水平電荷転送素子４５内の電荷ｂの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１７９】
図１３（Ｂ）に示すように、水平電荷転送素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段、すなわち水平駆動信号φＨ１〜φＨ４が供給される水平電荷転送段に分布する。第１グループＧｐ１の各垂直電荷転送チャネル２０ａに対応する転送制御段の各々には、未だ水平電荷転送素子４５へ転送されていない電荷が留まっている。
【０１８０】
次に、図８の時刻ｔ９におけるように、制御信号φＬＭがハイレベルＨからローレベルＬになる。水平駆動信号φＨ１〜φＨ４はそれぞれハイレベルＨにあり、水平駆動信号φＨ５〜φＨ８はそれぞれローレベルＬにある。このため、水平駆動信号φＨ１〜φＨ４が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から電荷ｇ１、ｒ、ｇ２またはｂが水平電荷転送素子４５へ転送される。
【０１８１】
図１４（Ａ）は、図８に示した時刻ｔ９での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平電荷転送素子４５内において電荷ｇ１同士、電荷ｒ同士、電荷ｇ２同士および電荷ｂ同士が加算（混合）される。以下、本明細書においては、互いに加算（混合）された２つの電荷ｇ１、２つの電荷ｒ、２つの電荷ｇ２および２つの電荷ｂを、それぞれ、「電荷ｇ１−ｇ１」、「電荷ｒ−ｒ」、「電荷ｇ２−ｇ２」または「電荷ｂ−ｂ」と表記する。
【０１８２】
次いで、制御信号φＬＭがローレベルＬからハイレベルＨへ転じ、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。引き続き、図８の時刻ｔ１０におけるように、水平駆動信号φＨ１をローレベルＬにし、水平駆動信号φＨ８をハイレベルＨにする。水平駆動信号φＨ２、φＨ３、φＨ４はハイレベルＨのままとし、水平駆動信号φＨ５、φＨ６、φＨ７はローレベルＬのままとする。水平駆動信号φＨ１が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１８３】
図１４（Ｂ）は、図８に示した時刻ｔ１０での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ａ）に示した時刻ｔ９での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１の各々が１水平電荷転送段分だけ下流側に転送されている。最も下流の電荷ｇ１−ｇ１は、最も上流の補助水平電荷転送段に分布する。
【０１８４】
次に、図８の時刻ｔ１１におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ８が供給される補助水平電荷転送段または水平電荷転送段に分布していた各電荷が、それぞれ１補助水平電荷転送段分または１水平電荷転送段分、下流側へ転送される。
【０１８５】
図１５（Ａ）は、図８に示した時刻ｔ１１での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１８６】
次いで、図８の時刻ｔ１２におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。また、水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。水平駆動信号φＨ１、φＨ３、φＨ７が供給される補助水平電荷転送段または水平電荷転送段に分布していた各電荷が、それぞれ１補助水平電荷転送段分または１水平電荷転送段分、下流側へ転送される。アコーディオン転送を終了する。
【０１８７】
図１５（Ｂ）は、図８に示した時刻ｔ１２での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１の各々が１補助水平電荷転送段分または１水平電荷転送段分だけ下流側に転送され、電荷ｒ−ｒの各々が１補助水平電荷転送段分または１水平電荷転送段分だけ下流側に転送され、電荷ｇ２−ｇ２の各々が１水平電荷転送段分だけ下流側に転送される。
【０１８８】
その結果、水平電荷転送素子４５内においては、最も下流の補助水平電荷転送段から上流に向かって１補助水平電荷転送段または１水平電荷転送段おきに、電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂがこの順番で繰返し分布する。
【０１８９】
この後、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７が組になって、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８が組になって、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相は、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆になる。
【０１９０】
その結果、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々が互いに同期しつつ出力部６０へ向けて転送される。
【０１９１】
以上のようにラインメモリ部４０および水平電荷転送素子４５を制御することにより、水平電荷転送素子４５内で所望の電荷同士を加算（水平加算）することができる。
【０１９２】
出力部６０は、水平電荷転送素子４５から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が画像を表示する。
【０１９３】
第１の実施例によるＣＣＤイメージセンサ１０ａを備えたＣＣＤ撮像システム１００は、上述のようにして電荷の垂直加算および水平加算を行って、モニター表示を行うことができる。動画をモニター表示することもできるし、静止画をモニター表示することも可能である。また、電荷の水平加算のみを行うことも可能である。
【０１９４】
電荷を垂直加算および水平加算して画像データを得るので、電荷の垂直加算のみを行って画像データを得た場合に比べて、より良好な再生画像を得ることが容易になる。
【０１９５】
また、水平電荷転送素子４５における水平電荷転送段の数が１垂直電荷転送チャネルに対して１つで済むことから、次の利点が得られる。
【０１９６】
すなわち、１垂直電荷転送チャネルに対して２つの水平電荷転送段を設けている従来の水平電荷転送素子に比べて、同じデータレートの下での１水平読出期間の長さがほぼ１／２に短縮される。これに伴って、モニター表示の際のフレーム数をほぼ２倍に高めることができ、より自然なモニター表示を行うことが容易になる。従来と同じフレーム数でモニター表示を行った場合には、データレートがほぼ１／２になることから、水平電荷転送素子の駆動周波数をほぼ１／２に低減させることができる。その結果、ＣＣＤ撮像システムにおける主な電力消費源である水平電荷転送素子の駆動電力をほぼ１／２に削減することができる。
【０１９７】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えばインターレース走査の下に各垂直電荷転送素子２０が駆動される。１つの光電変換素子行から各垂直電荷転送素子２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部４０まで転送される。電荷の垂直加算は行われない。
【０１９８】
静止画記録モードの際にも、各垂直電荷転送チャネル２０ａが例えば２つのグループに分けられる。そして、これらのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０１９９】
例えば各垂直電荷転送チャネル２０ａを２つのグループに分けた場合、一方のグループは、光電変換素子列を偶数列と奇数列とに分けたときの偶数列に対応する各垂直電荷転送チャネル２０ａによって構成される。他方のグループは、奇数列に対応する各垂直電荷転送チャネル２０ａによって構成される。
【０２００】
まず、一方のグループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷が転送される。これらの電荷を水平電荷転送素子４５から出力部６０へ転送し終えた後に、他方のグループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷が転送され、さらに、出力部６０へ転送される。
【０２０１】
ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送は、図９を用いて既に説明した原理に従って行われる。
【０２０２】
水平電荷転送素子４５内での電荷転送の際には、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７が組になって、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８が組になって、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相は、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆になる。
【０２０３】
その結果、水平電荷転送素子４５内の各電荷が互いに同期しつつ出力部６０へ向けて転送される。
【０２０４】
出力部６０は、水平電荷転送素子４５から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して静止画の画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。
【０２０５】
その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が静止画を表示する。あるいは、画像データ出力部７５から記録部８２へ画像データが供給され、例えばメモリカード等の記録媒体に静止画の画像データが記録される。ＣＣＤ撮像システム１００は、全ての光電変換素子１５それぞれに蓄積された電荷に基づいて、静止画の画像データを生成する。勿論、静止画記録モードの際に電荷の垂直加算または水平加算を行うことも可能である。
【０２０６】
制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形を図８に示した波形にすると、上述のように、水平電荷転送素子４５内で電荷ｇ１同士、電荷ｒ同士、電荷ｇ２同士および電荷ｂ同士が加算（混合）される。
【０２０７】
制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形を選択することにより、以下に述べるように、水平電荷転送素子４５内で電荷ｒ同士および電荷ｂ同士を加算（混合）し、更に、電荷ｇ１と電荷ｇ２とを加算（混合）することができる。
【０２０８】
図１６は、水平電荷転送素子４５内で電荷ｇ１と電荷ｇ２とを加算（混合）し、さらに、電荷ｒ同士および電荷ｂ同士をそれぞれ加算（混合）することができる制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示す。
【０２０９】
図１７は、各垂直電荷転送チャネル２０ａのグループ分けの仕様を示す。
【０２１０】
図１８（Ａ）および図１８（Ｂ）は、図１６に示した時刻Ｔ１、Ｔ２での電荷の分布の様子を模式的に示す。
【０２１１】
図１９（Ａ）および図１９（Ｂ）は、図１６に示した時刻Ｔ３、Ｔ５での電荷の分布の様子を模式的に示す。
【０２１２】
図２０（Ａ）および図２０（Ｂ）は、図１６に示した時刻Ｔ７、Ｔ１０での電荷の分布の様子を模式的に示す。
【０２１３】
なお、図１７〜図２０（Ｂ）に示した構成要素は全て図５に示されているので、各構成要素には図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０２１４】
図１７に示すように、水平駆動信号φＨ１〜φＨ８の波形を図１６に示す波形にすることにより、各垂直電荷転送チャネル２０ａが第１グループＧｐ１および第２グループＧｐ２の計２つのグループに分けられる。これら２つのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０２１５】
第１グループＧｐ１および第２グループＧｐ２のそれぞれは、光電変換素子行方向に所定のパターンで選択された４つの垂直電荷転送チャネル２０ａによって構成されるサブグループＳｇを所定個含む。図１７には、第１グループＧｐ１に含まれる３つのサブグループＳｇ１、Ｓｇ２、Ｓｇ３と、第２グループＧｐ２含まれる２つのサブグループＳｇ１、ｇ２とが示されている。
【０２１６】
第１グループＧｐ１中のサブグループＳｇの各々は、図１７での左から数えて（１＋８ｙ）（ｙは０以上の整数を表す。以下同じ。）番目に当たる垂直電荷転送チャネル２０ａと、この垂直電荷転送チャネル２０ａから右側へ数えて１、３、４番目に当たる各垂直電荷転送チャネル２０ａとによって構成される。これらの垂直電荷転送チャネル２０ａは、左のものから順番に、電荷ｇ１、電荷ｒ、電荷ｂ、電荷ｇ１を転送する。
【０２１７】
第２グループＧｐ２中のサブグループＳｇの各々は、図１７での左から数えて（３＋８ｙ）番目に当たる垂直電荷転送チャネル２０ａと、この垂直電荷転送チャネル２０ａから右側へ数えて３、４、５番目に当たる各垂直電荷転送チャネル２０ａとによって構成される。これらの垂直電荷転送チャネル２０ａは、左のものから順番に、電荷ｇ２、電荷ｒ、電荷ｇ２、電荷ｂを転送する。
【０２１８】
以下、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送した後に、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送して、水平電荷転送素子４５内で電荷の水平加算を行う方法について、具体的に説明する。
【０２１９】
図１６に示すように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する前の段階の時刻Ｔ０では、水平駆動信号φＨ１、φＨ２、φＨ４、φＨ５がローレベルＬ（例えば０Ｖ）にあり、水平駆動信号φＨ３、φＨ６、φＨ７、φＨ８および制御信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にある。したがって、図１６に示した時刻Ｔ０においては、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送されない。
【０２２０】
図１６に示した時刻Ｔ１におけるように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭをローレベルＬにし、水平駆動信号φＨ３およびφＨ６〜φＨ８をそれぞれハイレベルＨにする。水平駆動信号φＨ１〜φＨ２およびφＨ４〜φＨ５は、それぞれローレベルＬにする。
【０２２１】
図１８（Ａ）に示すように、図１６に示した時刻Ｔ１では、水平駆動信号φＨ３、φＨ６〜φＨ８が供給されている各水平電荷転送段に、ＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から電荷ｇ２、ｇ１またはｂが水平電荷転送素子４５へ転送される。第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へは、電荷が転送されない。
【０２２２】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ２におけるように、水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。水平駆動信号φＨ６が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ５が供給されている水平電荷転送段へ転送される。このとき、水平駆動信号φＨ１を、図１６においてハッチングを付して示したように、ローレベルＬからハイレベルＨに転じさせてもよい。
【０２２３】
図１８（Ｂ）は、図１６に示した時刻Ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１８（Ａ）に示した時刻Ｔ１での状態から、水平電荷転送素子４５内の電荷ｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０２２４】
次に、図１６の時刻Ｔ３におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０２２５】
図１９（Ａ）は、図１６に示した時刻Ｔ３での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１８（Ｂ）に示した時刻Ｔ２での状態から、水平電荷転送素子４５内の電荷ｇ２およびｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０２２６】
次いで、図１６の時刻Ｔ４におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０２２７】
その結果、水平電荷転送素子４５内の電荷ｇ２の各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。第１グループＧｐ１の各垂直電荷転送チャネル２０ａに対応する転送制御段の各々には、未だ水平電荷転送素子４５へ転送されていない電荷が留まっている。
【０２２８】
次に、図１６の時刻Ｔ５におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ１およびφＨ５は、ハイレベルＨにあり、水平駆動信号φＨ２〜φＨ４、φＨ６〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ１、φＨ５が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２２９】
図１９（Ｂ）は、図１６に示した時刻Ｔ５での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ１、φＨ５が供給されている水平電荷転送段の各々へ、電荷ｇ１が転送される。その結果、水平電荷転送素子４５内において、電荷ｇ１と電荷ｇ２とが加算（混合）される。以下、本明細書においては、互いに加算（混合）された電荷ｒ１と電荷ｒ２とを、「電荷ｒ１−ｒ２」と表記する。
【０２３０】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ６におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。
【０２３１】
水平駆動信号φＨ１、φＨ３、φＨ５、φＨ７が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。最も下流の電荷ｒ１−ｒ２は、最も上流の補助水平電荷転送段に達する。
【０２３２】
その結果、水平電荷転送素子４５内の電荷ｒの各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｒを転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。
【０２３３】
次に、図１６の時刻Ｔ７におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ２はハイレベルＨにあり、水平駆動信号φＨ１、φＨ３〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ２が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２３４】
図２０（Ａ）は、図１６に示した時刻Ｔ７での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｒを転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ２が供給されている水平電荷転送段の各々へ、電荷ｒが転送される。
【０２３５】
その結果、水平電荷転送素子４５内において、２つの電荷ｒ同士が加算（混合）される。一方の電荷ｒは、第２グループＧｐ２に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものであり、他方の電荷ｒは、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものである。
【０２３６】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ８におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７をハイレベルＨにする。水平駆動信号φＨ４、φＨ４、φＨ６、φＨ８はローレベルＬにある。
【０２３７】
水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給される水平電荷転送段または補助水平電荷転送段に分布していた電荷の各々が、それぞれ１水平電荷転送段分または１補助水平電荷転送段分、下流側に転送される。すなわち、水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分または１補助水平電荷転送段分だけ下流側に転送される。
【０２３８】
次に、図１６の時刻Ｔ９におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。また、水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。
【０２３９】
水平駆動信号φＨ１、φＨ３、φＨ５、φＨ７が供給される水平電荷転送段または補助水平電荷転送段に分布していた電荷の各々が、それぞれ１水平電荷転送段分または１補助水平電荷転送段分、下流側に転送される。すなわち、水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分または１補助水平電荷転送段分だけ下流側に転送される。
【０２４０】
その結果、水平電荷転送素子４５内の電荷ｂの各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。
【０２４１】
次に、図１６の時刻Ｔ１０におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ４はハイレベルＨにあり、水平駆動信号φＨ１〜φＨ３、φＨ５〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ４が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２４２】
図２０（Ｂ）は、図１６に示した時刻Ｔ１０での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ４が供給されている水平電荷転送段の各々へ、電荷ｂが転送される。
【０２４３】
その結果、水平電荷転送素子４５内において、２つの電荷ｂ同士が加算（混合）される。一方の電荷ｂは、第２グループＧｐ２に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものであり、他方の電荷ｂは、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものである。
【０２４４】
水平電荷転送素子４５内においては、最も下流の補助水平電荷転送段から上流に向かって１補助水平電荷転送段または１水平電荷転送段おきに、電荷ｇ１−ｇ２、ｒ−ｒ、ｇ１−ｇ２およびｂ−ｂがこの順番で繰返し分布する。
【０２４５】
この後、図１６に示すように、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７を１組にして、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８を１組にして、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相を、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆にする。
【０２４６】
その結果、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々が、互いに同期しつつ出力部６０へ向けて転送される。
【０２４７】
このようにしてラインメモリ部４０および水平電荷転送素子４５とを制御することにより、水平電荷転送素子４５内で電荷ｇ１と電荷ｇ２とを加算（水平加算）し、更に電荷ｒ同士および電荷ｂ同士をそれぞれ加算（水平加算）することができる。このような水平加算を行うと、図８に示したタイミングチャートに従って電荷を水平加算した場合に得られる利点と同様の利点が得られる他、更に、下記(1) 〜(3) の利点が得られる。
(1) 光電変換素子行方向に最も近接する同種の電荷が水平加算されるので、光電変換素子行方向のＭＴＦ（モジュレーション・トランスファー・ファンクション：変調度）が加算（平均化）によって低下するのを最小限に抑えることができる。
【０２４８】
すなわち、モニター表示される画像の解像度が水平加算に起因して低下するのを、最小限に抑えることができる。
【０２４９】
なお、図３に示した色フィルタアレイ５５についての説明の中で述べたように、第１色フィルタ列ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。したがって、電荷ｇ１と電荷ｇ２とは同種の電荷である。
(2) 上記(1) の利点が得られる結果として、高品質の再生画像を表示することが容易になる。
(3) 図１６から明らかなように、水平駆動信号φＨ３と水平駆動信号φＨ７とを同じ波形にすることができる。また、図１６においてハッチングを付したパルスを水平駆動信号φＨ１に加えれば、水平駆動信号φＨ１と水平駆動信号φＨ５とを同じ波形にすることができる。したがって、水平電荷転送素子４５の駆動に必要な水平駆動信号の種類数を８から６〜７にまで低減させることができる。
【０２５０】
これに伴って、水平電荷転送素子４５を駆動させるのに必要な電圧供給線（水平駆動信号供給線）の本数も６〜７にまで低減させることができる。
【０２５１】
その結果として、ＣＣＤイメージセンサ１０ａの作製に要する半導体チップを小型化できると共に、駆動回路６５（図１参照）の構成を簡素化化することができる。
【０２５２】
次に、図１に示したＣＣＤイメージセンサ１０に係る第２の実施例によるＣＣＤイメージセンサについて説明する。
【０２５３】
図２１は、第２の実施例によるＣＣＤイメージセンサ１０ｂにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子および出力部の平面配置を概略的に示す部分平面図である。
【０２５４】
図２１に示すように、ＣＣＤイメージセンサ１０ｂにおいては、多数個の光電変換素子１５が画素ずらし配置されている。この点で、ＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと大きく異なる。
【０２５５】
他に下記(1) 〜(7) の点でも、ＣＣＤイメージセンサ１０ｂはＣＣＤイメージセンサ１０ａと異なる。
(1) 各光電変換素子１５の平面視上の形状および各光電変換素子領域１６の平面視上の形状が、それぞれ八角形である。
(2) 個々の垂直電荷転送チャネル２０ａが、対応する光電変換素子列に沿って蛇行する領域を含んでいる。これに伴って、個々の垂直電荷転送素子２０も、対応する光電変換素子列に沿って蛇行する領域を含んでいる。
(3) 個々の光電変換素子１５の平面視上の右斜下の辺に沿って、読出ゲート用チャネル領域が１つずつ配置されている。
(4) 最も下流の第１垂直転送電極３１ａを除き、第１垂直転送電極３１ａの各々が、水平電荷転送素子４５側から数えて偶数番目の光電変換素子行とその直ぐ下流の奇数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も下流の第１垂直転送電極３１ａは、水平電荷転送素子４５側から数えて１番目の光電変換素子行の下流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(5) 最も上流の第２垂直転送電極３２ａを除き、第２垂直転送電極３２ａの各々が、水平電荷転送素子４５側から数えて奇数番目の光電変換素子行とその直ぐ下流の偶数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も上流の第２垂直転送電極３２ａは、最も上流の光電変換素子行の上流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(6) 個々の第１垂直転送電極３１ａは、この第１垂直転送電極３１ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成し、個々の第２垂直転送電極３２ａは、この第２垂直転送電極３２ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成する。
(7) 第１補助転送電極３３が、蛇行しつつ全体としては光電変換素子行方向に延在している。
【０２５６】
これらの相違点を除けば、図２１に示したＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと同様の構成を有する。
【０２５７】
このため、図２１に示した構成要素のうちで図４に示した構成要素と機能上共通するものについては、図４で用いた参照符号と同じ参照符号を付してその説明を省略する。ただし、第１垂直転送電極については新たな参照符号「３１ａ」を付し、第２垂直転送電極については新たな参照符号「３２ａ」を付してある。
【０２５８】
なお、図２１においては、光遮蔽膜、保護膜、第１の平坦化膜、第２の平坦化膜およびマイクロレンズアレイの図示を省略している。また、色フィルタアレイ自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味については、後に図２２を参照しつつ説明する。
【０２５９】
本実施例によるＣＣＤイメージセンサ１０ｂの特徴の１つである「画素ずらし配置」とは、本明細書においては下記の配置を意味する。
【０２６０】
すなわち、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、複数行、複数列に亘って行列状に形成された多数個の光電変換素子の一形態である。
【０２６１】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【０２６２】
図２２は、ＣＣＤイメージセンサ１０ｂが備えている色フィルタアレイ５５ａの一部を示す平面図である。同図においては、便宜上、赤色フィルタを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、青色フィルタを記号Ｂで示している。
【０２６３】
図２２に示した色フィルタアレイ５５ａは、緑色フィルタＧ１のみによって構成された第１色フィルタ列ＦＣ１１と、赤色フィルタＲと青色フィルタＢとが交互に配置された第２色フィルタ列ＦＣ１２と、緑色フィルタＧ２のみによって構成された第３色フィルタ列ＦＣ１３と、青色フィルタＢと赤色フィルタＲとが交互に配置された第４色フィルタ列ＦＣ１４とが、紙面の左から右へ向かってこの順番で繰り返し配置されている。第２色フィルタ列ＦＣ１２における赤色フィルタＲと青色フィルタＢとの配置は、第４色フィルタ列ＦＣ１４における赤色フィルタＲと青色フィルタＢとの配置と逆になっている。
【０２６４】
各色フィルタＧ１、Ｒ、Ｇ２およびＢは、画素ずらし配置された光電変換素子と同様に、色フィルタ列方向および色フィルタ行方向にずれている。
【０２６５】
個々の色フィルタＧ１、Ｒ、Ｇ２およびＢは、平面視上、色フィルタ列方向に延在する対角線と色フィルタ行方向に延在する対角線とを有する菱形を呈する。色フィルタ列方向は光電変換素子列方向と平行であり、色フィルタ行方向は光電変換素子行方向と平行である。
【０２６６】
なお、第１色フィルタ列ＦＣ１１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ１３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。
【０２６７】
上述した構成を有するＣＣＤイメージセンサ１０ｂでは、例えば８相の垂直駆動信号φＶ１〜φＶ８によって各垂直電荷転送素子２０を駆動することにより、１／２間引き走査の下に電荷の垂直加算を行うことが可能である。このときの配線は、例えば図４に示したＣＣＤイメージセンサ１０ａでの配線例と同様である。この配線を図２１に併記する。また、図２１には、制御信号φＬＭをＣＣＤラインメモリ部４０に供給するための配線も併記してある。
【０２６８】
１／２間引き走査の下に電荷の垂直加算を行うときには、例えば、垂直駆動信号φＶ５とφＶ４とに第１の読出パルスが重畳され、垂直駆動信号φＶ１とφＶ８とに第２の読出パルスが重畳される。
【０２６９】
まず、第１の読出パルスが供給されて、図２１での水平電荷転送素子４５側から数えて（５＋４ｙ）番目と（６＋４ｙ）番目とに相当する各光電変換素子行中の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０２７０】
次いで、これらの電荷が４垂直電荷転送段分下流側に転送される。その結果、図２１での左から数えて奇数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ１が供給される第１垂直転送電極３１ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。一方、図２１での左から数えて偶数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ８が供給される第１垂直転送電極３２ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。
【０２７１】
この後、第２の読出パルスが供給されて、図２１での水平電荷転送素子４５側から数えて（１＋４ｙ）番目と（２＋４ｙ）番目とに相当する各光電変換素子行中の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０２７２】
第２の読出パルスによって読み出された電荷は、図２１での左から数えて奇数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ１が供給される第１垂直転送電極３１ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。一方、図２１での左から数えて偶数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ８が供給される第１垂直転送電極３２ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。これらの垂直電荷転送段には、上述のように、第１の読出パルスによって読み出された電荷が既に分布している。したがって、これらの垂直電荷転送段の各々において、２つの電荷が加算（混合）される。
【０２７３】
各垂直電荷転送素子２０内で加算（垂直加算）された電荷の各々は、その後さらに下流へ転送されて、ＣＣＤラインメモリ部４０を構成する転送制御段４０ａに達する。このとき、ＣＣＤラインメモリ部４０には、全ての種類の電荷、すなわち、電荷ｇ１、電荷ｒ、電荷ｇ２および電荷が図２１での左端の転送制御段４０ａからこの順番で繰り返し分布する。
【０２７４】
したがって、この後は第１の実施例によるＣＣＤイメージセンサ１０ａでの電荷の水平加算の場合と同様にしてＣＣＤラインメモリ部４０および水平電荷転送素子４５を駆動させることにより、所望の電荷を水平加算することができる。
【０２７５】
その結果、第２の実施例によるＣＣＤイメージセンサ１０ｂを備えたＣＣＤ撮像システム１００においても、第１の実施例によるＣＣＤイメージセンサ１０ａを備えたＣＣＤ撮像システム１００について既に説明した利点と同様の利点が得られる。
【０２７６】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えば１フレームが２つのフィールドに分類される。第１のフィールドは、例えば、垂直駆動信号φＶ１が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ８が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ５が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ４が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行とによって構成される。第２のフィールドは、垂直駆動信号φＶ７が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ６が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ３が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ２が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行とによって構成される。
【０２７７】
第１のフィールドを構成する光電変換素子の各々から各垂直電荷転送路２０へ電荷を読み出す際には、垂直駆動信号φＶ１、φＶ８、φＶ５およびφＶ４に読出パルスがほぼ同じタイミングで重畳される。第２のフィールドを構成する光電変換素子の各々から各垂直電荷転送路２０へ電荷を読み出す際には、垂直駆動信号φＶ７、φＶ６、φＶ３およびφＶ２に読出パルスがほぼ同じタイミングで重畳される。
【０２７８】
光電変換素子１５からの電荷の読み出しおよびその転送は、フィールド単位で行われる。相隣る２つの光電変換素子行から対応する垂直電荷転送路２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部４０まで転送される。
【０２７９】
第１の実施例によるＣＣＤイメージセンサ１０ａを用いたＣＣＤ撮像システムにおける静止画記録モードでの動作と同様に、各垂直電荷転送チャネル２０ａが例えば２つのグループに分けられる。そして、これらのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。１つのグループから受け取った電荷の各々を水平電荷転送素子４５が出力部６０へ転送し終えた後に、他のグループから水平電荷転送素子４５へ電荷が転送される。
【０２８０】
次に、図１に示したＣＣＤイメージセンサ１０に係る第３の実施例によるＣＣＤイメージセンサについて説明する。
【０２８１】
図２３（Ａ）は、第３の実施例によるＣＣＤイメージセンサ１０ｃの模式図である。
【０２８２】
ＣＣＤイメージセンサ１０ｃは、下記(1) 〜(2) の点で、図４に示したＣＣＤイメージセンサ１０ａと異なる。
(1) 色フィルタアレイにおける色フィルタの配列パターンが、いわゆるＧストライプＲＢ市松型である。ＧストライプＲＢ市松型の色フィルタアレイにおいては、緑色フィルタのみによって構成される色フィルタ列と、赤色および青色の各色フィルタが交互に繰り返し配列されている色フィルタ列とが、交互に繰り返し配置されている。
(2) 水平電荷転送素子４５が、水平駆動信号φＨ１〜φＨ４によって駆動される。個々の水平駆動信号は、３つおきに選択された各水平電荷転送段に供給される。図２３（Ａ）での左から数えて１、２、３、４番目の垂直電荷転送チャネル２０ａの各々は、それぞれ、水平駆動信号φＨ１、φＨ２、φＨ３、φＨ４の供給を受ける。各補助水平電荷転送段は、図２３（Ａ）での左のものから順番に、水平駆動信号φＨ２、φＨ３、φＨ４の供給を受ける。
【０２８３】
これら(1) 〜(2) の相違点を除けば、ＣＣＤイメージセンサ１０ｃは図４に示したＣＣＤイメージセンサ１０ａと同様の構成を有する。このため、図２３（Ａ）においては、ＣＣＤラインメモリ部４０よりも上流側については垂直電荷転送チャネル２０ａのみを図示している。
【０２８４】
図２３（Ａ）で用いている参照符号および記号は、図４または図５で用いた参照符号または記号によって示される構成要素と機能上同種のものを示している。したがって、これらの参照符号または記号によって示される構成要素についてはその説明を省略する。
【０２８５】
ＣＣＤイメージセンサ１０ｃにおいては、水平駆動信号φＨ１〜φＨ４および制御信号φＬＭの波形を適宜選定することにより、電荷の水平加算を行うことができる。
【０２８６】
図２３（Ｂ）は、ＣＣＤラインメモリ部４０（転送制御段４０ａ）から水平電荷転送素子４５へ電荷を転送した時刻Ｔ１から、電荷の加算を行った時刻Ｔ５までの期間での、電荷の分布状態の推移を示す。
【０２８７】
時刻Ｔ１において、第２グループＧｐ２に含まれる各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷ｇ２またはｒが転送される。これらの電荷は、水平駆動信号φＨ３またはφＨ４が供給される水平電荷転送段４５ａに分布する。
【０２８８】
次いで、時刻Ｔ２において、水平電荷転送素子４５内の各電荷ｇ２を、１水平電荷転送段４５ａ分、下流側に転送する。時刻Ｔ３において、水平電荷転送素子４５内の各電荷ｇ２、ｒを、１水平電荷転送段４５ａ分、下流側に転送する。さらに、時刻Ｔ４において、水平電荷転送素子４５内の各電荷ｒを、１水平電荷転送段４５ａ分、下流側に転送する。
【０２８９】
水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々に、電荷ｇ２が分布する。水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々に、電荷ｒが分布する。
【０２９０】
時刻Ｔ５において、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送する。水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々に電荷ｇ１が転送され、水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々に電荷ｒが転送される。
【０２９１】
水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々において、２つの電荷ｇ１、ｇ２が加算される。水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々において、２つの電荷ｒが加算される。
【０２９２】
この後、加算された電荷ｇ１−ｇ２の各々を１水平電荷転送段４５ａ分、下流側に転送する。加算された電荷ｇ１−ｇ２と、加算された電荷ｒ−ｒとが、１水平電荷転送段４５ａおきに分布する。
【０２９３】
この後は、水平駆動信号φＨ１とφＨ３とを１組とし、水平駆動信号φＨ２とφＨ４とを他の１組として、これらの組毎にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３の位相を、水平駆動信号φＨ２、φＨ４の位相と逆にする。
【０２９４】
水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒの各々が、互いに同期しつつ出力部６０へ向けて転送される。
【０２９５】
このようにして水平電荷転送素子４５を駆動させることができるＣＣＤイメージセンサ１０ｃは、第１の実施例によるＣＣＤイメージセンサ１０ａと同様の効果を奏する。
【０２９６】
以上、実施例によるＣＣＤ撮像システムならびにＣＣＤイメージセンサおよびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能である。
【０２９７】
例えば、実施例によるＣＣＤイメージセンサの各々では、各水平転送電極を電圧供給線に接続する前の段階での数で、１つの水平電荷転送段当たり第１〜第２水平転送電極を１個ずつ配置した。しかしながら、水平電荷転送チャネルの構造は変えずに、各水平転送電極を電圧供給線に接続する前の段階での水平転送電極の数を、１つの水平電荷転送段当たり１個にすることもできる。この場合、第１および第２水平転送電極がそれぞれ覆っていた領域が、１個の水平転送電極で覆われる。補助水平電荷転送段についても同様である。
【０２９８】
また、水平電荷転送素子は、１本のｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とを所定のパターンで繰り返し形成し、このｎ型チャネル上に膜厚がほぼ一定の電気的絶縁膜を介して所定数の転送電極を形成したタイプの電荷転送素子によって構成することもできる。
【０２９９】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、個々のｎ+ 型不純物添加領域の上方に電気的絶縁膜を介して１個ずつ水平転送電極が配置され、個々のｎ型不純物添加領域の上方にも電気的絶縁膜を介して１個ずつ水平転送電極が配置される。あるいは、１つのｎ+ 型不純物添加領域とその直ぐ上流側の１つのｎ型不純物添加領域とによって構成される１組の不純物添加領域に１個ずつ、この組を構成する不純物添加領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。また、上記のｎ+ 型不純物添加領域に代えてｎ型不純物添加領域を形成し、上記のｎ型不純物添加領域に代えてｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成される領域を形成してもよい。
【０３００】
ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」という。）と相対的に薄い領域（以下、この領域を「薄肉領域」という。）とを所定のパターンで繰り返し配置した電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０３０１】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、厚肉領域および薄肉領域それぞれの上に１個ずつ、水平転送電極が形成される。あるいは、１つの厚肉領域とその直ぐ上流側の１つの薄肉領域とによって構成される１組の領域に１個ずつ、この組を構成する厚肉領域および薄肉領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。
【０３０２】
さらには、ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚がほぼ一定の電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０３０３】
このとき、個々の水平転送電極に相対的に高いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・ウェル領域を形成することができる。個々の水平転送電極に相対的に低いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・バリア領域を形成することができる。
【０３０４】
いずれのタイプの電荷転送素子を水平電荷転送素子として利用する場合でも、１つの垂直電荷転送素子に対応して１つの水平電荷転送段が形成される。個々の水平電荷転送段は、唯１つのポテンシャル・バリア領域と、唯１つのポテンシャル・ウェル領域とを有する。垂直電荷転送素子に対応する各水平電荷転送段は、互いに隣接しつつ一列に配置される。
【０３０５】
水平電荷転送素子における水平転送電極の各々は、これらの水平転送電極を電圧供給線に接続した後の段階での数を基準にしてみたときに、複数の群に分けることができる。１つの群は、光電変換素子行方向に連続するｍ個（ｍは３以上の整数を表す。）の水平転送電極によって構成され、１つの群を構成するｍ個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。ｍ個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。ｍの値は、例えば３、４、６、７、８等、水平電荷転送素子の駆動方法等に応じて適宜選定可能である。
【０３０６】
水平電荷転送素子の駆動方法は、６〜８相駆動に限定されるものではない。目的とする水平加算の態様に応じて、３相以上の所望相数で駆動させることが可能である。
【０３０７】
水平加算は、２つの電荷を加算するものに限らず、３つの電荷を加算するものであってもよいし、４つ以上の所望数の電荷を加算するものであってもよい。水平電荷転送素子から出力部へ電荷を転送する段階で、加算された電荷の数が異なる複数種の電荷が水平電荷転送素子内に分布していてもよい。
【０３０８】
３つの電荷を水平加算する場合には、垂直電荷転送チャネルの各々が３つのグループに分けられ、グループ毎に異なるタイミングで、ＣＣＤラインメモリ部から水平電荷転送素子へ電荷が転送される。４つの電荷を水平加算する場合には、垂直電荷転送チャネルの各々が４つのグループに分けられ、グループ毎に異なるタイミングで、ＣＣＤラインメモリ部から水平電荷転送素子へ電荷が転送される。
【０３０９】
同じグループに属するサブグループ同士が互いに隣り合っていたのでは、電荷を転送するために必要となる補助水平電荷転送段の数が増大する。また、水平電荷転送素子内での電荷転送や水平加算が困難になる。
【０３１０】
カラー撮像を行う場合、１つのグループを構成するサブグループの各々は、フルカラー情報を得るうえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒおよび電荷ｂの３種類を転送する３〜４本程度の垂直電荷転送チャネルによって構成される。白黒撮像の場合には、１本の垂直電荷転送チャネルによって１つのサブグループを構成することも可能である。
【０３１１】
モニター表示される画像の解像度が水平加算に起因して低下するの抑制するうえからは、光電変換素子行方向にできるだけ近接している同種の電荷を水平加算することが好ましい。
【０３１２】
水平電荷転送素子に補助水平電荷転送段を設けるか否かは、適宜選択可能である。
【０３１３】
ＣＣＤラインメモリ部の構成も、水平電荷転送素子と同様に、適宜変更可能である。１つのポテンシャル・バリア領域と１つのポテンシャル・ウェル領域とを有する転送制御段を形成することができる構成であれば、基本的によい。
【０３１４】
垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。垂直電荷転送素子の駆動方法は、１／２間引き走査やインターレース走査に基づく駆動方法に限定されるものではない。素子の構造、撮像モード、垂直加算の態様等に応じて、１／８間引き走査、１／１６間引き走査、プログレッシブ走査等、適宜選定可能である。電荷の垂直加算は、必ずしも必須の要件ではない。
【０３１５】
カラー撮像用のＣＣＤイメージセンサでは、光遮蔽膜を設けることが好ましい。カラー撮像用の単板式ＣＣＤイメージセンサでは、色フィルタアレイが設けられる。マイクロレンズアレイは省略することも可能であるが、設けた方が好ましい。
【０３１６】
白黒撮像用のＣＣＤイメージセンサでは、光遮蔽膜およびマイクロレンズアレイを省略することができる。色フィルタアレイを設けることは必須の要件ではないが、必要に応じて単色の色フィルタアレイを設けてもよい。
【０３１７】
カラー撮像用の単板式ＣＣＤイメージセンサに設けられる色フィルタアレイは、図３や図２２に示した配列パターンを有するものに限定されるものではない。また、原色型の色フィルタアレイに限定されるものではなく、補色型の色フィルタアレイであってもよい。
【０３１８】
原色型の色フィルタアレイにおける色フィルタの配列パターンとしては、ベイヤー型、インターライン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完全市松型、ストライプ型、斜めストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４５°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な原色型の色フィルタアレイを得ることができる。
【０３１９】
補色型の色フィルタアレイにおける色フィルタの配列パターンとしては、フィールド色差順次型、フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレームインタリーブ型、フィールドインタリーブ型、ストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４５°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な補色型の色フィルタアレイを得ることができる。
【０３２０】
原色型および補色型のいずれの型の色フィルタアレイを設ける場合でも、色フィルタの配列パターンは、次の要件を満たすことが好ましい。すなわち、フルカラー情報を得るうえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒおよび電荷ｂの３種類の電荷を、同じタイミングで、かつ、光電変換素子行方向に一定の繰り返しパターンの下に揃えて、ＣＣＤラインメモリ部に転送することができる。
【０３２１】
ＣＣＤイメージセンサは、インターライン転送型に限らず、フルフレーム型、フレーム転送型、フレームインターライン転送型、全画素読出型等であってもよい。
【０３２２】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０３２３】
【発明の効果】
以上説明したように、本発明によれば、垂直電荷転送素子内および水平電荷転送素子内の両方で所望の電荷を容易に加算することができるＣＣＤイメージセンサが提供される。このＣＣＤイメージセンサを用いたＣＣＤ撮像システムでは、垂直画素数および水平画素数の両方が間引かれた画像データを得ることができるので、良好な再生画像を得ることが容易になる。
【図面の簡単な説明】
【図１】実施例によるＣＣＤ撮像システムの概略を示すブロック図である。
【図２】第１の実施例によるＣＣＤイメージセンサにおける光電変換素子とその周辺を概略的に示す断面図である。
【図３】第１の実施例によるＣＣＤイメージセンサが備えている色フィルタアレイの一部を示す平面図である。
【図４】第１の実施例によるＣＣＤイメージセンサを概略的に示す部分平面図である。
【図５】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部から水平電荷転送素子にかけての領域を拡大して示す概略図である。
【図６】図６（Ａ）は、図５に示したＢ−Ｂ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したＣ−Ｃ線に沿った断面の概略図である。
【図７】水平電荷転送素子内で電荷の水平加算を行う際になされる垂直電荷転送チャネルのグループ分けの１つの仕様を示す部分平面図である。
【図８】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部および水平電荷転送素子をそれぞれ駆動させる際の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示すタイミングチャートである。
【図９】図９（Ａ）および図９（Ｂ）は、第１の実施例によるＣＣＤイメージセンサにおいてＣＣＤラインメモリ部から水平電荷転送素子へ電荷を転送する際の原理を模式的に示すポテンシャル図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、図８に示した時刻ｔ１〜ｔ２での電荷の分布の様子を示す模式図である。
【図１１】図１１（Ａ）〜図１１（Ｂ）は、図８に示した時刻ｔ３〜ｔ４での電荷の分布の様子を示す模式図である。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、図８に示した時刻ｔ５〜ｔ６での電荷の分布の様子を示す模式図である。
【図１３】図１３（Ａ）〜図１３（Ｂ）は、図８に示した時刻ｔ７〜ｔ８での電荷の分布の様子を示す模式図である。
【図１４】図１４（Ａ）〜図１４（Ｂ）は、図８に示した時刻ｔ９〜ｔ１０での電荷の分布の様子を示す模式図である。
【図１５】図１５（Ａ）〜図１５（Ｂ）は、図８に示した時刻ｔ１１〜ｔ１２での電荷の分布の様子を示す模式図である。
【図１６】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部および水平電荷転送素子をそれぞれ駆動させる際の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の他の一例を示すタイミングチャートである。
【図１７】水平電荷転送素子内で電荷の水平加算を行う際になされる垂直電荷転送チャネルのグループ分けの他の仕様を示す部分平面図である。
【図１８】図１８（Ａ）〜図１５（Ｂ）は、図１６に示した時刻Ｔ１〜Ｔ２での電荷の分布の様子を示す模式図である。
【図１９】図１９（Ａ）〜図１９（Ｂ）は、図１６に示した時刻Ｔ３、Ｔ５での電荷の分布の様子を示す模式図である。
【図２０】図２０（Ａ）〜図２０（Ｂ）は、図１６に示した時刻Ｔ７、Ｔ１０での電荷の分布の様子を示す模式図である。
【図２１】第２の実施例によるＣＣＤイメージセンサにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子および出力部の平面配置を概略的に示す部分平面図である。
【図２２】第２の実施例によるＣＣＤイメージセンサが備えている色フィルタアレイの一部を示す平面図である。
【図２３】図２３（Ａ）は第３の実施例によるＣＣＤイメージセンサの模式図であり、図２３（Ｂ）は図２３（Ａ）に示したＣＣＤイメージセンサにおける水平電荷転送素子内での電荷の分布状態の経時変化を示す模式図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ…ＣＣＤイメージセンサ、 １１…半導体基板、 １５…光電変換素子、 １６…光電変換素子領域、 ２０…垂直電荷転送素子、 ２０ａ…垂直電荷転送チャネル、 ２１…読出ゲート、 ２１ａ…読出ゲート用チャネル領域、 ３１、３１ａ…第１垂直転送電極、 ３２、３２ａ…第２垂直転送電極、 ４０…ＣＣＤラインメモリ部、 ４０ａ…転送制御段、 ４１…第１転送制御電極、 ４２…第２転送制御電極、 ４５…水平電荷転送素子、 ４５ａ…水平電荷転送段、 ４６…水平電荷転送チャネル、 ４７…第１水平転送電極、 ４８…第２水平転送電極、 ５５、５５ａ…色フィルタアレイ、６０…出力部、 ６５…駆動回路、 ７０…映像信号処理回路、 ８０…表示部、 １００…ＣＣＤ撮像システム。
【産業上の利用分野】
本発明は、複数の電荷を並列に受け取り、これらの電荷を直列に出力することができる電荷転送装置およびその駆動方法、ならびに、前記の電荷転送装置を有するＣＣＤイメージセンサおよび当該ＣＣＤイメージセンサを備えたＣＣＤ撮像システムに関する。
【０００２】
【従来の技術】
例えば、半導体基板に帯状のｎ型チャネルを形成し、このｎ型チャネル上に電気的絶縁膜を介して複数個の電極を並列に隣接配置することによって電荷転送素子を得ることができる。このとき、個々の電極は、ｎ型チャネルを平面視上横切るように配置される。ｎ型チャネルを備えた電荷転送素子は、下記の３タイプに大別することができる。
【０００３】
１つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の膜厚もほぼ一定の電荷転送素子である。
【０００４】
このタイプの電荷転送素子では、個々の電極に印加する電圧の相対的な大小関係に応じて、相対的に高いレベルの電圧を印加した電極の下にはポテンシャル・ウェル領域が、相対的に低いレベルの電圧を印加した電極の下にはポテンシャル・バリア領域が形成される。ポテンシャル・ウェル領域の上流側および下流側にポテンシャル・バリア領域を形成すれば、このポテンシャル・ウェル領域内に電荷を閉じこめることができる。
【０００５】
個々の電極に印加する電圧の高さを適宜制御することにより、２つのポテンシャル・バリア領域によって挟まれたポテンシャル・ウェル領域を所望方向に順次移動させることができる。電荷を所望方向に転送することができる。
【０００６】
なお、本明細書においては、電荷転送素子によって転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【０００７】
２つ目のタイプの電荷転送素子は、ｎ型不純物の濃度が相対的に高い領域（以下、この領域を「ｎ+ 型不純物添加領域」という。）と相対的に低い領域（以下、この領域を「ｎ型不純物添加領域」という。）とがｎ型チャネルに交互に形成された電荷転送素子である。
【０００８】
このタイプの電荷転送素子では、通常、ｎ+ 型不純物添加領域およびｎ型不純物添加領域それぞれの上に、電気的絶縁膜を介して電極が１つずつ配置される。１つのｎ型不純物添加領域上に配置された電極と、その下流側のｎ+ 型不純物添加領域上に配置された電極とが共通結線される。１つのｎ型不純物添加領域とその下流側のｎ+ 型不純物添加領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【０００９】
個々のｎ+ 型不純物添加領域はｎ型不純物添加領域に対して常にポテンシャル・ウェル領域となる。ポテンシャル・ウェル領域内の電荷は、ポテンシャル・バリア領域によって、移動を禁止される。ポテンシャル・バリア領域からポテンシャル・ウェル領域に向かう方向に電荷を転送することができる。
【００１０】
より具体的に説明する。ある１つのｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ａ」、その直ぐ下流側のｎ型不純物添加領域を「ｎ型不純物添加領域Ｂ」、この「ｎ型不純物添加領域Ｂ」の直ぐ下流側のｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ｃ」とする。領域Ｂ、Ｃの上には、共通結線された電極が配置されている。
【００１１】
ｎ+ 型不純物添加領域Ａ（ポテンシャル・ウェル領域）に電荷が分布しているときに、ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に相対的に高い電圧を印加すると、ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ａに対してポテンシャル・バリア領域として機能しなくなる。ｎ+ 型不純物添加領域Ｃはｎ型不純物添加領域Ｂに対して常にポテンシャル・ウェル領域である。したがって、ｎ+ 型不純物添加領域Ａに分布していた電荷は、ｎ型不純物添加領域Ｂを介してｎ+ 型不純物添加領域Ｃに移動する。
【００１２】
ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ｃに対してポテンシャル・バリア領域として機能する。ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に印加する電圧の高さを元に戻しても、ｎ+ 型不純物添加領域Ｃに移動した電荷がｎ+ 型不純物添加領域Ａに戻ることはない。
【００１３】
３つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜に膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」ということがある。）と相対的に薄い領域（以下、この領域を「薄肉領域」ということがある。）とが交互に形成された電荷転送素子である。
【００１４】
通常、厚肉領域および薄肉領域それぞれの上に、電極が１つずつ配置される。１つの薄肉領域上に配置された電極と、その下流側の厚肉領域上に配置された電極とが共通結線される。１つの薄肉領域とその下流側の厚肉領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【００１５】
このタイプの電荷転送素子では、各電極に一定の電圧を印加したとしても、ｎ型チャネルが埋込チャネルの場合には薄肉領域下にポテンシャル・バリア領域が、厚肉領域下にポテンシャル・ウェル領域が形成される。ポテンシャル・バリアからポテンシャル・ウェルに向かう方向に電荷を転送することができる。
【００１６】
電荷転送素子を利用した代表的な電子装置として、ＣＣＤ（電荷結合素子）イメージセンサが挙げられる。ＣＣＤリニア（ライン）イメージセンサと、ＣＣＤエリアイメージセンサとに大別することができる。
【００１７】
ＣＣＤエリアイメージセンサは、通常、２種類の電荷転送素子を備えている。１つはＶＣＣＤまたは垂直電荷転送素子と呼ばれる電荷転送素子であり、もう１つはＨＣＣＤまたは水平電荷転送素子と呼ばれる電荷転送素子である。
【００１８】
インターライン型のＣＣＤエリアイメージセンサでは、多数個の光電変換素子が複数行、複数列に亘って行列状に配設され、個々の光電変換素子列に１つずつ、ＶＣＣＤが配置される。多くのＣＣＤエリアイメージセンサでは、各ＶＣＣＤが１つのＨＣＣＤに電気的に接続される。複数のＨＣＣＤを有するＣＣＤエリアイメージセンサも知られている。
【００１９】
ＶＣＣＤは、一般に、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の厚さもほぼ一定であるタイプの電荷転送素子によって構成される。この電荷転送素子（ＶＣＣＤ）は、通常、３相以上の垂直駆動信号によって駆動される。個々のＶＣＣＤでは、１つの電極と、この電極の下に位置するｎ型チャネルの一領域とによって、１つの垂直電荷転送段が構成される。１個の光電変換素子に対して２〜４個程度の垂直電荷転送段が配置される。
【００２０】
ＨＣＣＤでは、例えば、ｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とが交互に形成され、隣り合う１対の不純物添加領域の上に共通結線された電極が配置される。隣り合う１対の不純物添加領域とその上の共通結線された電極とによって、１つの水平電荷転送段が構成される。１つのＶＣＣＤに対して２個の水平電荷転送段が配置される。この電荷転送素子（ＨＣＣＤ）は、通常、２相の水平駆動信号によって駆動される。
【００２１】
ＣＣＤエリアイメージセンサを利用して、例えば電子スチルカメラ等のＣＣＤ撮像システムが開発されている。
【００２２】
電子スチルカメラは、小型モニターを備え、静止画を記録する静止画記録モードと、画像を小型モニターに表示するモニターモードとを使用者が選択できるように構成されている。モニターモードは、例えば、使用者が静止画の画角を決める際に利用される。
【００２３】
電子スチルカメラで撮像される静止画の画素数は、近年では数１００万に達し、さらには６００万を超えようとしている。一方、電子スチルカメラのモニターモードで動画を表示する際の画素数は、一般に、１０万〜４０万程度である。
【００２４】
このため、モニターモードの際には、ＶＣＣＤへ電荷が読み出される光電変換素子が一部の光電変換素子行に限定される。光電変換素子行を１／２以上に間引いて電荷を読み出す間引き走査が行われる。あるいは、各ＶＣＣＤ内で電荷同士の混合（垂直加算）が行われる。すなわち、個々の光電変換素子列において光電変換素子列方向に近接する２以上の光電変換素子それぞれに蓄積された電荷同士が、この光電変換素子列に対応するＶＣＣＤ内で混合（垂直加算）される。電荷の加算を行えば、信号処理上１つの画素として扱われる信号（電荷）量が増加するので、撮像感度が加算量に応じて増大するという利点が得られる。比較的明るい画像を再生することが可能である。
【００２５】
カラー撮像用のＣＣＤ撮像システムでは、フルカラー情報を得るために、色フィルタアレイが利用される。この色フィルタアレイは、一定の繰返しパターンの下に配列された複数色の色フィルタによって構成され、１個の光電変換素子に１個の色フィルタが対応する。
【００２６】
【発明が解決しようとする課題】
従来のＣＣＤ撮像システムにおいては、垂直駆動信号の波形を適宜選定することにより、ＶＣＣＤ内で電荷の混合（垂直加算）を行うことができる。
【００２７】
しかしながら、電荷の混合（水平加算）を行うことができるＨＣＣＤは未だ提案されていない。
【００２８】
ＶＣＣＤ内では電荷の垂直加算を行い、ＨＣＣＤ内では電荷の水平加算を行わずに得た画像信号に基づいて画像データを生成すると、垂直画素数だけが間引かれた画像データとなる。ＶＣＣＤおよびＨＣＣＤの両方で電荷の加算を行うことができれば、より良好な再生画像を得ることが容易になる。
【００２９】
本発明の目的は、所望の電荷の加算を容易にする電荷転送装置を提供することである。
【００３０】
本発明の他の目的は、所望の電荷の加算を容易にする電荷転送装置の駆動方法を提供することである。
【００３１】
本発明の更に他の目的は、ＶＣＣＤ内およびＨＣＣＤ内の両方での所望の電荷の加算を容易にするＣＣＤイメージセンサを提供することである。
【００３２】
本発明の更に他の目的は、ＶＣＣＤ内およびＨＣＣＤ内の両方で所望の電荷を加算して画像データを得ることができるＣＣＤ撮像システムを提供することである。
【００３３】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路とを備えた電荷転送装置が提供される。
【００３５】
本発明の他の観点によれば、(i)半導体基板と、(ii)前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、(iii)前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、(iv)前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、(v) 前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路と、を備えた電荷転送装置の駆動方法であって、前記ラインメモリの一部から選択的に前記電荷転送素子へ電荷を転送する工程と、前記電荷転送素子へ転送された電荷の少なくとも一部を、該電荷転送素子内で下流側に転送する工程と、前記電荷転送素子内で転送された電荷の少なくとも一部に対し、前記ラインメモリから電荷を加算する工程とを含み、前記加算によって、前記第１電荷転送チャネル領域ｍ個当たりｍ／２個以下の電荷を前記電荷転送素子内に分布させる電荷転送装置の駆動方法。
【００３６】
本発明の更に他の観点によれば、半導体基板と、前記半導体基板の一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子と、光電変換素子列の各々に１個ずつ、該光電変換素子列に沿って延在するように前記半導体基板に形成された複数個の垂直電荷転送素子と、前記垂直電荷転送素子それぞれの下流に電荷転送段を少なくとも１つずつ形成することができるＣＣＤラインメモリ部であって、前記電荷転送段の各々が、対応する垂直電荷転送素子に続く第１導電型の第１電荷転送チャネル領域を含むＣＣＤラインメモリ部と、前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の水平電荷転送チャネル、および、該水平電荷転送チャネルの上方に電気的絶縁膜を介して、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して形成された少なくともＮ個の水平転送電極を備えた水平電荷転送素子であって、該Ｎ個の水平転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の水平転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各水平転送電極が同一の電圧供給線に接続されている水平電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の水平電荷転送段を形成することができる構成を有し、前記水平電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有する水平電荷転送素子と、前記垂直電荷転送素子の各々、前記ＣＣＤラインメモリ部および前記水平電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ＣＣＤラインメモリ部から選択的に前記水平電荷転送素子へ転送させる駆動回路とを備え、前記ＣＣＤラインメモリ部が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域と、前記第２ポテンシャル・バリア領域および前記第２ポテンシャル・ウェル領域の上方に配置された転送制御電極とを含むＣＣＤイメージセンサ。
【００３８】
ＣＣＤイメージセンサを上述のように構成することにより、次の利点が得られる。すなわち、水平電荷転送素子に電気的に接続される複数の第１電荷転送チャネル領域を複数のグループに分け、第１電荷転送チャネル領域から、ひいては垂直電荷転送素子からグループ単位で選択的に水平電荷転送素子へ電荷を転送することができる。
【００３９】
第１電荷転送チャネル領域から水平電荷転送素子へ選択的に電荷を転送することができれば、互いに異なるグループに属する２つの第１電荷転送チャネル領域から水平電荷転送素子へ転送された２つの電荷を容易に加算（混合）することができる。
【００４０】
例えば、１つのグループに属する第１電荷転送チャネル領域から水平電荷転送素子へ転送した電荷を、他のグループに属する第１電荷転送チャネル領域に対応する所定の水平転送電極の下まで転送した後に、他のグループに属する第１電荷転送チャネルから水平電荷転送素子へ電荷を転送することにより、この時点で２つの電荷を水平加算することができる。所望の電荷を水平電荷転送素子内で容易に加算することができる。
【００４１】
【発明の実施の形態】
図１は、実施例によるＣＣＤ撮像システムの概略を示すブロック図である。同図に示すように、本実施例によるＣＣＤ撮像システム１００は、撮像光学系１、ＣＣＤイメージセンサ１０、駆動回路６５、映像信号処理回路７０、画像データ出力部７５、表示部８０、記録部８２、制御部８５、モードセレクタ９０およびパルス信号発生部９５を備えている。
【００４２】
撮像光学系１は、ＣＣＤイメージセンサ１０上に光学像を結像させる。この撮像光学系１は、例えば光学レンズ、絞り、オプティカルローパスフィルタ等を含んで構成される。図中の矢印Ｌは光を示す。
【００４３】
ＣＣＤイメージセンサ１０は、撮像光学系１が結像した光学像を電気信号に変換する。このＣＣＤイメージセンサ１０は、光電変換素子、垂直電荷転送素子（ＶＣＣＤ）、水平電荷転送素子（ＨＣＣＤ）、出力部および色フィルタアレイを含んで構成される。ＣＣＤイメージセンサ１０の詳細については、後述する。
【００４４】
駆動回路６５は、ＣＣＤイメージセンサ１０の動作に必要な駆動信号および制御信号をＣＣＤイメージセンサ１０に供給する。この駆動回路６５は、例えば垂直ドライバ、水平ドライバ、ＤＣ電源等を含んで構成される。
【００４５】
映像信号処理回路７０は、ＣＣＤイメージセンサ１０で生成された画像信号を受け取り、これに種々の処理を施して画像データを生成する。この映像信号処理回路７０は、例えばアナログ／デジタル変換器、ＣＤＳ回路（相関二重サンプリング回路）、色分離回路、ディレーライン等を含んで構成される。
【００４６】
画像データ出力部７５は、映像信号処理回路７０から出力された画像データを受け取り、例えば、この画像データをフレームメモリ等の記憶媒体に記憶する。
【００４７】
表示部８０は、画像データ出力部７５から供給される画像データに基づいて、静止画または動画を表示する。この表示部８０は、例えば液晶ディスプレイ等の表示装置を含んで構成される。
【００４８】
記録部８２は、画像データ出力部７５から供給される画像データを、例えばメモリカード等の記録媒体に記録する。
【００４９】
制御部８５は、駆動回路６５、映像信号処理回路７０および画像データ出力部７５の動作を制御する。この制御部８５は、例えば中央演算処理装置（ＣＰＵ）によって構成される。
【００５０】
モードセレクタ９０は、ＣＣＤ撮像システム１００の撮像モードを選択するための選択スイッチである。ＣＣＤ撮像システム１００は、例えば、少なくとも２つの撮像モード、すなわち、静止画を撮像して記録する静止画記録モードと、動画または静止画を撮像して表示部８０に表示するモニターモードとを有する。モードセレクタ９０は、ＣＣＤ撮像システム１００の使用者によって操作される。
【００５１】
パルス信号発生回路９５は、装置内の動作タイミングの統一をとるためのパルス信号を生成し、駆動回路６５、映像信号処理回路７０および制御部８５に供給する。このパルス信号発生回路９５は、例えば、一定の周期でパルスを発生する原発振、タイミングジェネレータ等を含んで構成される。
【００５２】
ＣＣＤ撮像システム１００を構成するＣＣＤイメージセンサ１０は、複数の光電変換素子に蓄積された電荷をこのＣＣＤイメージセンサ１０内で垂直加算および水平加算できるＣＣＤイメージセンサである。以下、ＣＣＤイメージセンサ１０の構成について、実施例を挙げて説明する。
【００５３】
図２は、第１の実施例によるＣＣＤイメージセンサ１０ａにおける光電変換素子とその周辺を概略的に示す断面図である。同図には、部分的に示されているものも含めて、計３つの光電変換素子１５が示されている。
【００５４】
図２に示すＣＣＤイメージセンサ１０ａにおいては、半導体基板１１の一表面に、光電変換素子１５が形成されている。半導体基板１１は、シリコン等のｎ型半導体基板１１ａと、この上に形成されたｐ型不純物添加領域１１ｂとを有する。
【００５５】
光電変換素子１５は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａを設け、このｎ型不純物添加領域１５ａにｐ+ 型不純物添加領域１５ｂを設けることによって形成された埋込型のフォトダイオードである。ｎ型不純物添加領域１５ａの各々は、電荷蓄積領域として機能する。
【００５６】
個々の光電変換素子１５における図２での右側に、幅０．３〜５μｍ程度の垂直電荷転送チャネル２０ａが１つずつ近接配置されている。各垂直電荷転送チャネル２０ａは、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域を設けることによって形成されたｎ型チャネルを基本構造とし、後述するように、部分的に、ｎ型不純物添加領域上にｐ- 型不純物添加領域が形成された領域を含む。
【００５７】
各光電変換素子１５（ｎ型不純物添加領域１５ａ）における図２での右側縁部に沿って、ｐ型不純物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１１ｂにおけるこの領域が、読出ゲート用チャネル領域２１ａとして利用される。読出ゲート用チャネル領域２１ａの各々は、平面視上、対応する光電変換素子１５の右側縁部のほぼ中央からその下流端にかけて延在する。垂直電荷転送チャネル２０ａとこれに対応する光電変換素子１５とは、読出ゲート用チャネル領域２１ａを介して隣接する。
【００５８】
読出ゲート用チャネル領域２１ａが形成されている箇所を除き、チャネルストップ領域２２が各光電変換素子１５の平面視上の周囲を取り囲んでいる。このチャネルストップ領域２２は、光電変換素子１５同士、および、光電変換素子１５とこれに対応しない垂直電荷転送チャネル２０ａとを電気的に分離する。光電変換素子１５と垂直電荷転送チャネル２０ａとの平面視上の間に形成されたチャネルストップ領域２２の幅は、例えば０．５μｍ程度である。
【００５９】
また、最も下流の光電変換素子行よりも更に下流においては、各垂直電荷転送チャネル２０ａの平面視上の周囲にも、チャネルストップ領域２２が形成されている。チャネルストップ領域２２は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。
【００６０】
なお、各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１１ｂは、例えばエピタキシャル成長法によって形成することもできる。ｐ+ 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも高い。ｐ- 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも低い。
【００６１】
ほぼ一定の膜厚を有する電気的絶縁膜２５が、半導体基板１１における一表面上、すなわち、上述した各種の不純物添加領域が形成されている側の表面（各種の不純物添加領域の表面を含む。）上に形成されている。
【００６２】
電気的絶縁膜２５は、例えば、酸化ケイ素等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒化物を用いて形成される。この電気的絶縁膜２５は、例えば、１つの電気絶縁性酸化物層からなる単層構造、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層との２層積層構造、または、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層とその上に形成された電気絶縁性酸化物層との３層積層構造を有する。
【００６３】
第１〜第２垂直転送電極３１〜３２と、第１〜第３補助転送電極３３〜３５と、第１〜第２転送制御電極４１〜４２と、第１〜第２水平転送電極４７〜４８が、電気的絶縁膜２５上に形成されている。ただし、図２においては、第１垂直転送電極３１のみが見えている。図２に示されていない各電極については、後に図４または図５を参照しつつ詳述する。
【００６４】
各電極３１〜３２、３３〜３５、４１〜４２および４７〜４８は、それぞれ別個に、電気的絶縁膜（熱酸化膜）５０によって覆われている。
【００６５】
第１垂直転送電極３１の一領域は、垂直電荷転送チャネル２０ａの一領域を平面視上覆って、この一領域と共に垂直電荷転送素子（ＶＣＣＤ）２０を構成する。また、第１垂直転送電極３１の他の一領域は、読出ゲート用チャネル領域２１ａを平面視上覆って、この読出ゲート用チャネル領域２１ａとともに読出ゲート２１を構成する。
【００６６】
第１垂直転送電極３１に後述する読出パルスを印加すると、読出ゲート２１（読出ゲート用チャネル領域２１ａ）にｐ型チャネルが誘起され、光電変換素子１５（ｎ型不純物添加領域１５ａ）とこれに対応する垂直電荷転送チャネル２０ａとが導通する。
【００６７】
光遮蔽膜５１が、電気的絶縁膜２５およびその上に形成されている各種の電極を覆っている。ただし、この光遮蔽膜５１は、光電変換素子１５（ｐ+ 型不純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の開口部５１ａを有する。各開口部５１ａは、光電変換素子１５におけるｎ型不純物添加領域１５ａの外周面よりも平面視上の内側において開口している。
【００６８】
光遮蔽膜５１は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属からなる薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含む群から選択された２種以上を組み合わせた多層金属薄膜等によって形成される。
【００６９】
保護膜５２が、光遮蔽膜５１上および開口部５１ａから露出している電気的絶縁膜２５上に形成されている。この保護膜５２は、例えばシリコン窒化物、シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド等によって形成される。
【００７０】
第１の平坦化膜５３が、保護膜５２を覆っている。第１の平坦化膜５３はマイクロレンズ用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜５３中にインナーレンズが形成される。
【００７１】
第１の平坦化膜５３は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７２】
色フィルタアレイ５５が、第１の平坦化膜５３上に形成されている。この色フィルタアレイ５５は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。カラー撮像用の色フィルタアレイとしては、原色型の色フィルタアレイ、および、補色型の色フィルタアレイがある。
【００７３】
原色型の色フィルタアレイおよび補色型の色フィルタアレイのいずれにおいても、個々の光電変換素子１５の上方に色フィルタが１個ずつ配設される。図示の色フィルタアレイ５５における色フィルタの配列パターンについては、後に図３を参照しつつ詳述する。図２においては、赤色フィルタ５５Ｒ、緑色フィルタ５５Ｇおよび青色フィルタ５５Ｂが１個ずつ示されている。
【００７４】
色フィルタアレイ５５は、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【００７５】
第２の平坦化膜５６が、色フィルタアレイ５５上に形成されている。第２の平坦化膜５６は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７６】
マイクロレンズアレイ５８が、第２の平坦化膜５６上に形成されている。このマイクロレンズアレイ５８は、個々の光電変換素子１５の上方に１個ずつ配設されたマイクロレンズ５８ａによって構成されている。
【００７７】
これらのマイクロレンズ５８ａは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。
【００７８】
図３は、色フィルタアレイ５５の一部を示す平面図である。同図においては、便宜上、赤色フィルタを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、青色フィルタを記号Ｂで示している。
【００７９】
同図に示した色フィルタアレイ５５では、緑色フィルタＧ１のみによって構成された第１色フィルタ列ＦＣ１と、赤色フィルタＲのみによって構成された第２色フィルタ列ＦＣ２と、緑色フィルタＧ２のみによって構成された第３色フィルタ列ＦＣ３と、青色フィルタＢのみによって構成された第４色フィルタ列ＦＣ４とが、紙面の左から右へ向かってこの順番で繰り返し配置されている。
【００８０】
第１色フィルタ列ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。
【００８１】
なお、図３において各色フィルタ内に示した破線で囲まれた領域は、後述する光電変換素子領域１６の輪郭を示す。
【００８２】
図４は、ＣＣＤイメージセンサ１０ａを概略的に示す部分平面図である。ただし、同図においては、図２に示した光遮蔽膜５１、保護膜５２、第１の平坦化膜５３、第２の平坦化膜５６およびマイクロレンズアレイ５８の図示を省略している。また、色フィルタアレイ５５自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味は、図３におけるこれらの記号の意味と同じである。図４に示した構成要素のうちで図２において既に示した構成要素については、図２で用いた参照符号と同じ参照符号を付してある。
【００８３】
図４に示すように、ＣＣＤイメージセンサ１０ａにおいては、半導体基板１１に多数個の光電変換素子１５が複数行、複数列に亘って行列状に配設されている。図示されている光電変換素子１５の数は、部分的に見えているものを除き、３０個である。実際のＣＣＤイメージセンサでは、光電変換素子１５の総数が例えば数１００万個を超える。光電変換素子列方向および光電変換素子行方向の光電変換素子のピッチは、例えば２〜１０μｍの範囲内で適宜選定される。
【００８４】
１列の光電変換素子列に１本ずつ、その右側（図４での右側）に沿って垂直電荷転送チャネル２０ａが近接配置されている。
【００８５】
第１〜第２垂直転送電極３１〜３２は、１行の光電変換素子行に各々１本ずつ配設されている。第１垂直転送電極３１の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその下流側に延在する。第２垂直転送電極３２の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその上流側に延在する。
【００８６】
各第１垂直転送電極３１は、対応する光電変換素子１５それぞれの図４での右側方において、１つの読出ゲート用チャネル領域２１ａ（図２参照）と共に１つの読出ゲート２１を構成する。図４に示したII−II線に沿った断面を拡大して概略的に示した図が、図２に相当する。
【００８７】
１行の光電変換素子行に対応する第１〜第２垂直転送電極３１〜３２は、左端の光電変換素子列に含まれる光電変換素子１５を除き、この光電変換素子行中の光電変換素子１５の各々を平面視上取り囲んで光電変換素子領域１６を画定している。
【００８８】
最も下流の第１垂直転送電極３１の下流側に、第１〜第３補助転送電極３３〜３５がこの順番で１本ずつ配設されている。これらの第１〜第３補助転送電極３３〜３５の各々も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００８９】
第１〜第２転送制御電極４１〜４２が、第３補助転送電極３５の下流側にこの順番で配設されている。これら第１〜第２転送制御電極４１〜４２も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００９０】
第２垂直転送電極３２、第１補助転送電極３３、第３補助転送電極３５および第２転送制御電極４２は、半導体基板１１上の第１レベルに設けられた第１ポリシリコン層によって形成される。第１垂直転送電極３１、第２補助転送電極３４および第１転送制御電極４１は、半導体基板１１上の第１レベルよりも上の第２レベルに設けられた第２ポリシリコン層によって形成される。個々の電極３１〜３５、４１〜４２は、前述したように電気的絶縁膜（熱酸化膜）５０（図２参照）によって覆われている。
【００９１】
垂直電荷転送チャネル２０ａの各々において第１垂直転送電極３１、第２垂直転送電極３２、第１補助転送電極３３、第２補助転送電極３４、または第３補助転送電極３５と対向する領域は、その上の電極３１、３２、３３、３４または３５と共に１つの垂直電荷転送段を構成する。第１〜第２垂直転送電極３１〜３２および第１〜第３補助転送電極３３〜３５は、垂直電荷転送チャネル２０ａの各々と１つずつ垂直電荷転送段を構成する。
【００９２】
１本の垂直電荷転送チャネル２０ａを含んで構成される垂直電荷転送段の各々は、光電変換素子列方向に連なって１つの垂直電荷転送素子２０を構成する。個々の垂直電荷転送チャネル２０ａのうちで垂直電荷転送素子２０を構成する領域は、ｎ型チャネルによって構成されている。
【００９３】
一方、垂直電荷転送チャネル２０ａの各々において第１転送制御電極４１および第２転送制御電極４２と対向する領域は、その上の転送制御電極４１、４２と共に１つの電荷転送段４０ａを構成する。この電荷転送段４０ａを、以下、「転送制御段４０ａ」という。
【００９４】
第１〜第２転送制御電極４１〜４２は２本が１組となって、垂直電荷転送チャネル２０ａの各々と１つずつ転送制御段４０ａを構成する。これらの転送制御段４０ａは、全体として１つのＣＣＤラインメモリ部４０を構成する。ＣＣＤラインメモリ部４０での垂直電荷転送チャネル２０ａの構成については、後に図６を参照しつつ詳述する。
【００９５】
各垂直電荷転送チャネル２０ａの下流端（第１電荷転送チャネル領域の下流端）は、水平電荷転送素子（ＨＣＣＤ）４５に電気的に接続されている。
【００９６】
水平電荷転送素子４５の一端に、出力部６０が接続されている。出力部６０は、水平電荷転送素子４５の下流端に接続されている。この出力部６０は、水平電荷転送素子４５から送られてきた電荷を例えばフローティング容量（図示せず。）によって信号電圧に変換し、この信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後のフローティング容量の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。出力部６０は、例えば、特願平１１−２８７３３２号明細書の第００８４段〜００９１段において図４（ｂ）を参照しつつ説明されている出力部と同様にして構成することができる。
【００９７】
以下、ラインメモリ部４０および水平電荷転送素子４５の構成について、図５、図６（Ａ）および図６（Ｂ）を用いて詳述する。
【００９８】
図５は、ＣＣＤラインメモリ部４０から水平電荷転送素子４５にかけての領域を拡大して示す概略図である。
【００９９】
図６（Ａ）は、図５に示したVIＡ−VIＡ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したVIＢ−VIＢ線に沿った断面の概略図である。
【０１００】
図６（Ａ）に示すように、垂直電荷転送チャネル２０ａの各々の下流端は、水平電荷転送チャネル４６に接している。
【０１０１】
ＣＣＤラインメモリ部４０での垂直電荷転送チャネル２０ａの各々は、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１の上にｐ- 型不純物添加領域２０ａ２が形成されている１つのポテンシャル・バリア領域２０Ｂと、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１のみによって構成されている１つのポテンシャル・ウェル領域２０Ｗとを有する。
【０１０２】
ポテンシャル・バリア領域２０Ｂの幅（光電変換素子列方向の幅）は、例えば０．５〜１μｍ程度であり、ポテンシャル・ウェル領域２０Ｗの幅（光電変換素子列方向の幅）は、例えば２〜２０μｍ程度である。いずれの領域も、電荷転送チャネルとしての導電型はｎ型である。
【０１０３】
ポテンシャル・バリア領域２０Ｂの各々は、電気的絶縁膜２５を介して第１転送制御電極４１によって覆われている。ポテンシャル・ウェル領域２０Ｗの各々は、電気的絶縁膜２５を介して第２転送制御電極４２によって覆われている。
【０１０４】
第１転送制御電極４１は、ポテンシャル・バリア領域２０Ｂの上方に電気的絶縁膜２５を介して配置されている。第２転送制御電極４２は、ポテンシャル・ウェル領域２０Ｗの上方に電気的絶縁膜２５を介して配置されている。例えば、第１ポリシリコン層によって第２転送制御電極４２が形成され、第２ポリシリコン層によって第１転送制御電極４１が形成される。
【０１０５】
個々の転送制御段４０ａは、１つのポテンシャル・バリア領域２０Ｂと、その上方の第１転送制御電極４１と、１つのポテンシャル・ウェル領域２０Ｗと、その上方の第２転送制御電極４２とによって構成される。
【０１０６】
第１転送制御電極４１と第２転送制御電極４２とは共通結線され、制御信号φＬＭの供給を受ける。制御信号φＬＭのレベルを制御してポテンシャル・バリア領域２０Ｂの電位を高くすることにより、垂直電荷転送素子２０から転送制御段４０ａへ電荷を転送することが可能になる。制御信号φＬＭのレベルを制御してポテンシャル・ウェル領域２０Ｗの電位を低くすることにより、転送制御段４０ａから水平電荷転送素子４５へ電荷を転送することができる。
【０１０７】
転送制御段４０ａから水平電荷転送素子４５への電荷転送については、後に図９（Ａ）および図９（Ｂ）を参照しつつ詳述する。
【０１０８】
図５に示すように、水平電荷転送素子４０は、光電変換素子行方向に帯状に延在する１本の水平電荷転送チャネル４１と、この水平電荷転送チャネル４１上に形成された多数個の第１〜第２水平転送電極４２〜４３とを有する。
【０１０９】
図６（Ａ）および図６（Ｂ）に示すように、水平電荷転送チャネル４６は、ｎ型不純物添加領域（ｎ型チャネル）４６ａの上にｐ- 型不純物添加領域４６ｂが形成されているポテンシャル・バリア領域４６Ｂと、ｎ型不純物添加領域（ｎ型チャネル）４６ａのみによって構成されているポテンシャル・ウェル領域４６Ｗとを有する。いずれの領域４６Ｂ、４６Ｗも、電荷転送チャネルとしての導電型はｎ型である。
【０１１０】
ポテンシャル・バリア領域４６Ｂは、光電変換素子行方向に帯状に延在する１つの第１バリア領域４６Ｂ１と、第１バリア領域４６Ｂ１から一定の間隔で分岐して光電変換素子列方向に帯状に延在する多数の第２バリア領域４６Ｂ２とを含む。１つの第２バリア領域４６Ｂ２とその下流の第２バリア領域４６Ｂ２との間に、これらに隣接する１つのポテンシャル・ウェル領域４６Ｗが形成されている。最も下流の第２バリア領域４６Ｂ２の下流側にも、１つのポテンシャル・ウェル領域４６Ｗが形成されている。
【０１１１】
第１バリア領域４６Ｂ１は、転送制御段４０ａと水平電荷転送素子４５内のポテンシャル・ウェル領域４６Ｗとを分離する。第２バリア領域４６Ｂ２の各々は、水平電荷転送素子４５内でポテンシャル・ウェル領域４６Ｗ同士を分離する。
【０１１２】
個々の第１水平転送電極４７は、１つの第２バリア領域４６Ｂ２と、この第２バリア領域４６Ｂ２に続く第１バリア領域４６Ｂ１とを覆う。第１水平転送電極４７は、平面視上、逆Ｌ字状を呈する（図５参照）。
【０１１３】
個々の第２水平転送電極４８は、１つのポテンシャル・ウェル領域４６Ｗを覆う。第２水平転送電極４８は、平面視上、矩形を呈する（図５参照）。
【０１１４】
これらの第１および第２水平転送電極４７、４８は、電気的絶縁膜２３を介して半導体基板１上に形成されている。例えば、第２ポリシリコン層によって第２水平転送電極４８が形成され、第３ポリシリコン層によって第１水平転送電極４７が形成される。
【０１１５】
１個の第１水平転送電極４７と、その下方のポテンシャル・バリア領域４６Ｂと、１個の第２水平転送電極４８と、その下方のポテンシャル・ウェル領域４６Ｗとは、１つの水平電荷転送段４５ａまたは補助水平電荷転送段４５ｂを構成する。１つの水平電荷転送段４５ａは、唯１つのポテンシャル・バリア領域と唯１つのポテンシャル・ウェル領域とを有する。
【０１１６】
水平電荷転送段４５ａは、１本の垂直電荷転送チャネル２０ａに１つずつ対応しながら一列に形成されている。補助水平電荷転送段４５ｂは、図５での最も左の垂直電荷転送チャネル２０ａに対応する水平電荷転送段４０ａの下流側（後述する出力部６０側を意味する。）に、計３つ形成されている。
【０１１７】
１つの水平電荷転送段または補助水平電荷転送段を構成する第１および第２水平転送電極４７、４８は共通結線され、水平駆動信号φＨ１、φＨ２またはφＨ３の供給を受ける。
【０１１８】
転送制御段４０ａから水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭならびに水平駆動信号φＨ１、φＨ２またはφＨ３のレベルが例えば次のように制御される。すなわち、水平電荷転送段４５ａにおけるポテンシャル・バリア領域４６Ｂの電位が、転送制御段４０ａにおけるポテンシャル・ウェル領域２０Ｗの電位よりも相対的に高くなるように制御される。転送制御段４０ａから水平電荷転送素子４５へ電荷を転送することが可能になる。転送制御段４０ａから水平電荷転送素子４５への電荷転送の原理については、後に図９（Ａ）および図９（Ｂ）を参照しつつ詳述する。
【０１１９】
水平電荷転送素子４５内で電荷を転送する際には、水平駆動信号φＨ１〜φＨ８のレベルが例えば次のように制御される。すなわち、電荷が分布している水平電荷転送段４０ａにおけるポテンシャル・ウェル領域２０Ｗの電位が、その下流の水平電荷転送段４０ａにおけるポテンシャル・バリア領域４６Ｂの電位よりも相対的に低くなるように制御される。
【０１２０】
なお、図６（Ｂ）に示すように、各垂直電荷転送チャネル２０ａの平面視上の周囲には、水平電荷転送チャネル４６との隣接箇所を除いて、チャネルストップ２２が配置されている。図６（Ａ）および図６（Ｂ）に示すように、水平電荷転送チャネル４６における光電変換素子列方向（ただし、垂直電荷転送チャネル２０ａから離れる側）の外周部にも、光電変換素子行方向に延在するようにしてチャネルストップ２２が配置されている。
【０１２１】
以上説明した構成を有するＣＣＤイメージセンサ１０ａは、駆動回路６５（図１参照）から供給される駆動信号および制御信号に従って駆動する。
【０１２２】
図４には、垂直電荷転送素子２０の各々を８相の垂直駆動信号φＶ１〜φＶ８によって駆動させる際の配線例を付記してある。図５には、水平電荷転送素子４５を８相の水平駆動信号φＨ１〜φＨ８によって駆動させる際の配線例を付記してある。図４および図５には、ＣＣＤラインメモリ部４０を制御信号φＬＭによって駆動させる際の配線例も付記してある。
【０１２３】
図４に示すように、第１〜第２垂直転送電極３１〜３２の各々と第１〜第３補助転送電極３３〜３５とが８つのグループに分けられ、グループ毎に異なる垂直駆動信号φＶ１〜φＶ８が供給される。１つのグループは、７本おきに選択された第１垂直転送電極３１、第２垂直転送電極３２、第１補助転送電極３３、第２補助転送電極３４または第３補助転送電極３５によって構成される。制御信号φＬＭは、第１〜第２転送制御電極４１〜４２の各々に供給される。
【０１２４】
図５に示すように、水平電荷転送段および補助水平電荷転送段の各々が８つのグループに分けられ、グループ毎に異なる水平駆動信号φＨ１〜φＨ８が供給される。１つのグループは、７つおきに選択された水平電荷転送段によって構成される。
【０１２５】
水平電荷転送素子４５においては、図５での最も左の垂直電荷転送チャネル２０ａに対応する水平電荷転送段を基点にして、各水平電荷転送段が８つのグループに分けられている。これらのグループを順番に第１グループ〜第８グループと呼ぶものとすると、第１グループに水平駆動信号φＨ１が供給され、第２グループに水平駆動信号φＨ２が供給され、以下同様にして、第８グループに水平駆動信号φＨ８が供給される。
【０１２６】
最も下流の補助水平電荷転送段には水平駆動信号φＨ６が供給され、下流から２番目の補助水平電荷転送段には水平駆動信号φＨ７が供給される。最も上流の補助水平電荷転送段（下流から３番目の補助水平電荷転送段）には水平駆動信号φＨ８が供給される。
【０１２７】
なお、本明細書においては、駆動信号を供給する電圧供給線に接続された後の水平電荷転送素子における水平転送電極の数を、以下の約束の下に数えるものとする。
【０１２８】
すなわち、互いに隣接し、かつ同一の電圧供給配線に接続されている２または３個以上の水平転送電極は、これらをまとめて１個として数えるものとする。この約束の下では、互いに隣接してはいるが、互いに異なる電圧供給線に接続されている２個の水平転送電極の数は、２個である。また、同一の電圧供給配線に接続されてはいるが、互いに離隔している２個の水平転送電極の数も２個である。
【０１２９】
上記の約束事は、次の場合にも適用するものとする。すなわち、複数の第１電荷転送チャネル領域（例えば、複数本の垂直電荷転送チャネル２０ａそれぞれにおける下流側端部）と、これらの第１電荷転送チャネル領域の各々に電気的に接続される第２電荷転送チャネルを含む電荷転送素子（例えば水平電荷転送素子４５）とを備えた電荷転送装置であって、第２電荷転送チャネル上に電気的絶縁膜を介して形成された複数個の転送電極を有し、これらの転送電極の各々が所定の電圧供給配線に接続されている電荷転送装置における転送電極の数を数える際にも適用するものとする。また、ＣＣＤラインメモリ部における転送制御電極の数を数える際にも適用するものとする。
【０１３０】
上記の約束事に従えば、図５に示した水平電荷転送素子４５は、１水平電荷転送段４５ａ当たり、および１補助水平電荷転送段４５ｂ当たり、１個の水平転送電極を有する。水平電荷転送素子４５は、光電変換素子行方向に連続する８個の水平転送電極を１群とする複数群の水平転送電極を有する。１つの群を構成する８個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。８個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。
【０１３１】
ＣＣＤ撮像システム１００（図１参照）においては、撮像モードに応じて、所定波形の駆動信号φＶ１〜φＶ８、制御信号φＬＭおよびφＨ１〜φＨ８が駆動回路６５からＣＣＤイメージセンサ１０に供給される。垂直電荷転送素子２０の各々、ＣＣＤラインメモリ部４０および水平電荷転送素子４５は、ＣＣＤ撮像システム１００の撮像モードに応じた所定の動作を行う。
【０１３２】
以下、ＣＣＤ撮像システム１００の撮像モードがモニターモードのときの各垂直電荷転送素子２０、ＣＣＤラインメモリ部４０および水平電荷転送素子４５の動作の一例について説明する。
【０１３３】
ＣＣＤ撮像システム１００の撮像モードがモニターモードのときには、例えば１／２間引き走査が行われる。さらに、各垂直電荷転送素子２０内で電荷の垂直加算が行われ、水平電荷転送素子４５内で電荷の水平加算が行われる。
【０１３４】
１／２間引き走査の際には、全光電変換素子行のうちの１／２の光電変換素子行、例えば１行おきの光電変換素子行から各垂直電荷転送素子２０へ電荷が読み出される。例えば垂直駆動信号φＶ５およびφＶ１に読出パルスが重畳される。垂直駆動信号φＶ７およびφＶ３に読出パルスを重畳するようにしてもよい。
【０１３５】
各垂直電荷転送素子２０内で電荷の垂直加算を行うために、以下に述べるように、読出パルスは異なるタイミングで垂直駆動信号φＶ５と垂直駆動信号φＶ１とに重畳される。
【０１３６】
まず、垂直駆動信号φＶ５に第１の読出パルスが重畳される。これにより、垂直駆動信号φＶ５が印加される転送電極３１に近接する４行目毎の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０１３７】
次いで、これらの電荷が４垂直電荷転送段（２行）分下流側に転送され、垂直駆動信号φＶ１が供給される垂直電荷転送段の各々に分布する。
【０１３８】
この後、垂直駆動信号φＶ１に第２の読出パルスが重畳され、垂直駆動信号φＶ１が印加される転送電極３１に近接する４行目毎の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０１３９】
第２の読出パルスによって読み出された電荷は、垂直駆動信号φＶ１が供給される垂直電荷転送段の各々において、第１の読出パルスによって既に読み出されている電荷に加算（混合）される。
【０１４０】
各垂直電荷転送素子２０内で加算（垂直加算）された電荷の各々は、その後さらに下流へ転送されて、ＣＣＤラインメモリ部４０を構成する転送制御段４０ａに達する。
【０１４１】
図７に示すように、水平電荷転送素子４５内で電荷の水平加算を行うために、各垂直電荷転送チャネル２０ａが例えば第１グループＧｐ１と第２グループＧｐ２の計２つのグループに分けられる。グループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０１４２】
第１グループＧｐ１は、水平駆動信号φＨ１〜φＨ４が供給される各水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。第２グループＧｐ２は、水平駆動信号φＨ５〜φＨ８が供給される各水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。第１グループＧｐ１および第２グループＧｐ２の各々は、光電変換素子行方向に隣る４つの垂直電荷転送チャネル２０ａによって構成されるサブグループＳｇを所定個ずつ含む。図７には、第１グループＧｐ１および第２グループＧｐ２それぞれについて、２つのサブグループＳｇ１、Ｓｇ２が示されている。
【０１４３】
なお、図７に示した構成要素は全て図５に示されているので、各構成要素には図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４４】
サブグループＳｇの各々は、図３に示した第１〜第４色フィルタ列ＦＣ１〜ＦＣ４それぞれの下方に配置されている計４つの光電変換素子列に対応する計４本の垂直電荷転送チャネル２０ａによって構成される。
【０１４５】
以下、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送した後に、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送して、水平電荷転送素子４５内で電荷の水平加算を行う方法について、図８、図９（Ａ）、図９（Ｂ）、図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）、図１２（Ａ）、図１２（Ｂ）、図１３（Ａ）、図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）、図１５（Ａ）および図１５（Ｂ）を参照しつつ説明する。
【０１４６】
以下の説明においては、個々の垂直電荷転送チャネル２０ａを介して転送される電荷を、この垂直電荷転送チャネル２０ａに対応する光電変換素子１５の上方に配置されている色フィルタの色に応じて、「電荷ｇ１」、「電荷ｒ」、「電荷ｇ２」、「電荷ｂ」と称する。１つのサブグループＳｇを構成する４本の垂直電荷転送チャネル２０ａの各々は、図７での左側から順番に、電荷ｇ１、電荷ｒ、電荷ｇ２、電荷ｂを転送する。
【０１４７】
図８は、水平電荷転送素子４５内で電荷を水平加算する場合の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示す。
【０１４８】
図９（Ａ）および図９（Ｂ）は、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際の原理を模式的に示す。
【０１４９】
図１０（Ａ）〜図１０（Ｂ）は、図８に示した時刻ｔ１〜ｔ２での電荷の分布の様子を模式的に示す。
【０１５０】
図１１（Ａ）〜図１１（Ｂ）は、図８に示した時刻ｔ３〜ｔ４での電荷の分布の様子を模式的に示す。
【０１５１】
図１２（Ａ）〜図１２（Ｂ）は、図８に示した時刻ｔ５〜ｔ６での電荷の分布の様子を模式的に示す。
【０１５２】
図１３（Ａ）〜図１３（Ｂ）は、図８に示した時刻ｔ７〜ｔ８での電荷の分布の様子を模式的に示す。
【０１５３】
図１４（Ａ）〜図１４（Ｂ）は、図８に示した時刻ｔ９〜ｔ１０での電荷の分布の様子を模式的に示す。
【０１５４】
図１５（Ａ）〜図１５（Ｂ）は、図８に示した時刻ｔ１１〜ｔ１２での電荷の分布の様子を模式的に示す。
【０１５５】
なお、図１０（Ａ）〜図１５（Ｂ）に示した構成要素は全て図７に示されているので、各構成要素には図７で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１５６】
図８に示すように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する前の段階の時刻ｔ０では、水平駆動信号φＨ１〜φＨ４がローレベルＬ（例えば０Ｖ）にあり、水平駆動信号φＨ５〜φＨ８および制御信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にある。
【０１５７】
図９（Ａ）に示すように、水平駆動信号φＨｎ（ｎは１〜８のうちの任意の整数を表す。以下同じ。）がローレベルＬのとき、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位は、制御信号φＬＭがハイレベルＨにあるかローレベルＬにあるかに拘わらず、第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より低い。したがって、水平駆動信号φＨｎがローレベルＬにあると、電荷ＱはＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送されることなく、ＣＣＤラインメモリ部４０に留まる。
【０１５８】
一方、図９（Ｂ）に示すように、水平駆動信号φＨｎがハイレベルＨのとき、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位は、制御信号φＬＭがハイレベルＨのときの第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より低い。したがって、水平駆動信号φＨｎがハイレベルＨにあったとしても、制御信号φＬＭがハイレベルＨにあると、電荷ＱはＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送されることなく、ＣＣＤラインメモリ部４０に留まる。
【０１５９】
したがって、図８に示した時刻ｔ０においては、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送されない。
【０１６０】
図８に示した時刻ｔ１におけるように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭをハイレベルＨからローレベルＬ（例えば０Ｖ）にする。水平駆動信号φＨ１〜φＨ４をローレベルＬにし、水平駆動信号φＨ５〜φＨ８をハイレベルＨにする。
【０１６１】
図９（Ｂ）に示したように、水平駆動信号φＨｎがハイレベルＨにあり、かつ、制御信号φＬＭがローハイレベルＬにあると、第１水平転送電極４７の下での水平電荷転送チャネル４６（ポテンシャル・バリア領域）の電位が第２転送制御電極４２の下での垂直電荷転送チャネル２０ａ（第２領域）の電位より高くなる。したがって、電荷ＱがＣＣＤラインメモリ部４０から水平電荷転送素子４５へ転送される。
【０１６２】
図１０（Ａ）に示すように、図８に示した時刻ｔ１では、水平駆動信号φＨ５〜φＨ８が供給されている各水平電荷転送段に、ＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から電荷ｇ１、ｒ、ｇ２またはｂが水平電荷転送素子４５へ転送される。水平駆動信号φＨ１〜φＨ４が供給されている水平電荷転送段の各々へは、ＣＣＤラインメモリ部４０から電荷が転送されない。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へは、電荷が転送されない。
【０１６３】
次いで、制御信号φＬＭがローレベルＬからハイレベルＨに転じ、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図８の時刻ｔ２におけるように、水平駆動信号φＨ４をローレベルＬからハイレベルＨにすると共に、水平駆動信号φＨ５をハイレベルＨからローレベルＬにする。水平駆動信号φＨ５が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ４が供給されている水平電荷転送段へ転送される。水平駆動信号φＨ５が供給されている水平電荷転送段が空になる。
【０１６４】
図１０（Ｂ）は、図８に示した時刻ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１０（Ａ）に示した時刻ｔ１での状態から、水平電荷転送素子４５内の電荷ｇ１の各々が１水平電荷転送段分だけ下流側に転送されている。
【０１６５】
次に、図８の時刻ｔ３におけるように、水平駆動信号φＨ４をハイレベルＨからローレベルＬにすると共に、水平駆動信号φＨ３をローレベルＬからハイレベルＨにする。また、水平駆動信号φＨ５をローレベルＬからハイレベルＨにし、水平駆動信号φＨ６をハイレベルＨからローレベルＬにする。
【０１６６】
水平駆動信号φＨ４またはφＨ６が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ３またはφＨ５が供給されている水平電荷転送段へ転送される。
【０１６７】
このように、下流側の電荷から徐々に転送してゆくアコーディオン転送を、１つのサブグループＳｇから転送された４つの電荷単位で行う。このアコーディオン転送では、ある時期までは下流側の電荷と最上流の電荷との間隔が徐々に拡がる。その後は、後述するように、最下流の電荷の転送を止めて上流側の電荷のみを徐々に下流側へ転送する。最下流の電荷と上流側の電荷との間隔が徐々に狭まる。電荷の分布域を下流側に拡げる動作と、電荷の分布域の上流端を下流側に移動させる動作とが、所望回数ずつ行われる。
【０１６８】
図１１（Ａ）は、図８に示した時刻ｔ３での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１０（Ｂ）に示した時刻ｔ２での状態から、水平電荷転送素子４５内の電荷ｇ１およびｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１６９】
次いで、図８の時刻ｔ４におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７０】
図１１（Ｂ）は、図８に示した時刻ｔ４での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１１（Ａ）に示した時刻ｔ３での状態から、水平電荷転送素子４５内の電荷ｇ１、ｒおよびｇ２の各々が１水平電荷転送段分だけ下流側に転送されている。電荷が最も広範囲に亘って分布し、４種類の電荷ｇ１、ｒ、ｇ２、ｂの各々が１つおきの水平電荷転送段に分布している。この状態では、４種類の電荷を互いに同期させて転送することができる。
【０１７１】
次に、図８の時刻ｔ５におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７２】
図１２（Ａ）は、図８に示した時刻ｔ５での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１１（Ｂ）に示した時刻ｔ４での状態から、水平電荷転送素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が１水平電荷転送段分だけ下流側に転送されている。水平電荷転送素子４５内の電荷ｇ１の各々が、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａに対応する水平電荷転送段に分布する。この後、１つのサブグループＳｇから転送された４つの電荷単位で、最下流の電荷ｇ１の転送を停止したまま上流側の電荷を徐々に下流側に転送して、電荷の分布幅を狭くする。
【０１７３】
図８の時刻ｔ６におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７４】
図１２（Ｂ）は、図８に示した時刻ｔ６での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１２（Ａ）に示した時刻ｔ５での状態から、水平電荷転送素子４５内の電荷ｒ、ｇ２およびｂの各々が、１水平電荷転送段分だけ下流側に転送されている。
【０１７５】
次に、図８の時刻ｔ７におけるように、水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。また、水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。水平駆動信号φＨ４、φＨ６が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７６】
図１３（Ａ）は、図８に示した時刻ｔ７での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１２（Ｂ）に示した時刻ｔ６での状態から、水平電荷転送素子４５内の電荷ｇ２およびｂの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１７７】
次いで、図８の時刻ｔ８におけるように、水平駆動信号φＨ４をハイレベルＨとし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ５が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１７８】
図１３（Ｂ）は、図８に示した時刻ｔ８での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１３（Ａ）に示した時刻ｔ７での状態から、水平電荷転送素子４５内の電荷ｂの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１７９】
図１３（Ｂ）に示すように、水平電荷転送素子４５内の電荷ｇ１、ｒ、ｇ２およびｂの各々が、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段、すなわち水平駆動信号φＨ１〜φＨ４が供給される水平電荷転送段に分布する。第１グループＧｐ１の各垂直電荷転送チャネル２０ａに対応する転送制御段の各々には、未だ水平電荷転送素子４５へ転送されていない電荷が留まっている。
【０１８０】
次に、図８の時刻ｔ９におけるように、制御信号φＬＭがハイレベルＨからローレベルＬになる。水平駆動信号φＨ１〜φＨ４はそれぞれハイレベルＨにあり、水平駆動信号φＨ５〜φＨ８はそれぞれローレベルＬにある。このため、水平駆動信号φＨ１〜φＨ４が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から電荷ｇ１、ｒ、ｇ２またはｂが水平電荷転送素子４５へ転送される。
【０１８１】
図１４（Ａ）は、図８に示した時刻ｔ９での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平電荷転送素子４５内において電荷ｇ１同士、電荷ｒ同士、電荷ｇ２同士および電荷ｂ同士が加算（混合）される。以下、本明細書においては、互いに加算（混合）された２つの電荷ｇ１、２つの電荷ｒ、２つの電荷ｇ２および２つの電荷ｂを、それぞれ、「電荷ｇ１−ｇ１」、「電荷ｒ−ｒ」、「電荷ｇ２−ｇ２」または「電荷ｂ−ｂ」と表記する。
【０１８２】
次いで、制御信号φＬＭがローレベルＬからハイレベルＨへ転じ、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。引き続き、図８の時刻ｔ１０におけるように、水平駆動信号φＨ１をローレベルＬにし、水平駆動信号φＨ８をハイレベルＨにする。水平駆動信号φＨ２、φＨ３、φＨ４はハイレベルＨのままとし、水平駆動信号φＨ５、φＨ６、φＨ７はローレベルＬのままとする。水平駆動信号φＨ１が供給される水平電荷転送段に分布していた各電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０１８３】
図１４（Ｂ）は、図８に示した時刻ｔ１０での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ａ）に示した時刻ｔ９での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１の各々が１水平電荷転送段分だけ下流側に転送されている。最も下流の電荷ｇ１−ｇ１は、最も上流の補助水平電荷転送段に分布する。
【０１８４】
次に、図８の時刻ｔ１１におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ８が供給される補助水平電荷転送段または水平電荷転送段に分布していた各電荷が、それぞれ１補助水平電荷転送段分または１水平電荷転送段分、下流側へ転送される。
【０１８５】
図１５（Ａ）は、図８に示した時刻ｔ１１での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０１８６】
次いで、図８の時刻ｔ１２におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。また、水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。水平駆動信号φＨ１、φＨ３、φＨ７が供給される補助水平電荷転送段または水平電荷転送段に分布していた各電荷が、それぞれ１補助水平電荷転送段分または１水平電荷転送段分、下流側へ転送される。アコーディオン転送を終了する。
【０１８７】
図１５（Ｂ）は、図８に示した時刻ｔ１２での各電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの分布状態を示す。図１４（Ｂ）に示した時刻ｔ１０での状態から、水平電荷転送素子４５内の電荷ｇ１−ｇ１の各々が１補助水平電荷転送段分または１水平電荷転送段分だけ下流側に転送され、電荷ｒ−ｒの各々が１補助水平電荷転送段分または１水平電荷転送段分だけ下流側に転送され、電荷ｇ２−ｇ２の各々が１水平電荷転送段分だけ下流側に転送される。
【０１８８】
その結果、水平電荷転送素子４５内においては、最も下流の補助水平電荷転送段から上流に向かって１補助水平電荷転送段または１水平電荷転送段おきに、電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂがこの順番で繰返し分布する。
【０１８９】
この後、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７が組になって、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８が組になって、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相は、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆になる。
【０１９０】
その結果、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々が互いに同期しつつ出力部６０へ向けて転送される。
【０１９１】
以上のようにラインメモリ部４０および水平電荷転送素子４５を制御することにより、水平電荷転送素子４５内で所望の電荷同士を加算（水平加算）することができる。
【０１９２】
出力部６０は、水平電荷転送素子４５から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が画像を表示する。
【０１９３】
第１の実施例によるＣＣＤイメージセンサ１０ａを備えたＣＣＤ撮像システム１００は、上述のようにして電荷の垂直加算および水平加算を行って、モニター表示を行うことができる。動画をモニター表示することもできるし、静止画をモニター表示することも可能である。また、電荷の水平加算のみを行うことも可能である。
【０１９４】
電荷を垂直加算および水平加算して画像データを得るので、電荷の垂直加算のみを行って画像データを得た場合に比べて、より良好な再生画像を得ることが容易になる。
【０１９５】
また、水平電荷転送素子４５における水平電荷転送段の数が１垂直電荷転送チャネルに対して１つで済むことから、次の利点が得られる。
【０１９６】
すなわち、１垂直電荷転送チャネルに対して２つの水平電荷転送段を設けている従来の水平電荷転送素子に比べて、同じデータレートの下での１水平読出期間の長さがほぼ１／２に短縮される。これに伴って、モニター表示の際のフレーム数をほぼ２倍に高めることができ、より自然なモニター表示を行うことが容易になる。従来と同じフレーム数でモニター表示を行った場合には、データレートがほぼ１／２になることから、水平電荷転送素子の駆動周波数をほぼ１／２に低減させることができる。その結果、ＣＣＤ撮像システムにおける主な電力消費源である水平電荷転送素子の駆動電力をほぼ１／２に削減することができる。
【０１９７】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えばインターレース走査の下に各垂直電荷転送素子２０が駆動される。１つの光電変換素子行から各垂直電荷転送素子２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部４０まで転送される。電荷の垂直加算は行われない。
【０１９８】
静止画記録モードの際にも、各垂直電荷転送チャネル２０ａが例えば２つのグループに分けられる。そして、これらのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０１９９】
例えば各垂直電荷転送チャネル２０ａを２つのグループに分けた場合、一方のグループは、光電変換素子列を偶数列と奇数列とに分けたときの偶数列に対応する各垂直電荷転送チャネル２０ａによって構成される。他方のグループは、奇数列に対応する各垂直電荷転送チャネル２０ａによって構成される。
【０２００】
まず、一方のグループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷が転送される。これらの電荷を水平電荷転送素子４５から出力部６０へ転送し終えた後に、他方のグループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷が転送され、さらに、出力部６０へ転送される。
【０２０１】
ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送は、図９を用いて既に説明した原理に従って行われる。
【０２０２】
水平電荷転送素子４５内での電荷転送の際には、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７が組になって、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８が組になって、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相は、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆になる。
【０２０３】
その結果、水平電荷転送素子４５内の各電荷が互いに同期しつつ出力部６０へ向けて転送される。
【０２０４】
出力部６０は、水平電荷転送素子４５から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して静止画の画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。
【０２０５】
その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が静止画を表示する。あるいは、画像データ出力部７５から記録部８２へ画像データが供給され、例えばメモリカード等の記録媒体に静止画の画像データが記録される。ＣＣＤ撮像システム１００は、全ての光電変換素子１５それぞれに蓄積された電荷に基づいて、静止画の画像データを生成する。勿論、静止画記録モードの際に電荷の垂直加算または水平加算を行うことも可能である。
【０２０６】
制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形を図８に示した波形にすると、上述のように、水平電荷転送素子４５内で電荷ｇ１同士、電荷ｒ同士、電荷ｇ２同士および電荷ｂ同士が加算（混合）される。
【０２０７】
制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形を選択することにより、以下に述べるように、水平電荷転送素子４５内で電荷ｒ同士および電荷ｂ同士を加算（混合）し、更に、電荷ｇ１と電荷ｇ２とを加算（混合）することができる。
【０２０８】
図１６は、水平電荷転送素子４５内で電荷ｇ１と電荷ｇ２とを加算（混合）し、さらに、電荷ｒ同士および電荷ｂ同士をそれぞれ加算（混合）することができる制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示す。
【０２０９】
図１７は、各垂直電荷転送チャネル２０ａのグループ分けの仕様を示す。
【０２１０】
図１８（Ａ）および図１８（Ｂ）は、図１６に示した時刻Ｔ１、Ｔ２での電荷の分布の様子を模式的に示す。
【０２１１】
図１９（Ａ）および図１９（Ｂ）は、図１６に示した時刻Ｔ３、Ｔ５での電荷の分布の様子を模式的に示す。
【０２１２】
図２０（Ａ）および図２０（Ｂ）は、図１６に示した時刻Ｔ７、Ｔ１０での電荷の分布の様子を模式的に示す。
【０２１３】
なお、図１７〜図２０（Ｂ）に示した構成要素は全て図５に示されているので、各構成要素には図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０２１４】
図１７に示すように、水平駆動信号φＨ１〜φＨ８の波形を図１６に示す波形にすることにより、各垂直電荷転送チャネル２０ａが第１グループＧｐ１および第２グループＧｐ２の計２つのグループに分けられる。これら２つのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。
【０２１５】
第１グループＧｐ１および第２グループＧｐ２のそれぞれは、光電変換素子行方向に所定のパターンで選択された４つの垂直電荷転送チャネル２０ａによって構成されるサブグループＳｇを所定個含む。図１７には、第１グループＧｐ１に含まれる３つのサブグループＳｇ１、Ｓｇ２、Ｓｇ３と、第２グループＧｐ２含まれる２つのサブグループＳｇ１、ｇ２とが示されている。
【０２１６】
第１グループＧｐ１中のサブグループＳｇの各々は、図１７での左から数えて（１＋８ｙ）（ｙは０以上の整数を表す。以下同じ。）番目に当たる垂直電荷転送チャネル２０ａと、この垂直電荷転送チャネル２０ａから右側へ数えて１、３、４番目に当たる各垂直電荷転送チャネル２０ａとによって構成される。これらの垂直電荷転送チャネル２０ａは、左のものから順番に、電荷ｇ１、電荷ｒ、電荷ｂ、電荷ｇ１を転送する。
【０２１７】
第２グループＧｐ２中のサブグループＳｇの各々は、図１７での左から数えて（３＋８ｙ）番目に当たる垂直電荷転送チャネル２０ａと、この垂直電荷転送チャネル２０ａから右側へ数えて３、４、５番目に当たる各垂直電荷転送チャネル２０ａとによって構成される。これらの垂直電荷転送チャネル２０ａは、左のものから順番に、電荷ｇ２、電荷ｒ、電荷ｇ２、電荷ｂを転送する。
【０２１８】
以下、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送した後に、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送して、水平電荷転送素子４５内で電荷の水平加算を行う方法について、具体的に説明する。
【０２１９】
図１６に示すように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する前の段階の時刻Ｔ０では、水平駆動信号φＨ１、φＨ２、φＨ４、φＨ５がローレベルＬ（例えば０Ｖ）にあり、水平駆動信号φＨ３、φＨ６、φＨ７、φＨ８および制御信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にある。したがって、図１６に示した時刻Ｔ０においては、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送されない。
【０２２０】
図１６に示した時刻Ｔ１におけるように、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷を転送する際には、制御信号φＬＭをローレベルＬにし、水平駆動信号φＨ３およびφＨ６〜φＨ８をそれぞれハイレベルＨにする。水平駆動信号φＨ１〜φＨ２およびφＨ４〜φＨ５は、それぞれローレベルＬにする。
【０２２１】
図１８（Ａ）に示すように、図１６に示した時刻Ｔ１では、水平駆動信号φＨ３、φＨ６〜φＨ８が供給されている各水平電荷転送段に、ＣＣＤラインメモリ部４０から電荷が転送される。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から電荷ｇ２、ｇ１またはｂが水平電荷転送素子４５へ転送される。第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へは、電荷が転送されない。
【０２２２】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ２におけるように、水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。水平駆動信号φＨ６が供給されている水平電荷転送段内の電荷が、水平駆動信号φＨ５が供給されている水平電荷転送段へ転送される。このとき、水平駆動信号φＨ１を、図１６においてハッチングを付して示したように、ローレベルＬからハイレベルＨに転じさせてもよい。
【０２２３】
図１８（Ｂ）は、図１６に示した時刻Ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１８（Ａ）に示した時刻Ｔ１での状態から、水平電荷転送素子４５内の電荷ｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０２２４】
次に、図１６の時刻Ｔ３におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。また、水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０２２５】
図１９（Ａ）は、図１６に示した時刻Ｔ３での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。図１８（Ｂ）に示した時刻Ｔ２での状態から、水平電荷転送素子４５内の電荷ｇ２およびｒの各々が１水平電荷転送段分だけ下流側に転送されている。
【０２２６】
次いで、図１６の時刻Ｔ４におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。水平駆動信号φＨ５をハイレベルＨにし、水平駆動信号φＨ６をローレベルＬにする。また、水平駆動信号φＨ７をハイレベルＨにし、水平駆動信号φＨ８をローレベルＬにする。水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。
【０２２７】
その結果、水平電荷転送素子４５内の電荷ｇ２の各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。第１グループＧｐ１の各垂直電荷転送チャネル２０ａに対応する転送制御段の各々には、未だ水平電荷転送素子４５へ転送されていない電荷が留まっている。
【０２２８】
次に、図１６の時刻Ｔ５におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ１およびφＨ５は、ハイレベルＨにあり、水平駆動信号φＨ２〜φＨ４、φＨ６〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ１、φＨ５が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２２９】
図１９（Ｂ）は、図１６に示した時刻Ｔ５での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｇ１を転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ１、φＨ５が供給されている水平電荷転送段の各々へ、電荷ｇ１が転送される。その結果、水平電荷転送素子４５内において、電荷ｇ１と電荷ｇ２とが加算（混合）される。以下、本明細書においては、互いに加算（混合）された電荷ｒ１と電荷ｒ２とを、「電荷ｒ１−ｒ２」と表記する。
【０２３０】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ６におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。
【０２３１】
水平駆動信号φＨ１、φＨ３、φＨ５、φＨ７が供給されている水平電荷転送段内の電荷が、それぞれ１水平電荷転送段分、下流側へ転送される。最も下流の電荷ｒ１−ｒ２は、最も上流の補助水平電荷転送段に達する。
【０２３２】
その結果、水平電荷転送素子４５内の電荷ｒの各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｒを転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。
【０２３３】
次に、図１６の時刻Ｔ７におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ２はハイレベルＨにあり、水平駆動信号φＨ１、φＨ３〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ２が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２３４】
図２０（Ａ）は、図１６に示した時刻Ｔ７での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｒを転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ２が供給されている水平電荷転送段の各々へ、電荷ｒが転送される。
【０２３５】
その結果、水平電荷転送素子４５内において、２つの電荷ｒ同士が加算（混合）される。一方の電荷ｒは、第２グループＧｐ２に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものであり、他方の電荷ｒは、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものである。
【０２３６】
次いで、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部４０から水平電荷転送素子４５への電荷の転送を禁止する。その後、図１６の時刻Ｔ８におけるように、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３、φＨ５、φＨ７をハイレベルＨにする。水平駆動信号φＨ４、φＨ４、φＨ６、φＨ８はローレベルＬにある。
【０２３７】
水平駆動信号φＨ２、φＨ４、φＨ６、φＨ８が供給される水平電荷転送段または補助水平電荷転送段に分布していた電荷の各々が、それぞれ１水平電荷転送段分または１補助水平電荷転送段分、下流側に転送される。すなわち、水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分または１補助水平電荷転送段分だけ下流側に転送される。
【０２３８】
次に、図１６の時刻Ｔ９におけるように、水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ５をローレベルＬにする。水平駆動信号φＨ６をハイレベルＨにし、水平駆動信号φＨ７をローレベルＬにする。また、水平駆動信号φＨ８をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。
【０２３９】
水平駆動信号φＨ１、φＨ３、φＨ５、φＨ７が供給される水平電荷転送段または補助水平電荷転送段に分布していた電荷の各々が、それぞれ１水平電荷転送段分または１補助水平電荷転送段分、下流側に転送される。すなわち、水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒおよびｂの各々が、１水平電荷転送段分または１補助水平電荷転送段分だけ下流側に転送される。
【０２４０】
その結果、水平電荷転送素子４５内の電荷ｂの各々は、第１グループＧｐ１の垂直電荷転送チャネル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネル２０ａの各々に対応する水平電荷転送段に分布する。
【０２４１】
次に、図１６の時刻Ｔ１０におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ４はハイレベルＨにあり、水平駆動信号φＨ１〜φＨ３、φＨ５〜φＨ８はローレベルＬにある。このため、水平駆動信号φＨ４が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部４０から電荷が転送される。
【０２４２】
図２０（Ｂ）は、図１６に示した時刻Ｔ１０での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａのうちで電荷ｂを転送する垂直電荷転送チャネル２０ａの各々から、水平駆動信号φＨ４が供給されている水平電荷転送段の各々へ、電荷ｂが転送される。
【０２４３】
その結果、水平電荷転送素子４５内において、２つの電荷ｂ同士が加算（混合）される。一方の電荷ｂは、第２グループＧｐ２に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものであり、他方の電荷ｂは、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａを介して水平電荷転送素子４５へ転送されてきたものである。
【０２４４】
水平電荷転送素子４５内においては、最も下流の補助水平電荷転送段から上流に向かって１補助水平電荷転送段または１水平電荷転送段おきに、電荷ｇ１−ｇ２、ｒ−ｒ、ｇ１−ｇ２およびｂ−ｂがこの順番で繰返し分布する。
【０２４５】
この後、図１６に示すように、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７を１組にして、同じ位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。また、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８を１組にして、同じ位相の下にハイレベルＨからローレベルＬへ、また、ローレベルＬからハイレベルＨへと繰返しそのレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３、φＨ５およびφＨ７の位相を、水平駆動信号φＨ２、φＨ４、φＨ６およびφＨ８の位相と逆にする。
【０２４６】
その結果、水平電荷転送素子４５内の電荷ｇ１−ｇ１、ｒ−ｒ、ｇ２−ｇ２およびｂ−ｂの各々が、互いに同期しつつ出力部６０へ向けて転送される。
【０２４７】
このようにしてラインメモリ部４０および水平電荷転送素子４５とを制御することにより、水平電荷転送素子４５内で電荷ｇ１と電荷ｇ２とを加算（水平加算）し、更に電荷ｒ同士および電荷ｂ同士をそれぞれ加算（水平加算）することができる。このような水平加算を行うと、図８に示したタイミングチャートに従って電荷を水平加算した場合に得られる利点と同様の利点が得られる他、更に、下記(1) 〜(3) の利点が得られる。
(1) 光電変換素子行方向に最も近接する同種の電荷が水平加算されるので、光電変換素子行方向のＭＴＦ（モジュレーション・トランスファー・ファンクション：変調度）が加算（平均化）によって低下するのを最小限に抑えることができる。
【０２４８】
すなわち、モニター表示される画像の解像度が水平加算に起因して低下するのを、最小限に抑えることができる。
【０２４９】
なお、図３に示した色フィルタアレイ５５についての説明の中で述べたように、第１色フィルタ列ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。したがって、電荷ｇ１と電荷ｇ２とは同種の電荷である。
(2) 上記(1) の利点が得られる結果として、高品質の再生画像を表示することが容易になる。
(3) 図１６から明らかなように、水平駆動信号φＨ３と水平駆動信号φＨ７とを同じ波形にすることができる。また、図１６においてハッチングを付したパルスを水平駆動信号φＨ１に加えれば、水平駆動信号φＨ１と水平駆動信号φＨ５とを同じ波形にすることができる。したがって、水平電荷転送素子４５の駆動に必要な水平駆動信号の種類数を８から６〜７にまで低減させることができる。
【０２５０】
これに伴って、水平電荷転送素子４５を駆動させるのに必要な電圧供給線（水平駆動信号供給線）の本数も６〜７にまで低減させることができる。
【０２５１】
その結果として、ＣＣＤイメージセンサ１０ａの作製に要する半導体チップを小型化できると共に、駆動回路６５（図１参照）の構成を簡素化化することができる。
【０２５２】
次に、図１に示したＣＣＤイメージセンサ１０に係る第２の実施例によるＣＣＤイメージセンサについて説明する。
【０２５３】
図２１は、第２の実施例によるＣＣＤイメージセンサ１０ｂにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子および出力部の平面配置を概略的に示す部分平面図である。
【０２５４】
図２１に示すように、ＣＣＤイメージセンサ１０ｂにおいては、多数個の光電変換素子１５が画素ずらし配置されている。この点で、ＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと大きく異なる。
【０２５５】
他に下記(1) 〜(7) の点でも、ＣＣＤイメージセンサ１０ｂはＣＣＤイメージセンサ１０ａと異なる。
(1) 各光電変換素子１５の平面視上の形状および各光電変換素子領域１６の平面視上の形状が、それぞれ八角形である。
(2) 個々の垂直電荷転送チャネル２０ａが、対応する光電変換素子列に沿って蛇行する領域を含んでいる。これに伴って、個々の垂直電荷転送素子２０も、対応する光電変換素子列に沿って蛇行する領域を含んでいる。
(3) 個々の光電変換素子１５の平面視上の右斜下の辺に沿って、読出ゲート用チャネル領域が１つずつ配置されている。
(4) 最も下流の第１垂直転送電極３１ａを除き、第１垂直転送電極３１ａの各々が、水平電荷転送素子４５側から数えて偶数番目の光電変換素子行とその直ぐ下流の奇数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も下流の第１垂直転送電極３１ａは、水平電荷転送素子４５側から数えて１番目の光電変換素子行の下流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(5) 最も上流の第２垂直転送電極３２ａを除き、第２垂直転送電極３２ａの各々が、水平電荷転送素子４５側から数えて奇数番目の光電変換素子行とその直ぐ下流の偶数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も上流の第２垂直転送電極３２ａは、最も上流の光電変換素子行の上流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(6) 個々の第１垂直転送電極３１ａは、この第１垂直転送電極３１ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成し、個々の第２垂直転送電極３２ａは、この第２垂直転送電極３２ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成する。
(7) 第１補助転送電極３３が、蛇行しつつ全体としては光電変換素子行方向に延在している。
【０２５６】
これらの相違点を除けば、図２１に示したＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと同様の構成を有する。
【０２５７】
このため、図２１に示した構成要素のうちで図４に示した構成要素と機能上共通するものについては、図４で用いた参照符号と同じ参照符号を付してその説明を省略する。ただし、第１垂直転送電極については新たな参照符号「３１ａ」を付し、第２垂直転送電極については新たな参照符号「３２ａ」を付してある。
【０２５８】
なお、図２１においては、光遮蔽膜、保護膜、第１の平坦化膜、第２の平坦化膜およびマイクロレンズアレイの図示を省略している。また、色フィルタアレイ自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味については、後に図２２を参照しつつ説明する。
【０２５９】
本実施例によるＣＣＤイメージセンサ１０ｂの特徴の１つである「画素ずらし配置」とは、本明細書においては下記の配置を意味する。
【０２６０】
すなわち、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、複数行、複数列に亘って行列状に形成された多数個の光電変換素子の一形態である。
【０２６１】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【０２６２】
図２２は、ＣＣＤイメージセンサ１０ｂが備えている色フィルタアレイ５５ａの一部を示す平面図である。同図においては、便宜上、赤色フィルタを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、青色フィルタを記号Ｂで示している。
【０２６３】
図２２に示した色フィルタアレイ５５ａは、緑色フィルタＧ１のみによって構成された第１色フィルタ列ＦＣ１１と、赤色フィルタＲと青色フィルタＢとが交互に配置された第２色フィルタ列ＦＣ１２と、緑色フィルタＧ２のみによって構成された第３色フィルタ列ＦＣ１３と、青色フィルタＢと赤色フィルタＲとが交互に配置された第４色フィルタ列ＦＣ１４とが、紙面の左から右へ向かってこの順番で繰り返し配置されている。第２色フィルタ列ＦＣ１２における赤色フィルタＲと青色フィルタＢとの配置は、第４色フィルタ列ＦＣ１４における赤色フィルタＲと青色フィルタＢとの配置と逆になっている。
【０２６４】
各色フィルタＧ１、Ｒ、Ｇ２およびＢは、画素ずらし配置された光電変換素子と同様に、色フィルタ列方向および色フィルタ行方向にずれている。
【０２６５】
個々の色フィルタＧ１、Ｒ、Ｇ２およびＢは、平面視上、色フィルタ列方向に延在する対角線と色フィルタ行方向に延在する対角線とを有する菱形を呈する。色フィルタ列方向は光電変換素子列方向と平行であり、色フィルタ行方向は光電変換素子行方向と平行である。
【０２６６】
なお、第１色フィルタ列ＦＣ１１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ１３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。
【０２６７】
上述した構成を有するＣＣＤイメージセンサ１０ｂでは、例えば８相の垂直駆動信号φＶ１〜φＶ８によって各垂直電荷転送素子２０を駆動することにより、１／２間引き走査の下に電荷の垂直加算を行うことが可能である。このときの配線は、例えば図４に示したＣＣＤイメージセンサ１０ａでの配線例と同様である。この配線を図２１に併記する。また、図２１には、制御信号φＬＭをＣＣＤラインメモリ部４０に供給するための配線も併記してある。
【０２６８】
１／２間引き走査の下に電荷の垂直加算を行うときには、例えば、垂直駆動信号φＶ５とφＶ４とに第１の読出パルスが重畳され、垂直駆動信号φＶ１とφＶ８とに第２の読出パルスが重畳される。
【０２６９】
まず、第１の読出パルスが供給されて、図２１での水平電荷転送素子４５側から数えて（５＋４ｙ）番目と（６＋４ｙ）番目とに相当する各光電変換素子行中の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０２７０】
次いで、これらの電荷が４垂直電荷転送段分下流側に転送される。その結果、図２１での左から数えて奇数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ１が供給される第１垂直転送電極３１ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。一方、図２１での左から数えて偶数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ８が供給される第１垂直転送電極３２ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。
【０２７１】
この後、第２の読出パルスが供給されて、図２１での水平電荷転送素子４５側から数えて（１＋４ｙ）番目と（２＋４ｙ）番目とに相当する各光電変換素子行中の光電変換素子１５の各々から、対応する垂直電荷転送素子２０へ電荷が読み出される。
【０２７２】
第２の読出パルスによって読み出された電荷は、図２１での左から数えて奇数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ１が供給される第１垂直転送電極３１ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。一方、図２１での左から数えて偶数列に当たる光電変換素子列に対応する垂直電荷転送素子２０の各々においては、垂直駆動信号φＶ８が供給される第１垂直転送電極３２ａを含んで構成される垂直電荷転送段の各々に、電荷が分布する。これらの垂直電荷転送段には、上述のように、第１の読出パルスによって読み出された電荷が既に分布している。したがって、これらの垂直電荷転送段の各々において、２つの電荷が加算（混合）される。
【０２７３】
各垂直電荷転送素子２０内で加算（垂直加算）された電荷の各々は、その後さらに下流へ転送されて、ＣＣＤラインメモリ部４０を構成する転送制御段４０ａに達する。このとき、ＣＣＤラインメモリ部４０には、全ての種類の電荷、すなわち、電荷ｇ１、電荷ｒ、電荷ｇ２および電荷が図２１での左端の転送制御段４０ａからこの順番で繰り返し分布する。
【０２７４】
したがって、この後は第１の実施例によるＣＣＤイメージセンサ１０ａでの電荷の水平加算の場合と同様にしてＣＣＤラインメモリ部４０および水平電荷転送素子４５を駆動させることにより、所望の電荷を水平加算することができる。
【０２７５】
その結果、第２の実施例によるＣＣＤイメージセンサ１０ｂを備えたＣＣＤ撮像システム１００においても、第１の実施例によるＣＣＤイメージセンサ１０ａを備えたＣＣＤ撮像システム１００について既に説明した利点と同様の利点が得られる。
【０２７６】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えば１フレームが２つのフィールドに分類される。第１のフィールドは、例えば、垂直駆動信号φＶ１が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ８が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ５が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ４が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行とによって構成される。第２のフィールドは、垂直駆動信号φＶ７が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ６が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ３が供給される垂直転送電極３１ａの上流側に隣接する光電変換素子行と、垂直駆動信号φＶ２が供給される垂直転送電極３２ａの上流側に隣接する光電変換素子行とによって構成される。
【０２７７】
第１のフィールドを構成する光電変換素子の各々から各垂直電荷転送路２０へ電荷を読み出す際には、垂直駆動信号φＶ１、φＶ８、φＶ５およびφＶ４に読出パルスがほぼ同じタイミングで重畳される。第２のフィールドを構成する光電変換素子の各々から各垂直電荷転送路２０へ電荷を読み出す際には、垂直駆動信号φＶ７、φＶ６、φＶ３およびφＶ２に読出パルスがほぼ同じタイミングで重畳される。
【０２７８】
光電変換素子１５からの電荷の読み出しおよびその転送は、フィールド単位で行われる。相隣る２つの光電変換素子行から対応する垂直電荷転送路２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部４０まで転送される。
【０２７９】
第１の実施例によるＣＣＤイメージセンサ１０ａを用いたＣＣＤ撮像システムにおける静止画記録モードでの動作と同様に、各垂直電荷転送チャネル２０ａが例えば２つのグループに分けられる。そして、これらのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部４０から水平電荷転送素子４５へ電荷が転送される。１つのグループから受け取った電荷の各々を水平電荷転送素子４５が出力部６０へ転送し終えた後に、他のグループから水平電荷転送素子４５へ電荷が転送される。
【０２８０】
次に、図１に示したＣＣＤイメージセンサ１０に係る第３の実施例によるＣＣＤイメージセンサについて説明する。
【０２８１】
図２３（Ａ）は、第３の実施例によるＣＣＤイメージセンサ１０ｃの模式図である。
【０２８２】
ＣＣＤイメージセンサ１０ｃは、下記(1) 〜(2) の点で、図４に示したＣＣＤイメージセンサ１０ａと異なる。
(1) 色フィルタアレイにおける色フィルタの配列パターンが、いわゆるＧストライプＲＢ市松型である。ＧストライプＲＢ市松型の色フィルタアレイにおいては、緑色フィルタのみによって構成される色フィルタ列と、赤色および青色の各色フィルタが交互に繰り返し配列されている色フィルタ列とが、交互に繰り返し配置されている。
(2) 水平電荷転送素子４５が、水平駆動信号φＨ１〜φＨ４によって駆動される。個々の水平駆動信号は、３つおきに選択された各水平電荷転送段に供給される。図２３（Ａ）での左から数えて１、２、３、４番目の垂直電荷転送チャネル２０ａの各々は、それぞれ、水平駆動信号φＨ１、φＨ２、φＨ３、φＨ４の供給を受ける。各補助水平電荷転送段は、図２３（Ａ）での左のものから順番に、水平駆動信号φＨ２、φＨ３、φＨ４の供給を受ける。
【０２８３】
これら(1) 〜(2) の相違点を除けば、ＣＣＤイメージセンサ１０ｃは図４に示したＣＣＤイメージセンサ１０ａと同様の構成を有する。このため、図２３（Ａ）においては、ＣＣＤラインメモリ部４０よりも上流側については垂直電荷転送チャネル２０ａのみを図示している。
【０２８４】
図２３（Ａ）で用いている参照符号および記号は、図４または図５で用いた参照符号または記号によって示される構成要素と機能上同種のものを示している。したがって、これらの参照符号または記号によって示される構成要素についてはその説明を省略する。
【０２８５】
ＣＣＤイメージセンサ１０ｃにおいては、水平駆動信号φＨ１〜φＨ４および制御信号φＬＭの波形を適宜選定することにより、電荷の水平加算を行うことができる。
【０２８６】
図２３（Ｂ）は、ＣＣＤラインメモリ部４０（転送制御段４０ａ）から水平電荷転送素子４５へ電荷を転送した時刻Ｔ１から、電荷の加算を行った時刻Ｔ５までの期間での、電荷の分布状態の推移を示す。
【０２８７】
時刻Ｔ１において、第２グループＧｐ２に含まれる各垂直電荷転送チャネル２０ａから水平電荷転送素子４５へ電荷ｇ２またはｒが転送される。これらの電荷は、水平駆動信号φＨ３またはφＨ４が供給される水平電荷転送段４５ａに分布する。
【０２８８】
次いで、時刻Ｔ２において、水平電荷転送素子４５内の各電荷ｇ２を、１水平電荷転送段４５ａ分、下流側に転送する。時刻Ｔ３において、水平電荷転送素子４５内の各電荷ｇ２、ｒを、１水平電荷転送段４５ａ分、下流側に転送する。さらに、時刻Ｔ４において、水平電荷転送素子４５内の各電荷ｒを、１水平電荷転送段４５ａ分、下流側に転送する。
【０２８９】
水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々に、電荷ｇ２が分布する。水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々に、電荷ｒが分布する。
【０２９０】
時刻Ｔ５において、第１グループＧｐ１に含まれる垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４５へ電荷を転送する。水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々に電荷ｇ１が転送され、水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々に電荷ｒが転送される。
【０２９１】
水平駆動信号φＨ１が供給される水平電荷転送段４５ａの各々において、２つの電荷ｇ１、ｇ２が加算される。水平駆動信号φＨ２が供給される水平電荷転送段４５ａの各々において、２つの電荷ｒが加算される。
【０２９２】
この後、加算された電荷ｇ１−ｇ２の各々を１水平電荷転送段４５ａ分、下流側に転送する。加算された電荷ｇ１−ｇ２と、加算された電荷ｒ−ｒとが、１水平電荷転送段４５ａおきに分布する。
【０２９３】
この後は、水平駆動信号φＨ１とφＨ３とを１組とし、水平駆動信号φＨ２とφＨ４とを他の１組として、これらの組毎にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しレベルを変化させる。このとき、水平駆動信号φＨ１、φＨ３の位相を、水平駆動信号φＨ２、φＨ４の位相と逆にする。
【０２９４】
水平電荷転送素子４５内の電荷ｇ１−ｇ２、ｒ−ｒの各々が、互いに同期しつつ出力部６０へ向けて転送される。
【０２９５】
このようにして水平電荷転送素子４５を駆動させることができるＣＣＤイメージセンサ１０ｃは、第１の実施例によるＣＣＤイメージセンサ１０ａと同様の効果を奏する。
【０２９６】
以上、実施例によるＣＣＤ撮像システムならびにＣＣＤイメージセンサおよびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能である。
【０２９７】
例えば、実施例によるＣＣＤイメージセンサの各々では、各水平転送電極を電圧供給線に接続する前の段階での数で、１つの水平電荷転送段当たり第１〜第２水平転送電極を１個ずつ配置した。しかしながら、水平電荷転送チャネルの構造は変えずに、各水平転送電極を電圧供給線に接続する前の段階での水平転送電極の数を、１つの水平電荷転送段当たり１個にすることもできる。この場合、第１および第２水平転送電極がそれぞれ覆っていた領域が、１個の水平転送電極で覆われる。補助水平電荷転送段についても同様である。
【０２９８】
また、水平電荷転送素子は、１本のｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とを所定のパターンで繰り返し形成し、このｎ型チャネル上に膜厚がほぼ一定の電気的絶縁膜を介して所定数の転送電極を形成したタイプの電荷転送素子によって構成することもできる。
【０２９９】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、個々のｎ+ 型不純物添加領域の上方に電気的絶縁膜を介して１個ずつ水平転送電極が配置され、個々のｎ型不純物添加領域の上方にも電気的絶縁膜を介して１個ずつ水平転送電極が配置される。あるいは、１つのｎ+ 型不純物添加領域とその直ぐ上流側の１つのｎ型不純物添加領域とによって構成される１組の不純物添加領域に１個ずつ、この組を構成する不純物添加領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。また、上記のｎ+ 型不純物添加領域に代えてｎ型不純物添加領域を形成し、上記のｎ型不純物添加領域に代えてｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成される領域を形成してもよい。
【０３００】
ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」という。）と相対的に薄い領域（以下、この領域を「薄肉領域」という。）とを所定のパターンで繰り返し配置した電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０３０１】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、厚肉領域および薄肉領域それぞれの上に１個ずつ、水平転送電極が形成される。あるいは、１つの厚肉領域とその直ぐ上流側の１つの薄肉領域とによって構成される１組の領域に１個ずつ、この組を構成する厚肉領域および薄肉領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。
【０３０２】
さらには、ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚がほぼ一定の電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０３０３】
このとき、個々の水平転送電極に相対的に高いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・ウェル領域を形成することができる。個々の水平転送電極に相対的に低いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・バリア領域を形成することができる。
【０３０４】
いずれのタイプの電荷転送素子を水平電荷転送素子として利用する場合でも、１つの垂直電荷転送素子に対応して１つの水平電荷転送段が形成される。個々の水平電荷転送段は、唯１つのポテンシャル・バリア領域と、唯１つのポテンシャル・ウェル領域とを有する。垂直電荷転送素子に対応する各水平電荷転送段は、互いに隣接しつつ一列に配置される。
【０３０５】
水平電荷転送素子における水平転送電極の各々は、これらの水平転送電極を電圧供給線に接続した後の段階での数を基準にしてみたときに、複数の群に分けることができる。１つの群は、光電変換素子行方向に連続するｍ個（ｍは３以上の整数を表す。）の水平転送電極によって構成され、１つの群を構成するｍ個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。ｍ個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。ｍの値は、例えば３、４、６、７、８等、水平電荷転送素子の駆動方法等に応じて適宜選定可能である。
【０３０６】
水平電荷転送素子の駆動方法は、６〜８相駆動に限定されるものではない。目的とする水平加算の態様に応じて、３相以上の所望相数で駆動させることが可能である。
【０３０７】
水平加算は、２つの電荷を加算するものに限らず、３つの電荷を加算するものであってもよいし、４つ以上の所望数の電荷を加算するものであってもよい。水平電荷転送素子から出力部へ電荷を転送する段階で、加算された電荷の数が異なる複数種の電荷が水平電荷転送素子内に分布していてもよい。
【０３０８】
３つの電荷を水平加算する場合には、垂直電荷転送チャネルの各々が３つのグループに分けられ、グループ毎に異なるタイミングで、ＣＣＤラインメモリ部から水平電荷転送素子へ電荷が転送される。４つの電荷を水平加算する場合には、垂直電荷転送チャネルの各々が４つのグループに分けられ、グループ毎に異なるタイミングで、ＣＣＤラインメモリ部から水平電荷転送素子へ電荷が転送される。
【０３０９】
同じグループに属するサブグループ同士が互いに隣り合っていたのでは、電荷を転送するために必要となる補助水平電荷転送段の数が増大する。また、水平電荷転送素子内での電荷転送や水平加算が困難になる。
【０３１０】
カラー撮像を行う場合、１つのグループを構成するサブグループの各々は、フルカラー情報を得るうえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒおよび電荷ｂの３種類を転送する３〜４本程度の垂直電荷転送チャネルによって構成される。白黒撮像の場合には、１本の垂直電荷転送チャネルによって１つのサブグループを構成することも可能である。
【０３１１】
モニター表示される画像の解像度が水平加算に起因して低下するの抑制するうえからは、光電変換素子行方向にできるだけ近接している同種の電荷を水平加算することが好ましい。
【０３１２】
水平電荷転送素子に補助水平電荷転送段を設けるか否かは、適宜選択可能である。
【０３１３】
ＣＣＤラインメモリ部の構成も、水平電荷転送素子と同様に、適宜変更可能である。１つのポテンシャル・バリア領域と１つのポテンシャル・ウェル領域とを有する転送制御段を形成することができる構成であれば、基本的によい。
【０３１４】
垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。垂直電荷転送素子の駆動方法は、１／２間引き走査やインターレース走査に基づく駆動方法に限定されるものではない。素子の構造、撮像モード、垂直加算の態様等に応じて、１／８間引き走査、１／１６間引き走査、プログレッシブ走査等、適宜選定可能である。電荷の垂直加算は、必ずしも必須の要件ではない。
【０３１５】
カラー撮像用のＣＣＤイメージセンサでは、光遮蔽膜を設けることが好ましい。カラー撮像用の単板式ＣＣＤイメージセンサでは、色フィルタアレイが設けられる。マイクロレンズアレイは省略することも可能であるが、設けた方が好ましい。
【０３１６】
白黒撮像用のＣＣＤイメージセンサでは、光遮蔽膜およびマイクロレンズアレイを省略することができる。色フィルタアレイを設けることは必須の要件ではないが、必要に応じて単色の色フィルタアレイを設けてもよい。
【０３１７】
カラー撮像用の単板式ＣＣＤイメージセンサに設けられる色フィルタアレイは、図３や図２２に示した配列パターンを有するものに限定されるものではない。また、原色型の色フィルタアレイに限定されるものではなく、補色型の色フィルタアレイであってもよい。
【０３１８】
原色型の色フィルタアレイにおける色フィルタの配列パターンとしては、ベイヤー型、インターライン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完全市松型、ストライプ型、斜めストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４５°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な原色型の色フィルタアレイを得ることができる。
【０３１９】
補色型の色フィルタアレイにおける色フィルタの配列パターンとしては、フィールド色差順次型、フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレームインタリーブ型、フィールドインタリーブ型、ストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４５°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な補色型の色フィルタアレイを得ることができる。
【０３２０】
原色型および補色型のいずれの型の色フィルタアレイを設ける場合でも、色フィルタの配列パターンは、次の要件を満たすことが好ましい。すなわち、フルカラー情報を得るうえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒおよび電荷ｂの３種類の電荷を、同じタイミングで、かつ、光電変換素子行方向に一定の繰り返しパターンの下に揃えて、ＣＣＤラインメモリ部に転送することができる。
【０３２１】
ＣＣＤイメージセンサは、インターライン転送型に限らず、フルフレーム型、フレーム転送型、フレームインターライン転送型、全画素読出型等であってもよい。
【０３２２】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０３２３】
【発明の効果】
以上説明したように、本発明によれば、垂直電荷転送素子内および水平電荷転送素子内の両方で所望の電荷を容易に加算することができるＣＣＤイメージセンサが提供される。このＣＣＤイメージセンサを用いたＣＣＤ撮像システムでは、垂直画素数および水平画素数の両方が間引かれた画像データを得ることができるので、良好な再生画像を得ることが容易になる。
【図面の簡単な説明】
【図１】実施例によるＣＣＤ撮像システムの概略を示すブロック図である。
【図２】第１の実施例によるＣＣＤイメージセンサにおける光電変換素子とその周辺を概略的に示す断面図である。
【図３】第１の実施例によるＣＣＤイメージセンサが備えている色フィルタアレイの一部を示す平面図である。
【図４】第１の実施例によるＣＣＤイメージセンサを概略的に示す部分平面図である。
【図５】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部から水平電荷転送素子にかけての領域を拡大して示す概略図である。
【図６】図６（Ａ）は、図５に示したＢ−Ｂ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したＣ−Ｃ線に沿った断面の概略図である。
【図７】水平電荷転送素子内で電荷の水平加算を行う際になされる垂直電荷転送チャネルのグループ分けの１つの仕様を示す部分平面図である。
【図８】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部および水平電荷転送素子をそれぞれ駆動させる際の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の一例を示すタイミングチャートである。
【図９】図９（Ａ）および図９（Ｂ）は、第１の実施例によるＣＣＤイメージセンサにおいてＣＣＤラインメモリ部から水平電荷転送素子へ電荷を転送する際の原理を模式的に示すポテンシャル図である。
【図１０】図１０（Ａ）〜図１０（Ｂ）は、図８に示した時刻ｔ１〜ｔ２での電荷の分布の様子を示す模式図である。
【図１１】図１１（Ａ）〜図１１（Ｂ）は、図８に示した時刻ｔ３〜ｔ４での電荷の分布の様子を示す模式図である。
【図１２】図１２（Ａ）〜図１２（Ｂ）は、図８に示した時刻ｔ５〜ｔ６での電荷の分布の様子を示す模式図である。
【図１３】図１３（Ａ）〜図１３（Ｂ）は、図８に示した時刻ｔ７〜ｔ８での電荷の分布の様子を示す模式図である。
【図１４】図１４（Ａ）〜図１４（Ｂ）は、図８に示した時刻ｔ９〜ｔ１０での電荷の分布の様子を示す模式図である。
【図１５】図１５（Ａ）〜図１５（Ｂ）は、図８に示した時刻ｔ１１〜ｔ１２での電荷の分布の様子を示す模式図である。
【図１６】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部および水平電荷転送素子をそれぞれ駆動させる際の制御信号φＬＭおよび水平駆動信号φＨ１〜φＨ８の波形の他の一例を示すタイミングチャートである。
【図１７】水平電荷転送素子内で電荷の水平加算を行う際になされる垂直電荷転送チャネルのグループ分けの他の仕様を示す部分平面図である。
【図１８】図１８（Ａ）〜図１５（Ｂ）は、図１６に示した時刻Ｔ１〜Ｔ２での電荷の分布の様子を示す模式図である。
【図１９】図１９（Ａ）〜図１９（Ｂ）は、図１６に示した時刻Ｔ３、Ｔ５での電荷の分布の様子を示す模式図である。
【図２０】図２０（Ａ）〜図２０（Ｂ）は、図１６に示した時刻Ｔ７、Ｔ１０での電荷の分布の様子を示す模式図である。
【図２１】第２の実施例によるＣＣＤイメージセンサにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子および出力部の平面配置を概略的に示す部分平面図である。
【図２２】第２の実施例によるＣＣＤイメージセンサが備えている色フィルタアレイの一部を示す平面図である。
【図２３】図２３（Ａ）は第３の実施例によるＣＣＤイメージセンサの模式図であり、図２３（Ｂ）は図２３（Ａ）に示したＣＣＤイメージセンサにおける水平電荷転送素子内での電荷の分布状態の経時変化を示す模式図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０ｃ…ＣＣＤイメージセンサ、 １１…半導体基板、 １５…光電変換素子、 １６…光電変換素子領域、 ２０…垂直電荷転送素子、 ２０ａ…垂直電荷転送チャネル、 ２１…読出ゲート、 ２１ａ…読出ゲート用チャネル領域、 ３１、３１ａ…第１垂直転送電極、 ３２、３２ａ…第２垂直転送電極、 ４０…ＣＣＤラインメモリ部、 ４０ａ…転送制御段、 ４１…第１転送制御電極、 ４２…第２転送制御電極、 ４５…水平電荷転送素子、 ４５ａ…水平電荷転送段、 ４６…水平電荷転送チャネル、 ４７…第１水平転送電極、 ４８…第２水平転送電極、 ５５、５５ａ…色フィルタアレイ、６０…出力部、 ６５…駆動回路、 ７０…映像信号処理回路、 ８０…表示部、 １００…ＣＣＤ撮像システム。
Claims (9)
- 半導体基板と、
前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、
前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、
前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、
前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路と、
を備えた電荷転送装置。 - 前記駆動回路は、前記ラインメモリの一部から選択的に前記電荷転送素子へ電荷を転送し、前記転送された電荷の少なくとも一部を、該電荷転送素子内で下流側に転送した後に、前記電荷転送素子内で転送された電荷の少なくとも一部に対し、前記ラインメモリの他の一部から選択的に前記電荷転送素子へ電荷を転送して、前記電荷転送素子内で電荷を加算させて、前記第１電荷転送チャネル領域ｍ個当たりｍ／２個以下の電荷を前記電荷転送素子内に分布させる請求項１記載の電荷転送装置。
- 前記駆動回路は、前記Ｎ個の第１電荷転送チャネル領域をＸ個（Ｘは２以上の整数を表す。）のグループに分け、そのうちの第１グループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ転送させ、さらに該電荷転送素子内を転送させて外部に出力させ、その後、他の１つのグループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ転送させ、さらに該電荷転送素子内を転送させて外部に出力させ、前記Ｘ個のグループ毎に、第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ電荷を転送させ、さらに該電荷転送素子内を転送させて外部に出力させる請求項１記載の電荷転送装置。
- (i)半導体基板と、(ii)前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、(iii)前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、(iv)前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、(v) 前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路と、を備えた電荷転送装置の駆動方法であって、
前記ラインメモリの一部から選択的に前記電荷転送素子へ電荷を転送する工程と、
前記電荷転送素子へ転送された電荷の少なくとも一部を、該電荷転送素子内で下流側に転送する工程と、
前記電荷転送素子内で転送された電荷の少なくとも一部に対し、前記ラインメモリから電荷を加算する工程とを含み、
前記加算によって、前記第１電荷転送チャネル領域ｍ個当たりｍ／２個以下の電荷を前記電荷転送素子内に分布させる電荷転送装置の駆動方法。 - (i)半導体基板と、(ii)前記半導体基板の一表面に形成された第１導電型のＮ個の第１電荷転送チャネル領域と、(iii)前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の第２電荷転送チャネルを含む電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有し、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して前記第２電荷転送チャネル上に電気的絶縁膜を介して形成された少なくともＮ個の転送電極を備え、該Ｎ個の転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各転送電極が同一の電圧供給線に接続されている電荷転送素子と、(iv)前記第１電荷転送チャネル領域の各々と前記電荷転送素子との接続領域に少なくとも１つずつ電荷転送段を形成することができる構成を有し、前記接続領域に形成される電荷転送段の各々が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有するラインメモリと、(v) 前記ラインメモリおよび前記電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ラインメモリから選択的に前記電荷転送素子へ転送させる駆動回路と、を備えた電荷転送装置の駆動方法であって、
前記Ｎ個の第１電荷転送チャネル領域をＸ個（Ｘは２以上の整数を表す。）のグループに分け、そのうちの第１グループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ電荷を転送し、さらに該電荷転送素子内を転送させて外部に出力する工程と、
他の１つのグループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ電荷を転送し、さらに該電荷転送素子内を転送させて外部に出力する工程とを含み、
前記Ｘ個のグループ毎に、第１電荷転送チャネル領域の各々に対応する電荷を前記ラインメモリから前記電荷転送素子へ電荷を転送し、さらに該電荷転送素子内を転送させて外部に出力する電荷転送装置の駆動方法。 - 半導体基板と、
前記半導体基板の一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子と、
光電変換素子列の各々に１個ずつ、該光電変換素子列に沿って延在するように前記半導体基板に形成された複数個の垂直電荷転送素子と、
前記垂直電荷転送素子それぞれの下流に電荷転送段を少なくとも１つずつ形成することができるＣＣＤラインメモリ部であって、前記電荷転送段の各々が、対応する垂直電荷転送素子に続く第１導電型の第１電荷転送チャネル領域を含むＣＣＤラインメモリ部と、
前記半導体基板に形成されて前記第１電荷転送チャネル領域の各々に電気的に接続される第１導電型の水平電荷転送チャネル、および、該水平電荷転送チャネルの上方に電気的絶縁膜を介して、前記第１電荷転送チャネル領域の各々に少なくとも１つずつ対応して形成された少なくともＮ個の水平転送電極を備えた水平電荷転送素子であって、該Ｎ個の水平転送電極は、連続したｍ個（ｍは３以上の整数を表す。）を１群とした複数群によって構成され、前記ｍ個の水平転送電極のうちのｎ個（ｎはｍ以下の正の整数を表す。）はそれぞれ電気的に独立な電圧供給線に接続され、ｍ個を周期とする各水平転送電極が同一の電圧供給線に接続されている水平電荷転送素子であって、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の水平電荷転送段を形成することができる構成を有し、前記水平電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有する水平電荷転送素子と、
前記垂直電荷転送素子の各々、前記ＣＣＤラインメモリ部および前記水平電荷転送素子それぞれに供給される駆動信号または制御信号を生成することができる駆動回路であって、所望の前記第１電荷転送チャネル領域に対応する電荷を前記ＣＣＤラインメモリ部から選択的に前記水平電荷転送素子へ転送させる駆動回路とを備え、
前記ＣＣＤラインメモリ部が、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域と、前記第２ポテンシャル・バリア領域および前記第２ポテンシャル・ウェル領域の上方に配置された転送制御電極とを含むＣＣＤイメージセンサ。 - 前記駆動回路は、前記ＣＣＤラインメモリ部の一部から選択的に前記水平電荷転送素子へ電荷を転送し、前記転送された電荷の少なくとも一部を、該水平電荷転送素子内で下流側に転送した後に、前記水平電荷転送素子内で転送された電荷の少なくとも一部に対し、前記ＣＣＤラインメモリ部の他の一部から選択的に前記水平電荷転送素子へ電荷を転送して、前記水平電荷転送素子内で電荷を加算させて、前記第１電荷転送チャネル領域ｍ個当たりｍ／２個以下の電荷を前記水平電荷転送素子内に分布させる請求項６記載のＣＣＤイメージセンサ。
- 前記駆動回路は、前記Ｎ個の第１電荷転送チャネル領域をＸ個（Ｘは２以上の整数を表す。）のグループに分け、そのうちの第１グループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ＣＣＤラインメモリ部から前記水平電荷転送素子へ転送させ、さらに該水平電荷転送素子内を転送させて外部に出力させ、その後、他の１つのグループに属する第１電荷転送チャネル領域の各々に対応する電荷を前記ＣＣＤラインメモリ部から前記水平電荷転送素子へ転送させ、さらに該水平電荷転送素子内を転送させて外部に出力させ、前記Ｘ個のグループ毎に、第１電荷転送チャネル領域の各々に対応する電荷を前記ＣＣＤラインメモリ部から前記水平電荷転送素子へ電荷を転送させ、さらに該水平電荷転送素子内を転送させて外部に出力させる請求項６記載のＣＣＤイメージセンサ。
- 請求項６〜８のいずれか１項に記載のＣＣＤイメージセンサと、
前記ＣＣＤイメージセンサ内または前記ＣＣＤイメージセンサ外に配設され、前記水平電荷転送素子から出力される電荷を信号電圧に変換することができる出力部と、
前記出力部で発生した信号電圧に基づいて画像データを生成することができる映像信号処理回路と
を備えたＣＣＤ撮像システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295896A JP4497261B2 (ja) | 2000-09-28 | 2000-09-28 | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295896A JP4497261B2 (ja) | 2000-09-28 | 2000-09-28 | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002112119A JP2002112119A (ja) | 2002-04-12 |
| JP4497261B2 true JP4497261B2 (ja) | 2010-07-07 |
Family
ID=18778250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295896A Expired - Fee Related JP4497261B2 (ja) | 2000-09-28 | 2000-09-28 | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4497261B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4307780B2 (ja) | 2002-03-07 | 2009-08-05 | 富士フイルム株式会社 | 固体撮像装置およびその信号読出し方法 |
| JP4183635B2 (ja) | 2004-02-16 | 2008-11-19 | 富士フイルム株式会社 | 固体撮像装置 |
| JP4758160B2 (ja) * | 2005-03-25 | 2011-08-24 | 富士フイルム株式会社 | 固体撮像素子およびその駆動方法 |
| JP2006287464A (ja) * | 2005-03-31 | 2006-10-19 | Fuji Photo Film Co Ltd | 固体撮像装置及び固体撮像装置の動作方法 |
| JP2008244738A (ja) | 2007-03-27 | 2008-10-09 | Fujifilm Corp | 撮像装置および撮像素子の駆動制御方法 |
| JP4778079B2 (ja) * | 2009-04-30 | 2011-09-21 | 富士フイルム株式会社 | 固体撮像装置 |
| JP2009201139A (ja) * | 2009-04-30 | 2009-09-03 | Fujifilm Corp | 固体撮像装置 |
| JP6067993B2 (ja) * | 2012-04-13 | 2017-01-25 | 日本放送協会 | 単板カラー撮像素子 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778167A (en) * | 1980-11-04 | 1982-05-15 | Toshiba Corp | Charge transfer area image sensor |
| JPS6453685A (en) * | 1987-08-25 | 1989-03-01 | Matsushita Electric Industrial Co Ltd | Solid-state image pick-up device |
| JPH10191168A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | Ｃｃｄ撮像素子 |
| JPH11234569A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 固体撮像装置の駆動方法及び固体撮像素子、並びにカメラ |
| JP4140077B2 (ja) * | 1998-02-18 | 2008-08-27 | ソニー株式会社 | 固体撮像素子の駆動方法及び固体撮像素子、並びにカメラ |
| JP3876094B2 (ja) * | 1999-05-11 | 2007-01-31 | 松下電器産業株式会社 | 固体撮像装置およびこれを備えたカメラ |
-
2000
- 2000-09-28 JP JP2000295896A patent/JP4497261B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002112119A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JP4515617B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP4497688B2 (ja) | 固体撮像装置 | |
| JP5496213B2 (ja) | ピクセルの垂直ビニングによるイメージセンサ | |
| US6885399B1 (en) | Solid state imaging device configured to add separated signal charges | |
| JP4423452B2 (ja) | 固体撮像装置 | |
| JP4497261B2 (ja) | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム | |
| JP4252685B2 (ja) | 固体撮像装置 | |
| JP3950655B2 (ja) | 撮像装置 | |
| KR100433770B1 (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2005229503A (ja) | 固体撮像装置 | |
| JPS588631B2 (ja) | ２ ジゲンジヨウホウヨミダシソウチ | |
| JP2002185870A (ja) | 固体撮像素子 | |
| JP4132003B2 (ja) | 固体撮像装置 | |
| JP2006014075A5 (ja) | ||
| JP4148606B2 (ja) | 固体撮像素子およびその読み出し方法 | |
| JP4303950B2 (ja) | 電荷転送素子の駆動方法及び固体撮像素子の駆動方法 | |
| JP4251313B2 (ja) | 固体撮像装置 | |
| JP2978018B2 (ja) | 固体撮像装置とその駆動方法 | |
| JP2003060185A (ja) | 固体撮像装置及びその制御方法 | |
| JP2001244451A (ja) | 固体撮像装置 | |
| JP2001057419A (ja) | 固体撮像素子及びその制御方法 | |
| JP2002064833A (ja) | 固体撮像素子および固体撮像装置 | |
| JPS6141477B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |