JP4339946B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4339946B2 JP4339946B2 JP00253699A JP253699A JP4339946B2 JP 4339946 B2 JP4339946 B2 JP 4339946B2 JP 00253699 A JP00253699 A JP 00253699A JP 253699 A JP253699 A JP 253699A JP 4339946 B2 JP4339946 B2 JP 4339946B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W20/069—
-
- H10P50/73—
-
- H10W20/063—
-
- H10W20/0633—
-
- H10W20/0693—
-
- H10W20/071—
-
- H10W20/083—
-
- H10W20/087—
-
- H10W20/098—
-
- H10W20/42—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年めざましく進歩した半導体プロセス技術によって配線及び半導体素子における超微細化及び高集積化が可能になったので、ＵＬＳＩの高性能化が進んできた。
【０００３】
しかしながら、配線の集積化に伴って、配線における信号の遅延がデバイスのスピードを律するようになってきた。
【０００４】
このため、０．２５μｍ世代以降のＵＬＳＩにおいては、層間絶縁膜の材料としては、従来のＳｉＯ2 （比誘電率ε＝４．３）に代わって、比誘電率が低い材料、例えば比誘電率の低いフッ素がドーピングされたＳｉＯＦ（ε＝３．５）又は、有機物を含んだＳｉＯ：Ｃ（ε＝２．８〜３．２）（以下、有機ＳＯＧと称する。）が使用されようとしている。
【０００５】
以下、特開平９−８２７９９号公報に示されている有機ＳＯＧを使用して配線間の低誘電率化を図った半導体装置の製造方法について、図３４（ａ）〜（ｅ）を参照しながら説明する。
【０００６】
まず、図３４（ａ）に示すように、半導体基板１０の上に、５００ｎｍの膜厚を有するアルミニウム合金膜を堆積した後、該アルミニウム合金膜の上にプラズマＣＶＤ法により２００ｎｍの膜厚を有する第１のＳｉＯＦ膜（フッ素が６原子％含まれており、比誘電率は３である。）を堆積する。次に、レジストパターンをマスクとして第１のＳｉＯＦ膜をパターニングしてマスクパターン１２を形成した後、レジストパターンを除去し、その後、マスクパターン１２を用いてアルミニウム合金膜をパターニングして下層配線１１（最小配線間隔は３００ｎｍである。）を形成する。
【０００７】
次に、図３４（ｂ）に示すように、プラズマＣＶＤ法により半導体基板１０の上に全面に亘って１００ｎｍの膜厚を有する第２のＳｉＯＦ膜１３（フッ素が６原子％含まれており、比誘電率は３である。）を堆積した後、該第２のＳｉＯＦ膜１３の上に７５０ｎｍの膜厚を有する有機ＳＯＧ膜１４（比誘電率は３である。）を堆積し、その後、該有機ＳＯＧ膜１４を局部的に平坦化する。
【０００８】
次に、図３４（ｃ）に示すように、非結晶性の酸化セリウムが分散してなるｐＨ９の研磨剤を用いるＣＭＰ法により有機ＳＯＧ膜１４を全面的に平坦化して、第１の層間絶縁膜１４Ａを形成する。この場合、ＣＭＰ法は有機ＳＯＧ膜１４における下層配線１１の上側の部分が除去されるまで行なうが、第２のＳｉＯＦ膜１３がエッチングストッパーになるので、下層配線１１は露出しない。
【０００９】
次に、図３４（ｄ）に示すように、プラズマ化学気相成長法により半導体基板１０の上に全面に亘ってシリコン酸化膜からなる第２の層間絶縁膜１５を堆積する。
【００１０】
次に、図３４（ｅ）に示すように、第２の層間絶縁膜１５にビアホール１５ａを形成した後、第２の層間絶縁膜１５の上に、ビアホール１５ａを介して下層配線１１と接続する上層配線１６を形成する。
【００１１】
このような各工程により得られた半導体装置において、下層配線１１の最小配線間隔の部分における配線間の寄生容量を測定したところ、誘電率は３であって、寄生容量は小さいことが確認できた。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置の製造方法において、下層配線１１の配線幅とビアホール１５ａの径とが同一寸法になるように設計され、且つビアホール１５ａを形成するためのフォトリソグラフィー工程においてアライメントずれが生じた場合には、以下に示すような問題が発生する。
【００１３】
図３５は、アライメントずれが生じた場合のビアホール１７の構造を示しており、アライメントずれが発生すると、エッチングは下層配線１１の上面から外れて、第２のＳｉＯＦ膜１３及び第１の層間絶縁膜１４Ａにまで進行する。このため、ビアホール１７と下層配線１１との接触面積が低減するのみならず、ビアホール１７のアスペクト比が大きくなってしまう。ビアホール１７のアスペクト比が大きくなると、上層配線１６（図３４（ｅ）を参照）を堆積する工程において、上層配線１６に空洞が形成されてしまうと共に、第１の層間絶縁膜１４Ａを構成する有機ＳＯＧ膜からガスが発生してしまうので、ビアコンタクト不良が発生するという問題が発生する。
【００１４】
前記に鑑み、本発明は、金属配線の配線幅と、該金属配線の上面と接続されるビアホールの径とが同一寸法に設計される半導体装置の製造方法において、ビアホールを形成するためのマスクパターンにアライメントずれが発生しても、ビアコンタクトが金属配線に対して位置ずれしないようにすることを目的とする。
【００１５】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第２のマスクパターンを形成する工程と、第２のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に第２の金属膜をビアホールが充填されるように堆積する工程と、第２の金属膜の上に第３の層間絶縁膜を堆積する工程と、第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第３のマスクパターンを形成した後、該第３のマスクパターンを用いて第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、第３の層間絶縁膜に開口部を形成すると共に、第２の金属膜からなる第２の金属配線を形成する工程と、第２の金属配線同士の間及び第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程とを備えている。
【００１６】
第１の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００１７】
このため、ビア用開口部を有する第２のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第２のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填して得られるビアコンタクトは第１の金属配線の上から外れることはない。
【００１８】
第１の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００１９】
第１の半導体装置の製造方法において、第２の層間絶縁膜の比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００２０】
第１の半導体装置の製造方法において、第２のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００２１】
第１の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００２２】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の金属配線同士の間及び第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に絶縁性材料からなる犠牲膜を堆積する工程と、犠牲膜の上に、第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて犠牲膜をエッチングすることにより、犠牲膜からなる配線状パターンを形成する工程と、配線状パターン同士の間に第３の層間絶縁膜を充填する工程と、配線状パターン及び第３の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成した後、該第３のマスクパターンを用いると共に、配線状パターンに対するエッチングレートが第３の層間絶縁膜に対するエッチングレートよりも速く且つ第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で配線状パターン及び第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、配線状パターンを除去して、第３の層間絶縁膜に配線用開口部を形成する工程と、第２の層間絶縁膜のビアホール及び第３の層間絶縁膜の配線用開口部に第２の金属膜を充填して、該第２の金属膜からなるビアコンタクト及び第２の金属配線を同時に形成する工程とを備えている。
【００２３】
第２の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００２４】
このため、ビア用開口部を有する第３のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填して得られるビアコンタクトは第１の金属配線の上から外れることはない。
【００２５】
また、第２の金属配線形成領域をマスクする第２のマスクパターンを用いて犠牲膜をエッチングして配線状パターンを形成した後、該配線状パターン同士の間に第３の層間絶縁膜を充填するため、該第３の層間絶縁膜同士の間隔は第２の金属配線形成領域の幅と一致するので、第３の層間絶縁膜に形成される配線用開口部の幅は必然的に第２の金属配線形成領域の幅と一致する。このため、第３の層間絶縁膜の配線用開口部に第２の金属膜を充填すると埋め込み配線からなる第２の金属配線が得られる。
【００２６】
第２の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第３の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００２７】
第２の半導体装置の製造方法において、第２の層間絶縁膜及び第３の層間絶縁膜の各比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００２８】
第２の半導体装置の製造方法において、第３のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００２９】
第２の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００３０】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の金属配線同士の間及び第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に、第２の金属膜及び第３の層間絶縁膜を順次堆積する工程と、第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、第３の層間絶縁膜に開口部を形成すると共に、第２の金属膜からなる第２の金属配線を形成する工程と、第２の金属配線同士の間及び第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程と、第３の層間絶縁膜及び第４の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成する工程と、第３のマスクパターンを用いると共に、第３の層間絶縁膜に対するエッチングレートが第４の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで第３の層間絶縁膜をエッチングすることにより、第４の層間絶縁膜にビア用開口部を形成する工程と、第３のマスクパターンを用いて第２の金属配線に対してエッチングを行なうことにより、第２の金属配線にビア用開口部を形成する工程と、第３のマスクパターンを用いて、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、第２の層間絶縁膜のビアホール及び第２の金属配線のビア用開口部に第３の金属膜を充填して、該第３の金属膜からなるビアコンタクトを形成すると共に、第３の金属膜によってビアコンタクトと第２の金属配線とを接続する工程と、第４の層間絶縁膜のビア用開口部に埋め込み用絶縁膜を充填する工程とを備えている。
【００３１】
第３の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００３２】
このため、ビア用開口部を有する第３のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填してビアコンタクトを形成すると、ビアコンタクトは第１の金属配線の上から外れることはない。
【００３３】
また、第３のマスクパターンを用いて、第２の金属配線にビア用開口部を形成すると共に第２の層間絶縁膜にビアホールを形成した後、これらビアホール及びビア用開口部に第３の金属膜を充填して、コンタクトを形成すると共に第２の金属配線を接続するため、ビアコンタクトと第２の金属配線とを同時に形成することができる。
【００３４】
第３の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第４の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００３５】
第３の半導体装置の製造方法において、第２の層間絶縁膜及び第４の層間絶縁膜の各比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００３６】
第３の半導体装置の製造方法において、第３のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００３７】
第３の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００３８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図１〜図８を参照しながら説明する。尚、図１〜図８において、（ａ）は（ｂ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は平面構造を示している。
【００３９】
まず、図１（ａ）、（ｂ）に示すように、図示していない半導体能動素子が形成されている半導体基板１００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜１０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜１０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜１０２を堆積する。その後、第１の金属膜１０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜１０３を堆積した後、該第１のシリコン酸化膜１０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン１０４を形成する。
【００４０】
次に、図２（ａ）、（ｂ）に示すように、第１のレジストパターン１０４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第１のシリコン酸化膜１０３に対してエッチングを行なって第１の層間絶縁膜１０３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第１の金属膜１０２に対して絶縁膜１０１が露出するまでエッチングを行なって、配線間隙１０５を有する第１の金属配線１０２Ａを形成し、その後、第１のレジストパターン１０４を除去する。
【００４１】
次に、図３（ａ）、（ｂ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板１００の上に全面に亘って有機膜を堆積した後、該有機膜における第１の金属配線１０２Ａの上に露出している部分をＣＭＰ法により除去することによって、第１の金属配線１０２Ａの配線間隙１０５に有機膜からなる第２の層間絶縁膜１０６を充填する。有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜１０３（第１の層間絶縁膜１０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜１０３よりも低いことが特徴である。第２の層間絶縁膜１０６の比誘電率が低いので、第１の金属配線１０２Ａの配線間容量は低減する。
【００４２】
次に、図４（ａ）、（ｂ）に示すように、半導体基板１００の上に全面に亘って、第２のシリコン酸化膜１０７及び窒化チタン膜１０８を順次堆積した後、窒化チタン膜１０８の上に、リソグラフィ法によりビア用開口部１１０を有する第２のレジストパターン１０９を形成する。
【００４３】
次に、図５（ａ）、（ｂ）に示すように、第２のレジストパターン１０９をマスクとしてＣｌ系のエッチングガスを用いて窒化チタン膜１０８にエッチングを行なって、ビア用開口部１１０を窒化チタン膜１０８に転写することにより、ビア用開口部１１０を有するハードマスク１０８Ａを形成した後、第２のレジストパターン１０９を除去する。
【００４４】
次に、図６（ａ）、（ｂ）に示すように、ハードマスク１０８ＡをマスクとしてＣＦ系のエッチングガスを用いて第２のシリコン酸化膜１０７及び第１の層間絶縁膜１０３Ａに対して連続的にエッチングを行なって、第１の層間絶縁膜１０３Ａにビアホール１１１を形成する。この場合、第２の層間絶縁膜１０６と第１の層間絶縁膜１０３Ａとは材料が異なるため、第２の層間絶縁膜１０６はＣＦ系のエッチングガスではエッチングされにくいので、第２のシリコン酸化膜１０７に選択的にビア用開口部１１０を形成することができると共に、第１の層間絶縁膜１０３Ａに、互いに隣接する２つのビアホール１１１を同時に形成することができる。この場合、ビア用開口部１１０のＡ−Ａ線方向の寸法としては、２つの第１の金属配線１０２Ａの配線幅Ｗと、第１の金属配線１０２Ａの配線間隙と、両側のクリアランスσとの合計寸法に設定しておくことによって、第２のレジストパターン１０９ひいてはハードマスク１０８Ａにアライメントずれが発生しても、第１の金属配線１０２Ａの上にビアホール１１１を確実に形成することができるので、リソグラフィにおける露光マージンが拡大する。
【００４５】
次に、図７（ａ）、（ｂ）に示すように、スパッタリング法又は電解めっき法により、半導体基板１００の上に全面に亘って、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第２の金属膜１１２をビアホール１１１が充填されるように堆積する。その後、第２の金属膜１１２の上に１．０μｍの膜厚を有する第３のシリコン酸化膜１１３を堆積した後、該第３のシリコン酸化膜１１３の上に、第２層の配線形成領域に開口部を有する第３のレジストパターン１１４を形成する。
【００４６】
次に、図８（ａ）、（ｂ）に示すように、第３のレジストパターン１１４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第３のシリコン酸化膜１１３に対してエッチングを行なって、ビアホールを有する第３の層間絶縁膜１１３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第２の金属膜１１２に対してエッチングを行なって第２の金属配線１１２Ａを形成する。その後、第３のレジストパターン１１４を除去した後、半導体基板１００の上に全面に亘って、例えば有機ポリシロキサン又はフッ素を含む有機物等からなる有機膜を堆積した後、該有機膜における第３の層間絶縁膜１１３Ａの上に露出している部分をＣＭＰ法により除去することによって、第２の金属配線１１２Ａの配線間隙及び第３の層間絶縁膜１１３Ａのビアホールに有機膜からなる第４の層間絶縁膜１１５を充填する。
【００４７】
尚、前述の各工程を繰り返すことによって、多層配線構造を有する半導体装置を製造することができる。
【００４８】
第１の実施形態によると、第１の金属配線１０２Ａ同士の間には、第１の層間絶縁膜１０３Ａ（第１のシリコン酸化膜１０３）よりも比誘電率が低い有機膜からなる第２の層間絶縁膜１０６が充填されていると共に、第２の金属配線１１２Ａ同士の間には、第３の層間絶縁膜１１３Ａ（第３のシリコン酸化膜１１３）よりも比誘電率が低い有機膜からなる第４の層間絶縁膜１１５が充填されているため、第１の金属配線１０２Ａ及び第２の金属配線１１２Ａにおける配線間容量を低減できる。また、第１の金属配線１０２Ａと第２の金属配線１１２Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜１０３Ａ（第１のシリコン酸化膜１０３）が介在しているため、第１の金属配線１０２Ａ及び第２の金属配線１１２Ａに発生した熱の放散が容易である。
【００４９】
また、第１の実施形態によると、ビア用開口部１１０を有するハードマスク１０８Ａを用いて第２のシリコン酸化膜１０７及び第１の層間絶縁膜１０３Ａに対してエッチングを行なって、第１の層間絶縁膜１０３Ａにビアホール１１１を形成するため、ビアホール１１１をセルフアライメントによって形成することができる。この場合、第２のレジストパターン１０９に形成されるビア用開口部１１０の大きさを第１の金属配線１０２Ａの配線幅よりも大きくしておくことによって、第２のレジストパターン１０９ひいてはハードマスク１０８Ａにアライメントずれが生じても、ビアホール１１１を第１の金属配線１０２Ａの上に確実に形成することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図９〜図９〜図２０を参照しながら説明する。尚、図９〜図２０においては、（ａ）は（ｃ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面構造を示し、（ｃ）は平面構造を示している。
【００５０】
まず、図９（ａ）〜（ｃ）に示すように、図示していない半導体能動素子が形成されている半導体基板２００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜２０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜２０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜２０２を堆積する。その後、第１の金属膜２０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜２０３を堆積した後、該第１のシリコン酸化膜２０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン２０４を形成する。
【００５１】
次に、図１０（ａ）〜（ｃ）に示すように、第１のレジストパターン２０４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第１のシリコン酸化膜２０３に対してエッチングを行なって第１の層間絶縁膜２０３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第１の金属膜２０２に対して絶縁膜２０１が露出するまでエッチングを行なって、第１の配線間隙２０５を有する第１の金属配線２０２Ａを形成し、その後、第１のレジストパターン２０４を除去する。
【００５２】
次に、図１１（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板２００の上に全面に亘って有機膜からなる第２の層間絶縁膜２０６を堆積した後、該第２の層間絶縁膜２０６における第１の金属配線２０２Ａの上に露出している部分をＣＭＰ法により除去する。第２の層間絶縁膜２０６を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜２０３（第１の層間絶縁膜２０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜２０３よりも低いことが特徴である。第２の層間絶縁膜２０６の比誘電率が低いので、第１の金属配線２０２Ａの配線間容量は低減する。
【００５３】
次に、図１２（ａ）〜（ｃ）に示すように、半導体基板２００の上に全面に亘って、例えば窒化シリコン膜からなる第１のストッパー膜２０７及び例えばシリコン酸化膜からなる犠牲膜２０８を順次堆積した後、該犠牲膜２０８の上に、第２層の配線間隙となる領域に開口部を有する第２のレジストパターン２０９を形成する。
【００５４】
次に、図１３（ａ）〜（ｃ）に示すように、第２のレジストパターン２０９をマスクとすると共に第１のストッパー膜２０７をエッチングストッパーとして犠牲膜２０８に対してエッチングを行なって、第２の配線間隙２１０を有する配線状パターン２０８Ａを形成した後、第２のレジストパターン２０９を除去する。尚、配線状パターン２０８Ａは将来的には第２の金属配線に置き換わる。
【００５５】
次に、図１４（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板２００の上に全面に亘って有機膜からなる第３の層間絶縁膜２１１を堆積した後、該第３の層間絶縁膜２１１における配線状パターン２０８Ａの上に露出している部分をＣＭＰ法により除去して、第３の層間絶縁膜２１１の上面を配線状パターン２０８Ａの上面と面一にする。第３の層間絶縁膜２１１の材料としては、第２の層間絶縁膜２０６と同様、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。
【００５６】
次に、図１５（ａ）〜（ｃ）に示すように、半導体基板２００の上に全面に亘って、例えば窒化シリコン膜からなる第２のストッパー膜２１２及び窒化チタン膜２１３を順次堆積した後、該窒化チタン膜２１３の上に、ビア用開口部２１６を有する第３のレジストパターン２１４を形成する。
【００５７】
次に、図１６（ａ）〜（ｃ）に示すように、第３のレジストパターン２１４をマスクとすると共に第２のストッパー膜２１２をエッチングストッパーとして窒化チタン膜２１３に対してエッチングを行なって、ビア用開口部２１６が転写されたハードマスク２１３Ａを形成する。
【００５８】
次に、図１７（ａ）〜（ｃ）に示すように、ハードマスク２１３ＡをマスクとしてＣＦ系のエッチングガスを用いて、第２のストッパー膜２１２、配線状パターン２０８Ａ、第１のストッパー膜２０７及び第１の層間絶縁膜２０３Ａに対して順次エッチングを行なって、第１の層間絶縁膜２０３Ａ及び第２の層間絶縁膜２０６にビアホール２１７を形成する。この場合、第３のレジストパターン２１４のビア用開口部２１６の径Ｗ3 を、第１の金属配線２０２Ａの配線幅Ｗ1 及び第２の金属配線２１５Ａ（図２０（ａ）〜（ｃ）を参照）の配線幅Ｗ2 に対して両側にクリアランスσを有する大きさに設定しておくことによって、リソグラフィ工程におけるアライメントずれを吸収できる。また、エッチング工程においては、有機膜からなる第３の層間絶縁膜２１１及び第２の層間絶縁膜２０６の各開口部側壁がサイドのエッチングストッパーとなるので、第１の金属配線２０２Ａの上に、Ｗ1 ×Ｗ2 の径を有するビアホール２１７をセルフアライメントによって確実に形成することができる。
【００５９】
次に、図１８（ａ）〜（ｃ）に示すように、ハードマスク２１３Ａを金属膜用のエッチングガスを用いて除去した後、配線状パターン２０８Ａを第１のストッパー膜２０７Ａをエッチングストッパーとしてエッチングを行なうことにより、配線状パターン２０８Ａを除去する。この場合、第３の層間絶縁膜２１１は、有機膜からなるため、金属膜用のエッチングガスに対してエッチング耐性を有しているので、第３の層間絶縁膜２１１の形状は良好に維持される。
【００６０】
次に、図示は省略しているが、ビアホール２１７を含む半導体基板２００の上に全面に亘って、膜厚が極めて薄いＴａＮ膜からなる密着層及び銅膜からなるシード層を形成した後、図１９（ａ）〜（ｃ）に示すように、電解めっき法により銅膜２１５をビアホール２１７に充填されるように堆積する。
【００６１】
次に、図２０（ａ）〜（ｃ）に示すように、銅膜２１５における第３の層間絶縁膜２１１の上に露出している部分をＣＭＰ法によって除去すると、デュアルダマシン構造を有する第２の金属配線２１５Ａが得られる。
【００６２】
第２の実施形態によると、第１の金属配線２０２Ａ同士の間に有機膜からなる比誘電率の低い第２の層間絶縁膜２０６が介在していると共に、第２の金属配線２１５Ａ同士の間に有機膜からなる比誘電率の低い第３の層間絶縁膜２１１が介在しているため、第１の金属配線２０２Ａ及び第２の金属配線２１５Ａにおける配線間の容量を低減することができる。また、第１の金属配線２０２Ａと第２の金属配線２１５Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜２０３Ａ（第１のシリコン酸化膜２０３）が介在しているため、第１の金属配線２０２Ａ及び第２の金属配線２１５Ａに発生した熱の放散が容易である。
【００６３】
また、第２の実施形態によると、ビア用開口部２１６を有するハードマスク２１３Ａをマスクとして、第２のストッパー膜２２１、配線状パターン２０８Ａ、第１のストッパー膜２０７及び第１の層間絶縁膜２０３Ａに対して順次エッチングを行なって、第１の層間絶縁膜２０３Ａ及び第２の層間絶縁膜２０６にビアホール２１７を形成するため、ビアホール２１７をセルフアライメントによって形成することができる。この場合、第３のレジストパターン２１４に形成されるビア用開口部２１６の大きさを第１の金属配線２０２Ａの配線幅及び後工程で形成される第２の金属配線２１５Ａの配線幅よりも大きくしておくことによって、第３のレジストパターン２１４にアライメントずれが生じても、ビアホール２１７を第１の金属配線２０２Ａの上に確実に形成することができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図２１〜図３３を参照しながら説明する。尚、図２１〜図３３においては、（ａ）は（ｃ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面構造を示し、（ｃ）は平面構造を示している。
【００６４】
まず、図２１（ａ）〜（ｃ）に示すように、図示していない半導体能動素子が形成されている半導体基板３００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜３０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜３０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜３０２を堆積する。その後、第１の金属膜３０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜３０３を堆積した後、該第１のシリコン酸化膜３０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン３０４を形成する。
【００６５】
次に、第１のレジストパターン３０４をマスクとして、第１のシリコン酸化膜３０３に対して低温下でＣＦ系のエッチングガスを用いるエッチングを行なった後、第１の金属膜３０２に対して高温下でＣｌ系のエッチングガスを用いるエッチングを行なうことにより、図２２（ａ）〜（ｃ）に示すように、第１のシリコン酸化膜３０３からなる第１の層間絶縁膜３０３Ａ及び第１の配線間隙３０５を有する第１の金属配線３０２Ａを形成し、その後、第１のレジストパターン３０４を除去する。
【００６６】
次に、図２３（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板３００の上に全面に亘って有機膜からなる第２の層間絶縁膜３０６を堆積した後、該第２の層間絶縁膜３０６における第１の金属配線３０２Ａの上に露出している部分をＣＭＰ法により除去する。第２の層間絶縁膜３０６を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜３０３（第１の層間絶縁膜３０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜３０３よりも低いことが特徴である。第２の層間絶縁膜３０６の比誘電率が低いので、第１の金属配線３０２Ａの配線間容量は低減する。
【００６７】
次に、図２４（ａ）〜（ｃ）に示すように、半導体基板３００の上に全面に亘って、シリコン窒化膜からなる第１のストッパー膜３０７、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第２の金属膜３０８、及び１．０μｍの膜厚を有する第２のシリコン酸化膜３０９を順次堆積した後、第２のシリコン酸化膜３０９の上に、第２層の配線形成領域に開口部を有する第２のレジストパターン３１０を形成する。
【００６８】
次に、図２５（ａ）〜（ｃ）に示すように、第２のレジストパターン３１０をマスクとして、第２のシリコン酸化膜３０９に対してエッチングを行なって第３の層間絶縁膜３０９Ａを形成した後、第２の金属膜３０８に対して第１のストッパー膜３０７をエッチングストッパーとしてエッチングを行なって、第２の配線間隙３１１を有する第２の金属配線３０８Ａを形成し、その後、第２のレジストパターン３１０を除去する。
【００６９】
次に、図２６（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板３００の上に全面に亘って有機膜からなる第４の層間絶縁膜３１２を堆積した後、該第４の層間絶縁膜３１２における第３の層間絶縁膜３０９Ａの上に露出している部分をＣＭＰ法により除去して、第４の層間絶縁膜３１２の上面を第３の層間絶縁膜３０９Ａの上面と面一にする。第４の層間絶縁膜３１２を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。その後、第３の層間絶縁膜３０９Ａ及び第４の層間絶縁膜３１２の上に全面に亘って、シリコン窒化膜からなる第２のストッパー膜３１３、第１の窒化チタン膜３１４、シリコン窒化膜からなる第３のストッパー膜３１５及び第２の窒化チタン膜３１６を順次堆積した後、第２の窒化チタン膜３１６の上に、ビア用開口部３２０を有する第３のレジストパターン３１７を形成する。
【００７０】
次に、図２７（ａ）〜（ｃ）に示すように、第３のレジストパターン３１７をマスクとして、第２の窒化チタン膜３１６、第３のストッパー膜３１５及び第１の窒化チタン膜３１４に対して第２のストッパー膜３１３をエッチングストッパーとするエッチングを順次行なって、第２のハードマスク３１６Ａ、パターン化された第３のストッパー膜３１５Ａ及び第１のハードマスク３１４Ａを形成した後、第３のレジストパターン３１７を除去する。
【００７１】
次に、図２８（ａ）〜（ｃ）に示すように、第２のハードマスク３１６Ａをマスクとすると共にシリコン酸化膜用のエッチングガスを用いて、第２のストッパー膜３１３及び第３の層間絶縁膜３０９Ａに対してエッチングを行なって、パターン化された第２のストッパー膜３１３Ａを形成すると共に第３の層間絶縁膜３０９Ａにビア用開口部３２０を転写する。このエッチング工程は第２の金属配線３０８Ａの上面が露出したときに終了する。また、第４の層間絶縁膜３１２は有機膜からなるため、シリコン酸化膜用のエッチングガスによりエッチングされにくいので、第４の層間絶縁膜３１２は良好な形状を維持している。
【００７２】
次に、図２９（ａ）〜（ｃ）に示すように、パターン化された第３のストッパー膜３１５Ａをマスクとすると共に金属膜用のエッチングガスを用いて第２の金属配線３０８Ａに対してエッチングを行なって、第２の金属配線３０８Ａにビア用開口部３２０を転写する。このエッチング工程において、パターン化された第３のストッパー膜３１５Ａの上に存在していた第２のハードマスク３１６Ａは除去される。
【００７３】
次に、図３０（ａ）〜（ｃ）に示すように、第１のハードマスク３１４Ａをマスクとすると共にシリコン酸化膜用のエッチングガスを用いて、第１のストッパー膜３０７及び第１の層間絶縁膜３０３Ａに対してエッチングを行なって、パターン化された第１のストッパー膜３０７Ａを形成すると共に、第１の層間絶縁膜３０３Ａにビアホール３２１を形成する。このエッチング工程は第１の金属配線３０２Ａの上面が露出したときに終了する。また、第２の層間絶縁膜３０６は有機膜からなるため、シリコン酸化膜用のエッチングガスによりエッチングされにくいので、第２の層間絶縁膜３０６は良好な形状を維持している。このエッチング工程において、第１のハードマスク３１４Ａの上に存在していたパターン化された第１のストッパー膜３１５Ａは除去される。この場合、第３のレジストパターン３１７のビア用開口部３２０の径Ｗ3 を、第１の金属配線３０２Ａの配線幅Ｗ1 及び第２の金属配線３０８Ａの配線幅Ｗ2 に対して両側にクリアランスσを有する大きさに設定しておくことによって、リソグラフィ工程におけるアライメントずれを吸収できる。また、エッチング工程においては、有機膜からなる第４の層間絶縁膜３１２及び第２の層間絶縁膜３０６の各開口部側壁がサイドのエッチングストッパーとなるので、第１の金属配線３０２Ａの上に、Ｗ1 ×Ｗ2 の径を有するビアホール３２１をセルフアライメントによって確実に形成することができる。
【００７４】
次に、図示は省略しているが、ビアホール３２１を含む半導体基板３００の上に全面に亘って、膜厚が極めて薄いＴａＮ膜からなる密着層及び銅膜からなるシード層を形成した後、図３１（ａ）〜（ｃ）に示すように、電解めっき法により銅膜３１８をビアホール３２１に充填されるように堆積する。これにより、第１の金属配線３０２Ａと第２の金属配線３０８Ａとが銅膜３１８によって接続されると共に、第２の金属配線３０８Ａ同士も銅膜３１８によって接続される。尚、電解めっき法により銅膜３１８を堆積する方法に代えて、ＴｉＮ系材料を下地膜とするブランケット法によってタングステン膜を堆積してもよい。
【００７５】
次に、図３２（ａ）〜（ｃ）に示すように、金属膜用のエッチングガスを用いて、銅膜３１８及び第１のハードマスク３１４Ａに対して、銅膜３１８の上面が第２の金属配線３０８Ａの上面と一致するまでエッチングを行なって、銅膜３１８からなるビアコンタクト３１８Ａを形成する。
【００７６】
次に、図３３（ａ）〜（ｃ）に示すように、半導体基板３００の上に全面に亘って埋め戻し用絶縁膜３１９を堆積した後、該埋め戻し用絶縁膜３１８におけるパターン化された第２のストッパー膜３１３Ａの上に露出している部分をＣＭＰ法により除去して、埋め戻し用絶縁膜３１８を平坦化する。
【００７７】
尚、その後、前述の各工程を繰り返すことによって、３層以上の多層配線構造を有する半導体装置を製造することができる。
【００７８】
第３の実施形態によると、第１の金属配線３０２Ａ同士の間に有機膜からなる比誘電率の低い第２の層間絶縁膜３０６が介在していると共に、第２の金属配線３０８Ａ同士の間に有機膜からなる比誘電率の低い第４の層間絶縁膜３１２が介在しているため、第１の金属配線３０２Ａ及び第２の金属配線３０８Ａにおける配線間の容量を低減することができる。また、第１の金属配線３０２Ａと第２の金属配線３０８Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜３０３Ａ（第１のシリコン酸化膜３０３）が介在しているため、第１の金属配線３０２Ａ及び第２の金属配線３０８Ａに発生した熱の放散が容易である。
【００７９】
また、第３の実施形態によると、ビア用開口部３２０を有する第１のハードマスク３１４Ａをマスクとして第１の層間絶縁膜３０３Ａに対してエッチングを行なって、第１の層間絶縁膜３０３Ａにビアホール３２１を形成するため、ビアホール３２１をセルフアライメントによって形成することができる。この場合、第３のレジストパターン３１７に形成されるビア用開口部３２０の大きさを第１の金属配線３０２Ａの配線幅及び後工程で形成される第２の金属配線３０８Ａの配線幅よりも大きくしておくことによって、第３のレジストパターン３１７ひいては第１のハードマスク３１４Ａ及び第２のハードマスク３１６Ａにアライメントずれが生じても、ビアホール３２１を第１の金属配線３０２Ａの上に確実に形成することができる。
【００８０】
【発明の効果】
第１の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第２のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはない。
【００８１】
従って、第１の半導体装置の製造方法によると、ビアホールのアスペクト比の増大を抑制できるため、ビアコンタクトに空洞ができなくなるので、ビアコンタクトにコンタクト不良が発生する事態を回避できる。
【００８２】
第１の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に第２の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間には有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８３】
第１の半導体装置の製造方法において、第２の層間絶縁膜の比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線における配線間容量を低減することができる。
【００８４】
第１の半導体装置の製造方法において、第２のマスクパターンが金属材料からなるハードマスクであると、第２のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８５】
第１の半導体装置の製造方法において、ビア用開口部の平面形状がビアホールの平面形状よりも大きいと、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【００８６】
第２の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはないので、ビアホールのアスペクト比の増大を抑制でき、これによって、ビアコンタクト不良の発生を回避できる。
【００８７】
また、第３の層間絶縁膜の配線用開口部に第２の金属膜を充填すると、埋め込み配線からなる第２の金属配線が得られるので、ビアコンタクトが第１の金属配線の上から外れることのないデュアルダマシン構造を有する埋め込み配線をセルフアライメントにより形成することができる。
【００８８】
第２の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第３の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間及び第２の金属配線同士の間には、いずれも有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線及び第２の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８９】
第２の半導体装置の製造方法において、第２の層間絶縁膜及び第３の層間絶縁膜の各比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間及び第２の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線及び第２の金属配線における配線間容量を低減することができる。
【００９０】
第２の半導体装置の製造方法において、第３のマスクパターンが金属材料からなるハードマスクであると、第３のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９１】
第２の半導体装置の製造方法において、ビア用開口部の平面形状がビアホールの平面形状よりも大きいと、第３のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【００９２】
第３の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはないので、ビアホールのアスペクト比の増大を抑制でき、これによって、ビアコンタクト不良の発生を回避できる。
【００９３】
また、第３のマスクパターンを用いて形成される、第２の層間絶縁膜のビアホール及び第２の金属配線のビア用開口部に第３の金属膜を充填すると、コンタクトが形成されると共に第２の金属配線が接続されるため、ビアコンタクトが第１の金属配線の上から外れることのないデュアルダマシン構造を有する埋め込み配線をセルフアライメントにより形成することができると共に、第３のマスクパターンを形成する工程以降の各工程を繰り返し行なうことによって、３層以上の多層配線構造を有する半導体装置を確実に製造することができる。
【００９４】
第３の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第４の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間及び第２の金属配線同士の間には、いずれも有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線及び第２の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９５】
第３の半導体装置の製造方法において、第２の層間絶縁膜及び第４の層間絶縁膜の各比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間及び第２の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線及び第２の金属配線における配線間容量を低減することができる。
【００９６】
第３の半導体装置の製造方法において、第３のマスクパターンが金属材料からなるハードマスクであると、第３のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９７】
第３の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいと、第３のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図２】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図３】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図４】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図５】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図６】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図７】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図８】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図９】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１０】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１１】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１２】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１３】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１４】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１５】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１６】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１７】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１８】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１９】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２０】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２２】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２３】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２４】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２５】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２６】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２７】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２８】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２９】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３０】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３２】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３３】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３４】（ａ）〜（ｅ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図３５】従来の半導体装置の製造方法の問題点を説明する断面図である。
【符号の説明】
１００ 半導体基板
１０１ 絶縁膜
１０２ 第１の金属膜
１０２Ａ 第１の金属配線
１０３ 第１のシリコン酸化膜
１０３Ａ 第１の層間絶縁膜
１０４ 第１のレジストパターン（第１のマスクパターン）
１０５ 配線間隙
１０６ 第２の層間絶縁膜
１０７ 第２のシリコン酸化膜
１０８ 窒化チタン膜
１０８Ａ ハードマスク（第２のマスクパターン）
１０９ 第２のレジストパターン
１１０ ビア用開口部
１１１ ビアホール
１１２ 第２の金属膜
１１２Ａ 第２の金属配線
１１３ 第３のシリコン酸化膜
１１３Ａ 第３の層間絶縁膜
１１４ 第３のレジストパターン（第３のマスクパターン）
１１５ 第４の層間絶縁膜
２００ 半導体基板
２０１ 絶縁膜
２０２ 第１の金属膜
２０２Ａ 第１の金属配線
２０３ 第１のシリコン酸化膜
２０３Ａ 第１の層間絶縁膜
２０４ 第１のレジストパターン（第１のマスクパターン）
２０５ 第１の配線間隙
２０６ 第２の層間絶縁膜
２０７ 第１のエッチングストッパー
２０８ 犠牲膜
２０８Ａ 配線状パターン
２０９ 第２のレジストパターン（第２のマスクパターン）
２１０ 第２の配線間隙
２１１ 第３の層間絶縁膜
２１２ 第２のストッパー膜
２１３ 窒化チタン膜
２１３Ａ ハードマスク（第３のマスクパターン）
２１４ 第３のレジストパターン
２１５ 銅膜
２１５Ａ 第２の金属配線
２１６ ビア用開口部
２１７ ビアホール
３００ 半導体基板
３０１ 絶縁膜
３０２ 第２の金属膜
３０２Ａ 第１の金属配線
３０３ 第１のシリコン酸化膜
３０３Ａ 第１の層間絶縁膜
３０４ 第１のレジストパターン（第１のマスクパターン）
３０５ 第１の配線間隙
３０６ 第２の層間絶縁膜
３０７ 第１のストッパー膜
３０７Ａ パターン化された第１のストッパー膜
３０８ 第２の金属膜
３０８Ａ 第２の金属配線
３０９ 第２のシリコン酸化膜
３０９Ａ 第３の層間絶縁膜
３１０ 第２のレジストパターン（第２のマスクパターン）
３１１ 第２の配線間隙
３１２ 第４の層間絶縁膜
３１３ 第２のストッパー膜
３１３Ａ パターン化された第２のストッパー膜
３１４ 第１の窒化チタン膜
３１４Ａ 第１のハードマスク（第３のマスクパターン）
３１５ 第３のストッパー膜
３１５Ａ パターン化された第３のストッパー膜
３１６ 第２の窒化チタン膜
３１６Ａ 第２のハードマスク（第３のマスクパターン）
３１７ 第３のレジストパターン
３１８ 銅膜
３１８Ａ ビアコンタクト
３１９ 埋め戻し用絶縁膜
３２０ ビア用開口部
３２１ ビアホール
【発明の属する技術分野】
本発明は、多層配線を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年めざましく進歩した半導体プロセス技術によって配線及び半導体素子における超微細化及び高集積化が可能になったので、ＵＬＳＩの高性能化が進んできた。
【０００３】
しかしながら、配線の集積化に伴って、配線における信号の遅延がデバイスのスピードを律するようになってきた。
【０００４】
このため、０．２５μｍ世代以降のＵＬＳＩにおいては、層間絶縁膜の材料としては、従来のＳｉＯ2 （比誘電率ε＝４．３）に代わって、比誘電率が低い材料、例えば比誘電率の低いフッ素がドーピングされたＳｉＯＦ（ε＝３．５）又は、有機物を含んだＳｉＯ：Ｃ（ε＝２．８〜３．２）（以下、有機ＳＯＧと称する。）が使用されようとしている。
【０００５】
以下、特開平９−８２７９９号公報に示されている有機ＳＯＧを使用して配線間の低誘電率化を図った半導体装置の製造方法について、図３４（ａ）〜（ｅ）を参照しながら説明する。
【０００６】
まず、図３４（ａ）に示すように、半導体基板１０の上に、５００ｎｍの膜厚を有するアルミニウム合金膜を堆積した後、該アルミニウム合金膜の上にプラズマＣＶＤ法により２００ｎｍの膜厚を有する第１のＳｉＯＦ膜（フッ素が６原子％含まれており、比誘電率は３である。）を堆積する。次に、レジストパターンをマスクとして第１のＳｉＯＦ膜をパターニングしてマスクパターン１２を形成した後、レジストパターンを除去し、その後、マスクパターン１２を用いてアルミニウム合金膜をパターニングして下層配線１１（最小配線間隔は３００ｎｍである。）を形成する。
【０００７】
次に、図３４（ｂ）に示すように、プラズマＣＶＤ法により半導体基板１０の上に全面に亘って１００ｎｍの膜厚を有する第２のＳｉＯＦ膜１３（フッ素が６原子％含まれており、比誘電率は３である。）を堆積した後、該第２のＳｉＯＦ膜１３の上に７５０ｎｍの膜厚を有する有機ＳＯＧ膜１４（比誘電率は３である。）を堆積し、その後、該有機ＳＯＧ膜１４を局部的に平坦化する。
【０００８】
次に、図３４（ｃ）に示すように、非結晶性の酸化セリウムが分散してなるｐＨ９の研磨剤を用いるＣＭＰ法により有機ＳＯＧ膜１４を全面的に平坦化して、第１の層間絶縁膜１４Ａを形成する。この場合、ＣＭＰ法は有機ＳＯＧ膜１４における下層配線１１の上側の部分が除去されるまで行なうが、第２のＳｉＯＦ膜１３がエッチングストッパーになるので、下層配線１１は露出しない。
【０００９】
次に、図３４（ｄ）に示すように、プラズマ化学気相成長法により半導体基板１０の上に全面に亘ってシリコン酸化膜からなる第２の層間絶縁膜１５を堆積する。
【００１０】
次に、図３４（ｅ）に示すように、第２の層間絶縁膜１５にビアホール１５ａを形成した後、第２の層間絶縁膜１５の上に、ビアホール１５ａを介して下層配線１１と接続する上層配線１６を形成する。
【００１１】
このような各工程により得られた半導体装置において、下層配線１１の最小配線間隔の部分における配線間の寄生容量を測定したところ、誘電率は３であって、寄生容量は小さいことが確認できた。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置の製造方法において、下層配線１１の配線幅とビアホール１５ａの径とが同一寸法になるように設計され、且つビアホール１５ａを形成するためのフォトリソグラフィー工程においてアライメントずれが生じた場合には、以下に示すような問題が発生する。
【００１３】
図３５は、アライメントずれが生じた場合のビアホール１７の構造を示しており、アライメントずれが発生すると、エッチングは下層配線１１の上面から外れて、第２のＳｉＯＦ膜１３及び第１の層間絶縁膜１４Ａにまで進行する。このため、ビアホール１７と下層配線１１との接触面積が低減するのみならず、ビアホール１７のアスペクト比が大きくなってしまう。ビアホール１７のアスペクト比が大きくなると、上層配線１６（図３４（ｅ）を参照）を堆積する工程において、上層配線１６に空洞が形成されてしまうと共に、第１の層間絶縁膜１４Ａを構成する有機ＳＯＧ膜からガスが発生してしまうので、ビアコンタクト不良が発生するという問題が発生する。
【００１４】
前記に鑑み、本発明は、金属配線の配線幅と、該金属配線の上面と接続されるビアホールの径とが同一寸法に設計される半導体装置の製造方法において、ビアホールを形成するためのマスクパターンにアライメントずれが発生しても、ビアコンタクトが金属配線に対して位置ずれしないようにすることを目的とする。
【００１５】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第２のマスクパターンを形成する工程と、第２のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に第２の金属膜をビアホールが充填されるように堆積する工程と、第２の金属膜の上に第３の層間絶縁膜を堆積する工程と、第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第３のマスクパターンを形成した後、該第３のマスクパターンを用いて第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、第３の層間絶縁膜に開口部を形成すると共に、第２の金属膜からなる第２の金属配線を形成する工程と、第２の金属配線同士の間及び第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程とを備えている。
【００１６】
第１の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００１７】
このため、ビア用開口部を有する第２のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第２のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填して得られるビアコンタクトは第１の金属配線の上から外れることはない。
【００１８】
第１の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００１９】
第１の半導体装置の製造方法において、第２の層間絶縁膜の比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００２０】
第１の半導体装置の製造方法において、第２のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００２１】
第１の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００２２】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の金属配線同士の間及び第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に絶縁性材料からなる犠牲膜を堆積する工程と、犠牲膜の上に、第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて犠牲膜をエッチングすることにより、犠牲膜からなる配線状パターンを形成する工程と、配線状パターン同士の間に第３の層間絶縁膜を充填する工程と、配線状パターン及び第３の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成した後、該第３のマスクパターンを用いると共に、配線状パターンに対するエッチングレートが第３の層間絶縁膜に対するエッチングレートよりも速く且つ第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で配線状パターン及び第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、配線状パターンを除去して、第３の層間絶縁膜に配線用開口部を形成する工程と、第２の層間絶縁膜のビアホール及び第３の層間絶縁膜の配線用開口部に第２の金属膜を充填して、該第２の金属膜からなるビアコンタクト及び第２の金属配線を同時に形成する工程とを備えている。
【００２３】
第２の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００２４】
このため、ビア用開口部を有する第３のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填して得られるビアコンタクトは第１の金属配線の上から外れることはない。
【００２５】
また、第２の金属配線形成領域をマスクする第２のマスクパターンを用いて犠牲膜をエッチングして配線状パターンを形成した後、該配線状パターン同士の間に第３の層間絶縁膜を充填するため、該第３の層間絶縁膜同士の間隔は第２の金属配線形成領域の幅と一致するので、第３の層間絶縁膜に形成される配線用開口部の幅は必然的に第２の金属配線形成領域の幅と一致する。このため、第３の層間絶縁膜の配線用開口部に第２の金属膜を充填すると埋め込み配線からなる第２の金属配線が得られる。
【００２６】
第２の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第３の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００２７】
第２の半導体装置の製造方法において、第２の層間絶縁膜及び第３の層間絶縁膜の各比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００２８】
第２の半導体装置の製造方法において、第３のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００２９】
第２の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００３０】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、第１の層間絶縁膜に開口部を形成すると共に、第１の金属膜からなる第１の金属配線を形成する工程と、第１の金属配線同士の間及び第１の層間絶縁膜の開口部に、第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、第１の層間絶縁膜及び第２の層間絶縁膜の上に、第２の金属膜及び第３の層間絶縁膜を順次堆積する工程と、第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、第３の層間絶縁膜に開口部を形成すると共に、第２の金属膜からなる第２の金属配線を形成する工程と、第２の金属配線同士の間及び第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程と、第３の層間絶縁膜及び第４の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成する工程と、第３のマスクパターンを用いると共に、第３の層間絶縁膜に対するエッチングレートが第４の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで第３の層間絶縁膜をエッチングすることにより、第４の層間絶縁膜にビア用開口部を形成する工程と、第３のマスクパターンを用いて第２の金属配線に対してエッチングを行なうことにより、第２の金属配線にビア用開口部を形成する工程と、第３のマスクパターンを用いて、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで第１の層間絶縁膜をエッチングすることにより、第２の層間絶縁膜に、第１の金属配線を露出させるビアホールを形成する工程と、第２の層間絶縁膜のビアホール及び第２の金属配線のビア用開口部に第３の金属膜を充填して、該第３の金属膜からなるビアコンタクトを形成すると共に、第３の金属膜によってビアコンタクトと第２の金属配線とを接続する工程と、第４の層間絶縁膜のビア用開口部に埋め込み用絶縁膜を充填する工程とを備えている。
【００３１】
第３の半導体装置の製造方法によると、第１のマスクパターンを用いて第１の層間絶縁膜及び第１の金属膜をエッチングして、第１の層間絶縁膜に開口部を形成すると共に第１の金属膜からなる第１の金属配線を形成するため、第１の層間絶縁膜の開口部の幅は第１の金属配線の配線幅と等しくなるので、第１の層間絶縁膜の開口部に充填される第２の層間絶縁膜の間隔は第１の金属配線の配線幅と等しくなる。
【００３２】
このため、ビア用開口部を有する第３のマスクパターンを用いると共に、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で第１の層間絶縁膜をエッチングして、第２の層間絶縁膜にビアホールを形成すると、ビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるので、ビアホールに第２の金属膜を充填してビアコンタクトを形成すると、ビアコンタクトは第１の金属配線の上から外れることはない。
【００３３】
また、第３のマスクパターンを用いて、第２の金属配線にビア用開口部を形成すると共に第２の層間絶縁膜にビアホールを形成した後、これらビアホール及びビア用開口部に第３の金属膜を充填して、コンタクトを形成すると共に第２の金属配線を接続するため、ビアコンタクトと第２の金属配線とを同時に形成することができる。
【００３４】
第３の半導体装置の製造方法において、第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第４の層間絶縁膜は有機成分を主成分とする材料からなることが好ましい。
【００３５】
第３の半導体装置の製造方法において、第２の層間絶縁膜及び第４の層間絶縁膜の各比誘電率は第１の層間絶縁膜の比誘電率よりも低いことが好ましい。
【００３６】
第３の半導体装置の製造方法において、第３のマスクパターンは、金属材料からなるハードマスクであることが好ましい。
【００３７】
第３の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいことが好ましい。
【００３８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図１〜図８を参照しながら説明する。尚、図１〜図８において、（ａ）は（ｂ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は平面構造を示している。
【００３９】
まず、図１（ａ）、（ｂ）に示すように、図示していない半導体能動素子が形成されている半導体基板１００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜１０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜１０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜１０２を堆積する。その後、第１の金属膜１０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜１０３を堆積した後、該第１のシリコン酸化膜１０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン１０４を形成する。
【００４０】
次に、図２（ａ）、（ｂ）に示すように、第１のレジストパターン１０４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第１のシリコン酸化膜１０３に対してエッチングを行なって第１の層間絶縁膜１０３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第１の金属膜１０２に対して絶縁膜１０１が露出するまでエッチングを行なって、配線間隙１０５を有する第１の金属配線１０２Ａを形成し、その後、第１のレジストパターン１０４を除去する。
【００４１】
次に、図３（ａ）、（ｂ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板１００の上に全面に亘って有機膜を堆積した後、該有機膜における第１の金属配線１０２Ａの上に露出している部分をＣＭＰ法により除去することによって、第１の金属配線１０２Ａの配線間隙１０５に有機膜からなる第２の層間絶縁膜１０６を充填する。有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜１０３（第１の層間絶縁膜１０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜１０３よりも低いことが特徴である。第２の層間絶縁膜１０６の比誘電率が低いので、第１の金属配線１０２Ａの配線間容量は低減する。
【００４２】
次に、図４（ａ）、（ｂ）に示すように、半導体基板１００の上に全面に亘って、第２のシリコン酸化膜１０７及び窒化チタン膜１０８を順次堆積した後、窒化チタン膜１０８の上に、リソグラフィ法によりビア用開口部１１０を有する第２のレジストパターン１０９を形成する。
【００４３】
次に、図５（ａ）、（ｂ）に示すように、第２のレジストパターン１０９をマスクとしてＣｌ系のエッチングガスを用いて窒化チタン膜１０８にエッチングを行なって、ビア用開口部１１０を窒化チタン膜１０８に転写することにより、ビア用開口部１１０を有するハードマスク１０８Ａを形成した後、第２のレジストパターン１０９を除去する。
【００４４】
次に、図６（ａ）、（ｂ）に示すように、ハードマスク１０８ＡをマスクとしてＣＦ系のエッチングガスを用いて第２のシリコン酸化膜１０７及び第１の層間絶縁膜１０３Ａに対して連続的にエッチングを行なって、第１の層間絶縁膜１０３Ａにビアホール１１１を形成する。この場合、第２の層間絶縁膜１０６と第１の層間絶縁膜１０３Ａとは材料が異なるため、第２の層間絶縁膜１０６はＣＦ系のエッチングガスではエッチングされにくいので、第２のシリコン酸化膜１０７に選択的にビア用開口部１１０を形成することができると共に、第１の層間絶縁膜１０３Ａに、互いに隣接する２つのビアホール１１１を同時に形成することができる。この場合、ビア用開口部１１０のＡ−Ａ線方向の寸法としては、２つの第１の金属配線１０２Ａの配線幅Ｗと、第１の金属配線１０２Ａの配線間隙と、両側のクリアランスσとの合計寸法に設定しておくことによって、第２のレジストパターン１０９ひいてはハードマスク１０８Ａにアライメントずれが発生しても、第１の金属配線１０２Ａの上にビアホール１１１を確実に形成することができるので、リソグラフィにおける露光マージンが拡大する。
【００４５】
次に、図７（ａ）、（ｂ）に示すように、スパッタリング法又は電解めっき法により、半導体基板１００の上に全面に亘って、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第２の金属膜１１２をビアホール１１１が充填されるように堆積する。その後、第２の金属膜１１２の上に１．０μｍの膜厚を有する第３のシリコン酸化膜１１３を堆積した後、該第３のシリコン酸化膜１１３の上に、第２層の配線形成領域に開口部を有する第３のレジストパターン１１４を形成する。
【００４６】
次に、図８（ａ）、（ｂ）に示すように、第３のレジストパターン１１４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第３のシリコン酸化膜１１３に対してエッチングを行なって、ビアホールを有する第３の層間絶縁膜１１３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第２の金属膜１１２に対してエッチングを行なって第２の金属配線１１２Ａを形成する。その後、第３のレジストパターン１１４を除去した後、半導体基板１００の上に全面に亘って、例えば有機ポリシロキサン又はフッ素を含む有機物等からなる有機膜を堆積した後、該有機膜における第３の層間絶縁膜１１３Ａの上に露出している部分をＣＭＰ法により除去することによって、第２の金属配線１１２Ａの配線間隙及び第３の層間絶縁膜１１３Ａのビアホールに有機膜からなる第４の層間絶縁膜１１５を充填する。
【００４７】
尚、前述の各工程を繰り返すことによって、多層配線構造を有する半導体装置を製造することができる。
【００４８】
第１の実施形態によると、第１の金属配線１０２Ａ同士の間には、第１の層間絶縁膜１０３Ａ（第１のシリコン酸化膜１０３）よりも比誘電率が低い有機膜からなる第２の層間絶縁膜１０６が充填されていると共に、第２の金属配線１１２Ａ同士の間には、第３の層間絶縁膜１１３Ａ（第３のシリコン酸化膜１１３）よりも比誘電率が低い有機膜からなる第４の層間絶縁膜１１５が充填されているため、第１の金属配線１０２Ａ及び第２の金属配線１１２Ａにおける配線間容量を低減できる。また、第１の金属配線１０２Ａと第２の金属配線１１２Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜１０３Ａ（第１のシリコン酸化膜１０３）が介在しているため、第１の金属配線１０２Ａ及び第２の金属配線１１２Ａに発生した熱の放散が容易である。
【００４９】
また、第１の実施形態によると、ビア用開口部１１０を有するハードマスク１０８Ａを用いて第２のシリコン酸化膜１０７及び第１の層間絶縁膜１０３Ａに対してエッチングを行なって、第１の層間絶縁膜１０３Ａにビアホール１１１を形成するため、ビアホール１１１をセルフアライメントによって形成することができる。この場合、第２のレジストパターン１０９に形成されるビア用開口部１１０の大きさを第１の金属配線１０２Ａの配線幅よりも大きくしておくことによって、第２のレジストパターン１０９ひいてはハードマスク１０８Ａにアライメントずれが生じても、ビアホール１１１を第１の金属配線１０２Ａの上に確実に形成することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図９〜図９〜図２０を参照しながら説明する。尚、図９〜図２０においては、（ａ）は（ｃ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面構造を示し、（ｃ）は平面構造を示している。
【００５０】
まず、図９（ａ）〜（ｃ）に示すように、図示していない半導体能動素子が形成されている半導体基板２００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜２０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜２０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜２０２を堆積する。その後、第１の金属膜２０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜２０３を堆積した後、該第１のシリコン酸化膜２０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン２０４を形成する。
【００５１】
次に、図１０（ａ）〜（ｃ）に示すように、第１のレジストパターン２０４をマスクとして、低温下でＣＦ系のエッチングガスを用いて第１のシリコン酸化膜２０３に対してエッチングを行なって第１の層間絶縁膜２０３Ａを形成した後、高温下でＣｌ系のエッチングガスを用いて第１の金属膜２０２に対して絶縁膜２０１が露出するまでエッチングを行なって、第１の配線間隙２０５を有する第１の金属配線２０２Ａを形成し、その後、第１のレジストパターン２０４を除去する。
【００５２】
次に、図１１（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板２００の上に全面に亘って有機膜からなる第２の層間絶縁膜２０６を堆積した後、該第２の層間絶縁膜２０６における第１の金属配線２０２Ａの上に露出している部分をＣＭＰ法により除去する。第２の層間絶縁膜２０６を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜２０３（第１の層間絶縁膜２０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜２０３よりも低いことが特徴である。第２の層間絶縁膜２０６の比誘電率が低いので、第１の金属配線２０２Ａの配線間容量は低減する。
【００５３】
次に、図１２（ａ）〜（ｃ）に示すように、半導体基板２００の上に全面に亘って、例えば窒化シリコン膜からなる第１のストッパー膜２０７及び例えばシリコン酸化膜からなる犠牲膜２０８を順次堆積した後、該犠牲膜２０８の上に、第２層の配線間隙となる領域に開口部を有する第２のレジストパターン２０９を形成する。
【００５４】
次に、図１３（ａ）〜（ｃ）に示すように、第２のレジストパターン２０９をマスクとすると共に第１のストッパー膜２０７をエッチングストッパーとして犠牲膜２０８に対してエッチングを行なって、第２の配線間隙２１０を有する配線状パターン２０８Ａを形成した後、第２のレジストパターン２０９を除去する。尚、配線状パターン２０８Ａは将来的には第２の金属配線に置き換わる。
【００５５】
次に、図１４（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板２００の上に全面に亘って有機膜からなる第３の層間絶縁膜２１１を堆積した後、該第３の層間絶縁膜２１１における配線状パターン２０８Ａの上に露出している部分をＣＭＰ法により除去して、第３の層間絶縁膜２１１の上面を配線状パターン２０８Ａの上面と面一にする。第３の層間絶縁膜２１１の材料としては、第２の層間絶縁膜２０６と同様、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。
【００５６】
次に、図１５（ａ）〜（ｃ）に示すように、半導体基板２００の上に全面に亘って、例えば窒化シリコン膜からなる第２のストッパー膜２１２及び窒化チタン膜２１３を順次堆積した後、該窒化チタン膜２１３の上に、ビア用開口部２１６を有する第３のレジストパターン２１４を形成する。
【００５７】
次に、図１６（ａ）〜（ｃ）に示すように、第３のレジストパターン２１４をマスクとすると共に第２のストッパー膜２１２をエッチングストッパーとして窒化チタン膜２１３に対してエッチングを行なって、ビア用開口部２１６が転写されたハードマスク２１３Ａを形成する。
【００５８】
次に、図１７（ａ）〜（ｃ）に示すように、ハードマスク２１３ＡをマスクとしてＣＦ系のエッチングガスを用いて、第２のストッパー膜２１２、配線状パターン２０８Ａ、第１のストッパー膜２０７及び第１の層間絶縁膜２０３Ａに対して順次エッチングを行なって、第１の層間絶縁膜２０３Ａ及び第２の層間絶縁膜２０６にビアホール２１７を形成する。この場合、第３のレジストパターン２１４のビア用開口部２１６の径Ｗ3 を、第１の金属配線２０２Ａの配線幅Ｗ1 及び第２の金属配線２１５Ａ（図２０（ａ）〜（ｃ）を参照）の配線幅Ｗ2 に対して両側にクリアランスσを有する大きさに設定しておくことによって、リソグラフィ工程におけるアライメントずれを吸収できる。また、エッチング工程においては、有機膜からなる第３の層間絶縁膜２１１及び第２の層間絶縁膜２０６の各開口部側壁がサイドのエッチングストッパーとなるので、第１の金属配線２０２Ａの上に、Ｗ1 ×Ｗ2 の径を有するビアホール２１７をセルフアライメントによって確実に形成することができる。
【００５９】
次に、図１８（ａ）〜（ｃ）に示すように、ハードマスク２１３Ａを金属膜用のエッチングガスを用いて除去した後、配線状パターン２０８Ａを第１のストッパー膜２０７Ａをエッチングストッパーとしてエッチングを行なうことにより、配線状パターン２０８Ａを除去する。この場合、第３の層間絶縁膜２１１は、有機膜からなるため、金属膜用のエッチングガスに対してエッチング耐性を有しているので、第３の層間絶縁膜２１１の形状は良好に維持される。
【００６０】
次に、図示は省略しているが、ビアホール２１７を含む半導体基板２００の上に全面に亘って、膜厚が極めて薄いＴａＮ膜からなる密着層及び銅膜からなるシード層を形成した後、図１９（ａ）〜（ｃ）に示すように、電解めっき法により銅膜２１５をビアホール２１７に充填されるように堆積する。
【００６１】
次に、図２０（ａ）〜（ｃ）に示すように、銅膜２１５における第３の層間絶縁膜２１１の上に露出している部分をＣＭＰ法によって除去すると、デュアルダマシン構造を有する第２の金属配線２１５Ａが得られる。
【００６２】
第２の実施形態によると、第１の金属配線２０２Ａ同士の間に有機膜からなる比誘電率の低い第２の層間絶縁膜２０６が介在していると共に、第２の金属配線２１５Ａ同士の間に有機膜からなる比誘電率の低い第３の層間絶縁膜２１１が介在しているため、第１の金属配線２０２Ａ及び第２の金属配線２１５Ａにおける配線間の容量を低減することができる。また、第１の金属配線２０２Ａと第２の金属配線２１５Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜２０３Ａ（第１のシリコン酸化膜２０３）が介在しているため、第１の金属配線２０２Ａ及び第２の金属配線２１５Ａに発生した熱の放散が容易である。
【００６３】
また、第２の実施形態によると、ビア用開口部２１６を有するハードマスク２１３Ａをマスクとして、第２のストッパー膜２２１、配線状パターン２０８Ａ、第１のストッパー膜２０７及び第１の層間絶縁膜２０３Ａに対して順次エッチングを行なって、第１の層間絶縁膜２０３Ａ及び第２の層間絶縁膜２０６にビアホール２１７を形成するため、ビアホール２１７をセルフアライメントによって形成することができる。この場合、第３のレジストパターン２１４に形成されるビア用開口部２１６の大きさを第１の金属配線２０２Ａの配線幅及び後工程で形成される第２の金属配線２１５Ａの配線幅よりも大きくしておくことによって、第３のレジストパターン２１４にアライメントずれが生じても、ビアホール２１７を第１の金属配線２０２Ａの上に確実に形成することができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図２１〜図３３を参照しながら説明する。尚、図２１〜図３３においては、（ａ）は（ｃ）におけるＡ−Ａ線の断面構造を示し、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面構造を示し、（ｃ）は平面構造を示している。
【００６４】
まず、図２１（ａ）〜（ｃ）に示すように、図示していない半導体能動素子が形成されている半導体基板３００の上に全面に亘って２．０μｍの膜厚を有する絶縁膜３０１を形成した後、スパッタリング法又は電解めっき法により、絶縁膜３０１の上に、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第１の金属膜３０２を堆積する。その後、第１の金属膜３０２の上に１．０μｍの膜厚を有する第１のシリコン酸化膜３０３を堆積した後、該第１のシリコン酸化膜３０３の上に、第１層の配線形成領域に開口部を有する第１のレジストパターン３０４を形成する。
【００６５】
次に、第１のレジストパターン３０４をマスクとして、第１のシリコン酸化膜３０３に対して低温下でＣＦ系のエッチングガスを用いるエッチングを行なった後、第１の金属膜３０２に対して高温下でＣｌ系のエッチングガスを用いるエッチングを行なうことにより、図２２（ａ）〜（ｃ）に示すように、第１のシリコン酸化膜３０３からなる第１の層間絶縁膜３０３Ａ及び第１の配線間隙３０５を有する第１の金属配線３０２Ａを形成し、その後、第１のレジストパターン３０４を除去する。
【００６６】
次に、図２３（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板３００の上に全面に亘って有機膜からなる第２の層間絶縁膜３０６を堆積した後、該第２の層間絶縁膜３０６における第１の金属配線３０２Ａの上に露出している部分をＣＭＰ法により除去する。第２の層間絶縁膜３０６を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。これらの材料からなる有機膜は、第１のシリコン酸化膜３０３（第１の層間絶縁膜３０３Ａ）よりも比誘電率が低いこと、及びＣＦ系のエッチングガスに対するエッチングレートが第１のシリコン酸化膜３０３よりも低いことが特徴である。第２の層間絶縁膜３０６の比誘電率が低いので、第１の金属配線３０２Ａの配線間容量は低減する。
【００６７】
次に、図２４（ａ）〜（ｃ）に示すように、半導体基板３００の上に全面に亘って、シリコン窒化膜からなる第１のストッパー膜３０７、銅膜とＴａＮ等のタンタル合金膜との積層膜からなり０．５μｍの膜厚を有する第２の金属膜３０８、及び１．０μｍの膜厚を有する第２のシリコン酸化膜３０９を順次堆積した後、第２のシリコン酸化膜３０９の上に、第２層の配線形成領域に開口部を有する第２のレジストパターン３１０を形成する。
【００６８】
次に、図２５（ａ）〜（ｃ）に示すように、第２のレジストパターン３１０をマスクとして、第２のシリコン酸化膜３０９に対してエッチングを行なって第３の層間絶縁膜３０９Ａを形成した後、第２の金属膜３０８に対して第１のストッパー膜３０７をエッチングストッパーとしてエッチングを行なって、第２の配線間隙３１１を有する第２の金属配線３０８Ａを形成し、その後、第２のレジストパターン３１０を除去する。
【００６９】
次に、図２６（ａ）〜（ｃ）に示すように、スピンコーター法又はプラズマＣＶＤ法により半導体基板３００の上に全面に亘って有機膜からなる第４の層間絶縁膜３１２を堆積した後、該第４の層間絶縁膜３１２における第３の層間絶縁膜３０９Ａの上に露出している部分をＣＭＰ法により除去して、第４の層間絶縁膜３１２の上面を第３の層間絶縁膜３０９Ａの上面と面一にする。第４の層間絶縁膜３１２を構成する有機膜の材料としては、例えば有機ポリシロキサン又はフッ素を含む有機物等を用いることができる。その後、第３の層間絶縁膜３０９Ａ及び第４の層間絶縁膜３１２の上に全面に亘って、シリコン窒化膜からなる第２のストッパー膜３１３、第１の窒化チタン膜３１４、シリコン窒化膜からなる第３のストッパー膜３１５及び第２の窒化チタン膜３１６を順次堆積した後、第２の窒化チタン膜３１６の上に、ビア用開口部３２０を有する第３のレジストパターン３１７を形成する。
【００７０】
次に、図２７（ａ）〜（ｃ）に示すように、第３のレジストパターン３１７をマスクとして、第２の窒化チタン膜３１６、第３のストッパー膜３１５及び第１の窒化チタン膜３１４に対して第２のストッパー膜３１３をエッチングストッパーとするエッチングを順次行なって、第２のハードマスク３１６Ａ、パターン化された第３のストッパー膜３１５Ａ及び第１のハードマスク３１４Ａを形成した後、第３のレジストパターン３１７を除去する。
【００７１】
次に、図２８（ａ）〜（ｃ）に示すように、第２のハードマスク３１６Ａをマスクとすると共にシリコン酸化膜用のエッチングガスを用いて、第２のストッパー膜３１３及び第３の層間絶縁膜３０９Ａに対してエッチングを行なって、パターン化された第２のストッパー膜３１３Ａを形成すると共に第３の層間絶縁膜３０９Ａにビア用開口部３２０を転写する。このエッチング工程は第２の金属配線３０８Ａの上面が露出したときに終了する。また、第４の層間絶縁膜３１２は有機膜からなるため、シリコン酸化膜用のエッチングガスによりエッチングされにくいので、第４の層間絶縁膜３１２は良好な形状を維持している。
【００７２】
次に、図２９（ａ）〜（ｃ）に示すように、パターン化された第３のストッパー膜３１５Ａをマスクとすると共に金属膜用のエッチングガスを用いて第２の金属配線３０８Ａに対してエッチングを行なって、第２の金属配線３０８Ａにビア用開口部３２０を転写する。このエッチング工程において、パターン化された第３のストッパー膜３１５Ａの上に存在していた第２のハードマスク３１６Ａは除去される。
【００７３】
次に、図３０（ａ）〜（ｃ）に示すように、第１のハードマスク３１４Ａをマスクとすると共にシリコン酸化膜用のエッチングガスを用いて、第１のストッパー膜３０７及び第１の層間絶縁膜３０３Ａに対してエッチングを行なって、パターン化された第１のストッパー膜３０７Ａを形成すると共に、第１の層間絶縁膜３０３Ａにビアホール３２１を形成する。このエッチング工程は第１の金属配線３０２Ａの上面が露出したときに終了する。また、第２の層間絶縁膜３０６は有機膜からなるため、シリコン酸化膜用のエッチングガスによりエッチングされにくいので、第２の層間絶縁膜３０６は良好な形状を維持している。このエッチング工程において、第１のハードマスク３１４Ａの上に存在していたパターン化された第１のストッパー膜３１５Ａは除去される。この場合、第３のレジストパターン３１７のビア用開口部３２０の径Ｗ3 を、第１の金属配線３０２Ａの配線幅Ｗ1 及び第２の金属配線３０８Ａの配線幅Ｗ2 に対して両側にクリアランスσを有する大きさに設定しておくことによって、リソグラフィ工程におけるアライメントずれを吸収できる。また、エッチング工程においては、有機膜からなる第４の層間絶縁膜３１２及び第２の層間絶縁膜３０６の各開口部側壁がサイドのエッチングストッパーとなるので、第１の金属配線３０２Ａの上に、Ｗ1 ×Ｗ2 の径を有するビアホール３２１をセルフアライメントによって確実に形成することができる。
【００７４】
次に、図示は省略しているが、ビアホール３２１を含む半導体基板３００の上に全面に亘って、膜厚が極めて薄いＴａＮ膜からなる密着層及び銅膜からなるシード層を形成した後、図３１（ａ）〜（ｃ）に示すように、電解めっき法により銅膜３１８をビアホール３２１に充填されるように堆積する。これにより、第１の金属配線３０２Ａと第２の金属配線３０８Ａとが銅膜３１８によって接続されると共に、第２の金属配線３０８Ａ同士も銅膜３１８によって接続される。尚、電解めっき法により銅膜３１８を堆積する方法に代えて、ＴｉＮ系材料を下地膜とするブランケット法によってタングステン膜を堆積してもよい。
【００７５】
次に、図３２（ａ）〜（ｃ）に示すように、金属膜用のエッチングガスを用いて、銅膜３１８及び第１のハードマスク３１４Ａに対して、銅膜３１８の上面が第２の金属配線３０８Ａの上面と一致するまでエッチングを行なって、銅膜３１８からなるビアコンタクト３１８Ａを形成する。
【００７６】
次に、図３３（ａ）〜（ｃ）に示すように、半導体基板３００の上に全面に亘って埋め戻し用絶縁膜３１９を堆積した後、該埋め戻し用絶縁膜３１８におけるパターン化された第２のストッパー膜３１３Ａの上に露出している部分をＣＭＰ法により除去して、埋め戻し用絶縁膜３１８を平坦化する。
【００７７】
尚、その後、前述の各工程を繰り返すことによって、３層以上の多層配線構造を有する半導体装置を製造することができる。
【００７８】
第３の実施形態によると、第１の金属配線３０２Ａ同士の間に有機膜からなる比誘電率の低い第２の層間絶縁膜３０６が介在していると共に、第２の金属配線３０８Ａ同士の間に有機膜からなる比誘電率の低い第４の層間絶縁膜３１２が介在しているため、第１の金属配線３０２Ａ及び第２の金属配線３０８Ａにおける配線間の容量を低減することができる。また、第１の金属配線３０２Ａと第２の金属配線３０８Ａとの間には有機膜よりも熱伝導性に優れている第１の層間絶縁膜３０３Ａ（第１のシリコン酸化膜３０３）が介在しているため、第１の金属配線３０２Ａ及び第２の金属配線３０８Ａに発生した熱の放散が容易である。
【００７９】
また、第３の実施形態によると、ビア用開口部３２０を有する第１のハードマスク３１４Ａをマスクとして第１の層間絶縁膜３０３Ａに対してエッチングを行なって、第１の層間絶縁膜３０３Ａにビアホール３２１を形成するため、ビアホール３２１をセルフアライメントによって形成することができる。この場合、第３のレジストパターン３１７に形成されるビア用開口部３２０の大きさを第１の金属配線３０２Ａの配線幅及び後工程で形成される第２の金属配線３０８Ａの配線幅よりも大きくしておくことによって、第３のレジストパターン３１７ひいては第１のハードマスク３１４Ａ及び第２のハードマスク３１６Ａにアライメントずれが生じても、ビアホール３２１を第１の金属配線３０２Ａの上に確実に形成することができる。
【００８０】
【発明の効果】
第１の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第２のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはない。
【００８１】
従って、第１の半導体装置の製造方法によると、ビアホールのアスペクト比の増大を抑制できるため、ビアコンタクトに空洞ができなくなるので、ビアコンタクトにコンタクト不良が発生する事態を回避できる。
【００８２】
第１の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に第２の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間には有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８３】
第１の半導体装置の製造方法において、第２の層間絶縁膜の比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線における配線間容量を低減することができる。
【００８４】
第１の半導体装置の製造方法において、第２のマスクパターンが金属材料からなるハードマスクであると、第２のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８５】
第１の半導体装置の製造方法において、ビア用開口部の平面形状がビアホールの平面形状よりも大きいと、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【００８６】
第２の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはないので、ビアホールのアスペクト比の増大を抑制でき、これによって、ビアコンタクト不良の発生を回避できる。
【００８７】
また、第３の層間絶縁膜の配線用開口部に第２の金属膜を充填すると、埋め込み配線からなる第２の金属配線が得られるので、ビアコンタクトが第１の金属配線の上から外れることのないデュアルダマシン構造を有する埋め込み配線をセルフアライメントにより形成することができる。
【００８８】
第２の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第３の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間及び第２の金属配線同士の間には、いずれも有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線及び第２の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００８９】
第２の半導体装置の製造方法において、第２の層間絶縁膜及び第３の層間絶縁膜の各比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間及び第２の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線及び第２の金属配線における配線間容量を低減することができる。
【００９０】
第２の半導体装置の製造方法において、第３のマスクパターンが金属材料からなるハードマスクであると、第３のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９１】
第２の半導体装置の製造方法において、ビア用開口部の平面形状がビアホールの平面形状よりも大きいと、第３のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【００９２】
第３の半導体装置の製造方法によると、第２の層間絶縁膜に形成されるビアホールにおける配線方向に垂直な方向の径は、第３のマスクパターンのビア用開口部の径及び第１の金属配線の配線幅のいずれよりも小さくなるため、第１の金属配線の配線幅とビアホールの径とが同一寸法に設計される場合において、第２のマスクパターンにアライメントずれが発生しても、ビアコンタクトが第１の金属配線の上から外れることはないので、ビアホールのアスペクト比の増大を抑制でき、これによって、ビアコンタクト不良の発生を回避できる。
【００９３】
また、第３のマスクパターンを用いて形成される、第２の層間絶縁膜のビアホール及び第２の金属配線のビア用開口部に第３の金属膜を充填すると、コンタクトが形成されると共に第２の金属配線が接続されるため、ビアコンタクトが第１の金属配線の上から外れることのないデュアルダマシン構造を有する埋め込み配線をセルフアライメントにより形成することができると共に、第３のマスクパターンを形成する工程以降の各工程を繰り返し行なうことによって、３層以上の多層配線構造を有する半導体装置を確実に製造することができる。
【００９４】
第３の半導体装置の製造方法において、第１の層間絶縁膜が無機成分を主成分とする材料からなると共に、第２の層間絶縁膜及び第４の層間絶縁膜が有機成分を主成分とする材料からなると、第１の金属配線同士の間及び第２の金属配線同士の間には、いずれも有機成分を主成分とし比誘電率の低い層間絶縁膜が介在しているため、第１の金属配線及び第２の金属配線における配線間容量を低減することができると共に、第１の金属配線と第２の金属配線との間には熱伝導性に優れた無機成分を主成分とする層間絶縁膜が介在しているため、第１及び第２の金属配線における熱放散性が向上する。また、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９５】
第３の半導体装置の製造方法において、第２の層間絶縁膜及び第４の層間絶縁膜の各比誘電率が第１の層間絶縁膜の比誘電率よりも低いと、第１の金属配線同士の間及び第２の金属配線同士の間に比誘電率の低い層間絶縁膜が介在することになるため、第１の金属配線及び第２の金属配線における配線間容量を低減することができる。
【００９６】
第３の半導体装置の製造方法において、第３のマスクパターンが金属材料からなるハードマスクであると、第３のマスクパターンに第１の層間絶縁膜及び第２の層間絶縁膜に対するエッチング選択性を持たせることが容易になるので、第１の層間絶縁膜に対するエッチングレートが第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件の設定が容易になる。
【００９７】
第３の半導体装置の製造方法において、ビア用開口部の平面形状はビアホールの平面形状よりも大きいと、第３のマスクパターンにアライメントずれが発生しても、ビアコンタクトの径が第１の金属配線の配線幅よりも小さくなる事態を回避できる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図２】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図３】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図４】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図５】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図６】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図７】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図８】（ａ）及び（ｂ）は第１の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｂ）におけるＡ−Ａ線の断面図であり、（ｂ）は平面図である。
【図９】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１０】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１１】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１２】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１３】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１４】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１５】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１６】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１７】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１８】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図１９】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２０】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２２】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２３】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２４】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２５】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２６】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２７】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２８】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図２９】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３０】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３１】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３２】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３３】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の一工程を示し、（ａ）は（ｃ）におけるＡ−Ａ線の断面図であり、（ｂ）は（ｃ）におけるＢ−Ｂ線の断面図であり、（ｃ）は平面図である。
【図３４】（ａ）〜（ｅ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図３５】従来の半導体装置の製造方法の問題点を説明する断面図である。
【符号の説明】
１００ 半導体基板
１０１ 絶縁膜
１０２ 第１の金属膜
１０２Ａ 第１の金属配線
１０３ 第１のシリコン酸化膜
１０３Ａ 第１の層間絶縁膜
１０４ 第１のレジストパターン（第１のマスクパターン）
１０５ 配線間隙
１０６ 第２の層間絶縁膜
１０７ 第２のシリコン酸化膜
１０８ 窒化チタン膜
１０８Ａ ハードマスク（第２のマスクパターン）
１０９ 第２のレジストパターン
１１０ ビア用開口部
１１１ ビアホール
１１２ 第２の金属膜
１１２Ａ 第２の金属配線
１１３ 第３のシリコン酸化膜
１１３Ａ 第３の層間絶縁膜
１１４ 第３のレジストパターン（第３のマスクパターン）
１１５ 第４の層間絶縁膜
２００ 半導体基板
２０１ 絶縁膜
２０２ 第１の金属膜
２０２Ａ 第１の金属配線
２０３ 第１のシリコン酸化膜
２０３Ａ 第１の層間絶縁膜
２０４ 第１のレジストパターン（第１のマスクパターン）
２０５ 第１の配線間隙
２０６ 第２の層間絶縁膜
２０７ 第１のエッチングストッパー
２０８ 犠牲膜
２０８Ａ 配線状パターン
２０９ 第２のレジストパターン（第２のマスクパターン）
２１０ 第２の配線間隙
２１１ 第３の層間絶縁膜
２１２ 第２のストッパー膜
２１３ 窒化チタン膜
２１３Ａ ハードマスク（第３のマスクパターン）
２１４ 第３のレジストパターン
２１５ 銅膜
２１５Ａ 第２の金属配線
２１６ ビア用開口部
２１７ ビアホール
３００ 半導体基板
３０１ 絶縁膜
３０２ 第２の金属膜
３０２Ａ 第１の金属配線
３０３ 第１のシリコン酸化膜
３０３Ａ 第１の層間絶縁膜
３０４ 第１のレジストパターン（第１のマスクパターン）
３０５ 第１の配線間隙
３０６ 第２の層間絶縁膜
３０７ 第１のストッパー膜
３０７Ａ パターン化された第１のストッパー膜
３０８ 第２の金属膜
３０８Ａ 第２の金属配線
３０９ 第２のシリコン酸化膜
３０９Ａ 第３の層間絶縁膜
３１０ 第２のレジストパターン（第２のマスクパターン）
３１１ 第２の配線間隙
３１２ 第４の層間絶縁膜
３１３ 第２のストッパー膜
３１３Ａ パターン化された第２のストッパー膜
３１４ 第１の窒化チタン膜
３１４Ａ 第１のハードマスク（第３のマスクパターン）
３１５ 第３のストッパー膜
３１５Ａ パターン化された第３のストッパー膜
３１６ 第２の窒化チタン膜
３１６Ａ 第２のハードマスク（第３のマスクパターン）
３１７ 第３のレジストパターン
３１８ 銅膜
３１８Ａ ビアコンタクト
３１９ 埋め戻し用絶縁膜
３２０ ビア用開口部
３２１ ビアホール
Claims (15)
- 半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、
前記第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて前記第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、前記第１の層間絶縁膜に開口部を形成すると共に、前記第１の金属膜からなる第１の金属配線を形成する工程と、
前記第１の層間絶縁膜の開口部に、前記第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、
前記第１の層間絶縁膜及び第２の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第２のマスクパターンを形成する工程と、
前記第２のマスクパターンを用いると共に、前記第１の層間絶縁膜に対するエッチングレートが前記第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で前記第１の層間絶縁膜をエッチングすることにより、前記第２の層間絶縁膜に、前記第１の金属配線を露出させるビアホールを形成する工程と、
前記第１の層間絶縁膜及び第２の層間絶縁膜の上に第２の金属膜を前記ビアホールが充填されるように堆積する工程と、
前記第２の金属膜の上に第３の層間絶縁膜を堆積する工程と、
前記第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第３のマスクパターンを形成した後、該第３のマスクパターンを用いて前記第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、前記第３の層間絶縁膜に開口部を形成すると共に、前記第２の金属膜からなる第２の金属配線を形成する工程と、
前記第２の金属配線同士の間及び前記第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、前記第２の層間絶縁膜は有機成分を主成分とする材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２の層間絶縁膜の比誘電率は前記第１の層間絶縁膜の比誘電率よりも低いことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２のマスクパターンは、金属材料からなるハードマスクであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ビア用開口部の平面形状は前記ビアホールの平面形状よりも大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
- 半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、
前記第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて前記第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、前記第１の層間絶縁膜に開口部を形成すると共に、前記第１の金属膜からなる第１の金属配線を形成する工程と、
前記第１の金属配線同士の間及び前記第１の層間絶縁膜の開口部に、前記第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、
前記第１の層間絶縁膜及び第２の層間絶縁膜の上に絶縁性材料からなる犠牲膜を堆積する工程と、
前記犠牲膜の上に、第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて前記犠牲膜をエッチングすることにより、前記犠牲膜からなる配線状パターンを形成する工程と、
前記配線状パターン同士の間に第３の層間絶縁膜を充填する工程と、
前記配線状パターン及び第３の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成した後、該第３のマスクパターンを用いると共に、前記配線状パターンに対するエッチングレートが前記第３の層間絶縁膜に対するエッチングレートよりも速く且つ前記第１の層間絶縁膜に対するエッチングレートが前記第２の層間絶縁膜に対するエッチングレートよりも速いエッチング条件で前記配線状パターン及び第１の層間絶縁膜をエッチングすることにより、前記第２の層間絶縁膜に、前記第１の金属配線を露出させるビアホールを形成する工程と、
前記配線状パターンを除去して、前記第３の層間絶縁膜に配線用開口部を形成する工程と、
前記第２の層間絶縁膜のビアホール及び前記第３の層間絶縁膜の配線用開口部に第２の金属膜を充填して、該第２の金属膜からなるビアコンタクト及び第２の金属配線を同時に形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、前記第２の層間絶縁膜及び第３の層間絶縁膜は有機成分を主成分とする材料からなることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第２の層間絶縁膜及び第３の層間絶縁膜の各比誘電率は前記第１の層間絶縁膜の比誘電率よりも低いことを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第３のマスクパターンは、金属材料からなるハードマスクであることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記ビア用開口部の平面形状は前記ビアホールの平面形状よりも大きいことを特徴とする請求項６に記載の半導体装置の製造方法。
- 半導体基板上に形成された絶縁膜の上に、第１の金属膜及び第１の層間絶縁膜を順次堆積する工程と、
前記第１の層間絶縁膜の上に第１の金属配線形成領域をマスクする第１のマスクパターンを形成した後、該第１のマスクパターンを用いて前記第１の層間絶縁膜及び第１の金属膜をエッチングすることにより、前記第１の層間絶縁膜に開口部を形成すると共に、前記第１の金属膜からなる第１の金属配線を形成する工程と、
前記第１の金属配線同士の間及び前記第１の層間絶縁膜の開口部に、前記第１の層間絶縁膜と異なる材料からなる第２の層間絶縁膜を充填する工程と、
前記第１の層間絶縁膜及び第２の層間絶縁膜の上に、第２の金属膜及び第３の層間絶縁膜を順次堆積する工程と、
前記第３の層間絶縁膜の上に第２の金属配線形成領域をマスクする第２のマスクパターンを形成した後、該第２のマスクパターンを用いて前記第３の層間絶縁膜及び第２の金属膜をエッチングすることにより、前記第３の層間絶縁膜に開口部を形成すると共に、前記第２の金属膜からなる第２の金属配線を形成する工程と、
前記第２の金属配線同士の間及び前記第３の層間絶縁膜の開口部に第４の層間絶縁膜を充填する工程と、
前記第３の層間絶縁膜及び第４の層間絶縁膜の上に、ビアホール形成領域にビア用開口部を有する第３のマスクパターンを形成する工程と、
前記第３のマスクパターンを用いると共に、前記第３の層間絶縁膜に対するエッチングレートが前記第４の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで前記第３の層間絶縁膜をエッチングすることにより、前記第４の層間絶縁膜にビア用開口部を形成する工程と、
前記第３のマスクパターンを用いて前記第２の金属配線に対してエッチングを行なうことにより、前記第２の金属配線にビア用開口部を形成する工程と、
前記第３のマスクパターンを用いて、前記第１の層間絶縁膜に対するエッチングレートが前記第２の層間絶縁膜に対するエッチングレートよりも速いエッチングレートで前記第１の層間絶縁膜をエッチングすることにより、前記第２の層間絶縁膜に、前記第１の金属配線を露出させるビアホールを形成する工程と、
前記第２の層間絶縁膜のビアホール及び前記第２の金属配線のビア用開口部に第３の金属膜を充填して、該第３の金属膜からなるビアコンタクトを形成すると共に、前記第３の金属膜によって前記ビアコンタクトと前記第２の金属配線とを接続する工程と、
前記第４の層間絶縁膜のビア用開口部に埋め込み用絶縁膜を充填する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記第１の層間絶縁膜は無機成分を主成分とする材料からなると共に、前記第２の層間絶縁膜及び第４の層間絶縁膜は有機成分を主成分とする材料からなることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記第２の層間絶縁膜及び第４の層間絶縁膜の各比誘電率は前記第１の層間絶縁膜の比誘電率よりも低いことを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記第３のマスクパターンは、金属材料からなるハードマスクであることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記ビア用開口部の平面形状は前記ビアホールの平面形状よりも大きいことを特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00253699A JP4339946B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体装置の製造方法 |
| US09/479,243 US6455436B1 (en) | 1999-01-08 | 2000-01-07 | Method of fabricating semiconductor device |
| US10/222,855 US6780779B2 (en) | 1999-01-08 | 2002-08-19 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00253699A JP4339946B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208616A JP2000208616A (ja) | 2000-07-28 |
| JP4339946B2 true JP4339946B2 (ja) | 2009-10-07 |
Family
ID=11532112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00253699A Expired - Fee Related JP4339946B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6455436B1 (ja) |
| JP (1) | JP4339946B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3920590B2 (ja) * | 2000-06-19 | 2007-05-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US6872666B2 (en) * | 2002-11-06 | 2005-03-29 | Intel Corporation | Method for making a dual damascene interconnect using a dual hard mask |
| TW200504932A (en) * | 2003-07-31 | 2005-02-01 | Winbond Electronics Corp | Dual-damascene opening structure, and fabrication method for dual-damascene interconnect |
| KR100660604B1 (ko) * | 2005-04-21 | 2006-12-22 | (주)웨이브닉스이에스피 | 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법 |
| US20100081273A1 (en) * | 2008-09-30 | 2010-04-01 | Powerchip Semiconductor Corp. | Method for fabricating conductive pattern |
| JP5121792B2 (ja) * | 2009-08-06 | 2013-01-16 | 株式会社東芝 | 半導体装置の製造方法 |
| KR102398664B1 (ko) * | 2016-01-26 | 2022-05-16 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9779943B2 (en) * | 2016-02-25 | 2017-10-03 | Globalfoundries Inc. | Compensating for lithographic limitations in fabricating semiconductor interconnect structures |
| US9691626B1 (en) | 2016-03-22 | 2017-06-27 | Globalfoundries Inc. | Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions |
| US9818623B2 (en) | 2016-03-22 | 2017-11-14 | Globalfoundries Inc. | Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit |
| US9691775B1 (en) | 2016-04-28 | 2017-06-27 | Globalfoundries Inc. | Combined SADP fins for semiconductor devices and methods of making the same |
| US10515822B2 (en) * | 2016-06-20 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preventing bottom layer wrinkling in a semiconductor device |
| US9818640B1 (en) | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines |
| US9786545B1 (en) | 2016-09-21 | 2017-10-10 | Globalfoundries Inc. | Method of forming ANA regions in an integrated circuit |
| US9818641B1 (en) | 2016-09-21 | 2017-11-14 | Globalfoundries Inc. | Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines |
| KR102462439B1 (ko) * | 2016-10-18 | 2022-11-01 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9852986B1 (en) | 2016-11-28 | 2017-12-26 | Globalfoundries Inc. | Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit |
| US9812351B1 (en) | 2016-12-15 | 2017-11-07 | Globalfoundries Inc. | Interconnection cells having variable width metal lines and fully-self aligned continuity cuts |
| US10002786B1 (en) | 2016-12-15 | 2018-06-19 | Globalfoundries Inc. | Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts |
| US10043703B2 (en) | 2016-12-15 | 2018-08-07 | Globalfoundries Inc. | Apparatus and method for forming interconnection lines having variable pitch and variable widths |
| US9887127B1 (en) | 2016-12-15 | 2018-02-06 | Globalfoundries Inc. | Interconnection lines having variable widths and partially self-aligned continuity cuts |
| US10615117B2 (en) | 2016-12-29 | 2020-04-07 | Intel Corporation | Self-aligned via |
| US11069610B2 (en) * | 2019-10-15 | 2021-07-20 | Micron Technology, Inc. | Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems |
| EP3982399A1 (en) | 2020-10-06 | 2022-04-13 | Imec VZW | A method for producing an interconnect via |
| US12224237B2 (en) * | 2021-05-24 | 2025-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a via and a metal wiring for a semiconductor device |
| EP4145498A1 (en) * | 2021-09-07 | 2023-03-08 | Imec VZW | Staggered interconnection structure |
| EP4276901A1 (en) * | 2022-04-27 | 2023-11-15 | Samsung Electronics Co., Ltd. | Integrated circuit devices including metal lines spaced apart from metal vias, and related fabrication methods |
| US12347774B2 (en) | 2022-04-27 | 2025-07-01 | Samsung Electronics Co., Ltd. | Integrated circuit devices including metal lines spaced apart from metal vias, and related fabrication methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274263A (en) * | 1991-01-28 | 1993-12-28 | Texas Instruments Incorporated | FET structure for use in narrow bandgap semiconductors |
| US5146674A (en) * | 1991-07-01 | 1992-09-15 | International Business Machines Corporation | Manufacturing process of a high density substrate design |
| US5414221A (en) * | 1991-12-31 | 1995-05-09 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
| US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
| US5798568A (en) * | 1996-08-26 | 1998-08-25 | Motorola, Inc. | Semiconductor component with multi-level interconnect system and method of manufacture |
| US5920790A (en) * | 1997-08-29 | 1999-07-06 | Motorola, Inc. | Method of forming a semiconductor device having dual inlaid structure |
| US6162587A (en) * | 1998-12-01 | 2000-12-19 | Advanced Micro Devices | Thin resist with transition metal hard mask for via etch application |
| US6413803B1 (en) * | 1999-10-25 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Design and process for a dual gate structure |
-
1999
- 1999-01-08 JP JP00253699A patent/JP4339946B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-07 US US09/479,243 patent/US6455436B1/en not_active Expired - Lifetime
-
2002
- 2002-08-19 US US10/222,855 patent/US6780779B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208616A (ja) | 2000-07-28 |
| US20030003741A1 (en) | 2003-01-02 |
| US6780779B2 (en) | 2004-08-24 |
| US6455436B1 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4339946B2 (ja) | 半導体装置の製造方法 | |
| KR100265771B1 (ko) | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| JP2002313910A (ja) | 半導体装置とその製造方法 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP3461761B2 (ja) | 半導体装置の製造方法 | |
| JP3988592B2 (ja) | 半導体装置の製造方法 | |
| JP2000269325A (ja) | 半導体装置およびその製造方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| JP2004079924A (ja) | 半導体装置 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP3212929B2 (ja) | 半導体装置の製造方法 | |
| KR20050073890A (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP4211198B2 (ja) | 半導体装置の製造方法 | |
| KR100548548B1 (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR20040077307A (ko) | 다마신 금속 배선 형성방법 | |
| JP2004072018A (ja) | 半導体装置及びその製造方法 | |
| JP2001160591A (ja) | 半導体装置及びその製造方法 | |
| JPH08316309A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |