JP4376781B2 - Microchip package - Google Patents
Microchip package Download PDFInfo
- Publication number
- JP4376781B2 JP4376781B2 JP2004515341A JP2004515341A JP4376781B2 JP 4376781 B2 JP4376781 B2 JP 4376781B2 JP 2004515341 A JP2004515341 A JP 2004515341A JP 2004515341 A JP2004515341 A JP 2004515341A JP 4376781 B2 JP4376781 B2 JP 4376781B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- microchip
- aperture
- microchip device
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H10W74/129—
-
- H10W70/68—
-
- H10W74/014—
-
- H10W74/016—
-
- H10W72/0198—
-
- H10W72/075—
-
- H10W72/865—
-
- H10W74/00—
-
- H10W74/142—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
本発明は、一般に、半導体デバイスの製造の分野に関する。本発明は、特に、プリント回路基板などの電子アセンブリに使用される集積回路用チップを備えたマイクロチップデバイスのパッケージングに関する。 The present invention relates generally to the field of semiconductor device manufacturing. In particular, the present invention relates to the packaging of microchip devices with integrated circuit chips used in electronic assemblies such as printed circuit boards.
エレクトロニクス産業では、より低価格で性能の優れた、さらに小型の電子デバイスを追求し続けている。この傾向は、最近急成長を遂げている携帯エレクトロニクス装置及びワイヤレス通信の分野に顕著に現れている。特に、マイクロチップのサイズが減少し、チップ面積当たりの電子機能密度が向上している結果、非常に小型のマイクロチップ・パッケージを求める要望が強くなっている。 The electronics industry continues to pursue smaller electronic devices with lower cost and better performance. This trend is particularly evident in the field of mobile electronics devices and wireless communications, which have recently experienced rapid growth. In particular, as the size of microchips has decreased and the electronic functional density per chip area has improved, there is an increasing demand for very small microchip packages.
従来のマイクロチップデバイスのパーケージングの例として、薄型スモールアウトラインパッケージ(TSOP)、クアドフラップパッケージ(QFP)などが挙げられる。これらのパッケージは、実装されたマイクロチップデバイスと周辺機器とを接触させるための外部電気接点の数に対し、決められたパッケージ寸法を備えている。 Examples of conventional microchip device packaging include a thin small outline package (TSOP), a quad flap package (QFP), and the like. These packages have fixed package dimensions for the number of external electrical contacts for contacting the mounted microchip device and peripheral devices.
マイクロチップのサイズが小さくなるに連れ、マイクロチップのパッケージングに必要な技術的要求も高まってくる。特に、電気信号のパスの長さは、高速電気信号の搬送に遅延が生じるのを防ぐために、可能な限り短縮される必要がある。 As microchip sizes become smaller, the technical requirements necessary for microchip packaging also increase. In particular, the length of the electrical signal path needs to be reduced as much as possible in order to prevent delays in the transport of high-speed electrical signals.
通常、マイクロチップデバイスは、マイクロチップの表面上に非常に小さな電子パッドを有している。これらの電子パッドは、非常に小型のワイヤ(「ワイヤボンディング」)、またはリボン(例、テープ自動ボンディング(TAB))を用いてパッケージの外部接点に接続されることが知られている。いずれの場合も、これらの導体は非常に壊れやすく、構造上の欠陥が発生しないように保護される必要がある。さらに、パッケージの外部から実装されたマイクロチップまでの電気的接触を可能にするための、ピン状またはボール状の外部電気接点を提供することが知られている。 Microchip devices typically have very small electronic pads on the surface of the microchip. These electronic pads are known to be connected to external contacts of the package using very small wires ("wire bonding") or ribbons (e.g., tape automated bonding (TAB)). In any case, these conductors are very fragile and need to be protected from structural defects. Furthermore, it is known to provide pin-shaped or ball-shaped external electrical contacts to allow electrical contact from outside the package to the mounted microchip.
あるパッケージング方式では、特定のパッケージング方式に適合するよう一定のレイアウトに配置された電子パッドが、マイクロチップの表面上の接点として使われている。このような技法を含むパッケージング方式のクラスは、チップサイズパッケージング(CSP)と呼ばれている。電子回路の相互接続及びパッケージングのための協会(Institute for Interconnecting and Packaging Electronic Circuits)(IPC)によるCSPの定義によると、最終的なパッケージの表面積は、マイクロチップの表面積の1.5倍を超えてはならない。さらに、最終的なパッケージは、パッケージの表面に露出した外部接点を介して容易に接触可能でなければならない。 In some packaging schemes, electronic pads arranged in a fixed layout to suit a particular packaging scheme are used as contacts on the surface of the microchip. A class of packaging scheme that includes such a technique is called chip size packaging (CSP). According to the CSP definition by the Institute for Interconnecting and Packaging Electronic Circuits (IPC), the final package surface area is more than 1.5 times the surface area of the microchip. must not. Furthermore, the final package must be easily accessible via external contacts exposed on the surface of the package.
CSPの新しいサブクラスでは、複数の外部接点を備えたインターポーザーがパッケージングに使用されている。インターポーザーは、外部接点が外側に配置されて、外側からインターポーザーを貫通して延びるアパーチャを備えている。アパーチャは、特に、窓またはフレーム(ウィンドウチップスケール・パッケージング、wCSP)の形状をしているが、長手方向の一側面または複数の側面が開いた形状であっても構わない。インターポーザーは、外部からアパーチャを通してマイクロチップ表面上の電気接点に接触可能であるように、マイクロチップデバイスに隣接または近接して配置される。その後、マイクロチップ表面上の接点は、導電体を介して、インターポーザーの外側にある外部接点と電気的に接続される。少なくとも一部の導体は、アパーチャ内にまで延長されて、その後、絶縁材料でカプセル封じされる。 In a new subclass of CSP, interposers with multiple external contacts are used for packaging. The interposer includes an aperture having an external contact disposed outside and extending from the outside through the interposer. The aperture has a shape of a window or a frame (window chip scale packaging, wCSP) in particular, but may have a shape in which one side surface or a plurality of side surfaces in the longitudinal direction is open. The interposer is placed adjacent to or in close proximity to the microchip device so that it can contact electrical contacts on the microchip surface through the aperture from the outside. Thereafter, the contacts on the surface of the microchip are electrically connected to external contacts on the outside of the interposer via a conductor. At least some of the conductor is extended into the aperture and then encapsulated with an insulating material.
このCSPの新しいサブクラスには、以下のような利点がある。 This new subclass of CSP has the following advantages.
特にアパーチャの端部がマイクロチップデバイスの表面にある接点に近接して配置される場合には、マイクロチップの表面上の電気接点と、外部接点とを接続する導体の長さを非常に短く保つことができる。 Keep the length of the conductor connecting the electrical contacts on the surface of the microchip and the external contacts very short, especially when the end of the aperture is placed close to the contacts on the surface of the microchip device be able to.
配線処理中に、マイクロチップ表面上の接点と同じ側からインターポーザーの外側に位置する外部接点に接続可能である。 During the wiring process, it is possible to connect to an external contact located outside the interposer from the same side as the contact on the microchip surface.
このようにして、部品配置を非常にコンパクトに構成できる。 In this way, the component arrangement can be made very compact.
導体は、カプセル封じ用材料で保護される。 The conductor is protected with an encapsulating material.
パッケージの外部接点を基板の接点と直結可能である。さらに、周囲環境への熱放散が最大限に行われるように、マイクロチップデバイスがパッケージの反対側の表面上に配置されるか、または反対側表面に近接して配置される。 The external contact of the package can be directly connected to the contact of the substrate. In addition, the microchip device is placed on or in close proximity to the opposite surface of the package for maximum heat dissipation to the surrounding environment.
ただし、インターポーザーのマイクロチップデバイスに対する位置決めは非常に正確に実施される必要がある。それを怠ると、所定の位置からごく僅かに外れたとしても、接点障害を起こしたり、または導体が損傷されたり、あるいはその両方が発生する可能性がある。さらに、導体を絶縁材料でカプセル封じする際に、トランスファー成形を利用する場合は、トランスファー成形の準備でインターポーザー及びマイクロチップデバイスを扱うことが、接点障害や損傷の原因になる場合もある。 However, the positioning of the interposer relative to the microchip device needs to be performed very accurately. Failure to do so can result in contact failure and / or damage to the conductor, even if only slightly out of position. Furthermore, when using transfer molding when encapsulating a conductor with an insulating material, handling an interposer and a microchip device in preparation for transfer molding may cause contact failure or damage.
本発明の1つの目的は、マイクロチップデバイス、インターポーザー、実装マイクロチップデバイスのいずれか、またはそのいずれかの組み合わせ、あるいはその全ての取扱いを容易にし、且つ大量生産での不合格品の割合を低く抑えることの可能なマイクロチップデバイスのパッケージング方法を提供することにある。 One object of the present invention is to facilitate the handling of any of the microchip devices, interposers, mounted microchip devices, or any combination thereof, or all of them, and to reduce the percentage of rejected products in mass production. It is an object of the present invention to provide a microchip device packaging method that can be kept low.
本発明の別の目的は、対応するインターポーザー及び実装マイクロチップデバイスを提供することにある。 Another object of the present invention is to provide a corresponding interposer and mounted microchip device.
請求項1に係るマイクロチップパッケージは、マイクロチップデバイスの上面上の複数の第1電気接点と、上面と底面とを有し、底面がマイクロチップデバイスの上面に接するように配置されているインターポーザーと、インターポーザーの上面上の複数の第2電気接点と、インターポーザーの上面から底面に貫通し、マイクロチップデバイスの上面上の複数の第1電気接点とインターポーザーの上面上の複数の第2の電気接点との接続を可能とする長手形状のアパーチャと、アパーチャを長手方向において第1部分と第2部分とに分離し、アパーチャの側壁に接するように配置され、上面がインターポーザーの上面より低いタイバーと、を備える。
The microchip package according to
請求項2に係るマイクロチップパッケージは、請求項1において、マイクロチップデバイスの上面上の複数の第1電気接点と、インターポーザーの上面上の複数の第2電気接点との接続をカプセル封じする材料をアパーチャにおいてさらに備える。 A microchip package according to
請求項3に係るマイクロチップパッケージは、請求項2において、材料は電気絶縁材料である。 The microchip package according to
請求項4に係るマイクロチップパッケージは、請求項1において、マイクロチップデバイスの上面上の複数の第1電気接点と、インターポーザーの上面上の複数の第2電気接点とを接続する導電体をさらに備える。 According to a fourth aspect of the present invention, there is provided a microchip package according to the first aspect, further comprising: a conductor that connects the plurality of first electrical contacts on the top surface of the microchip device and the plurality of second electrical contacts on the top surface of the interposer. Prepare.
また、以下のマイクロチップデバイスのパッケージング方法を提案してもよい。 Further , the following microchip device packaging method may be proposed.
複数の第1電気接点を有するマイクロチップデバイスを提供し、外側の第2電気接点と、外側からインターポーザーを貫通して延び、対向する側端部を互いに接続するブリッジによって少なくとも2つの開口に分割されたアパーチャとを備えたインターポーザーを提供し、外側から分割された開口の少なくとも最初の開口を通じて第1電気接点にアクセス可能なように、インターポーザーをマイクロチップデバイスの近隣に配置し、第1電気接点の1つと、第2電気接点の1つとを電気的に接続する過程を有する方法。 Providing a microchip device having a plurality of first electrical contacts, divided into at least two openings by an outer second electrical contact and a bridge extending from the outside through the interposer and connecting opposite side ends to each other An interposer with an aperture formed in the microchip device, wherein the interposer is disposed in the vicinity of the microchip device so that the first electrical contact can be accessed through at least the first opening of the opening divided from the outside. A method comprising electrically connecting one of the electrical contacts and one of the second electrical contacts.
この方法では、ブリッジがインターポーザーのアパーチャの領域を強化するので、インターポーザー及びマイクロチップデバイスの取扱いが容易になる。少なくともブリッジに隣接する領域では、インターポーザーの扱いに依らず、少なくとも2つの開口の寸法が安定である。特に、両方の開口を使用して第1電気接点を第2電気接点に接続する場合は、同一または同様の断面積または断面寸法を有する非分割アパーチャと比較して、安定度が著しく高くなる。また、インターポーザーの外側に位置する第2電気接点の寸法も安定に保たれる。したがって、実装マイクロチップデバイスを電子基板などの外部装置に接触させる際の障害発生率を低下させることができる。 In this way , the bridge strengthens the area of the interposer aperture, making it easier to handle the interposer and microchip devices. At least in the region adjacent to the bridge, the dimensions of the at least two openings are stable regardless of the handling of the interposer. In particular, when both openings are used to connect the first electrical contact to the second electrical contact, the stability is significantly higher compared to undivided apertures having the same or similar cross-sectional area or cross-sectional dimensions. Moreover, the dimension of the 2nd electrical contact located in the outer side of an interposer is also maintained stably. Therefore, it is possible to reduce the failure occurrence rate when the mounted microchip device is brought into contact with an external device such as an electronic substrate.
ブリッジは、第1電気接点のできるだけ近くに位置するのが望ましい。したがって、第1開口が、導電体の位置決めに使われる接続領域を定める優先実施形態では、ブリッジと、接続領域の導電体のうち最も近い導電体とは、その距離が接続領域の導電体間の平均距離の3倍、望ましくは2倍以下になるように配置されるのが望ましい。 The bridge is preferably located as close as possible to the first electrical contact. Thus, in a preferred embodiment in which the first opening defines the connection area used for positioning the conductor, the distance between the bridge and the nearest conductor among the conductors in the connection area is between the conductors in the connection area. It is desirable to arrange it so that it is 3 times the average distance, preferably 2 times or less.
第1電気接点のコンタクトを付けた後、トランスファー成形によって、少なくとも第1開口が電気絶縁材料で充填されるのが望ましい。 After applying the contact of the first electrical contact, it is desirable that at least the first opening is filled with an electrically insulating material by transfer molding.
好ましい実施形態では、少なくとも1個の導電体がマイクロチップデバイスから、第1開口を通って、インターポーザーの外側にあたる開口の外側にまで延びるように接続される。本実施形態による導体は、少なくとも開口の外側で、トランスファー成形によってカプセル封じされる。トランスファー成形中、インターポーザーは、絶縁材料が注入されるキャビティが形成されるように、少なくとも部分的にモールドに包囲される。キャビティは、少なくとも1つの導体を完全にカプセル封じするのに十分な空間を与えるよう、開口と前記開口の外側に位置する空間とをさらに備えるのが望ましい。 In a preferred embodiment, at least one electrical conductor is connected to extend from the microchip device through the first opening to the outside of the opening that is outside the interposer. The conductor according to the present embodiment is encapsulated by transfer molding at least outside the opening. During transfer molding, the interposer is at least partially surrounded by the mold so as to form a cavity into which the insulating material is injected. The cavity preferably further comprises an opening and a space located outside the opening so as to provide sufficient space to completely encapsulate the at least one conductor.
分離開口を提供してもよく、分離開口は、インターポーザーを貫通する溝、または貫通しない溝でも構わないが、絶縁材料がアパーチャに到達する前に分離開口の領域を通過する方向から供給される。分離開口は、異なるアスペクトに関してトランスファー成形加工を安定化させる。まず、分離開口は、電気絶縁材料の貯蔵場所としての役割を果たす。その結果、最初の量の材料がアパーチャに注入された際に、アパーチャを充填するのに十分な材料が存在している。特に、絶縁材が凝集材料である場合には、既にアパーチャに注入されている材料が分離開口内にある材料を引き寄せることができる。このように、材料源からの流れが一時的に不十分であっても、アパーチャに十分な材料が流入する。第2に、絶縁材料が速すぎる速度で注入されたり、逆流となる方向から注入され、その結果、次の材料がアパーチャに入るまたは満たされるのを妨げる場合に、分離開口は反射シールドとして働く。最初に絶縁材料が分離開口を通過し、絶縁材料の少なくとも一部は分離開口内に一時的に貯蔵されるというのが、この効果の1つの説明である。その後、追加材料が到達すると、少なくとも一部の貯蔵材料が分離開口から逃れ、後続の材料に結合される。その結果、材料の流れは、適度な流速で十分な流束密度を持つ。その他、この一時貯蔵効果を用いて、材料の流れの横路に配置可能な余分なキャビティまたは空間を絶縁材料で充填することもできる。 A separation opening may be provided, which may be a groove that penetrates or does not penetrate the interposer, but is supplied from the direction in which the insulating material passes through the region of the separation opening before reaching the aperture. . The separation aperture stabilizes the transfer molding process for different aspects. First, the separation opening serves as a storage location for the electrically insulating material. As a result, there is sufficient material to fill the aperture when the initial amount of material is injected into the aperture. In particular, when the insulating material is an agglomerated material, the material already injected into the aperture can attract the material in the separation opening. Thus, even if the flow from the material source is temporarily insufficient, sufficient material will flow into the aperture. Second, the isolation aperture acts as a reflective shield when the insulating material is injected at a rate that is too fast or from the direction of backflow, thus preventing the next material from entering or filling the aperture. One explanation for this effect is that the insulating material first passes through the separation opening and at least a portion of the insulation material is temporarily stored in the separation opening. Thereafter, when the additional material arrives, at least a portion of the storage material escapes from the separation opening and is bonded to the subsequent material. As a result, the material flow has a sufficient flux density at a moderate flow rate. Alternatively, this temporary storage effect can be used to fill an extra cavity or space that can be placed in the flow path of the material with an insulating material.
好ましい実施形態によるそのような充填用の余分なキャビティまたは空間は、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外部領域、特に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外端に沿った長手領域から成る。このような構成によって、インターポーザーまたはマイクロチップデバイス、あるいはその両方の少なくとも一部をカプセル封じすることが可能になる。この場合、トランスファー成形中、絶縁材料が、アパーチャに到達する前に、インターポーザーまたはマイクロチップデバイス、あるいはその両方の外面に沿って流れるよう、分離開口が寸法決め及び配置決めされるのが望ましい。 Such extra cavities or spaces for filling according to a preferred embodiment are longitudinal along the outer edges of the interposer and / or microchip device, or both, especially the interposer and / or microchip device, or both. Consists of regions. Such a configuration makes it possible to encapsulate at least part of the interposer and / or the microchip device. In this case, it is desirable that the isolation opening be dimensioned and positioned so that during transfer molding, the insulating material flows along the outer surface of the interposer and / or microchip device, or both, before reaching the aperture.
分離開口の断面は、例えば、円形、スロット、正方形、長方形など、どのような形状であってもよい。さらに、分離開口は、部分的に分割されるか、または複数の分離開口で構成されるか、あるいはその両方の構成を有していても構わない。 The cross section of the separation opening may have any shape such as, for example, a circle, a slot, a square, or a rectangle. Furthermore, the separation opening may be partially divided, or may be constituted by a plurality of separation openings, or both.
アパーチャおよび、望ましくは充填されるキャビティの隣接部分も含めた領域が絶縁材料で完全に満たされるように、分離開口または複数の開口の形状及び配置が決定されるのが望ましい。 It is desirable to determine the shape and arrangement of the separation opening or openings so that the aperture and, preferably, the region including the adjacent portion of the cavity to be filled is completely filled with insulating material.
この分離開口を設けるという提案された方法の2つの主な利点は、分離開口が絶縁材料の流れを安定化させることから、トランスファー成形の実施、したがってインターポーザー及びマイクロチップデバイスの取扱いが容易になる点と、満足なトランスファー成形が得られる結果、最終的なパッケージが損傷から保護されて、容易に扱える点である。 The two main advantages of the proposed method of providing this separation opening are that the separation opening stabilizes the flow of the insulating material, thus facilitating transfer molding and thus handling of the interposer and microchip devices. And, as a result of satisfactory transfer molding, the final package is protected from damage and can be handled easily.
好ましい実施形態は、電気絶縁材料で充填される複数の分離アパーチャまたは分離アパーチャ領域を備え、アパーチャまたはアパーチャ領域は、トランスファー成形中に電気絶縁材料を通過させる通路を形成するように直列に整列されて、2つのアパーチャまたはアパーチャ領域の間に前記通路に沿って分離開口がさらに配置される。さらなる分離開口は、前述の説明と同様の方法で、絶縁材料の第2アパーチャへの流れを安定化させる。 A preferred embodiment comprises a plurality of separate apertures or separate aperture regions filled with an electrically insulating material, the apertures or aperture regions being aligned in series to form a passage through which the electrically insulating material passes during transfer molding. A separation opening is further arranged along the passage between two apertures or aperture regions. The additional separation aperture stabilizes the flow of insulating material to the second aperture in a manner similar to that described above.
さらに別の好ましい実施形態によるアパーチャは、インターポーザーの外側(すなわち、アパーチャがインターポーザーを通って延びる側)に沿って延びる通路を少なくとも1本形成している。この通路によって、絶縁材料がアパーチャの内部に供給されるか、またはアパーチャの内部を通過することが可能になる。本実施形態による分離開口は、通路の開始位置に隣接して配置される。この配置によって、アパーチャへの流れが特に安定する。 The aperture according to yet another preferred embodiment forms at least one passage extending along the outside of the interposer (ie, the side on which the aperture extends through the interposer). This passage allows the insulating material to be supplied to the interior of the aperture or to pass through the interior of the aperture. The separation opening according to this embodiment is arranged adjacent to the start position of the passage. This arrangement makes the flow to the aperture particularly stable.
さらに別の実施形態は、各々特定の通路または複数の通路のうち1本の開始位置または終端位置に隣接して配置された、複数の分離開口を備えている。 Yet another embodiment comprises a plurality of separation openings, each positioned adjacent to a starting or ending position of a particular passage or passages.
通路の終端位置に隣接する分離開口もまた、アパーチャまたはキャビティが完全に充填されるのに役立っている。分離開口は貯蔵場所として働き、そこに流入した材料が、後から注入された材料を偏向させるということがその1つの説明である。このように、後から注入された材料の流速は、通路の終端位置で減少し、その領域での材料の蓄積が促進される。 A separation opening adjacent to the end of the passage also helps to completely fill the aperture or cavity. One explanation is that the separation opening serves as a storage location, and the material that flows into it deflects the material that was injected later. In this way, the flow rate of the subsequently injected material decreases at the end of the passageway, facilitating the accumulation of material in that region.
また、マイクロチップデバイスのパッケージング用に以下のインターポーザーを提供してもよい。 In addition, the following interposer may be provided for the packaging of microchip devices.
実装マイクロチップデバイスと電気的に接触し、マイクロチップデバイスに電気的に接続される、インターポーザーの外側に配置された複数の電気接点と、外側からインターポーザーの内部にまで延びるアパーチャとから成り、前記アパーチャは、アパーチャの対向する端部を互いに接続するブリッジによって少なくとも2つの開口に分割されて、少なくとも最初の開口は、マイクロチップデバイスヘの接続を可能にするように、外側から前記インターポーザーを貫通して延びる、インターポーザー。 A plurality of electrical contacts disposed on the outside of the interposer that are in electrical contact with and electrically connected to the mounted microchip device and an aperture extending from the outside to the interior of the interposer; The aperture is divided into at least two openings by a bridge connecting opposite ends of the aperture to each other, at least the first opening allowing the interposer from the outside to allow connection to a microchip device. An interposer that extends through.
特に、少なくとも最初の開口は、フレームまたは窓のような開口である。 In particular, at least the first opening is an opening such as a frame or window.
トランスファー成形加工中に電気絶縁材料を通過させる通路を形成するように、直列に整列された複数のアパーチャを備えるのがさらに望ましい。2つのアパーチャの間に、通路に沿って、外側からインターポーザーの内側にまで延びる開口を配置してもよい。 It is further desirable to have a plurality of apertures aligned in series so as to form passages through which the electrically insulating material passes during the transfer molding process. An opening extending from the outside to the inside of the interposer may be disposed between the two apertures along the passage.
さらに、以下の実装マイクロチップデバイスを提供してもよい。 Further , the following mounting microchip device may be provided.
複数の第1電気接点を備えたマイクロチップデバイスと、複数の第2電気接点と、外側からインターポーザーを貫通して延び、ブリッジによって少なくとも2つの開口に分割されるアパーチャとを備えたインターポーザーと、第1電気接点と、対応する第2電気接点とを電気的に接続する導電体とを備え、インターポーザーは、マイクロチップデバイスに付着され、少なくとも1つの導電体はアパーチャ内にまで延び、アパーチャ及び分離開口は、少なくとも部分的に電気絶縁材料で充填され、それによって、少なくとも1つの導電体はインターポーザーに固定される、実装マイクロチップデバイス。 An interposer comprising: a microchip device comprising a plurality of first electrical contacts; a plurality of second electrical contacts; and an aperture extending from the outside through the interposer and divided into at least two openings by a bridge; A first electrical contact and a conductor electrically connecting the corresponding second electrical contact, the interposer being attached to the microchip device, wherein the at least one conductor extends into the aperture, And the separation opening is at least partially filled with an electrically insulating material, whereby at least one conductor is secured to the interposer.
特に、前記のデバイスは、複数の実装マイクロチップで構成されてもよく、マイクロチップの輪郭は、アパーチャのパッケージ領域を除く、インターポーザーが対応するマイクロチップの表面を覆うパッケージ領域を各々定め、
ブリッジは、1つのパッケージ領域の外側から、そのパッケージ領域の内部にまで、マイクロチップの表面にほぼ平行に延びている。
In particular, the device may be composed of a plurality of mounted microchips, and the outline of the microchip defines a package area covering the surface of the microchip corresponding to the interposer, excluding the aperture package area,
The bridge extends substantially parallel to the surface of the microchip from the outside of one package area to the inside of the package area.
図1に、マイクロチップデバイス1と、インターポーザー7と、カプセル封じ用樹脂25とによる配置の断面を示している。インターポーザー7は、一層の接着剤27によってマイクロチップデバイス1に固定される。マイクロチップデバイス1の幅は、マイクロチップデバイス1の縁がマイクロチップデバイス/インターポーザー配置の両側から外向きに突き出るように、インターポーザー7の幅よりも広くなっている。インターポーザー7に面するマイクロチップデバイス1の表面は、インターポーザー7に覆われない領域にチップバッド3を備えている。チップバッド3は、マイクロチップデバイス1と、インターポーザー7との間の接触及び電気接続を可能にする電気接点としての役割を果たす。インターポーザーの表面上(インターポーザー7の外側10)には、各々のチップバッド3に対し、少なくとも1個の電気接点(図示せず)が存在する。これらの接点は、図1の下方を向くインターポーザーの表面上に位置している。すなわち、チップバッド3と、インターポーザーの表面上の接点とは、同じ方向に面している。各チップバッド3は、導線5によって、これらの接点の1つに電気的に接続される。さらに、各接点は、電気接続(図示せず)によって、同じインターポーザー表面上の接点ボール9に電気的に接続される。これらの電気接続は、インターポーザー7の部分である。接点ボール9は、実装マイクロチップデバイス1の電気接続を可能にする電気接点である。導線5は、特にポッティング、ディスペンシング、ダイレクト印刷、トランスファー成形のいずれか、あるいはこれらの手法を組み合わせた適切な加工によって、樹脂25内にカプセル封じされる。パッケージを機械的に安定化させ、側端部に隣接するインターポーザー表面上の接点(図示せず)だけでなく、チップバッド3を覆って電気的に絶縁するために、樹脂25は導線5だけでなく、マイクロチップデバイス1の端部もカプセル封じしている。
FIG. 1 shows a cross section of the arrangement of the
図1のパッケージ設計は、ファンイン設計と呼ばれるCSP(チップスケール・パッケージング)クラスを表している。図2の配置による設計は、ファンアウト設計と呼ばれる別のCSPクラスを表している。ファンイン設計は、導線5またはその他の適切な手段によって電気的に接続されるマイクロチップデバイス1及びインターポーザー7の表面上にある接点の配置に関して、ファンアウト設計とは異なっている。ファンイン設計では、両方の接点グループは、マイクロチップデバイス1またはインターポーザー7の側端部に隣接する表面領域上に分配される。ファンアウト設計では、断面図の中央領域に位置するインターポーザー7またはマイクロチップデバイス1の表面領域上にこれらの接点が配置される。ファンイン設計と、ファンアウト設計とを組み合わせることも可能である。
The package design of FIG. 1 represents a CSP (chip scale packaging) class called fan-in design. The design according to the arrangement of FIG. 2 represents another CSP class called fanout design. The fan-in design differs from the fan-out design with respect to the arrangement of contacts on the surface of the
図3に、マイクロチップデバイス1の側端部と背面(図3では上向き)の両方が樹脂25に覆われるファンアウト設計の変形を示している。したがって、マイクロチップデバイス1は、樹脂25によってカプセル封じされる。この設計によって、特に安定なパッケージが生成される。この設計と比較して、図2の設計による樹脂25は、マイクロチップデバイス1の背面を被覆しない。さらに、図2の実施形態による周辺樹脂25の側端部は、インターポーザー7の側端部に整列される。
FIG. 3 shows a variation of the fan-out design in which both the side end portion and the back surface (upward in FIG. 3) of the
本発明は、図1から図3に関して説明された設計のみに限定されるものではない。 The present invention is not limited to only the design described with respect to FIGS.
図4に、複数のマイクロチップデバイス1を同時または並列に1回の加工でパッケージング可能であるように、複数のマイクロチップデバイス1に隣接して配置されたインターポーザー7の透視図を示している。図4の配置は、点線のパッケージ輪郭8によって示されるように、パッケージングされる少なくとも9個のマイクロチップデバイス1を備えている。この配置のプロファイルを示すために、配置の右側の一部が切り取られている。
FIG. 4 shows a perspective view of the
図4の配置のインターポーザー7は、単一の部品である。それによって、インターポーザーの取扱いが容易になり、複数のパッケージの量産が加速化される。ただし、複数の部品から成るインターポーザー7を代わりに使用することもできる。インターポーザー7は、複数のアパーチャ領域を備えたアパーチャ11を有し、各アパーチャ領域は、マイクロチップデバイス1の1つのパッケージ領域に対応する。各パッケージ領域には、丸コーナーを備えた長手長方形の断面を有する長手第1開口15が存在する。第1開口15は、外側(図4の上側)からインターポーザー7を通って、対応するマイクロチップデバイス1の表面にまで延びている。すべてのマイクロチップデバイス1及びこの特定のマイクロチップデバイス1の表面上におけるその他の領域の一例として、図4の中央パッケージにおける実装領域の左側に8個のチップパッド3が示されている。インターポーザー7は、外側(上側)から第1開口15を通じて、チップパッド3にアクセス可能であるように、マイクロチップデバイスの表面上に配置される。インターポーザー7をマイクロチップデバイス1の隣に配置した後、各々のチップパッド3がインターポーザーパッド6の1つに電気的に接続されるように、導線5またはその他の適切な電導手段を、チップパッド3と対応する電子インターポーザーパッド6とに提供および接続する。インターポーザーパッド6は、前記外側に向くインターポーザー7の表面領域の上に配置される。各々のインターポーザーパッド6は、インターポーザーの表面に設置された接点ボール9の1つに電気的に接続(接続は図示せず)される。
The
図4の実施形態によるアパーチャ11またはアパーチャ領域は、インターポーザーパッド6の位置する表面領域と接点ボール9の位置する表面領域との高さが異なるように、段状に形成される。特に、アパーチャ11が、接点ボール9の表面領域の高さにまで充填可能なように、インターポーザーパッド6の高さは低くなっている。ただし、本発明はこの特定の実施形態のみに限定されるものではない。寧ろ、異なる表面の高を与える、異なったインターポーザーの段状プロファイルも可能である。また、インターポーザーパッドまたは接点が接点ボールまたはその他の種類の外部接点(図1から図3の設計に示された例のように)と同じ高さの表面に配置されるインターポーザーを提供することもできる。
The
アパーチャ領域の異なる第1開口15は、各々2つの第1開口15の間に設置されたブリッジ18によって分離されている。各ブリッジ18は、第1開口15に沿って延び、互いに対向するアパーチャ側端部13を接続するように、アパーチャ11の片側から反対側にまで延びる2本のタイバー19を有している。各ブリッジ18の2本のタイバー19の間には、インターポーザー7の外側から、インターポーザー7を貫通して、マイクロチップデバイス1の表面の高さにまで延びる第2開口16が設けられている。代替の実施形態では、これらの第2開口の中の少なくとも1つは、インターポーザーの外側から、インターポーザーを貫通せずに、インターポーザーの内部にまで部分的に延びている。両方の実施形態による第2開口16は、アパーチャ11またはアパーチャ領域を少なくとも部分的に充填するよう流し込まれる液体または溶融絶縁材料の流れを安定化させるための安定化手段としての役割を果たしている。したがって、第1開口15の寸法およびアパーチャ11の両側の対向する位置に配置された接点ボール9の間の距離Dが安定に保たれ、インターポーザー7の取扱いが容易になる。
The
アパーチャ11は、アパーチャ領域にカプセル封じ用材料または充填材料を供給するための通路を形成している。図4の実施形態による通路は、長手形状を有し、一連の後続するアパーチャにより構成されている。
The
図5及び図6に、インターポーザー及びマイクロチップデバイスの別の配置を示している。図5に、接点ボール9の配置された接触面の上面図を示している。インターポーザー7は、単一部分から成り、2つのマイクロチップデバイス1のパッケージングに用いられる。この配置は、ファンイン設計に類似しているが、結果的に生成されるマイクロチップデバイス1の2個のパッケージは、パッケージ輪郭8に沿って分離されることによって、パッケージング後に分割される。アパーチャ11は長手形状を有し、インターポーザーパッド6の位置するインターポーザー7の中央領域において、インターポーザーの側端部に沿って延びている。アパーチャ11は、両方の開端(図5の上下及び図6の前後)の中間に位置するタイバー19によって細分化されている。タイバー19は、(図6から最も明らかなように)マイクロチップデバイス1の表面の高さから、接点ボール9の位置するインターポーザー7の外側の表面の高さにまで延びてはいない。寧ろ、タイバー19は、マイクロチップデバイス1の表面の高さから、インターポーザー7の外側表面の高さとの差の約3分の2の高さにまで延びている。これによって、絶縁材料またはその他の充填材料あるいはカプセル封じ材料が、アパーチャ11の一方の開端から供給された際に、材料がタイバー19を通過可能になる。さらに、アパーチャ11の材料の供給される開端部の領域は、図4の実施形態による第2開口16の1つのように働き、すなわちタイバー19の反対側のアパーチャ領域への材料の流れを安定化させる。
5 and 6 show another arrangement of the interposer and the microchip device. FIG. 5 shows a top view of the contact surface on which the
図7に、4個のマイクロチップデバイス1をパッケージングするためのトランスファー成形加工の概略図を示している。図7の右側と左側において、各々2個のマイクロチップデバイス1が、トランスファー成形中に供給される材料の供給経路に一列に整列される。図7に示すように、供給材料の流れ方向は、複数の矢印で示されている。材料は、材料源22から2本の供給経路23を通じて供給されて、各々2個のマイクロチップデバイス1が一列に整列されている2つの領域の一方へと導かれる。
FIG. 7 shows a schematic diagram of a transfer molding process for packaging four
供給経路23の終わる領域の一部の詳細を示した図8に、そのような領域の部分的な断面を示している。この配置は、カプセル封じ用材料で完全に充填される複数のキャビティを含んでいる。それらのキャビティは、図4の実施形態と同様に細分化されるが、段状輪郭を有していないアパーチャ11と、図1及び図2の実施形態と同様にパッケージの長手方向側端部のカプセル封じを可能にする各パッケージの両端の周辺キャビティ21と、供給される材料の供給方向に対してパッケージの前方及び後方に位置する前部及び後部キャビティ24,26とである。前部及び後部キャビティ24,26は、パッケージの前部及び後部のカプセル封じを可能にする。トランスファー成形加工用に、パッケージの外部接点として接点ボール9が配置されるインターポーザー7の表面領域を最低限覆う1つまたは複数のモールド(図示せず)を提供することもできる。各インターポーザー7は、長手形状を有し、供給経路23の終端領域から、整列された2個のマイクロチップデバイスの第1及び第2パッケージ領域を通って延びている。インターポーザー7は、マイクロチップデバイスの各パッケージにつき各々1個の第1開口15を有している。第1開口は、インターポーザー7の外側から、インターポーザー7を貫通して、対応するマイクロチップデバイス1の表面にまで延びている。さらに、インターポーザー7は、供給方向に、最初のマイクロチップデバイス・パッケージの前方と、2つのマイクロチップデバイス・パッケージの間と、2番目のマイクロチップデバイス・パッケージの後方とに位置する合計3つの分離開口17を有している。すべての分離開口17は、インターポーザー7の外側からインターポーザー7を貫通して延びている。分離開口17は、材料源22から供給経路23を通じて供給される材料の流れを安定化させる。さらに、インターポーザー7の取扱い及び寸法は、第1開口15の1つと分離開口17の1つとの間に配置された合計4本のタイバー19によっても安定化される。
FIG. 8 showing details of a part of the region where the
材料が材料源22から供給経路23を通って供給される際、材料は、第1前方キャビティ24及び第1開口15に到達する前に、供給経路23の終端に隣接して配置された分離開口17に到達する。したがって、充填材料がこの分離開口17を部分的に充填し、第1開口15が完全に充填される前に、他の充填材料が周辺キャビティ21に到達可能になる。したがって、トランスファー成形加工中にマイクロチップデバイス1及びインターポーザー7の長手方向側端部をカプセル封じするのに十分な材料が周辺キャビティ21に提供される。整列された2個のマイクロチップデバイス1の間にある分離開口17によっても同様の効果が達成される。ただし、特にこの分離開口17の長さは、第1マイクロチップデバイス1の前方及び第2マイクロチップデバイス1の後方にある分離開口17の長さよりも長いことに注意する必要がある。分離開口17の長さと、必要に応じて第1開口15の長さとを適切に変更するか、または分離開口17の長さの代わりに第1開口15の長さを適切に変更することで、充填すべき全てのキャビティ15,21,24,26の充填を制御して、満足な充填結果を達成することができる。
When material is supplied from the
ここで、以下の添付図面を参照しながら、非制限例を基に本発明について説明する。
図1から図8では、同一または同様の機能を有する部品及び特徴に対し、同一の参照番号を使用している。
1 to 8, the same reference numerals are used for parts and features having the same or similar functions.
Claims (4)
前記マイクロチップデバイスの前記上面上の複数の第1電気接点と、
上面と底面とを有し、前記底面が前記マイクロチップデバイスの前記上面に接するように配置されているインターポーザーと、
前記インターポーザーの前記上面上の複数の第2電気接点と、
前記インターポーザーの上面から底面に貫通し、前記マイクロチップデバイスの前記上面上の前記複数の第1電気接点と前記インターポーザーの前記上面上の前記複数の第2の電気接点との接続を可能とする長手形状のアパーチャと、
前記アパーチャを長手方向において第1部分と第2部分とに分離し、前記アパーチャの側壁に接するように配置され、上面が前記インターポーザーの上面より低いタイバーと、
を備えるマイクロチップパッケージ。A microchip device having a top surface and a bottom surface;
A plurality of first electrical contacts on the top surface of the microchip device;
An interposer having a top surface and a bottom surface, wherein the bottom surface is disposed in contact with the top surface of the microchip device;
A plurality of second electrical contacts on the top surface of the interposer;
The plurality of first electrical contacts on the top surface of the microchip device and the plurality of second electrical contacts on the top surface of the interposer can be connected to penetrate from the top surface to the bottom surface of the interposer. A longitudinal aperture that
A tie bar that separates the aperture into a first portion and a second portion in the longitudinal direction and is in contact with a side wall of the aperture, and whose upper surface is lower than the upper surface of the interposer ;
A microchip package comprising:
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/SG2002/000125 WO2004002003A1 (en) | 2001-01-15 | 2002-06-19 | Packaging of a microchip device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005530359A JP2005530359A (en) | 2005-10-06 |
| JP4376781B2 true JP4376781B2 (en) | 2009-12-02 |
Family
ID=34825322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004515341A Expired - Lifetime JP4376781B2 (en) | 2002-06-19 | 2002-06-19 | Microchip package |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4376781B2 (en) |
| DE (1) | DE10297756B4 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7432001B2 (en) * | 2021-02-05 | 2024-02-15 | チャンシン メモリー テクノロジーズ インコーポレイテッド | A package substrate and a semiconductor structure including the package substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370150A (en) * | 1989-08-09 | 1991-03-26 | Mitsubishi Electric Corp | Manufacture of carrier tape and semiconductor device wherein this is used |
| JP3329073B2 (en) * | 1993-06-04 | 2002-09-30 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
| IT1316283B1 (en) * | 1999-01-21 | 2003-04-10 | Hitachi Cable | TAPE SUPPORT FOR BGA AND SEMICONDUCTOR DEVICE USING IT SAME |
| US6268650B1 (en) * | 1999-05-25 | 2001-07-31 | Micron Technology, Inc. | Semiconductor device, ball grid array connection system, and method of making |
| DE10116069C2 (en) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Electronic component with a semiconductor chip and method for its production |
| DE10127009A1 (en) * | 2001-06-05 | 2002-12-12 | Infineon Technologies Ag | Plastic housing used for packing semiconductor chips comprises semiconductor chips arranged in lines and gaps |
-
2002
- 2002-06-19 JP JP2004515341A patent/JP4376781B2/en not_active Expired - Lifetime
- 2002-06-19 DE DE10297756T patent/DE10297756B4/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005530359A (en) | 2005-10-06 |
| DE10297756B4 (en) | 2008-03-06 |
| DE10297756T5 (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7667338B2 (en) | Package with solder-filled via holes in molding layers | |
| US5493151A (en) | Semiconductor device, lead frame and method for manufacturing semiconductor devices | |
| US6838768B2 (en) | Module assembly for stacked BGA packages | |
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| US6432742B1 (en) | Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages | |
| US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
| US20030064547A1 (en) | High density modularity for IC's | |
| US7378301B2 (en) | Method for molding a small form factor digital memory card | |
| US20090017583A1 (en) | Double encapsulated semiconductor package and manufacturing method thereof | |
| US20070243666A1 (en) | Semiconductor package, array arranged substrate structure for the semiconductor package and fabrication method of the semiconductor package | |
| JPH11176865A (en) | Semiconductor integrated circuit device | |
| US20110084374A1 (en) | Semiconductor package with sectioned bonding wire scheme | |
| US8368192B1 (en) | Multi-chip memory package with a small substrate | |
| JP2014204082A (en) | Semiconductor device manufacturing method | |
| US7443041B2 (en) | Packaging of a microchip device | |
| JP4376781B2 (en) | Microchip package | |
| JP2005530358A (en) | Packaging for microchip devices | |
| JP2012084908A (en) | Packaging method for microchip device | |
| US20090096070A1 (en) | Semiconductor package and substrate for the same | |
| WO2004002003A1 (en) | Packaging of a microchip device | |
| KR100922372B1 (en) | Semiconductor Package Manufacturing Method | |
| CN100593231C (en) | Multi-die stack packaging method | |
| KR100559640B1 (en) | Leadframe Structure and Semiconductor Package Using the Same | |
| KR20000060748A (en) | Structure for stacking electric elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |