JP4345691B2 - 非可逆回路素子及び通信装置 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子及び該素子を備えた通信装置に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

従来、非可逆回路素子として、特許文献１には、二つの永久磁石の間に、電極膜にて中心電極を形成したフェライトを挟み込んでフェライト・磁石組立体を形成し、この組立体を回路基板上に垂直方向に縦置き配置したものが開示されている。

しかし、この非可逆回路素子では、中心電極から端子部材を延設して回路基板上の端子電極に接続する構成であり、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することが困難であるという問題点を有していた。

一方、フェライトと永久磁石とを並置した場合、永久磁石から生じる磁界をフェライトに効率的かつ均一に印加して非可逆回路素子としての挿入損失の低下を防止するためには、永久磁石とフェライトの互いの中心を一致させることが好ましい。

特許文献２には、回路基板上で、中心電極として銅線を引き回したフェライトの中心を永久磁石の中心と一致させた構成が開示されている。しかし、この構成では、回路基板上に支持台を設け、該支持台上にフェライトを載置しており、これでは部品点数が増加し、組立て性が悪化するという問題点を有していた。
特開２００２−２６１５１３号公報 特開２００２−１９８７０７号公報

そこで、本発明の目的は、簡単な構成で組立て性を阻害することなく永久磁石の磁界をフェライトに効果的に印加でき、かつ、フェライトを安定性よく確実に回路基板上に実装することができる非可逆回路素子及び該素子を備えた通信装置を提供することにある。

前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
前記フェライトの主面には複数の前記中心電極が互いに絶縁されて交差した状態で導体膜によって形成され、前記主面と直交する上面には中心電極に接続された中継用電極が導体膜によって形成され、前記主面と直交する下面には中心電極に接続された接続用電極が導体膜によって形成され、かつ、接続用電極は中継用電極よりも厚く形成されており、
前記フェライト及び前記永久磁石はともに直方体形状をなし、フェライトの主面は永久磁石の主面よりも小さく、かつ、前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向にそれぞれの主面の中心を略一致させた状態で並置されており、
前記フェライトの下面に形成された接続用電極は前記回路基板の表面に形成された端子電極と電気的に接続されていること、
を特徴とする。

本発明に係る非可逆回路素子においては、フェライト及び永久磁石がそれぞれの主面の中心を略一致させた状態で回路基板上に並置されているため、永久磁石からフェライトに対して磁界が効率よく略均一に印加されることになり、挿入損失などの特性が向上する。そして、サイズの小さいフェライトは主面と直交する下面に接続用電極が厚く形成されているため、サイズの大きい永久磁石と回路基板上に並置する際、支持台を設けたり、回路基板の表面に凹凸を形成することなく、互いの主面の中心位置（高さ位置）を揃え、かつ、接続用電極を回路基板上の端子電極にはんだ付けなどで電気的に接続することができる。換言すれば、接続用電極の厚みで永久磁石とのサイズ差を吸収して磁界の効率的印加を確保できるとともに、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することができる。

本発明に係る非可逆回路素子において、前記接続用電極はペーストからなる導体膜を印刷又は転写を複数回行うことにより厚く形成することができる。なお、中心電極や中継用電極の導体膜は、印刷、蒸着、スパッタ、貼り合わせ、めっきなど種々の手法で形成することができる。

さらに、フェライトは二つの永久磁石によって挟み込まれていることが好ましい。フェライトに対して一層効率よくかつ均一に磁界を印加することができる。この場合、永久磁石は略同形状の一対のものがフェライトの対向する主面にそれぞれ接着されてフェライトと一体化されていることが好ましい。フェライト・磁石組立体の生産効率が向上し、しかも、回路基板へ効率よく実装することができる。

また、本発明に係る非可逆回路素子において、中心電極は、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極とから構成されていることが好ましい。これにて、小型の集中定数型アイソレータを得ることができる。回路基板には整合用回路素子が内蔵されていてもよく、これにて非可逆回路素子をより小型化できる。

また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、好ましい電気特性が得られ、装置の小型化、低背化が達成される。

本発明によれば、永久磁石からフェライトに対して磁界が効率よく略均一に印加されることになり、挿入損失などの特性が向上するとともに、容易に互いの主面の中心位置（高さ位置）を揃えることができ、フェライト及び永久磁石を回路基板上に安定かつ確実に実装することができる。

以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。

（本発明の要部、図１０〜図１２参照）
まず、本発明に係る非可逆回路素子の要部に関して説明する。本発明に係る非可逆回路素子の要部は、図１０に示すように、回路基板２０上にフェライト３２及び永久磁石４１を縦置きし（それぞれの主面３２ａ，３２ｂ，４１ａを回路基板２０の表面と直交する方向に並置し）、フェライト３２の下面に形成した接続用電極３２ｘを上面に形成した中継用電極３２ｙよりも厚くし、フェライト３２の中心Ｃ１を永久磁石４１の中心Ｃ２と一致させた点にある。接続用電極３２ｘは回路基板２０上に形成されている端子電極（図示せず）とはんだ２３などにて接続され、永久磁石４１の下面は回路基板２０上に接着剤などで接合される。また、フェライト３２及び永久磁石４１はともに直方体形状をなし、フェライト３２の主面３２ａ，３２ｂは永久磁石４１の主面４１ａよりも小さい。

図１１は、比較例として、フェライト３２の上下面にそれぞれ中継用電極３２ｙ及び接続用電極３２ｘを同じ厚さの導体膜として形成した場合を示す。この場合、サイズの小さいフェライト３２の中心Ｃ１は永久磁石４１の中心Ｃ２よりもどうしても低くなり、両者の間にずれ量ΔＸが生じる。

前記ずれ量ΔＸによって非可逆回路素子の挿入損失が低下する。図１２は本発明者によって実測されたずれ量ΔＸと挿入損失との関係を示す。このグラフから明らかなように、中心Ｃ１，Ｃ２が略一致したときに最も低損失となる。実用的な挿入損失を確保するには、ずれ量ΔＸが±２０％以内に収まることが望ましい。

このデータ測定において、フェライト３２のサイズは長辺長さ２．０ｍｍ、短辺長さ０．８ｍｍ、厚さ０．３ｍｍであり、永久磁石４１のサイズは長辺長さ２．１ｍｍ、短辺長さ１．０ｍｍ、厚さ０．４５ｍｍであり、フェライト３２を二つの磁石４１で挟み込んだ構造とした。なお、フェライト３２に磁界を印加するには、フェライト３２の一方の主面にのみ永久磁石を対向配置することでも可能である。しかし、一対の永久磁石４１をフェライト３２の両方の主面３２ａ，３２ｂに対向配置するほうが、磁界の効率的、均一的な印加に有利である。

（非可逆回路素子、図１〜図６参照）
以下に、本発明に係る非可逆回路素子の実施例について説明する。図１は本発明の一実施例である２ポート型アイソレータ１の分解斜視図である。この２ポート型アイソレータ１は、集中定数型アイソレータであり、概略、金属製ヨーク１０と、回路基板２０と、フェライト３２を含む中心電極組立体３１と、フェライト３２に直流磁界を印加するための永久磁石４１，４１とで形成されている。

ヨーク１０は軟鉄などの強磁性体材料からなり、銀めっきが施され、回路基板２０上で中心電極組立体３１と永久磁石４１，４１を囲む枠体形状とされている。

フェライト３２と永久磁石４１，４１の上面には絶縁体（例えば、樹脂、セラミック）からなるキャップ１５が接着される。

中心電極組立体３１は、図２に示すように、マイクロ波フェライト３２の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６を形成したものである。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなし、回路基板２０上に第１主面３２ａ及び第２主面３２ｂが略垂直方向に配置されている。

また、永久磁石４１，４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに接着され、フェライト・磁石組立体３０を形成している。なお、このフェライト・磁石組立体３０の構成及び製作工程は以下に詳述する。

図２に示すように、第１中心電極３５はフェライト３２の第１主面３２ａにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように形成され、下面３２ｄに形成された接続用電極３５ｂに接続されている。

第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて下辺略中央部から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいて左方に比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの接続用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。この２ターン目３６ｇも第２主面３２ｂにおいて１ターン目３６ｃと平行に第１中心電極３５と交差した状態で形成され、下面３２ｄの接続用電極３６ｈに接続されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に２ターン巻回されていることにな
る。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図３に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ〜２５ｇが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。

これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係を図３及び図４、図５の等価回路を参照して説明する。なお、図４の等価回路は本発明に係る非可逆回路素子（２ポート型アイソレータ１）における基本的な第１回路例を示し、図５の等価回路は第２回路例を示す。図３には第２回路例の構成が示されている。

即ち、回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この電極２６は整合用コンデンサＣｓ１を介して整合用コンデンサＣ１と終端抵抗Ｒとの接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ａを介して第１中心電極３５の一端に接続されている。

第１中心電極３５の他端はフェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続されている。

一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣｓ２を介してコンデンサＣ２，Ｃ１の接続点２１ｂに接続されている。

第２中心電極３６の一端接続用電極３６ｉ（フェライト３２の下面３２ｄに形成されている）は回路基板２０の上面に形成された端子電極２５ｃを介して前記接続点２１ｂに接続されている。第２中心電極３６の他端接続用電極３６ｈは回路基板２０の上面に形成された端子電極２５ｄを介して回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この外部接続用端子電極２８は接地ポートＰ３として機能するものである。また、この外部接続用端子電極２８は、回路基板２０の上面に形成された端子電極２５ｅ，２５ｆを介して前記ヨーク１０にも接続されている。

また、入力ポートＰ１とコンデンサＣｓ１の接続点には接地されたインピーダンス調整用のコンデンサＣｐ１が接続されている。同様に、出力ポートＰ２とコンデンサＣｓ２との接続点にも接地されたインピーダンス調整用のコンデンサＣｐ２が接続されている。

回路基板２０とヨーク１０とは端子電極２５ｅ，２５ｆを介してはんだ付けされて一体化され、フェライト・磁石組立体３０はフェライト３２の下面３２ｄの各種接続用電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉが回路基板２０上の端子電極２５ａ〜２５ｄ，２５ｇとはんだ付けされて一体化されるとともに、永久磁石４１，４１の下面４１ｄ，４１ｄが回路基板２０上に接着剤２４にて一体化される（図６参照）。接続用電極３６ｄが接続される端子電極２５ｇはダミー電極である。なお、図６は図１の矢印Ａ−Ａ部分で断面としたものである。

以上の構成からなる２ポート型アイソレータ１において、同形状の一対の永久磁石４１，４１を対面させて第１及び第２中心電極３５，３６を形成したフェライト３２を挟み込み、かつ、フェライト３２の主面３２ａ，３２ｂは永久磁石４１の主面４１ａよりも小さく（図６参照）、かつ、図１０で説明したように、接続用電極３２ｘ（３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉ）を厚く形成して、フェライト３２の中心Ｃ１と永久磁石４１の中心Ｃ２とを略一致させるように配置したため、永久磁石４１は平行度の良好な直流磁束を発生して均一な磁界がフェライト３２に印加され、アイソレータ１の挿入損失などの電気特性が向上する（図１２参照）。

また、フェライト３２は回路基板２０上に主面３２ａ，３２ｂが略垂直方向に配置され、かつ、永久磁石４１，４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を略垂直方向に印加するように回路基板２０上に配置されているため、換言すれば、フェライト３２と永久磁石４１，４１は回路基板２０上に垂直方向に縦置き配置されているため、大きな磁界を得るために永久磁石４１，４１を厚くしても該厚みに拘わらず背が高くなることはなく、小型化、低背化が達成される。

さらに、第２回路例（図５参照）に示したように、第１中心電極３５とコンデンサＣ１との接続点２１ａと入力ポートＰ１との間、及び、中心電極３５，３６の接続点２１ｂと出力ポートＰ２との間にいま一つの整合用コンデンサＣｓ１，Ｃｓ２を挿入したため、中心電極３５，３６のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でもアイソレータに接続される機器とのインピーダンス（５０Ω）を合わせることが可能である。なお、この効果は整合用コンデンサＣｓ１又はＣｓ２のいずれか一方を挿入するだけでも達成することができる。

なお、第２中心電極３６とコンデンサＣ２との接続点と接地ポートＰ３との間に整合用インダクタを挿入すれば、２倍波又は３倍波など所望の高周波を抑制することができる。また、入力ポートＰ１と接地との間、出力ポートＰ２と接地との間に、インダクタとコンデンサとからなるＬＣ直列回路を挿入してもよい。このようなＬＣ直列回路を設けることによっても、２倍波又は３倍波など所望の高周波を抑制することができる。

ここで、フェライト・磁石組立体３０について説明する。図６に示すように、フェライト３２の主面３２ａ，３２ｂ上には、導体膜からなる第１中心電極３５、絶縁体膜３７、導体膜からなる第２中心電極３６、絶縁体膜３８が成膜されている。また、フェライト３２の上面３２ｃには中継用電極３５ａ，３６ｂ，３６ｆが導体膜によって形成され、下面３２ｄには接続用電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉが導体膜によって形成されている。

中心電極３５，３６は、フェライト３２の主面３２ａ，３２ｂに銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料（ペースト又は接着剤）などの電極膜材料にて、印刷や転写により薄膜として形成されている。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。

中心電極３５，３６の導体膜と絶縁体膜３７，３８は必要に応じて、それぞれ１層以上設け、場合によっては絶縁体膜３７，３８に形成した孔（ビアホール）を経由して異なる層の導体膜どうしを接続してもよい。

中継用電極３５ａ，３６ｂ，３６ｆは、銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料（ペースト又は接着剤）などの電極膜材料にて、印刷や転写により厚膜として形成されている。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。

接続用電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉは、銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料（ペースト又は接着剤）などの電極膜材料にて、印刷や転写を複数回繰り返すことにより、前記中継用電極３５ａ，３６ｂ，３６ｆよりも厚く形成されている。

また、中継用電極３５ａ，３６ｂ，３６ｆを薄膜形成技術であるドライめっきなどで形成し、接続用電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉを厚膜形成技術である印刷焼付けで形成してもよい。

フェライト３２の主面３２ａ，３２ｂには永久磁石４１，４１が接着剤層４２を介して接着される。この接着剤層４２に代えて両面粘着シートを用いてもよい。

フェライト３２の下面３２ｄに形成した接続用電極３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉは、図６に示すように、回路基板２０の上面に形成した端子電極２５ａ〜２５ｄ，２５ｇに接合材２３（例えば、はんだ）によって接合される。また、永久磁石４１の下面４１ｄは接着剤２４にて回路基板２０上に接合される。接着剤２４としては、熱硬化性の１液性又は２液性のエポキシ系接着剤が適している。

このアイソレータ１においては、直方体形状のフェライト３２を用いることによって、回路基板２０との接合面が平面状となり、この下面３２ｄに各種接続用電極が形成されているため、該接続用電極と回路基板２０上に形成された端子電極２５ａ〜２５ｄ，２５ｇとの接続が確実かつ容易になる。また、各種接続用電極は一つの面に形成するだけでよく、製造工程が簡略化される。

また、フェライト３２はその下面３２ｄに形成された各種接続用電極が回路基板２０上に形成された端子電極２５ａ〜２５ｄ，２５ｇとはんだ付けされ、永久磁石４１，４１はその下面４１ｄが回路基板２０の表面に直接あるいは端子電極を介して接着剤２４にて接着されているため、即ち、フェライト・磁石組立体３０と回路基板２０との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。

はんだ付けだけであると、アイソレータ１を通信機器の基板上にリフローはんだで実装する際などにこの部分でのはんだが溶融してフェライト・磁石組立体３０の位置ずれが生じ、故障や特性劣化の原因となる。熱硬化性の接着剤２４が併用されていれば、このよう
な故障や特性劣化を未然に防止することができる。また、永久磁石４１とフェライト３２との接着が外れた場合でも、永久磁石４１は回路基板２０上に接着されているため、所定の電気定数が保たれ、信頼性の高い非可逆回路素子を得ることができる。

フェライト３２の下面３２ｄに形成した各種接続用電極を回路基板２０の上面に形成した端子電極２５ａ〜２５ｄ，２５ｇとの接合には前述したはんだ付け以外に、厚膜電極材料で焼結接合する方法、はんだや金などのバンプを超音波などを用いて温度上昇させて融着させる方法、あるいは、金や銀などの導体粉とエポキシ樹脂などからなる導電複合材料（ペースト又は接着剤）を硬化させて接合する方法などを採用することができる。

ここで、前記フェライト・磁石組立体３０において、フェライト３２の下面３２ｄと永久磁石４１の下面４１ｄとの間には寸法差αが設けられている（図６参照）。この寸法差αの存在によって、各種接続用電極の厚みと該接続用電極に接合されたはんだなどの接合材２３の厚みと回路基板２０上に形成された端子電極２５ａ〜２５ｄ，２５ｇの厚みと、永久磁石４１の接着剤２４の厚みとが回路基板２０の表面で略面一になる。これにて、フェライト・磁石組立体３０を傾くことなく精度よく、かつ、確実に安定した状態で回路基板２０上に実装することが可能になる。

また、中心電極３５，３６を形成したフェライト３２が永久磁石４１の所定箇所に接着にて精度よく固定されているため、磁気損失のほとんどない安定したアイソレータを製作することができる。特に、永久磁石４１とフェライト３２との接着に接着シートを用いた場合は、接着層の厚みの安定性により、フェライト３２と永久磁石４１との位置関係を好ましい平行度で一体化することができる。

一対の永久磁石４１，４１の対向面どうしの距離も、接着剤層４２の厚みとフェライト３２の厚みによって決まり、磁気回路を目的どおりの定数でかつ安定的に（ばらつきが少なく）形成することができる。その結果、アイソレータの安定的な大量生産が可能であり、安価に付く。

また、中心電極組立体３１と一対の永久磁石４１，４１が接着剤層４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。

さらに、中心電極３５，３６はフェライト３２の主面３２ａ，３２ｂに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータを量産することができる。これに加えて、絶縁体膜３７，３８もガラス粉を焼結した膜などとすることで、金属板からなる中心電極を用いた場合と比べて、フェライト３２の主面３２ａ，３２ｂを平坦度の良好な形状とすることができる。その結果、フェライト３２と一対の永久磁石４１，４１それぞれの位置関係を平行度よく一体化できる。

また、フェライト３２の上面３２ｃ及び下面３２ｄに各種中継用及び接続用電極が設けられ、フェライト３２の主面３２ａ，３２ｂ上の電極膜は中継及び接続用電極に接続されており、下面３２ｄに形成された接続用電極が回路基板２０の上面に形成された端子電極２５ａ〜２５ｄ，２５ｇと対向して接合される。その結果、フェライト３２に配置されている中心電極３５，３６をはんだ付けなどの方法で容易にかつ信頼性よく回路基板２０内の整合用回路素子や入出力外部接続用端子電極２６，２７，２８に接続することができる。

このような接続において、中心電極３５，３６のうちフェライト３２の主面３２ａ，３２ｂ上の導体膜部分ははんだ付けされることはないので、はんだ喰われのおそれがない。そこで、この導体膜部分に用いる材料としてはガラスフリット含有量の極めて少ない（１
０％以下）銀粉などを用いることができる。このような材料は電気伝導性が純銀に近いので、極めて入力損失の少ないアイソレータを得ることができる。

フェライト３２の下面３２ｄの各種接続用電極を回路基板２０上の端子電極２５ａ〜２５ｄ，２５ｇに接合する材料・手段としてははんだ付けが最も容易であり、接合部の電気導電性が良好で、信頼性が高い。フェライト・磁石組立体３０の内部に予め熱硬化性の接着剤層４２を用いている場合は、はんだのリフローで接着剤層４２の硬化（キュア）を完全にさせることができる。

本実施例において、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。

また、回路基板２０の下面には、通信機器のプリント基板に本アイソレータ１を実装するための外部接続用端子電極２６，２７，２８が設けられている。これにて、電気接合箇所が減少するため、低損失で高信頼性を得ることができる。加えて、別の端子部品を設ける必要がなく、回路基板２０の下面位置が端子面になるので低背化でき、低価格化も可能となる。

（フェライト・磁石組立体の製造方法、図７及び図８参照）
次に、前記フェライト・磁石組立体３０の製作方法について説明する。フェライト・磁石組立体３０を製作するにあたっては、まず、前記中心電極組立体３１を製作し、図７に示すように、ほぼ全面に接着シート４２を設けた（接着剤層であってもよい）広い面積のマザー磁石基板４１１，４１２の間に、多数（最小２列×２行）の中心電極組立体３１をマトリクス状に挟み込み、マザー基板４１３（図８参照）を製作する。その後、マザー基板４１３を所定の寸法に切り分け、一対の永久磁石４１，４１で一単位の中心電極組立体３１を挟着したフェライト・磁石組立体３０を得る。

図８にその工程を示す。まず、工程１では、マザー磁石基板４１１にセパレータ４１５を付けた接着シート４２を当て、工程２では、接着シート４２をマザー磁石基板４１１上に固定する。このとき、接着シート４２とマザー磁石基板４１１との間に空気が入らないようにすることが必要となる。スキージやローラなどで接着シート４２をマザー磁石基板４１１に密着させることが好ましい。また、この密着時に、接着シート４２及び／又はマザー磁石基板４１１を６０〜１５０℃程度まで昇温しておくと、接着シート４２の粘着性が増し、マザー磁石基板４１１への密着性が高まる。但し、温度と加熱時間を接着シート４２の熱硬化が進行しないように適切に管理する必要がある。

次に、工程３で、セパレータ４１５を剥離し、接着シート４２のみをマザー磁石基板４１１上に残す。さらに、工程４では、接着シート４２付きのマザー磁石基板４１１上に中心電極組立体３１をマトリクス状に貼り付ける。中心電極組立体３１は個々に貼り付けてもよいが、中心電極組立体３１を予め別の粘着テープや台紙などにマトリクス状に貼り付けておき、一挙にマザー磁石基板４１１の接着シート４２上に貼り付けてもよい。

次に、工程５で、いま一つのマザー磁石基板４１２に接着シート４２を貼り付け、工程６では、このマザー磁石基板４１２を接着シート４２を介して前記マザー磁石基板４１１上の中心電極組立体３１上に貼り付ける。その後、工程７では、マザー磁石基板４１１，４１２の上下から圧力を加えて加熱し、接着シート４２を硬化させてマザー基板４１３を得る。

次に、工程８では、前記マザー基板４１３をダイシングテープ４１６上に貼り付ける。加熱により粘着性を失う発泡テープや粘着テープ、溶剤による洗浄で剥がれるテープ、昇温で軟化したワックスを用いてカット用土台板に仮に貼り付ける方法を採用してもよい。この種のテープや土台板は、ダイサーのダイシングテーブル上にマザー基板４１３をチャッキング（固定）するためのものである。

次に、工程９で、ダイサーによりマザー基板４１３をカットすることにより、一単位のフェライト・磁石組立体３０が得られる。

以上の工程を経ることにより、サイズが同じ永久磁石４１，４１で直方体形状のフェライト３２を含む中心電極組立体３１を挟着したフェライト・磁石組立体３０を高精度に生産効率よく製作することができ、コストダウンの効果も大きい。このようなフェライト・磁石組立体３０の作用効果は前述した。

特に、広い面積のマザー磁石基板４１１，４１２を使用するため、個々の永久磁石４１とフェライト３２を接着する場合と比較して磁石４１の傾きがなくなり、永久磁石４１とフェライト３２との平行度が高まる。これにて、フェライト３２に印加されるバイアス磁界の平行性、均一性が保証され、挿入損失などの電気特性が劣化することがなくなる。そして、フェライト３２の位置ずれのおそれもないため、個体差がなくなるだけでなく、経時・経年変化の少ない信頼性の高いアイソレータを得ることができる。

（他の組立方法）
なお、前記フェライト３２と永久磁石４１とは一体に組み立てられたものではなく、別体として回路基板２０上に実装してもよい。即ち、回路基板２０上の所定位置にはんだペースト及び接着剤を塗布したのち、フェライト３２（中心電極組立体３１）及び永久磁石４１を自動マウンタで配置する。自動マウンタによれば、フェライト３２及び永久磁石４１を水平方向に精度よく位置決めして配置することができる。また、垂直方向（高さ方向）には、実装面側の接続用電極の厚みにより、フェライト３２と永久磁石４１との中心が略同一となるように実装される。

（通信装置、図９参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図９は携帯電話２２０のＲＦ部分の電気回路ブロック図であり、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記２ポート型アイソレータ１を使用することができる。アイソレータ１を実装することにより、好ましい電気特性が得られ、携帯電話の小型化、低背化に寄与する。

（他の実施例）
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１，４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。また、中心電極の形状も任意であり、少なくとも一方の中心電極が２本に分岐していてもよい。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の一実施例を示す分解斜視図である。 前記２ポート型アイソレータの中心電極組立体を示す斜視図である。 前記２ポート型アイソレータの回路基板内の回路構成を示すブロック図である。 前記２ポート型アイソレータの第１回路例を示す等価回路図である。 前記２ポート型アイソレータの第２回路例を示す等価回路図である。 前記２ポート型アイソレータのフェライト・磁石組立体の構成を模式的に示す立面図である。 前記フェライト・磁石組立体の製造方法の一例を示す斜視図である。 前記製造方法を工程順に示す説明図である。 本発明に係る通信装置の一実施例を示すブロック図である。 本発明の要部を示す説明図である。 比較例を示す説明図である。 フェライトと永久磁石の互いの中心のずれ量と挿入損失との関係を示すグラフである。

符号の説明

１…２ポート型アイソレータ
２０…回路基板
２５ａ〜２５ｇ…端子電極
３０…フェライト・磁石組立体
３１…中心電極組立体
３２…フェライト
３２ａ，３２ｂ…主面
３２ｃ…上面
３２ｄ…下面
３５…第１中心電極
３６…第２中心電極
３５ａ．３６ｂ，３６ｆ…中継用電極
３５ｂ，３５ｃ，３６ｄ，３６ｈ，３６ｉ…接続用電極
４１…永久磁石
２２０…携帯電話
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…接地ポート

Claims (7)

1. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
   前記フェライトの主面には複数の前記中心電極が互いに絶縁されて交差した状態で導体膜によって形成され、前記主面と直交する上面には中心電極に接続された中継用電極が導体膜によって形成され、前記主面と直交する下面には中心電極に接続された接続用電極が導体膜によって形成され、かつ、接続用電極は中継用電極よりも厚く形成されており、
   前記フェライト及び前記永久磁石はともに直方体形状をなし、フェライトの主面は永久磁石の主面よりも小さく、かつ、前記回路基板上にそれぞれの主面が回路基板の表面と直交する方向にそれぞれの主面の中心を略一致させた状態で並置されており、
   前記フェライトの下面に形成された接続用電極は前記回路基板の表面に形成された端子電極と電気的に接続されていること、
   を特徴とする非可逆回路素子。
2. 前記接続用電極は導体膜を印刷又は転写を複数回行うことによって形成されたものであることを特徴とする請求項１に記載の非可逆回路素子。
3. 前記フェライトは二つの永久磁石によって挟み込まれていることを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記永久磁石は略同形状の一対のものが前記フェライトの対向する主面にそれぞれ接着されてフェライトと一体化されていることを特徴とする請求項３に記載の非可逆回路素子。
5. 前記中心電極は、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極とから構成されていることを特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
6. 前記回路基板には整合用回路素子が内蔵されていることを特徴とする請求項１ないし請求項５のいずれかに記載の非可逆回路素子。
7. 請求項１ないし請求項６に記載の非可逆回路素子を備えたことを特徴とする通信装置。

Images