[go: up one dir, main page]

JP4288849B2 - Active matrix display device and portable terminal using the same - Google Patents

Active matrix display device and portable terminal using the same Download PDF

Info

Publication number
JP4288849B2
JP4288849B2 JP2000371043A JP2000371043A JP4288849B2 JP 4288849 B2 JP4288849 B2 JP 4288849B2 JP 2000371043 A JP2000371043 A JP 2000371043A JP 2000371043 A JP2000371043 A JP 2000371043A JP 4288849 B2 JP4288849 B2 JP 4288849B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
display device
horizontal drive
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000371043A
Other languages
Japanese (ja)
Other versions
JP2002175021A (en
JP2002175021A5 (en
Inventor
義晴 仲島
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000371043A priority Critical patent/JP4288849B2/en
Priority to TW90130092A priority patent/TW535136B/en
Priority to CNB018077471A priority patent/CN100433100C/en
Priority to CNB2005101064088A priority patent/CN100530290C/en
Priority to EP01999936A priority patent/EP1343134A4/en
Priority to US10/182,600 priority patent/US6894674B2/en
Priority to PCT/JP2001/010687 priority patent/WO2002047061A1/en
Priority to KR1020027010025A priority patent/KR100865542B1/en
Priority to CN 200810096964 priority patent/CN101329848B/en
Publication of JP2002175021A publication Critical patent/JP2002175021A/en
Priority to US11/086,433 priority patent/US7432906B2/en
Publication of JP2002175021A5 publication Critical patent/JP2002175021A5/ja
Application granted granted Critical
Publication of JP4288849B2 publication Critical patent/JP4288849B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置およびこれを用いた携帯端末に関し、特に基準電圧選択型のDA(ディジタル−アナログ)変換回路を含む駆動系を搭載したアクティブマトリクス型表示装置およびこの表示装置を表示部として用いた携帯端末に関する。
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistants)などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その出力表示部として搭載されている液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【0003】
この液晶表示装置などでは、ディジタルインターフェース駆動回路を表示エリア部と同一基板上に一体的に形成する傾向にある。この駆動回路一体型液晶表示装置では、スイッチング素子としてポリシリコンTFT(Thin Film Transistor;薄膜トランジスタ)を用いた画素がマトリクス状に多数配置されてなる表示エリア部に対して、その周辺部(額縁)に水平駆動系や垂直駆動系が配され、これら駆動系がTFTを用いて表示エリア部と共に同一基板上に一体的に形成された構成となっている。
【0004】
ところで、ディジタルインターフェース駆動回路では、入力されるディジタルデータをアナログ信号に変換するためのDA変換回路が用いられる。このDA変換回路としては、例えば、複数の基準電圧の中からディジタル画像データに対応した基準電圧を選択してこれをアナログ画像信号として出力する基準電圧選択型のDA変換回路が知られている。この基準電圧選択型DA変換回路では、複数の基準電圧を発生する基準電圧発生回路が必要となる。この基準電圧発生回路は、従来、表示エリア部が形成される基板とは別基板である単結晶シリコン基板上に形成されていた。
【0005】
【発明が解決しようとする課題】
上述したように、液晶表示装置に代表される表示装置において、複数の基準電圧を発生する基準電圧発生回路を、表示エリア部が形成される基板とは別の基板上に形成したのでは、セットを構成する部品点数が増えるとともに、それぞれ別々のプロセスで作成しなければならないため、セットの小型化、低コスト化の妨げになるという問題があった。
【0006】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、セットの小型化、低コスト化が可能なアクティブマトリクス型表示装置およびこれを表示部として用いた携帯端末を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明では、電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、複数の基準電圧を発生する基準電圧発生回路と、これら複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備えたアクティブマトリクス型表示装置において、水平駆動回路は、表示エリア部に対してその上下に一対配置されており、基準電圧発生回路は、表示エリア部および水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における一対の水平駆動回路から等距離の位置に1つ配置され、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する構成を採っている。そして、このアクティブマトリクス型表示装置は、携帯端末の表示部として用いられる。
【0008】
上記構成のアクティブマトリクス型表示装置あるいはこれを用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成することで、セットを構成する部品点数を少なく抑えることができる。したがって、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路が一対の水平駆動回路から等距離の位置に設けられることで、一対の水平駆動回路との間の配線長を等しくできるため、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給できる。これにより、基準電圧発生回路が別基板に配置された場合に必要となるバッファ回路を省略できる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明に係る表示装置の構成例を示す概略構成図である。ここでは、例えば、各画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明するものとする。
【0010】
図1において、透明絶縁基板、例えばガラス基板11上には、液晶セルを含む画素がマトリクス状に多数配置されてなる表示エリア部12、上下一対のHドライバ(水平駆動回路)13U,13DおよびVドライバ(垂直駆動回路)14とともに、複数の基準電圧を発生する基準電圧発生回路15が集積されている。ガラス基板11は、能動素子(例えば、トランジスタ)を含む多数の画素回路がマトリクス状に配置形成される第1の基板と、この第1の基板と所定の間隙をもって対向して配置される第2の基板とによって構成される。そして、これら第1,第2の基板間に液晶が封入される。
【0011】
図2に、表示エリア部12の具体的な構成の一例を示す。ここでは、図面の簡略化のために、3行(n−1行〜n+1行)4列(m−2列〜m+1列)の画素配列の場合を例に採って示している。図2において、表示エリア部12には、垂直走査ライン…,21n−1,21n,21n+1,…と、データライン…,22m−2,22m−1,22m,22m+1,…とがマトリクス状に配線され、それらの交点部分に単位画素23が配置されている。
【0012】
単位画素23は、画素トランジスタである薄膜トランジスタTFT、液晶セルLCおよび保持容量Csを有する構成となっている。ここで、液晶セルLCは、薄膜トランジスタTFTで形成される画素電極(一方の電極)とこれに対向して形成される対向電極(他方の電極)との間で発生する容量を意味する。
【0013】
薄膜トランジスタTFTは、ゲート電極が垂直走査ライン…,21n−1,21n,21n+1,…に接続され、ソース電極がデータライン…,22m−2,22m−1,22m,22m+1,…に接続されている。液晶セルLCは、画素電極が薄膜トランジスタTFTのドレイン電極に接続され、対向電極が共通ライン24に接続されている。保持容量Csは、薄膜トランジスタTFTのドレイン電極と共通ライン24との間に接続されている。共通ライン24には、所定の直流電圧がコモン電圧Vcomとして与えられる。
【0014】
垂直走査ライン…,21n−1,21n,21n+1,…の各一端は、図1に示すVドライバ14の対応する行の各出力端にそれぞれ接続される。Vドライバ14は、例えばシフトレジスタによって構成され、垂直転送クロックVCK(図示せず)に同期して順次垂直選択パルスを発生して垂直走査ライン…,21n−1,21n,21n+1,…に与えることによって垂直走査を行う。
【0015】
一方、表示エリア部12において、例えば、奇数番目のデータライン…,22m−1,22m+1,…の各一端が図1に示すHドライバ13Uの対応する列の各出力端に、偶数番目のデータライン…,22m−2,22m,…の各他端が図1に示すHドライバ13Dの対応する列の各出力端にそれぞれ接続される。Hドライバ13U,13Dの具体的な構成の一例を図3に示す。
【0016】
図3に示すように、Hドライバ13Uは、シフトレジスタ25U、サンプリングラッチ回路(データ信号入力回路)26U、線順次化ラッチ回路27UおよびDA変換回路28Uを有する構成となっている。シフトレジスタ25Uは、水平転送クロックHCK(図示せず)に同期して各転送段から順次シフトパルスを出力することによって水平走査を行う。サンプリングラッチ回路26Uは、シフトレジスタ25Uから与えられるシフトパルスに応答して、入力される所定ビットのディジタル画像データを点順次にてサンプリングしてラッチする。
【0017】
線順次化ラッチ回路27Uは、サンプリングラッチ回路26Uで点順次にてラッチされたディジタル画像データを1ライン単位で再度ラッチすることによって線順次化し、この1ライン分のディジタル画像データを一斉に出力する。DA変換回路28Uは例えば基準電圧選択型の回路構成をとり、線順次化ラッチ回路27Uから出力される1ライン分のディジタル画像データをアナログ画像信号に変換して先述した画素エリア部12のデータライン…,22m−2,22m−1,22m,22m+1,…に与える。
【0018】
図4に、基準電圧選択型DA変換回路28Uの単位回路の構成例を示す。ここでは、入力されるディジタルデータが例えば3ビット(b2,b1,b0)の場合を例に採って示しており、この3ビットのデータに対して8(=23 )個の基準電圧V0〜V7が用意されることになる。この単位回路が、画素エリア部12のデータライン…,22m−2,22m−1,22m,22m+1,…ごとに1個ずつ配置されることになる。
【0019】
下側のHドライバ13Dについても、上側のHドライバ13Uと全く同様に、シフトレジスタ25D、サンプリングラッチ回路26D、線順次化ラッチ回路27Dおよび基準電圧選択型のDA変換回路28Dを有する構成となっている。なお、本例に係るアクティブマトリクス型液晶表示装置では、表示エリア部12の上下にHドライバ13U,13Dを配する構成を採ったが、これに限定されるものではなく、上下のいずれか一方のみに配する構成を採ることも可能である。
【0020】
図1および図3から明らかなように、基準電圧発生回路15についても、Hドライバ13U,13DおよびVドライバ14と同様に、表示エリア部12と共に同一のガラス基板11上に集積される。ここで、例えば表示エリア部12の上下にHドライバ13U,13Dを配する構成を採る液晶表示装置の場合には、Hドライバ13U,13Dが搭載されていない辺の額縁エリア(表示エリア部12の周辺エリア)に基準電圧発生回路15を搭載するのが好ましい。
【0021】
何故ならば、Hドライバ13U,13Dは、上述した如くVドライバ14に比べて構成要素が多く、その回路面積が非常に大きくなる場合が多いことから、Hドライバ13U,13Dが搭載されていない辺の額縁エリアに搭載することで、有効画面率(ガラス基板11に対する有効エリア部12の面積率)を低下させることなく、基準電圧発生回路15を表示エリア部12と同一のガラス基板11上に集積することができるからである。
【0022】
なお、本例に係るアクティブマトリクス型液晶表示装置においては、Hドライバ13U,13Dが搭載されていない辺の額縁エリアの一方側にはVドライバ14が集積されていることから、その反対側の辺の額縁エリアに基準電圧発生回路15を集積する構成を採っている。
【0023】
基準電圧発生回路の一般的な構成例を図5に示す。本構成例に係る基準電圧発生回路は、正電源電圧VCCと負電源電圧VSSとを一定の周期で互いに逆相でスイッチングする2つのスイッチ回路31,32と、これらスイッチ回路31,32の各出力端間に直列に接続されたn+1個の抵抗R0〜Rnとからなり、これら抵抗R0〜Rnによって電圧VCC−VSSを分圧することにより、各抵抗の共通接続点からn個の基準電圧V0〜Vn−1を導出し、バッファ回路33−1〜33−nを介して出力する構成となっている。
【0024】
上記構成の基準電圧発生回路において、バッファ回路33−1〜33−nは、インピーダンス変換の機能を持ち、従来のように、本基準電圧発生回路を別基板に形成し、ガラス基板11上のDA変換回路まで基準電圧を伝送する形態を採った場合に、基準電圧発生回路からDA変換回路までの配線長が長くなることによって配線インピーダンスが大きくなったとしても、上下のHドライバ(図1のHドライバ13U,13Dに相当)間で書き込み特性にばらつきが生じないようにする作用を為している。
【0025】
一方、本実施形態に係るアクティブマトリクス型液晶表示装置では、基準電圧発生回路15をHドライバ13U,13Dと共に同一のガラス基板11上に集積した構成を採っていることで、基準電圧発生回路15とHドライバ13U,13Dとの間の配線長を極めて短く設定できる。特に、図3から明らかなように、基準電圧発生回路15の集積に際して、基準電圧発生回路15を表示エリア部12の垂直方向のほぼ中間位置、即ち上下のHドライバ13U,13Dからほぼ等距離の位置に配置することで、Hドライバ13U,13Dとの間の配線長をほぼ等しく設定できる。
【0026】
これにより、基準電圧発生回路15を構成するに当たって、図6の回路図に示すように、図5に示す一般的な回路例で用いられていたバッファ回路33−1〜33−nが不要になる。すなわち、図6に示す構成例から明らかなように、抵抗R0〜Rnの共通接続点から導出されるn個の基準電圧V0〜Vn−1を上下のHドライバ13U,13Dに対して直接供給できるようになる。その結果、バッファ回路33−1〜33−nを省略できる分だけ基準電圧発生回路15の回路構成を簡略化できることになる。
【0027】
なお、図6中、図5と同等部分には同一符号を付して示している。また、図6において、スイッチ回路31,32を構成するスイッチSW1〜SW4は、例えばトランジスタによって構成される。図7に、制御パルスφ1,φ2、上限,下限電圧VA,電圧VBおよび基準電圧V0,Vn−1の波形を示す。
【0028】
スイッチ回路31,32において、スイッチSW1とSW4が制御パルスφ1によってスイッチングされ、スイッチSW2とSW3が制御パルスφ1と逆相の制御パルスφ2によってスイッチングされる。このように、正電源電圧VCCと負電源電圧VSSとを一定の周期、例えば1H(Hは水平走査期間)周期で互いに逆相でスイッチングするのは、液晶の劣化防止を目的として、液晶を交流駆動するためである。
【0029】
また、基準電圧発生回路15の集積に際しては、表示エリア部12の各画素トランジスタとして薄膜トランジスタTFTを用いていることから、基準電圧発生回路15のスイッチ回路31,32を構成するトランジスタとしても薄膜トランジスタを用い、少なくともこれらトランジスタ回路を表示エリア部12と共に同一ガラス基板11上に作成することにより、その製造が容易になるとともに、低コストにて実現できる。
【0030】
薄膜トランジスタについては、近年の性能向上や消費電力の低下に伴って集積化が容易になっているのが現状である。したがって、基準電圧発生回路15、特に少なくともトランジスタ回路を表示エリア部12の画素トランジスタと同じ薄膜トランジスタを用いて同一のガラス基板11上に同一プロセスにて一体的に形成することにより、製造プロセスの簡略化に伴う低コスト化、さらには集積化に伴う薄型化、コンパクト化を図ることができる。
【0031】
なお、上記実施形態では、アクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、これに限定されるものではなく、エレクトロルミネッセンス(EL)素子を各画素の電気光学素子として用いたEL表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【0032】
また、上記実施形態に係るアクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置は、パーソナルコンピュータ、ワードプロセッサ等のOA機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やPDAなどの携帯端末の表示部として用いて好適なものである。
【0033】
図8は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【0034】
本例に係る携帯電話機は、装置筐体41の前面側に、スピーカ部42、表示部43、操作部44およびマイク部45が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部43には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
【0035】
このように、携帯電話機などの携帯端末において、先述した実施形態に係るアクティブマトリクス型液晶表示装置を表示部43として用いることにより、当該液晶表示装置に搭載される基準電圧発生回路の回路構成が簡単で、表示装置の低コスト化、さらには薄型化、コンパクト化を図ることができるため、端末本体の低コスト化、さらには薄型化、コンパクト化が可能となる。
【0036】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス型表示装置あるいはこれを表示部として用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成するようにしたことにより、セットを構成する部品点数を少なく抑えることができるため、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路を表示エリア部を挟んで垂直駆動回路と反対側の辺における一対の水平駆動回路から等距離の位置に配置したことで、基準電圧発生回路を別基板に配置した場合に必要となるバッファ回路を省略できるため、その分だけ基準電圧発生回路の回路構成を簡略化できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。
【図2】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図3】Hドライバの具体的な構成の一例を示すブロック図である。
【図4】基準電圧選択型DA変換回路の構成の一例を示す回路図である。
【図5】基準電圧発生回路の一般的な構成例を示す回路図である。
【図6】本実施形態に係る基準電圧発生回路の具体的な構成例を示す回路図である。
【図7】本実施形態に係る基準電圧発生回路の動作説明のためのタイミングチャートである。
【図8】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【符号の説明】
11…ガラス基板、12…表示エリア部、13U,13D…Hドライバ(水平駆動回路)、14…Vドライバ(垂直駆動回路)、15…基準電圧発生回路、23…単位画素、28U,28D…基準電圧選択型DA変換回路、31,32…スイッチ回路、31−1〜31−n…バッファ回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix display device and a portable terminal using the active matrix display device, and more particularly to an active matrix display device including a drive system including a reference voltage selection type DA (digital-analog) conversion circuit and the display device. The present invention relates to a portable terminal used as a part.
[0002]
[Prior art]
In recent years, mobile terminals such as mobile phones and PDAs (Personal Digital Assistants) have become widespread. One of the factors of the rapid spread of these portable terminals is a liquid crystal display device mounted as an output display unit. This is because the liquid crystal display device has a characteristic that does not require power for driving in principle and is a display device with low power consumption.
[0003]
In this liquid crystal display device or the like, the digital interface drive circuit tends to be integrally formed on the same substrate as the display area portion. In this drive circuit integrated liquid crystal display device, a display area portion in which a large number of pixels using polysilicon TFTs (Thin Film Transistors) as switching elements are arranged in a matrix form in a peripheral portion (frame). A horizontal drive system and a vertical drive system are arranged, and these drive systems are integrally formed on the same substrate together with the display area portion using TFTs.
[0004]
By the way, in the digital interface driving circuit, a DA conversion circuit for converting input digital data into an analog signal is used. As this DA conversion circuit, for example, a reference voltage selection type DA conversion circuit that selects a reference voltage corresponding to digital image data from a plurality of reference voltages and outputs the selected reference voltage as an analog image signal is known. This reference voltage selection type DA converter circuit requires a reference voltage generation circuit that generates a plurality of reference voltages. Conventionally, this reference voltage generating circuit is formed on a single crystal silicon substrate which is a substrate different from the substrate on which the display area portion is formed.
[0005]
[Problems to be solved by the invention]
As described above, in a display device typified by a liquid crystal display device, a reference voltage generation circuit that generates a plurality of reference voltages is formed on a substrate different from the substrate on which the display area portion is formed. As the number of parts that make up the device increases, it must be created in a separate process, which hinders the downsizing and cost reduction of the set.
[0006]
The present invention has been made in view of the above problems, and an object thereof is to provide an active matrix display device capable of reducing the size and cost of a set, and a portable terminal using the active matrix display device as a display unit There is to do.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a display area portion in which pixels having electro-optic elements are arranged in a matrix, a reference voltage generating circuit for generating a plurality of reference voltages, and a plurality of reference voltages. A horizontal drive having a reference voltage selection type DA converter circuit for selecting a reference voltage corresponding to digital data from the inside, and supplying the reference voltage selected by the DA converter circuit as an image signal to each pixel of the selected pixel row In the active matrix display device including the circuit, a pair of horizontal drive circuits are arranged above and below the display area portion, and the reference voltage generation circuit is provided on the same substrate together with the display area portion and the horizontal drive circuit. together is created, a pair of water at opposite sides across the pixel array portion a vertical driving circuit for selecting pixels in units of rows of the display area unit Disposed one equidistant from the drive circuit, adopts a direct supply configuration without interposing a buffer circuit with respect to a plurality of reference voltages pair of horizontal drive circuits. The active matrix display device is used as a display unit of a mobile terminal.
[0008]
In the active matrix display device having the above configuration or a portable terminal using the active matrix display device, the reference voltage generation circuit is formed on the same substrate together with the display area unit and the horizontal drive circuit, thereby reducing the number of components constituting the set. it can. Therefore, it is possible to reduce the cost of the set, and to make it thinner and more compact. In addition, since the reference voltage generation circuit is provided at a position equidistant from the pair of horizontal drive circuits, the wiring length between the pair of horizontal drive circuits can be made equal, so that a plurality of reference voltages are supplied to the pair of horizontal drive circuits. On the other hand, it can be directly supplied without interposing a buffer circuit. Thereby, a buffer circuit required when the reference voltage generating circuit is arranged on another substrate can be omitted.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic configuration diagram showing a configuration example of a display device according to the present invention. Here, for example, a case where the present invention is applied to an active matrix liquid crystal display device using a liquid crystal cell as an electro-optical element of each pixel will be described as an example.
[0010]
In FIG. 1, on a transparent insulating substrate, for example, a glass substrate 11, a display area portion 12 in which a large number of pixels including liquid crystal cells are arranged in a matrix, a pair of upper and lower H drivers (horizontal drive circuits) 13U, 13D and V A reference voltage generation circuit 15 that generates a plurality of reference voltages is integrated together with a driver (vertical drive circuit) 14. The glass substrate 11 includes a first substrate on which a large number of pixel circuits including active elements (for example, transistors) are arranged and formed in a matrix, and a second substrate that is arranged to face the first substrate with a predetermined gap. And the substrate. A liquid crystal is sealed between the first and second substrates.
[0011]
FIG. 2 shows an example of a specific configuration of the display area unit 12. Here, for simplification of the drawing, the case of a pixel array of 3 rows (n−1 rows to n + 1 rows) and 4 columns (m−2 columns to m + 1 columns) is shown as an example. 2, vertical scanning lines..., 21n-1, 21n, 21n + 1,... And data lines..., 22m-2, 22m-1, 22m, 22m + 1,. The unit pixels 23 are arranged at the intersections.
[0012]
The unit pixel 23 includes a thin film transistor TFT, which is a pixel transistor, a liquid crystal cell LC, and a storage capacitor Cs. Here, the liquid crystal cell LC means a capacitance generated between a pixel electrode (one electrode) formed by a thin film transistor TFT and a counter electrode (the other electrode) formed opposite thereto.
[0013]
The thin film transistor TFT has a gate electrode connected to the vertical scanning lines..., 21n-1, 21n, 21n + 1,..., And a source electrode connected to the data lines ..., 22m-2, 22m-1, 22m, 22m + 1,. . In the liquid crystal cell LC, the pixel electrode is connected to the drain electrode of the thin film transistor TFT, and the counter electrode is connected to the common line 24. The storage capacitor Cs is connected between the drain electrode of the thin film transistor TFT and the common line 24. A predetermined DC voltage is applied to the common line 24 as a common voltage Vcom.
[0014]
One end of each of the vertical scanning lines..., 21n-1, 21n, 21n + 1,... Is connected to each output end of the corresponding row of the V driver 14 shown in FIG. The V driver 14 is constituted by, for example, a shift register, and sequentially generates vertical selection pulses in synchronization with a vertical transfer clock VCK (not shown) to give them to the vertical scanning lines..., 21n-1, 21n, 21n + 1,. A vertical scan is performed.
[0015]
On the other hand, in the display area 12, for example, odd-numbered data lines..., 22m-1, 22m + 1,... Are connected to output terminals of corresponding columns of the H driver 13U shown in FIG. .., 22m-2, 22m,... Are connected to output terminals of corresponding columns of the H driver 13D shown in FIG. An example of a specific configuration of the H drivers 13U and 13D is shown in FIG.
[0016]
As shown in FIG. 3, the H driver 13U includes a shift register 25U, a sampling latch circuit (data signal input circuit) 26U, a line sequential latch circuit 27U, and a DA converter circuit 28U. The shift register 25U performs horizontal scanning by sequentially outputting shift pulses from each transfer stage in synchronization with a horizontal transfer clock HCK (not shown). The sampling latch circuit 26U samples and latches the input digital image data of a predetermined bit in a dot sequential manner in response to the shift pulse supplied from the shift register 25U.
[0017]
The line-sequential latch circuit 27U performs line-sequencing by re-latching the digital image data latched dot-sequentially by the sampling latch circuit 26U in units of one line, and outputs the digital image data for one line at a time. . The DA conversion circuit 28U has, for example, a reference voltage selection type circuit configuration, converts the digital image data for one line output from the line-sequential latch circuit 27U into an analog image signal, and the data lines of the pixel area section 12 described above. ..., 22m-2, 22m-1, 22m, 22m + 1,.
[0018]
FIG. 4 shows a configuration example of a unit circuit of the reference voltage selection type DA conversion circuit 28U. Here, the case where the input digital data is, for example, 3 bits (b2, b1, b0) is shown as an example, and 8 (= 2 3 ) reference voltages V0 to 0 for the 3-bit data. V7 will be prepared. One unit circuit is arranged for each data line..., 22m-2, 22m-1, 22m, 22m + 1,.
[0019]
The lower H driver 13D also includes a shift register 25D, a sampling latch circuit 26D, a line-sequential latch circuit 27D, and a reference voltage selection type DA converter circuit 28D, just like the upper H driver 13U. Yes. In the active matrix liquid crystal display device according to this example, the H drivers 13U and 13D are arranged above and below the display area unit 12. However, the present invention is not limited to this, and only one of the upper and lower sides is arranged. It is also possible to adopt a configuration arranged in
[0020]
As is clear from FIGS. 1 and 3, the reference voltage generation circuit 15 is also integrated on the same glass substrate 11 together with the display area unit 12, as with the H drivers 13 U and 13 D and the V driver 14. Here, for example, in the case of a liquid crystal display device having a configuration in which the H drivers 13U and 13D are arranged above and below the display area unit 12, a frame area (side of the display area unit 12) where the H drivers 13U and 13D are not mounted. It is preferable to mount the reference voltage generation circuit 15 in the peripheral area.
[0021]
This is because the H drivers 13U and 13D have more components than the V driver 14 as described above, and their circuit area is often very large. Therefore, the sides where the H drivers 13U and 13D are not mounted. The reference voltage generating circuit 15 is integrated on the same glass substrate 11 as the display area unit 12 without reducing the effective screen ratio (the area ratio of the effective area unit 12 with respect to the glass substrate 11). Because it can be done.
[0022]
In the active matrix liquid crystal display device according to this example, the V driver 14 is integrated on one side of the frame area on the side where the H drivers 13U and 13D are not mounted. The reference voltage generating circuit 15 is integrated in the frame area.
[0023]
A typical configuration example of the reference voltage generating circuit is shown in FIG. The reference voltage generation circuit according to this configuration example includes two switch circuits 31 and 32 that switch the positive power supply voltage VCC and the negative power supply voltage VSS in a predetermined cycle and in opposite phases, and outputs of the switch circuits 31 and 32. It consists of n + 1 resistors R0 to Rn connected in series between the ends, and by dividing the voltage VCC-VSS by these resistors R0 to Rn, n reference voltages V0 to Vn from the common connection point of each resistor. -1 is derived and output via the buffer circuits 33-1 to 33-n.
[0024]
In the reference voltage generating circuit having the above configuration, the buffer circuits 33-1 to 33-n have an impedance conversion function, and the reference voltage generating circuit is formed on a separate substrate as in the prior art, and the DA on the glass substrate 11 is formed. When the reference voltage is transmitted to the conversion circuit, even if the wiring impedance from the reference voltage generation circuit to the DA conversion circuit is increased to increase the wiring impedance, the upper and lower H drivers (H in FIG. 1) (This corresponds to the drivers 13U and 13D).
[0025]
On the other hand, the active matrix liquid crystal display device according to the present embodiment employs a configuration in which the reference voltage generation circuit 15 is integrated on the same glass substrate 11 together with the H drivers 13U and 13D. The wiring length between the H drivers 13U and 13D can be set extremely short. In particular, as can be seen from FIG. 3, when integrating the reference voltage generation circuit 15, the reference voltage generation circuit 15 is located at a substantially intermediate position in the vertical direction of the display area 12, that is, at an approximately equal distance from the upper and lower H drivers 13U and 13D. By arranging at the position, the wiring length between the H drivers 13U and 13D can be set substantially equal.
[0026]
Thus, in configuring the reference voltage generating circuit 15, as shown in the circuit diagram of FIG. 6, the buffer circuits 33-1 to 33-n used in the general circuit example shown in FIG. . That is, as apparent from the configuration example shown in FIG. 6, n reference voltages V0 to Vn-1 derived from the common connection point of the resistors R0 to Rn can be directly supplied to the upper and lower H drivers 13U and 13D. It becomes like this. As a result, the circuit configuration of the reference voltage generation circuit 15 can be simplified to the extent that the buffer circuits 33-1 to 33-n can be omitted.
[0027]
In FIG. 6, the same parts as those in FIG. In FIG. 6, the switches SW1 to SW4 constituting the switch circuits 31 and 32 are constituted by transistors, for example. FIG. 7 shows waveforms of control pulses φ1, φ2, upper limit, lower limit voltage VA, voltage VB, and reference voltages V0, Vn−1.
[0028]
In the switch circuits 31 and 32, the switches SW1 and SW4 are switched by the control pulse φ1, and the switches SW2 and SW3 are switched by the control pulse φ2 having a phase opposite to that of the control pulse φ1. As described above, the positive power supply voltage VCC and the negative power supply voltage VSS are switched in reverse phases with a constant period, for example, 1H (H is a horizontal scanning period). This is for driving.
[0029]
Further, when integrating the reference voltage generation circuit 15, since the thin film transistor TFT is used as each pixel transistor of the display area unit 12, the thin film transistor is also used as a transistor constituting the switch circuits 31 and 32 of the reference voltage generation circuit 15. At least these transistor circuits are formed on the same glass substrate 11 together with the display area portion 12, so that the manufacture becomes easy and can be realized at low cost.
[0030]
As for thin film transistors, the integration is becoming easier as performance is improved and power consumption is reduced in recent years. Therefore, the manufacturing process can be simplified by integrally forming the reference voltage generation circuit 15, particularly at least the transistor circuit, on the same glass substrate 11 on the same glass substrate 11 using the same thin film transistor as the pixel transistor of the display area portion 12. Therefore, the cost can be reduced, and further, the thickness can be reduced and the size can be reduced due to the integration.
[0031]
In the above embodiment, the case where the present invention is applied to an active matrix liquid crystal display device has been described as an example. However, the present invention is not limited to this, and an electroluminescence (EL) element is used as an electro-optical element of each pixel. The present invention can be similarly applied to other active matrix display devices such as EL display devices.
[0032]
The active matrix type display device represented by the active matrix type liquid crystal display device according to the above embodiment is used as a display for OA equipment such as a personal computer and a word processor, a television receiver, etc. It is suitable for use as a display portion of portable terminals such as mobile phones and PDAs that are being made more compact and compact.
[0033]
FIG. 8 is an external view schematically showing the configuration of a mobile terminal to which the present invention is applied, for example, a mobile phone.
[0034]
The mobile phone according to this example has a configuration in which a speaker unit 42, a display unit 43, an operation unit 44, and a microphone unit 45 are arranged in this order from the upper side on the front side of the device casing 41. In the mobile phone having such a configuration, for example, a liquid crystal display device is used as the display unit 43, and the active matrix liquid crystal display device according to the above-described embodiment is used as the liquid crystal display device.
[0035]
As described above, in the mobile terminal such as a mobile phone, the active matrix liquid crystal display device according to the above-described embodiment is used as the display unit 43, so that the circuit configuration of the reference voltage generation circuit mounted on the liquid crystal display device is simple. Thus, the cost of the display device can be reduced, and further, the thickness and the size can be reduced. Therefore, the cost of the terminal body can be reduced, and the thickness and the size can be reduced.
[0036]
【The invention's effect】
As described above, according to the present invention, in an active matrix display device or a portable terminal using the same as a display unit, the reference voltage generation circuit is formed on the same substrate together with the display area unit and the horizontal drive circuit. As a result, the number of parts constituting the set can be reduced, and the cost of the set can be reduced, and further, the thickness and size can be reduced. In addition, when the reference voltage generation circuit is arranged on a separate substrate by arranging the reference voltage generation circuit at the same distance from the pair of horizontal drive circuits on the opposite side of the vertical drive circuit across the display area part , Since the necessary buffer circuit can be omitted, the circuit configuration of the reference voltage generation circuit can be simplified accordingly.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram illustrating a configuration example of an active matrix display device according to an embodiment of the present invention.
FIG. 2 is a circuit diagram illustrating a configuration example of a display area unit of a liquid crystal display device.
FIG. 3 is a block diagram illustrating an example of a specific configuration of an H driver.
FIG. 4 is a circuit diagram illustrating an example of a configuration of a reference voltage selection type DA conversion circuit.
FIG. 5 is a circuit diagram showing a general configuration example of a reference voltage generation circuit.
FIG. 6 is a circuit diagram showing a specific configuration example of a reference voltage generation circuit according to the present embodiment.
FIG. 7 is a timing chart for explaining the operation of the reference voltage generation circuit according to the embodiment.
FIG. 8 is an external view showing an outline of a configuration of a mobile phone which is a mobile terminal according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Glass substrate, 12 ... Display area part, 13U, 13D ... H driver (horizontal drive circuit), 14 ... V driver (vertical drive circuit), 15 ... Reference voltage generation circuit, 23 ... Unit pixel, 28U, 28D ... Reference | standard Voltage selection type DA converter circuit, 31, 32 ... switch circuit, 31-1 to 31-n ... buffer circuit

Claims (11)

電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に1つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置。
A display area portion in which pixels having electro-optic elements are arranged in a matrix;
A reference voltage generating circuit for generating a plurality of reference voltages;
A reference voltage selection type DA converter circuit that selects a reference voltage corresponding to digital data from the plurality of reference voltages is provided, and the reference voltage selected by the DA converter circuit is used as an image signal for each pixel in the selected pixel row. A horizontal drive circuit to be supplied to
A pair of the horizontal drive circuits are arranged above and below the display area part,
The reference voltage generation circuit is formed on the same substrate together with the display area unit and the horizontal drive circuit, and sandwiches the pixel array unit with a vertical drive circuit that selects each pixel of the display area unit in a row unit. An active matrix type in which one of the plurality of reference voltages is arranged directly at a position equidistant from the pair of horizontal drive circuits on the opposite side and directly supplies the plurality of reference voltages to the pair of horizontal drive circuits without interposing a buffer circuit Display device.
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一プロセスを用いて作成されている
請求項1記載のアクティブマトリクス型表示装置。
The active matrix display device according to claim 1, wherein the reference voltage generation circuit is formed using the same process together with the display area unit and the horizontal driving circuit.
前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項1記載のアクティブマトリクス型表示装置。
In each pixel of the display area portion, an active element that drives the electro-optic element is formed of a thin film transistor,
The active matrix display device according to claim 1, wherein the horizontal drive circuit and the reference voltage generation circuit are configured using thin film transistors.
前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項1記載のアクティブマトリクス型表示装置。
The active matrix display device according to claim 1, wherein the reference voltage generation circuit is disposed on any one of the sides where the horizontal driving circuit is not disposed on the substrate.
前記電気光学素子が液晶セルである
請求項1記載のアクティブマトリクス型表示装置。
The active matrix display device according to claim 1, wherein the electro-optic element is a liquid crystal cell.
前記電気光学素子がエレクトロルミネッセンス素子である
請求項1記載のアクティブマトリクス型表示装置。
The active matrix display device according to claim 1, wherein the electro-optic element is an electroluminescence element.
電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型DA変換回路を有し、このDA変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に1つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置を表示部として用いた携帯端末。
A display area portion in which pixels having electro-optic elements are arranged in a matrix;
A reference voltage generating circuit for generating a plurality of reference voltages;
A reference voltage selection type DA converter circuit that selects a reference voltage corresponding to digital data from the plurality of reference voltages is provided, and the reference voltage selected by the DA converter circuit is used as an image signal for each pixel in the selected pixel row. A horizontal drive circuit to be supplied to
A pair of the horizontal drive circuits are arranged above and below the display area part,
The reference voltage generation circuit is formed on the same substrate together with the display area unit and the horizontal drive circuit, and sandwiches the pixel array unit with a vertical drive circuit that selects each pixel of the display area unit in a row unit. An active matrix type in which one of the plurality of reference voltages is arranged directly at a position equidistant from the pair of horizontal drive circuits on the opposite side and directly supplies the plurality of reference voltages to the pair of horizontal drive circuits without interposing a buffer circuit A portable terminal using a display device as a display unit.
前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項7記載の携帯端末。
In each pixel of the display area portion, an active element that drives the electro-optic element is formed of a thin film transistor,
The portable terminal according to claim 7, wherein the horizontal drive circuit and the reference voltage generation circuit are configured using thin film transistors.
前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項7記載の携帯端末。
The portable terminal according to claim 7, wherein the reference voltage generation circuit is disposed on any one of the sides where the horizontal drive circuit is not disposed on the substrate.
前記アクティブマトリクス型表示装置は、前記電気光学素子として液晶セルを用いた液晶表示装置である
ことを特徴とする請求項7記載の携帯端末。
The mobile terminal according to claim 7, wherein the active matrix display device is a liquid crystal display device using a liquid crystal cell as the electro-optic element.
前記アクティブマトリクス型表示装置は、前記電気光学素子としてエレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項7記載の携帯端末。
The mobile terminal according to claim 7, wherein the active matrix display device is an electroluminescence display device using an electroluminescence element as the electro-optic element.
JP2000371043A 2000-12-06 2000-12-06 Active matrix display device and portable terminal using the same Expired - Fee Related JP4288849B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000371043A JP4288849B2 (en) 2000-12-06 2000-12-06 Active matrix display device and portable terminal using the same
TW90130092A TW535136B (en) 2000-12-06 2001-12-05 Clock generation circuit for display apparatus and display apparatus incorporating the same
KR1020027010025A KR100865542B1 (en) 2000-12-06 2001-12-06 Timing generation circuit for display device and display device having same
EP01999936A EP1343134A4 (en) 2000-12-06 2001-12-06 CLOCK GENERATING CIRCUIT FOR DISPLAY AND DISPLAY COMPRISING THE SAME
US10/182,600 US6894674B2 (en) 2000-12-06 2001-12-06 Timing generation circuit for display apparatus and display apparatus incorporating the same
PCT/JP2001/010687 WO2002047061A1 (en) 2000-12-06 2001-12-06 Timing generating circuit for display and display having the same
CNB018077471A CN100433100C (en) 2000-12-06 2001-12-06 Timing signal generating circuit for display device and display device including the same
CN 200810096964 CN101329848B (en) 2000-12-06 2001-12-06 Timing generation circuit for display apparatus and display apparatus incorporating the same
CNB2005101064088A CN100530290C (en) 2000-12-06 2001-12-06 Timing signal generating circuit for display and display having the same
US11/086,433 US7432906B2 (en) 2000-12-06 2005-03-23 Timing generation circuit for display apparatus and display apparatus incorporating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000371043A JP4288849B2 (en) 2000-12-06 2000-12-06 Active matrix display device and portable terminal using the same

Publications (3)

Publication Number Publication Date
JP2002175021A JP2002175021A (en) 2002-06-21
JP2002175021A5 JP2002175021A5 (en) 2007-08-16
JP4288849B2 true JP4288849B2 (en) 2009-07-01

Family

ID=18840826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000371043A Expired - Fee Related JP4288849B2 (en) 2000-12-06 2000-12-06 Active matrix display device and portable terminal using the same

Country Status (2)

Country Link
JP (1) JP4288849B2 (en)
CN (2) CN101329848B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757388B2 (en) * 2001-01-15 2011-08-24 株式会社 日立ディスプレイズ Image display device and driving method thereof
JP3947848B2 (en) 2003-06-12 2007-07-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4779853B2 (en) 2006-07-26 2011-09-28 ソニー株式会社 Digital-analog converter and video display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4337179A1 (en) * 1993-10-30 1995-05-04 Sel Alcatel Ag Voltage transformer, LCD display having contrast control as well as telephone terminal
US5841648A (en) * 1997-05-29 1998-11-24 Micro Motion, Inc. Adjustable voltage converter utilizing a charge pump

Also Published As

Publication number Publication date
CN101329848B (en) 2013-11-06
CN100530290C (en) 2009-08-19
CN1755762A (en) 2006-04-05
CN101329848A (en) 2008-12-24
JP2002175021A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
KR100865542B1 (en) Timing generation circuit for display device and display device having same
JP3501939B2 (en) Active matrix type image display
KR100930162B1 (en) Display device and mobile terminal
CN100533533C (en) Level conversion circuit, display device and cellular terminal device
KR20020057799A (en) Display, method for driving the same, and portable terminal
US6897841B2 (en) Liquid crystal display device and electronic apparatus comprising it
KR100314390B1 (en) Flat display device
US7932901B2 (en) Timing generating circuit, display apparatus, and portable terminal
US20060139286A1 (en) Display device and mobile terminal
JPH10253941A (en) Matrix type image display device
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
US6633284B1 (en) Flat display device
JP4288849B2 (en) Active matrix display device and portable terminal using the same
US7898516B2 (en) Liquid crystal display device and mobile terminal
JP2002174823A (en) Active matrix type liquid crystal display device and portable terminal using the same
JP2003114657A (en) Active matrix type display device, its switch section driving circuit, its scanning line driving circuit, and its driving method
JP4991127B2 (en) Display signal processing device and liquid crystal display device
JP4062877B2 (en) Active matrix display device and portable terminal using the same
JP2004226435A (en) Display device and mobile terminal
JPH06149180A (en) Driving method for liquid crystal display device
JPH10326089A (en) Display device drive circuit
JP2004191536A (en) Display device, driving method thereof, and mobile terminal
KR20030095424A (en) Liquid crystal panel, liquid crystal display using the same, and driving method thereof
JPH0728033A (en) Active matrix liquid crystal display device
JPH09251281A (en) Active matrix type liquid crystal display

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R151 Written notification of patent or utility model registration

Ref document number: 4288849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees