JP4279841B2 - Ｉｃタグ、受信装置及び読み出し方法 - Google Patents

Description

本発明は、半導体装置に関し、特にＩＣタグなどに用いられる輻輳制御機能付きＩＣチップの構成に適用して有効な技術に関する。

例えば、本発明者が検討した技術として、受信装置と複数のＩＣタグとの間で、信号を授受することによって、ＩＣタグの識別を行うとき、複数のＩＣタグからの信号による輻輳を制御する手段として、以下の技術が考えられる（例えば、特許文献１参照）。

まず、ＩＣタグが受信装置からの送信要求に対して、そのＩＣタグの中に持つ認識番号を１ビットずつ送信する。受信装置は、受信した認識番号の１ビットをＩＣタグへ返送する。そして、ＩＣタグは、返送された１ビットと送信した１ビットとを比較して、等しければ次の１ビットを送信し、異なれば他のＩＣタグが存在していることになるので、送信を停止する。そして、すべてのビットを送信して、受信装置が正常に認識番号を受信したことの連絡を受けると、そのＩＣタグはそれ以降の応答をすべて終了する。このシーケンスを繰り返すことによって複数のＩＣタグが存在しても個別に認識することが可能となる。
特表平１０−０２１６９１号公報（第１頁の要約など）

ところで、前記のようなＩＣタグなどの輻輳を制御する技術について、本発明者が検討した結果、以下のようなことが明らかとなった。

例えば、前記の方法では、複数のＩＣタグを識別するために複雑な論理回路を必要とする。なぜならば、ＩＣタグは、認識番号の複数ビットを連続して送信することはしないで、１ビット単位に受信装置との送受信を繰り返すため、複雑なコマンドを必要とし、動作ステージ数が多く、複雑なフリップフロップを必要とし、送受信の切り替えを複雑に制御する必要があり、メモリアドレスカウンタに複雑な制御を必要とし、データの比較回路を必要とするからである。

この論理回路の複雑性によって、半導体装置のサイズが大きくなり、このことは、半導体装置のコスト上昇を招くことになり、ＩＣタグの普及を阻害する要因ともなる。

そこで、本発明の目的は、ＩＣタグなどに実装されるＩＣチップなどにおいて、輻輳制御機能を簡単な論理で構成し、小さいサイズの輻輳制御機能付き半導体装置を提供するものである。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

前記の課題を解決する第１の手段は、非接触で情報を送出する半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該第１の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置のメモリアドレスカウンタには当該第１の乱数を時間差制御のためにセットされることを特徴とする半導体装置とすることである。

前記の課題を解決する第２の手段は、非接触で情報を送出する複数の半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、当該複数の半導体装置が動作していることを検出したとき、当該第１の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

前記の課題を解決する第３の手段は、非接触で情報を送出する複数の半導体装置の中に、第１の乱数と第２の乱数と当該第１及び第２の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、複数の半導体装置が動作していることを検出したとき、当該第１の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出して、さらに当該受信装置において、複数の半導体装置が同一の第１の乱数を所有することを検出したとき、半導体装置の当該第２の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

前記の課題を解決する第４の手段は、非接触で情報を送出する半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該第１の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該メモリはさらにエラー検出コードを記憶し、複数の半導体装置が外部のクロックに同期して動作するとき、当該複数の半導体装置から当該エラー検出コードも送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数の半導体装置が動作していることを検出することを特徴とする半導体装置とすることである。

前記の課題を解決する第５の手段は、非接触で情報を送出する半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該第１の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、半導体装置内に第１の乱数と同じビット数のカウンタを持ち、第１の乱数を当該カウンタにセットして、外部からのクロックによりカウンタを変化させて、当該カウンタの内容が特定のコードに達したときに当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。

前記の課題を解決する第６の手段は、非接触で情報を送出する半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該第１の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の外部から搬送波信号がＬレベルからＨレベルに一定時間継続し、その後、いったんＬレベルに落ちて、一定時間経過後に再びＨレベルとなった時に最初のクロックと認識することを特徴とする半導体装置とすることである。

前記の課題を解決する第７の手段は、非接触で情報を送出する半導体装置の中に、第１の乱数と当該第１の乱数以外の情報を記憶するメモリを持ち、当該第１の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第１の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。

前記の課題を解決する第８の手段は、非接触で情報を送出する複数の半導体装置の中に、第１の乱数と第２の乱数と当該第１及び第２の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第１の乱数の数値に従って、それぞれの半導体チップが時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第１の乱数を所有することを検出したとき、半導体装置の当該第２の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第２の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。

前記の課題を解決する第９の手段は、非接触で情報を送出する複数の半導体装置の中に、第１の乱数と第２の乱数と当該の第１及び第２の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第１の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第１の乱数を所有することを検出したとき、半導体装置の当該第２の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第２の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該第２の乱数の数値をセットするための信号は、外部からの最後のクロック信号がＨレベルからＬレベルに変わった後に特定の変調期間が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることにより実現することを特徴とする半導体装置とすることである。

前記の課題を解決する第１０の手段は、非接触で情報を送出する複数の半導体装置の中に、第１の乱数と第２の乱数と当該第１及び第２の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第１の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第１の乱数を所有することを検出したとき、半導体装置の当該第２の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第２の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該半導体装置内には、当該カウンタがメモリのアドレスを示すカウンタとして使用されていることを示すフリップフロップが存在することを特徴とする半導体装置とすることである。

よって、前記の半導体装置によれば、シンプルな回路構成で輻輳制御機能を実現することが可能となる。そして、小さいサイズすなわち０．５ｍｍ角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

（１）シンプルな論理回路を構成して輻輳制御用ＩＣタグを実現することが可能となる。

（２）コマンドを必要としないので、そのために複雑なデコード回路が不要であり、簡潔に論理を構成することができる。

（３）動作ステージに繰り返しが多いため、制御するフリップフロップを少なくすることができ、簡潔な論理を構成することができる。

（４）メモリアドレスカウンタをメモリデータの送出制御と兼用することができ、簡潔に論理を構成することができる。

（５）前記（１）〜（４）により、小さいサイズすなわち０．５ｍｍ角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は本発明の実施の形態１である半導体装置の構成を示すブロック図である。

まず、図１により、本実施の形態１の半導体装置の構成の一例を説明する。本実施の形態１の半導体装置は、例えば、ＩＣチップ１２とされ、メモリアドレスカウンタ１３、アンテナ１４、整流回路１５、メモリ１６、第１のフリップフロップ１８などから構成されている。

メモリ１６内には、第１の乱数１１、認識番号１７などの情報があらかじめ書き込まれている。

メモリアドレスカウンタ１３は、メモリ１６のビットアドレスを示すカウンタであり、第１の乱数１１と同じビット数を持つ。

次に、図１により、本実施の形態１の半導体装置の動作を説明する。まず、アンテナ１４が外部からの電磁波を受けて、整流回路１５において直流電圧が生成される。

そして、第１のフリップフロップ１８は、初期状態として“Ｈ”にセットされ、このとき、メモリ１６内の第１の乱数１１が、メモリアドレスカウンタ１３にセットされる。

次に、外部にある受信装置からのクロックを受信して、メモリアドレスカウンタ１３はカウントアップ又はカウントダウンを行う。

そして、メモリアドレスカウンタ１３の内容が特定のコード（例えば、“０”）に達した時、第１のフリップフロップ１８が“Ｌ”にセットされ、認識番号１７などのメモリ１６内の情報が、整流回路１５及びアンテナ１４を介して外部の受信装置へ送信される。

すなわち、第１の乱数１１の数値に従って、時間差をもって、認識番号１７などのメモリ１６内の情報がＩＣチップ１２から送出されることとなる。

また、非接触で情報を送出するＩＣチップ１２が複数個存在する場合、当該複数のＩＣチップ１２が外部からのクロックに同期して同時に動作する。この場合は、それぞれのＩＣチップ１２のメモリ１６の中には、あらかじめ、第１の乱数１１が無作為に書き込まれているので、当該第１の乱数１１の数値に従って、それぞれのＩＣチップ１２が時間差をもって当該ＩＣチップ１２のメモリ１６内の情報を送出する。

また、メモリアドレスカウンタ１３は、メモリ１６のビットアドレスを示すとともに、第１の乱数１１の数値をセットしてカウント動作することと兼用しているので、シンプルな回路構成で輻輳制御を行うことが可能となる。

次に、第１のフリップフロップ１８の機能を簡単に説明する。前記の動作を実現するには、メモリ１６内にある第１の乱数１１をいったんメモリアドレスカウンタ１３にセットするステージが必要である。これは、第１のフリップフロップ１８の出力が“Ｈ”のときにセットされる。メモリアドレスカウンタ１３にセットされた第１の乱数１１が、受信装置からのクロックにより、カウントアップ又はカウントダウンして“０”になったときに、第１のフリップフロップ１８の出力が“Ｌ”にセットされ、メモリアドレスに従って認識番号１７などのメモり１６内の情報が送出される。

（実施の形態２）
図２は本発明の実施の形態２である半導体装置の構成を示すブロック図である。

図２に示すように、本実施の形態２の半導体装置は、例えば、ＩＣチップ１２とされ、前記実施の形態１の半導体装置に、さらに第２のフリップフロップ２１を設け、メモリ１６内の情報として第２の乱数２２を追加したものである。

次に、図２により、本実施の形態２の半導体装置の動作を説明する。まず、前記実施の形態１と同様にして、外部からの電磁波を受けて、整流回路１５において直流電圧が生成され、メモリ１６内の第１の乱数１１が、メモリアドレスカウンタ１３にセットされ、メモリアドレスカウンタ１３はカウントアップ又はカウントダウンする。

そして、メモリアドレスカウンタ１３の内容が特定のコード（例えば、“０”）に達した時、第１のフリップフロップ１８が“Ｌ”にセットされ、認識番号１７などのメモリ１６内の情報が、整流回路１５及びアンテナ１４を介して送信される。

そして、複数のＩＣチップ１２が外部からのクロックに同期して同時に動作し、ＩＣチップ１２の外部にある受信装置において、複数のＩＣチップ１２が存在して動作することを検出して、第１の乱数１１の数値に従って、それぞれのＩＣチップ１２が時間差をもってＩＣチップ１２内にあるメモリ１６内の情報を送出した後、さらに、当該受信装置において、複数のＩＣチップ１２が同一の第１の乱数１１を所有することを検出したときは、第２のフリップフロップ２１が“Ｈ”にセットされる。

すると、第２の乱数２２がメモリアドレスカウンタ１３にセットされ、カウントアップ又はカウントダウンが行われる。

そして、メモリアドレスカウンタ１３の内容が特定のコード（例えば、“０”）に達した時、認識番号１７などのメモリ１６内の情報が、整流回路１５及びアンテナ１４を介して送信される。

よって、第１の乱数１１の数値に従って、時間差をもって、認識番号１７などのメモリ１６内の情報が送出された後、さらに、受信装置において、複数のＩＣチップ１２が同一の第１の乱数１１を所有することを検出したとき、第２の乱数２２の数値に従って、それぞれのＩＣチップ１２が時間差をもって、認識番号１７などのメモリ１６内の情報を送出することとなる。

また、メモリアドレスカウンタ１３は、メモリ１６のビットアドレスを示すとともに、第２の乱数２２の数値をセットしてカウント動作することと兼用している。

次に、第２のフリップフロップ２１の機能を簡単に説明する。前記の動作を実現するには、メモリ１６内にある第２の乱数２２をいったんメモリアドレスカウンタ１３にセットするステージが必要である。これは第２のフリップフロップ２１の出力が“Ｈ”のときにセットされる。メモリアドレスカウンタ１３にセットされた第２の乱数２２が、受信装置からのクロックにより、カウントアップ又はカウントダウンして“０”となったときに、第２のフリップフロップ２１の出力が“Ｌ”にセットされ、メモリアドレスに従って認識番号１７などのメモリ１６内の情報が送出される。

第１の乱数１１と第２の乱数２２をもつ理由は輻輳制御の離散確率による。第１の乱数１１や第２の乱数２２はメモリデータの送出するタイミングを決定していることと、あらかじめＩＣチップ１２の製造時に使用者によりアットランダムに書き込まれるため、有限ビット長となる。

したがって、ある確率で同じ乱数が衝突することは原理的に避けることが出来ない。衝突しているかどうかはエラー検出コードが乱れるために受信装置で検出することが可能である。

したがって、このとき受信装置側からモード切り替えの変調信号をＩＣチップ１２に送信することによって、各ＩＣチップ１２が持っている第２の乱数２２によって再度メモリデータを送出する。第１の乱数１１と第２の乱数２２が全く同じで衝突する確率は一般に０ではないが、極めて小さくなる。

（実施の形態３）
本発明の実施の形態３は、例えば、ＩＣチップを実装したＩＣタグとされ、前記実施の形態１又は２である半導体装置（ＩＣチップ１２）のメモリ１６内の情報として、さらに、エラー検出コードを追加したものである。

図３は、本実施の形態３において、半導体装置の受信信号を示す信号波形図である。

図３により、本実施の形態３の半導体装置の動作を説明する。まず、ＩＣチップ１２において、外部からの信号が受信されると、キャリア変調信号３１は、図３のようにキャリアがない“Ｌ”レベルからキャリアがある“Ｈ”レベルに変更される。そして、“Ｈ”レベルに一定時間継続し、その後、いったん“Ｌ”レベルに落ちて、一定時間経過後に再び“Ｈ”レベルとなった時に最初のクロック信号３２と認識される。

このあと連続的に、クロック信号が受信装置のアンテナからＩＣチップ１２を含むＩＣタグに与えられる。このクロック信号により、すべてのＩＣタグは所定のメモリ１６の内容を送出する。

このとき、所定のビットを受信装置が受信して、エラー検出コードを確認して、エラーがあると、複数のＩＣタグがあるか、本当にエラーになったかのどちらかであるので、そのまま受信装置はクロック信号を送出し続ける。

各ＩＣタグは、自分のメモリ１６内の第１の乱数１１を自分のメモリアドレスカウンタ１３にセットして、第１の乱数１１に従って、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ１３が“０”となったときに自分のメモリ１６の内容をクロック信号により送出する。

さらに、受信装置は、所定のビットを受信して、エラー検出コードを確認する。エラーがあると、複数のＩＣタグがあるか、又は本当にエラーになったかのどちらかであるので、受信装置が所定のクロックをＩＣタグに送信した後、モード切り替え変調信号３３を送信する。

これによって、各ＩＣタグは各ＩＣタグの中のメモリ１６内にある第２の乱数２２を自分のメモリアドレスカウンタ１３にセットして、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ１３が“０”となったときに、自分のメモリ１６内の情報をクロック信号により送出する。

以上のように、非接触で情報を送出するＩＣチップ１２の中に、あらかじめ書き込まれた第１の乱数１１と第１の乱数１１以外の情報を記憶するメモリ１６を持ち、第１の乱数１１の数値に従って、時間差をもってメモリ１６内の情報を送出するＩＣチップ１２において、第１の乱数１１以外にはエラー検出コードを持ち、複数のＩＣチップ１２が外部のクロックにより、同時に動作するとき、エラー検出コードも複数のＩＣチップ１２から同時に送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数のＩＣチップ１２が動作していることを検出する。

また、非接触で情報を送出する複数のＩＣチップ１２の中に、あらかじめ書き込まれた第１の乱数１１及び第２の乱数２２と第１の乱数１１及び第２の乱数２２以外の情報を記憶するメモリ１６をもち、複数のＩＣチップ１２が外部からのクロックに同期して同時に動作して、受信装置において、複数のＩＣチップ１２が存在して動作することを検出したとき、第１の乱数１１の数値に従って、それぞれのＩＣチップ１２が時間差をもってＩＣチップ１２内にあるメモリ１６内の情報を送出して、さらに受信装置において、複数のＩＣチップ１２が同一の第１の乱数１１を所有することを検出したとき、ＩＣチップ１２の第２の乱数２２の数値に従って、それぞれのＩＣチップ１２が時間差をもってＩＣチップ１２内にあるメモリ１６内の情報を送出するＩＣチップ１２において、ＩＣチップ１２の中には、メモリ１６のビットアドレスを示すメモリアドレスカウンタ１３を保持して、メモリアドレスカウンタ１３は第２の乱数２２の数値をセットしてカウント動作することと兼用とするＩＣチップ１２であって、第２の乱数２２の数値をセットするための信号は、外部からの最後のクロック信号が“Ｈ”レベルから“Ｌ”レベルに変わった後に特定の変調期間（キャリア変調信号３１）が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることによりＩＣチップ１２内のメモリ１６内の情報を送出する。

このことにより簡潔な論理で、輻輳制御を行うことが可能となる。

（実施の形態４）
図４は本発明の実施の形態４において、複数のＩＣタグが存在する場合の輻輳制御の方法を示す説明図である。

図４により、複数のＩＣタグが存在する場合の輻輳制御の方法を説明する。図４には、第１のＩＣタグ４１と第２のＩＣタグ４２と第３のＩＣタグ４３と第４のＩＣタグ４４と第５のＩＣタグ４５が存在している。

これらのＩＣタグに向けて、受信装置アンテナ４７から電磁波４６が放射されている状態にある。受信装置４８はこの電磁波４６を制御することが可能である。

第１のＩＣタグ４１と第２のＩＣタグ４２と第３のＩＣタグ４３と第４のＩＣタグ４４と第５のＩＣタグ４５には、前記実施の形態１〜３記載のＩＣチップ１２が実装されている。各ＩＣチップには、前記実施の形態１〜３で述べた乱数が組み込まれている。

各ＩＣタグからのデータは、個別に受信装置４８で読み取ることが可能である。受信装置４８で読み取られたデータは、その中のグループごとに乱数と乱数のエラー検出コードがチェックされて、雑音などにより正常に読み取りが行われたかどうか正確にチェックされる。エラーチェックの方法はあらかじめアルゴリズムが明確な暗号系であってもよく、また、サイクリックリダンダンシチェックコードであってもよい。

また、この例では５つのＩＣタグが存在することになっているが、５つである必要はなく、最大１，０００から１０，０００個のＩＣタグが存在してもよい。

（実施の形態５）
図５（ａ）〜（ｃ）は前記実施の形態１〜３記載の半導体装置（ＩＣチップ１２）を実装したＩＣタグを示す構成図である。

図５により、前記実施の形態１〜３記載の半導体装置（ＩＣチップ１２）の実装形態を説明する。図５（ａ）〜（ｃ）に示すように、本実施の形態５におけるるＩＣタグは、前記実施の形態１〜３記載のＩＣチップ１２、タグシート５１、インデクス５４、アンテナ５２，５３，５５，５６，５７などから構成される。

図５（ａ）はタグシート５１の上において、ＩＣチップ１２に第１のストレートアンテナ５２と第２のストレートアンテナ５３が接続されている。また、タグシート５１にはインデクス５４が付けられている。

また、図５（ｂ）はタグシート５１の上において、ＩＣチップ１２に第１の変形アンテナ５５と第２の変形アンテナ５６が接続されている。また、タグシート５１にはインデクス５４が付けられている。

また、図５（ｃ）はタグシート５１の上において、ＩＣチップ１２に第３の変形アンテナ５７と第２の変形アンテナ５６が接続されている。また、タグシート５１にはインデクス５４が付けられている。

これらのタグシート５１、インデクス５４及びＩＣチップ１２は位置が共通であるが、アンテナの形状が異なる３種類のＩＣタグが実現されている。

なお、それぞれのＩＣチップ１２のメモリ１６は前記実施の形態１〜４で説明した技術に基づき異なった認識番号を持っている。

これらのＩＣタグは、さまざまな商品に貼付されて、それぞれの商品の識別に使用されるが、複数のＩＣタグが近くに接近する状態が存在する。

アンテナ同士が接近すると、アンテナ間で寄生容量が発生してしまい、共振する周波数が小さくなる。これは、共振周波数はアンテナ容量とアンテナインダクタンスの積の平方根の逆数に比例するため、アンテナ容量が寄生容量の追加で大きくなると、共振周波数が小さくなることによる。

このため、輻輳制御をするタグシステムでは、受信装置の周波数をホッピングしたりする必要が発生する。また、同一形状のアンテナが重なると同一電波エリアに二つのものが存在することになり、ひとつひとつへのタグのエネルギが低減してしまい、通信距離の低下を招くことになる。

本実施の形態５では、図５（a）と図５（ｂ）と図５（ｃ）のアンテナ同士を重ねても完全にアンテナパターンが一致することがない。そのために、寄生容量の発生が抑えられて、また、電波を獲得するエリアも確保できて、前述の共振周波数の低下と獲得エネルギの低下を抑えることが可能となる。

すなわち、ホッピングしたりする工夫が省け、通信距離の低下を大幅に招かない効果が期待できる。

ここで示した３種類のアンテナパターンは一例であって、アンテナの形状を組み合わせ的に変えることにより、数多くのパターンを作成することによって、任意の種類のアンテナが重なっても、完全に一致する確率が低減され、輻輳制御を効率良く行うことが可能となる。

なお、インデクス５４はタグシート５１の方向を示すものであって、タグシート５１の貼りつけ時点でのタグシートの方向を合わせる便宜に用いられる。

前記実施の形態１〜３記載の半導体装置について、以上のような実装形態をとることにより、より一層、輻輳制御の効果が発揮される。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態においては、非接触で情報を送出するＩＣチップについて説明したが、これに限定されるものではなく、その他の半導体装置についても適用可能であり、特に半導体装置が超小型になるほど本発明の効果は有効である。

また、前記実施の形態においては、ＩＣタグへの応用例について説明したが、これに限定されるものではなく、ＩＣカードなどその他の製品についても適用可能である。

本発明の実施の形態１である半導体装置の構成を示すブロック図である。 本発明の実施の形態２である半導体装置の構成を示すブロック図である。 本発明の実施の形態３において、半導体装置の受信信号を示す信号波形図である。 本発明の実施の形態４において、複数のＩＣタグが存在する場合の輻輳制御の方法を示す説明図である。 （ａ）〜（ｃ）は本発明の実施の形態５において、本発明の実施の形態１〜３の半導体装置を実装したＩＣタグを示す構成図である。

符号の説明

１１ 第１の乱数
１２ ＩＣチップ
１３ メモリアドレスカウンタ
１４ アンテナ
１５ 整流回路
１６ メモリ
１７ 認識番号
１８ 第１のフリップフロップ
２１ 第２のフリップフロップ
２２ 第２の乱数
３１ キャリア変調信号
３２ 最初のクロック信号
３３ モード切り替え変調信号
４１ 第１のＩＣタグ
４２ 第２のＩＣタグ
４３ 第３のＩＣタグ
４４ 第４のＩＣタグ
４５ 第５のＩＣタグ
４６ 電磁波
４７ 受信装置アンテナ
４８ 受信装置
５１ タグシート
５２ 第１のストレートアンテナ
５３ 第２のストレートアンテナ
５４ インデクス
５５ 第１の変形アンテナ
５６ 第２の変形アンテナ
５７ 第３の変形アンテナ

Claims (12)

1. 複数の第１情報と、第２情報と、エラー検出信号を記憶するメモリと、
   カウント値が前記メモリのビットアドレスを示すカウンタとを有し、
   １つの前記第１情報を選択して前記カウンタの初期値として設定し、受信装置から受信するクロック信号により前記カウンタのカウント値のカウントアップ、又は、カウントダウンを行い、前記カウンタの前記カウント値が特定の値に達した後、前記カウント値が示すビットアドレスに従い前記第２情報と前記エラー検出信号を順次、前記受信装置へ送信し、
   前記エラー検出信号にエラーを検出した前記受信装置からモード切り替え信号を受信すると、他の前記第１情報を選択して、前記カウンタの初期値として設定することを特徴とするＩＣタグ。
2. 複数の第１情報と、第２情報と、エラー検出信号を記憶するメモリと、カウンタとを有し、
   一つの前記第１情報を選択して前記カウンタへ設定し、受信装置から受信するクロック信号により前記カウンタのカウント値のカウントアップ、又は、カウントダウンを行い、前記カウンタの前記カウント値が特定の値となった後、前記カウント値が示すメモリアドレスに従い、前記第２情報と前記エラー検出信号を順次、前記受信装置へ送信し、
   前記エラー検出信号にエラーを検出した前記受信装置からモード切り替え信号を受信すると、他の前記第１情報を選択して、前記カウンタの初期値として設定することを特徴とするＩＣタグ。
3. 請求項１又は２に記載のＩＣタグであって、
   フリップフロップを有し、
   前記ＩＣタグは、前記フリップフロップの値によりいずれか１つの前記第１情報を選択し、前記カウンタの前記初期値として設定することを特徴とするＩＣタグ。
4. 請求項１から３のいずれかに記載のＩＣタグであって、
   前記特定の値は、零であることを特徴とするＩＣタグ。
5. 請求項１から４のいずれかに記載のＩＣタグであって、
   前記カウンタと前記第１情報とは、同じビット数を持つことを特徴とするＩＣタグ。
6. 請求項１から５のいずれかに記載のＩＣタグであって、
   更にアンテナを有する無線タグであることを特徴とするＩＣタグ。
7. 請求項１から６のいずれかに記載のＩＣタグであって、
   前記メモリはＲＯＭであることを特徴とするＩＣタグ。
8. 請求項１から７のいずれかに記載のＩＣタグであって、
   前記第１情報は、前記ＩＣタグの製造時にランダムに設定されたものであることを特徴とするＩＣタグ。
9. 複数の第１情報と、第２情報と、エラー検出信号を記憶するメモリと、カウンタとを有するＩＣタグから前記第２情報と前記エラー検出信号を読み出す受信装置であって、
   アンテナからクロック信号を重畳させた電磁波を前記ＩＣタグへ送信し、
   １つの前記第１情報を選択して前記カウンタの初期値として設定した前記ＩＣタグに、受信装置から送信するクロック信号によりカウントアップ又はカウントダウンを行わせ、前記カウンタのカウント値が所定値となった後に、前記カウント値が示すビットアドレスに従い前記第２情報と前記エラー検出信号を順次、前記ＩＣタグから送信させ、
   受信した前記エラー検出信号にエラーがあった場合に、前記ＩＣタグに他の前記第１情報を選択させると共に前記カウンタの初期値として設定させるモード切り替え信号を送信することを特徴とする受信装置。
10. 複数の第１情報と第２情報とエラー検出信号を記憶するメモリと、カウンタとを有するＩＣタグから前記第２情報と前記エラー検出信号を読み出す受信装置であって、
    アンテナからクロック信号を重畳させた電磁波を前記ＩＣタグへ送信し、
    １つの前記第１情報を選択して前記カウンタの初期値として設定した前記ＩＣタグに、受信装置から送信するクロック信号によりカウントアップ又はカウントダウンを行わせ、前記カウンタのカウント値が所定値となった場合に、前記カウント値により示されるメモリアドレスに従い前記第２情報と前記エラー検出信号を順次、前記ＩＣタグから送信させ、
    受信した前記エラー検出信号にエラーがあった場合に、前記ＩＣタグに他の前記第１情報を選択させると共に前記カウンタの初期値として設定させるモード切り替え信号を送信することを特徴とする受信装置。
11. 複数の第１情報と、第２情報と、エラー検出信号を記憶するメモリと、カウント値が前記メモリのビットアドレスを示すカウンタとを有するＩＣタグから受信装置へ前記第２情報と前記エラー検出信号を読み出す読み出し方法であって、
    前記受信装置から前記ＩＣタグへ、クロック信号を送信させ、
    前記ＩＣタグに、１つの前記第１情報を選択させると共に前記カウンタの初期値として設定させ、前記クロック信号により前記カウンタのカウント値のカウントアップ、又は、カウントダウンを行わせ、前記カウンタの前記カウント値が特定の値に達した後、前記カウント値が示すビットアドレスに従い前記第２情報と前記エラー検出信号を順次、前記受信装置に送信させ、
    前記受信装置が受信した前記エラー検出信号にエラーがあった場合に、前記受信装置から前記ＩＣタグへモード切り替え信号を送信させ、
    前記モード切り替え信号を受信した前記ＩＣタグに、他の前記第１情報を選択させると共に前記カウンタの初期値として設定させることを特徴とする読み出し方法。
12. 複数の第１情報と、第２情報と、エラー検出信号を記憶するメモリと、カウンタとを有するＩＣタグから受信装置へ前記第２情報と前記エラー検出信号を読み出す読み出し方法であって、
    前記受信装置からクロック信号を重畳させた電磁波を前記ＩＣタグへ送信させ、
    前記ＩＣタグに、１つの前記第１情報を選択させると共に前記カウンタの初期値として設定させ、前記クロック信号により前記カウンタのカウント値のカウントアップ又はカウントダウンを行わせ、前記カウンタの前記カウント値が所定値となった後、前記カウント値が示すメモリアドレスに従い前記第２情報と前記エラー検出信号を順次、前記受信装置へ送信させ、
    前記受信装置が受信した前記エラー検出信号にエラーがあった場合に、前記受信装置から前記ＩＣタグへモード切り替え信号を送信させ、
    前記モード切り替え信号を受信した前記ＩＣタグに、他の前記第１情報を選択させると共に前記カウンタの初期値として設定させることを特徴とする読み出し方法。

Images